JP2000058700A - Bga semiconductor device - Google Patents
Bga semiconductor deviceInfo
- Publication number
- JP2000058700A JP2000058700A JP10221222A JP22122298A JP2000058700A JP 2000058700 A JP2000058700 A JP 2000058700A JP 10221222 A JP10221222 A JP 10221222A JP 22122298 A JP22122298 A JP 22122298A JP 2000058700 A JP2000058700 A JP 2000058700A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- base
- type semiconductor
- bga type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、BGA型半導体装
置とその製造方法に係わり、特に、半田寿命を長くした
BGA型半導体装置の製造方法に関する。The present invention relates to a BGA type semiconductor device and a method of manufacturing the same, and more particularly to a method of manufacturing a BGA type semiconductor device having a longer solder life.
【0002】[0002]
【従来の技術】BGA型半導体装置の半田寿命を長くす
るための技術としては、例えば、特開平7−32124
7号公報に示されたBGA型半導体装置が知られてい
る。この半導体装置では、図3(b)に示されているよ
うに、パッケージのベース21全面にわたり一様な長円
のパッド(ランドともいう)22を形成している。2. Description of the Related Art As a technique for extending the solder life of a BGA type semiconductor device, for example, Japanese Unexamined Patent Publication No.
A BGA type semiconductor device disclosed in Japanese Patent Application Laid-Open No. 7-1995 is known. In this semiconductor device, as shown in FIG. 3B, uniform elliptical pads (also referred to as lands) 22 are formed over the entire surface of the base 21 of the package.
【0003】しかし、熱履歴により応力が集中するのは
パッケージのベース周辺部分であるから、ベース中央付
近のパッドも一様に長円に形成すると周辺部分の半田ボ
ールにクラックが生じ、そのため、所定の効果が得られ
ないという欠点があった。叉、図3(a)は、従来一般
的に用いられているBGA型半導体装置であり、23は
ベース全面に一様に形成した円形のパッド、24はパッ
ド13上の半田ボールである。However, since stress concentrates due to heat history in the peripheral portion of the base of the package, if the pad near the center of the base is also uniformly formed into an elliptical shape, cracks occur in the solder balls in the peripheral portion. There is a drawback that the effect of (1) cannot be obtained. FIG. 3A shows a BGA type semiconductor device generally used in the related art. Reference numeral 23 denotes a circular pad uniformly formed on the entire surface of the base, and reference numeral 24 denotes a solder ball on the pad 13.
【0004】[0004]
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ベースの周辺部分
のパッドの面積を中央部分のパッドの大きさに対して大
きくすることで、耐クラック性を増し、以て、半田寿命
を長くすることを可能にした新規なBGA型半導体装置
とその製造方法を提供するものである。SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned disadvantages of the prior art, and in particular, to increase the area of the pad in the peripheral portion of the base with respect to the size of the pad in the central portion. It is an object of the present invention to provide a novel BGA type semiconductor device capable of increasing crack resistance and extending the solder life, and a method of manufacturing the same.
【0005】[0005]
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるB
GA型半導体装置の第1態様は、半導体装置のベース上
のパッドと、このパッドに融着させた半田ボールとから
なるBGA型半導体装置において、前記ベース上には異
なる面積のパッドが設けられていることを特徴とするも
のであり、叉、第2態様は、前記パッドの面積は、前記
ベースの中央部分で小さく、周辺部分で大きく形成した
ことを特徴とするものであり、叉、第3態様は、半導体
装置のベース上のパッドと、このパッドに融着させた半
田ボールとからなるBGA型半導体装置において、前記
ベース上には異なる形状のパッドが設けられていること
を特徴とするものであり、叉、第4態様は、前記パッド
の形状は、前記ベースの中央部分で円形に形成され、周
辺部分で非円形に形成されていることを特徴とするもの
であり、叉、第5態様は、前記周辺部分のパッドの形状
は、正方形に形成されていることを特徴とするものであ
り、叉、第6態様は、前記周辺部分のパッドの形状は、
多角形に形成されていることを特徴とするものである。SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, B according to the present invention
According to a first aspect of the GA type semiconductor device, in a BGA type semiconductor device including a pad on a base of the semiconductor device and a solder ball fused to the pad, pads having different areas are provided on the base. In a second aspect, the area of the pad is small at a central portion of the base and large at a peripheral portion of the base. An aspect is a BGA type semiconductor device including a pad on a base of a semiconductor device and a solder ball fused to the pad, wherein pads of different shapes are provided on the base. In a fourth aspect, the pad is formed in a circular shape in a central portion of the base and is formed in a non-circular shape in a peripheral portion thereof. Like the shape of the pad in the peripheral portion is characterized in that it is formed in a square, or a sixth aspect, the shape of the pad in the peripheral portion,
It is characterized by being formed in a polygon.
【0006】叉、本発明に係わるBGA型半導体装置の
製造方法の態様は、半導体装置のベース上のパッドと、
このパッドに融着させた半田ボールとからなるBGA型
半導体装置の製造方法において、前記ベース上に異なる
面積のパッドを形成すると共に、前記パッドの面積は、
前記ベースの中央部分で小さく、周辺部分で大きく形成
したことを特徴とするものである。Another aspect of the method of manufacturing a BGA type semiconductor device according to the present invention is a method of manufacturing a BGA type semiconductor device, comprising:
In the method of manufacturing a BGA type semiconductor device including a solder ball fused to a pad, a pad having a different area is formed on the base, and the area of the pad is:
The base is formed to be small at a central portion and large at a peripheral portion.
【0007】[0007]
【発明の実施の形態】本発明に係わるBGA型半導体装
置は、半導体装置のベース上のパッドと、このパッドに
融着させた半田ボールとからなるBGA型半導体装置に
おいて、前記ベース上には異なる面積のパッドが設けら
れているものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A BGA type semiconductor device according to the present invention is a BGA type semiconductor device comprising a pad on a base of the semiconductor device and a solder ball fused to the pad. A pad having an area is provided.
【0008】そして、熱履歴を加えた場合、収縮による
応力は、ベースの周辺部分の半田ボールに最大の応力が
加えられる。しかし、本発明では、最大の応力がかかる
パッドの面積を大きくすることで、その応力に耐えるこ
とが可能であるから、半田ボールにクラックが入るよう
なことがなく、半田寿命が長くなり、信頼性が向上す
る。[0008] When a thermal history is applied, the maximum stress is applied to the solder balls in the peripheral portion of the base. However, in the present invention, by increasing the area of the pad to which the maximum stress is applied, it is possible to withstand the stress, so that the solder ball is not cracked, the solder life is extended, and The performance is improved.
【0009】[0009]
【実施例】以下に、本発明に係わるBGA型半導体装置
とその製造方法の具体例を図面を参照しながら詳細に説
明する。 (第1の具体例)図1は、本発明に係わるBGA型半導
体装置の具体例の構造を示す図であって、これらの図に
は、半導体装置のベース1上のパッドと、このパッドに
融着させた半田ボール3とからなるBGA型半導体装置
4において、前記ベース1上には異なる面積のパッド
5、6が設けられているBGA型半導体装置4が示さ
れ、叉、前記パッドの面積は、前記ベース1の中央部分
1aで小さく、周辺部分1bで大きく形成したBGA型
半導体装置が示され、叉、半導体装置のベース1上のパ
ッド2と、このパッド2に融着させた半田ボール3とか
らなるBGA型半導体装置4において、前記ベース1上
には異なる形状のパッド5、6が設けられているBGA
型半導体装置が示され、叉、前記パッドの形状は、前記
ベース1の中央部分1aで円形5aに形成され、周辺部
分1bで非円形6aに形成されているBGA型半導体装
置が示され、叉、前記周辺部分のパッド6の形状は、正
方形7に形成されているBGA型半導体装置が示されて
いる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific example of a BGA type semiconductor device and a method of manufacturing the same according to the present invention will be described below in detail with reference to the drawings. FIG. 1 is a view showing the structure of a specific example of a BGA type semiconductor device according to the present invention. In these figures, a pad on a base 1 of the semiconductor device and a pad In the BGA type semiconductor device 4 including the solder balls 3 fused together, the BGA type semiconductor device 4 having pads 5 and 6 having different areas on the base 1 is shown. FIG. 1 shows a BGA type semiconductor device in which a central portion 1a of the base 1 is small and a peripheral portion 1b is large, and a pad 2 on a base 1 of the semiconductor device and a solder ball fused to the pad 2 are shown. BGA type semiconductor device 4 comprising pads 5 and 6 of different shapes on base 1.
A BGA type semiconductor device is shown, in which a central portion 1a of the base 1 is formed in a circular shape 5a and a peripheral portion 1b is formed in a non-circular shape 6a. The shape of the pad 6 in the peripheral portion is a BGA type semiconductor device formed in a square 7.
【0010】このように構成したBGA型半導体装置に
おいて、本発明の半導体装置4を実装基板(図示せず)
に搭載し熱履歴を加えるとベース1は長手方向に収縮す
る。従って、熱による収縮により、長手方向の周辺部分
1bの半田ボール6A,6B,6C,6Dに最大の応力
がかかる。しかし、耐クラック性は半田ボールの断面積
が大きい方が大であるから、ベース1の周辺部分1bの
半田ボール6A,6B,6C,6Dに発生するクラック
の発生を低減する。In the BGA type semiconductor device thus configured, the semiconductor device 4 of the present invention is mounted on a mounting substrate (not shown).
The base 1 shrinks in the longitudinal direction when a heat history is applied. Therefore, the maximum stress is applied to the solder balls 6A, 6B, 6C, 6D of the peripheral portion 1b in the longitudinal direction due to shrinkage due to heat. However, the crack resistance is larger when the cross-sectional area of the solder ball is larger, so that the occurrence of cracks generated in the solder balls 6A, 6B, 6C, 6D in the peripheral portion 1b of the base 1 is reduced.
【0011】図1(c)は円形のパッド6に対する正方
形7のパッド6を重ねて比較した図であり、この場合、
正方形7のパッド6の面積は、円形5aのパッド5に対
して、面積では27%増加しているために耐クラック性
が向上している。なお、図では、周辺部分1bに正方形
7のパッド6を各1列配置したが、複数列配置するよう
にしても良い。 (第2の具体例)図2は、本発明の第2の具体例で、こ
の具体例でも、ベース1の周辺部分11のパッド6の形
状を正方形7に形成すると共に、中央部分12のパッド
5の形状を円形5aに形成し、しかも、ベース1の周辺
部分11のパッド6の面積を中央部分12のパッド5の
面積より大にして、耐クラック性が向上させている。 (第3の具体例)図3は、本発明の第3の具体例で、こ
の具体例では、ベース1の周辺部分11のパッド6の形
状を多角形13に形成することで、正方形7に近い効果
を得ようとするものである。FIG. 1C is a diagram in which a circular pad 6 and a square pad 6 are superimposed and compared.
The area of the pad 6 of the square 7 is 27% larger than that of the pad 5 of the circle 5a, so that crack resistance is improved. Although the pads 6 of the square 7 are arranged in one row in the peripheral portion 1b in the drawing, a plurality of rows may be arranged. (Second Specific Example) FIG. 2 shows a second specific example of the present invention. In this specific example, the shape of the pad 6 of the peripheral portion 11 of the base 1 is formed into a square 7 and the pad of the central portion 12 is formed. 5 is formed into a circular shape 5a, and the area of the pad 6 in the peripheral portion 11 of the base 1 is made larger than the area of the pad 5 in the central portion 12, thereby improving crack resistance. (Third Specific Example) FIG. 3 shows a third specific example of the present invention. In this specific example, the shape of the pad 6 of the peripheral portion 11 of the base 1 is formed into a polygon 13 so as to form a square 7. It is intended to obtain a similar effect.
【0012】[0012]
【発明の効果】本発明に係わるBGA型半導体装置とそ
の製造方法は、上述のように構成したので、耐クラック
性が向上するから、半田寿命が長くなり、したがって、
信頼性が向上する。Since the BGA type semiconductor device and the method of manufacturing the same according to the present invention are constructed as described above, the crack resistance is improved, so that the solder life is prolonged.
Reliability is improved.
【図1】本発明に係わるBGA型半導体装置を示し、
(a)は側面図、(b)は底面図、(c)は円形のパッ
ドと正方形のパッドの面積を比較する図である。FIG. 1 shows a BGA type semiconductor device according to the present invention,
(A) is a side view, (b) is a bottom view, and (c) is a diagram comparing the area of a circular pad with the area of a square pad.
【図2】本発明の第2の具体例を示す図である。FIG. 2 is a diagram showing a second specific example of the present invention.
【図3】本発明の第3の具体例を示す図である。FIG. 3 is a diagram showing a third specific example of the present invention.
【図4】従来の技術を示す図である。FIG. 4 is a diagram showing a conventional technique.
1 ベース 1a 中央部分 1b 周辺部分 3 半田ボール 4 BGA型半導体装置 5 中央部分のパッド 6 周辺部分のパッド 5a 円形 6a 非円形 7 正方形 11 周辺部分 12 中央部分 13 多角形 Reference Signs List 1 base 1a central portion 1b peripheral portion 3 solder ball 4 BGA type semiconductor device 5 central portion pad 6 peripheral portion pad 5a circular 6a non-circular 7 square 11 peripheral portion 12 central portion 13 polygon
【手続補正書】[Procedure amendment]
【提出日】平成11年6月4日(1999.6.4)[Submission date] June 4, 1999 (1999.6.4)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の名称[Correction target item name] Name of invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【発明の名称】 BGA型半導体装置[Title of the Invention] BGA type semiconductor device
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【書類名】 明細書[Document Name] Statement
【発明の名称】 BGA型半導体装置[Title of the Invention] BGA type semiconductor device
【特許請求の範囲】[Claims]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、BGA型半導体装
置に係わり、特に、半田寿命を長くしたBGA型半導体
装置に関する。The present invention relates to a BGA type semiconductor device.
In particular, BGA type semiconductors with longer solder life
Related to the device .
【0002】[0002]
【従来の技術】BGA型半導体装置の半田寿命を長くす
るための技術としては、例えば、特開平7−32124
7号公報に示されたBGA型半導体装置が知られてい
る。この半導体装置では、図4(b)に示されているよ
うに、パッケージのベース21全面にわたり一様な長円
のパッド(ランドともいう)22を形成している。2. Description of the Related Art As a technique for extending the solder life of a BGA type semiconductor device, for example, Japanese Unexamined Patent Publication No.
A BGA type semiconductor device disclosed in Japanese Patent Application Laid-Open No. 7-1995 is known. In this semiconductor device, as shown in FIG. 4B , uniform elliptical pads (also referred to as lands) 22 are formed over the entire surface of the base 21 of the package.
【0003】しかし、熱履歴により応力が集中するのは
パッケージのベース周辺部分であるから、ベース中央付
近のパッドも一様に長円に形成すると周辺部分の半田ボ
ールにクラックが生じ、そのため、所定の効果が得られ
ないという欠点があった。叉、図3(a)は、従来一般
的に用いられているBGA型半導体装置であり、23は
ベース全面に一様に形成した円形のパッド、24はパッ
ド23上の半田ボールである。However, since stress concentrates due to heat history in the peripheral portion of the base of the package, if the pad near the center of the base is also uniformly formed into an elliptical shape, cracks occur in the solder balls in the peripheral portion. There is a drawback that the effect of (1) cannot be obtained. FIG. 3A shows a BGA type semiconductor device generally used in the related art. Reference numeral 23 denotes a circular pad uniformly formed on the entire surface of the base, and reference numeral 24 denotes a solder ball on the pad 23 .
【0004】[0004]
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ベースの周辺部分
のパッドの面積を中央部分のパッドの大きさに対して大
きくすることで、耐クラック性を増し、以て、半田寿命
を長くすることを可能にした新規なBGA型半導体装置
を提供するものである。SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned disadvantages of the prior art, and in particular, to increase the area of the pad in the peripheral portion of the base with respect to the size of the pad in the central portion. The present invention provides a novel BGA type semiconductor device which has increased crack resistance and can extend the solder life.
【0005】[0005]
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるB
GA型半導体装置の第1態様は、半導体装置のベース上
のパッドと、このパッドに融着された半田ボールとから
なるBGA型半導体装置において、前記パッドは、前記
ベースの中央部分で円形に形成され、周辺部分では前記
円形よりも面積の広い多角形に形成されていることを特
徴とするものである。 SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, B according to the present invention
A first aspect of the GA type semiconductor device is a BGA type semiconductor device including a pad on a base of the semiconductor device and a solder ball fused to the pad , wherein the pad is
It is formed in a circle at the center of the base, and at the periphery,
Note that it is formed in a polygon with a larger area than a circle.
It is a sign.
【0006】叉、第2態様は、前記多角形のパッドの形
状は、正方形であることを特徴とするものであり、叉、
第3態様は、前記正方形の一辺の長さは、前記円形のパ
ッドの直径と同じであることを特徴とするものである。 A second aspect is the shape of the polygonal pad.
The shape is characterized by being square, and
In a third aspect, the length of one side of the square is equal to the circular shape.
Characterized in that it is the same as the diameter of the pad.
【0007】[0007]
【発明の実施の形態】本発明に係わるBGA型半導体装
置は、半導体装置のベース上のパッドと、このパッドに
融着させた半田ボールとからなるBGA型半導体装置に
おいて、前記ベース上には異なる面積のパッドが設けら
れているものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A BGA type semiconductor device according to the present invention is a BGA type semiconductor device comprising a pad on a base of the semiconductor device and a solder ball fused to the pad. A pad having an area is provided.
【0008】そして、熱履歴を加えた場合、収縮による
応力は、ベースの周辺部分の半田ボールに最大の応力が
加えられる。しかし、本発明では、最大の応力がかかる
パッドの面積を大きくすることで、その応力に耐えるこ
とが可能であるから、半田ボールにクラックが入るよう
なことがなく、半田寿命が長くなり、信頼性が向上す
る。[0008] When a thermal history is applied, the maximum stress is applied to the solder balls in the peripheral portion of the base. However, in the present invention, by increasing the area of the pad to which the maximum stress is applied, it is possible to withstand the stress, so that the solder ball is not cracked, the solder life is extended, and The performance is improved.
【0009】[0009]
【実施例】以下に、本発明に係わるBGA型半導体装置
の具体例を図面を参照しながら詳細に説明する。 (第1の具体例)図1は、本発明に係わるBGA型半導
体装置の具体例の構造を示す図であって、これらの図に
は、半導体装置のベース1上のパッドと、このパッドに
融着させた半田ボール3とからなるBGA型半導体装置
4において、前記ベース1上には異なる面積のパッド
5、6が設けられているBGA型半導体装置4が示さ
れ、叉、前記パッドの面積は、前記ベース1の中央部分
1aで小さく、周辺部分1bで大きく形成したBGA型
半導体装置が示され、叉、半導体装置のベース1上のパ
ッドと、このパッドに融着させた半田ボール3とからな
るBGA型半導体装置4において、前記ベース1上には
異なる形状のパッド5、6が設けられているBGA型半
導体装置が示され、叉、前記パッドの形状は、前記ベー
ス1の中央部分1aで円形5aに形成され、周辺部分1
bで非円形6aに形成されているBGA型半導体装置が
示され、叉、前記周辺部分のパッド6の形状は、正方形
7に形成されているBGA型半導体装置が示されてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a specific example of a BGA type semiconductor device according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a view showing the structure of a specific example of a BGA type semiconductor device according to the present invention. In these figures, a pad on a base 1 of the semiconductor device and a pad In the BGA type semiconductor device 4 including the solder balls 3 fused together, the BGA type semiconductor device 4 having pads 5 and 6 having different areas on the base 1 is shown. , the smaller the central portion 1a of the base 1, BGA type semiconductor device larger in the peripheral portion 1b is shown, or, on the base 1 of the semiconductor device of the path
In the BGA type semiconductor device 4 comprising a pad and a solder ball 3 fused to the pad, a BGA type semiconductor device in which pads 5 and 6 having different shapes are provided on the base 1 is shown. Further, the shape of the pad is formed in a circular shape 5a at a central portion 1a of the base 1 and at a peripheral portion 1a.
b shows a BGA type semiconductor device formed in a non-circular shape 6a, and a BGA type semiconductor device in which the shape of the pad 6 in the peripheral portion is formed in a square 7 is shown.
【0010】このように構成したBGA型半導体装置に
おいて、本発明の半導体装置4を実装基板(図示せず)
に搭載し熱履歴を加えるとベース1は長手方向に収縮す
る。従って、熱による収縮により、長手方向の周辺部分
1bの半田ボール6A,6B,6C,6Dに最大の応力
がかかる。しかし、耐クラック性は半田ボールの断面積
が大きい方が大であるから、ベース1の周辺部分1bの
半田ボール6A,6B,6C,6Dに発生するクラック
の発生を低減する。In the BGA type semiconductor device thus configured, the semiconductor device 4 of the present invention is mounted on a mounting substrate (not shown).
The base 1 shrinks in the longitudinal direction when a heat history is applied. Therefore, the maximum stress is applied to the solder balls 6A, 6B, 6C, 6D of the peripheral portion 1b in the longitudinal direction due to shrinkage due to heat. However, the crack resistance is larger when the cross-sectional area of the solder ball is larger, so that the occurrence of cracks generated in the solder balls 6A, 6B, 6C, 6D in the peripheral portion 1b of the base 1 is reduced.
【0011】図1(c)は円形のパッド5に対する正方
形7のパッド6を重ねて比較した図であり、この場合、
正方形7のパッド6の面積は、円形*のパッド5に対し
て、面積では27%増加しているために耐クラック性が
向上している。なお、図では、周辺部分1bに正方形7
のパッド6を各1列配置したが、複数列配置するように
しても良い。 (第2の具体例)図2は、本発明の第2の具体例で、こ
の具体例でも、ベース1の周辺部分11のパッドの形状
を正方形7に形成すると共に、中央部分12のパッドの
形状を円形5aに形成し、しかも、ベース1の周辺部分
11のパッドの面積を中央部分12のパッドの面積より
大にして、耐クラック性を向上させている。 (第3の具体例)図3は、本発明の第3の具体例で、こ
の具体例では、ベース1の周辺部分11のパッド6の形
状を多角形13に形成することで、正方形7に近い効果
を得ようとするものである。FIG. 1C is a view in which a circular pad 5 and a square pad 6 are superimposed and compared.
The area of the pad 6 of the square 7 is 27% larger than that of the pad 5 of the circle *, so that the crack resistance is improved. In the figure, a square 7 is formed in the peripheral portion 1b.
Are arranged in one row, but a plurality of rows may be arranged. (Second Specific Example) FIG. 2 shows a second specific example of the present invention. Also in this specific example, the shape of the pad of the peripheral portion 11 of the base 1 is formed into a square 7 and the pad of the central portion 12 is formed . The shape is formed as a circle 5a, and the area of the pad in the peripheral portion 11 of the base 1 is made larger than the area of the pad in the central portion 12 to improve crack resistance. (Third Specific Example) FIG. 3 shows a third specific example of the present invention. In this specific example, the shape of the pad 6 of the peripheral portion 11 of the base 1 is formed into a polygon 13 so as to form a square 7. It is intended to obtain a similar effect.
【0012】[0012]
【発明の効果】本発明に係わるBGA型半導体装置は、
上述のように構成したので、耐クラック性が向上するか
ら、半田寿命が長くなり、したがって、信頼性が向上す
る。The BGA type semiconductor device according to the present invention has the following features.
With the configuration described above, crack resistance is improved, so that the solder life is prolonged, and thus the reliability is improved.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明に係わるBGA型半導体装置を示し、
(a)は側面図、(b)は底面図、(c)は円形のパッ
ドと正方形のパッドの面積を比較する図である。FIG. 1 shows a BGA type semiconductor device according to the present invention,
(A) is a side view, (b) is a bottom view, and (c) is a diagram comparing the area of a circular pad with the area of a square pad.
【図2】本発明の第2の具体例を示す図である。FIG. 2 is a diagram showing a second specific example of the present invention.
【図3】本発明の第3の具体例を示す図である。FIG. 3 is a diagram showing a third specific example of the present invention.
【図4】従来の技術を示す図である。FIG. 4 is a diagram showing a conventional technique.
【符号の説明】 1 ベース 1a 中央部分 1b 周辺部分 3 半田ボール 4 BGA型半導体装置 5 中央部分のパッド 6 周辺部分のパッド 5a 円形 6a 非円形 7 正方形 11 周辺部分 12 中央部分 13 多角形DESCRIPTION OF SYMBOLS 1 Base 1a Central part 1b Peripheral part 3 Solder ball 4 BGA type semiconductor device 5 Pad in central part 6 Pad in peripheral part 5a Circular 6a Non-circular 7 Square 11 Peripheral part 12 Central part 13 Polygon
【手続補正3】[Procedure amendment 3]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図2[Correction target item name] Figure 2
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図2】 FIG. 2
Claims (7)
パッドに融着させた半田ボールとからなるBGA型半導
体装置において、 前記ベース上には異なる面積のパッドが設けられている
ことを特徴とするBGA型半導体装置。1. A BGA type semiconductor device comprising a pad on a base of a semiconductor device and a solder ball fused to the pad, wherein pads having different areas are provided on the base. BGA type semiconductor device.
部分で小さく、周辺部分で大きく形成したことを特徴と
する請求項1記載のBGA型半導体装置。2. The BGA type semiconductor device according to claim 1, wherein the area of the pad is small at a central portion of the base and large at a peripheral portion.
パッドに融着させた半田ボールとからなるBGA型半導
体装置において、 前記ベース上には異なる形状のパッドが設けられている
ことを特徴とするBGA型半導体装置。3. A BGA type semiconductor device comprising a pad on a base of a semiconductor device and a solder ball fused to the pad, wherein pads of different shapes are provided on the base. BGA type semiconductor device.
部分で円形に形成され、周辺部分で非円形に形成されて
いることを特徴とする請求項3記載のBGA型半導体装
置。4. The BGA type semiconductor device according to claim 3, wherein said pad is formed in a circular shape in a central portion of said base and in a non-circular shape in a peripheral portion.
に形成されていることを特徴とする請求項1乃至4の何
れかに記載のBGA型半導体装置。5. The BGA type semiconductor device according to claim 1, wherein a shape of the pad in the peripheral portion is formed in a square.
に形成されていることを特徴とする請求項1乃至4の何
れかに記載のBGA型半導体装置。6. The BGA type semiconductor device according to claim 1, wherein a shape of the pad in the peripheral portion is formed in a polygonal shape.
パッドに融着させた半田ボールとからなるBGA型半導
体装置の製造方法において、 前記ベース上に異なる面積のパッドを形成すると共に、
前記パッドの面積は、前記ベースの中央部分で小さく、
周辺部分で大きく形成したことを特徴とするBGA型半
導体装置の製造方法。7. A method for manufacturing a BGA type semiconductor device comprising a pad on a base of a semiconductor device and a solder ball fused to the pad, wherein pads having different areas are formed on the base.
The area of the pad is small at the center of the base,
A method of manufacturing a BGA type semiconductor device, wherein a large portion is formed in a peripheral portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22122298A JP2968788B1 (en) | 1998-08-05 | 1998-08-05 | BGA type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22122298A JP2968788B1 (en) | 1998-08-05 | 1998-08-05 | BGA type semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2968788B1 JP2968788B1 (en) | 1999-11-02 |
JP2000058700A true JP2000058700A (en) | 2000-02-25 |
Family
ID=16763389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22122298A Expired - Fee Related JP2968788B1 (en) | 1998-08-05 | 1998-08-05 | BGA type semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2968788B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8283779B2 (en) | 2008-05-26 | 2012-10-09 | Elpida Memory, Inc. | Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210035898A1 (en) * | 2019-07-30 | 2021-02-04 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927568A (en) * | 1995-07-05 | 1997-01-28 | Anam Ind Co Inc | Method of flattening solder ball of ball grid array semiconductor package using solder ball as input-output terminal and its substrate structure |
JPH10189821A (en) * | 1996-11-08 | 1998-07-21 | Ricoh Co Ltd | Semiconductor mounting circuit substrate and semiconductor device provided with the circuit substrate |
-
1998
- 1998-08-05 JP JP22122298A patent/JP2968788B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927568A (en) * | 1995-07-05 | 1997-01-28 | Anam Ind Co Inc | Method of flattening solder ball of ball grid array semiconductor package using solder ball as input-output terminal and its substrate structure |
JPH10189821A (en) * | 1996-11-08 | 1998-07-21 | Ricoh Co Ltd | Semiconductor mounting circuit substrate and semiconductor device provided with the circuit substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8283779B2 (en) | 2008-05-26 | 2012-10-09 | Elpida Memory, Inc. | Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2968788B1 (en) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7043225B2 (en) | Semiconductor device | |
US8076771B2 (en) | Semiconductor device having metal cap divided by slit | |
US6879033B2 (en) | Semiconductor device | |
JP2924840B2 (en) | Tape-BGA type semiconductor device | |
JP2000058700A (en) | Bga semiconductor device | |
JP7438071B2 (en) | semiconductor equipment | |
EP3872876B1 (en) | Semiconductor device | |
US11342283B2 (en) | Package substrate and semiconductor package including the same | |
JPS63232447A (en) | Semiconductor device | |
JP2006140401A (en) | Semiconductor integrated circuit device | |
JP2004103734A (en) | Heat sink and method for manufacturing the same | |
JP5272331B2 (en) | Semiconductor device | |
JP2005150456A (en) | Semiconductor device and its manufacturing method | |
US7485974B2 (en) | Chip structure with bevel pad row | |
JP3003114B2 (en) | Lead frame | |
US20240113064A1 (en) | Power leadframe package with reduced solder voids | |
JP2011114190A (en) | Semiconductor package | |
JPH07254680A (en) | Lead frame for semiconductor device | |
JPH10242355A (en) | Semiconductor integrated circuit device | |
JPH10209205A (en) | Mounting structure for chip | |
JP2006041224A (en) | Electronic device and its mounting structure | |
JP2000021958A (en) | Sic wafer boat | |
KR100575853B1 (en) | Semiconductor Micro Visualizer Package | |
US20110239454A1 (en) | Substrate With Raised Edge Pads | |
JP2023165467A (en) | Imaging module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |