JP2000049569A - Noise reducing circuit - Google Patents

Noise reducing circuit

Info

Publication number
JP2000049569A
JP2000049569A JP10214192A JP21419298A JP2000049569A JP 2000049569 A JP2000049569 A JP 2000049569A JP 10214192 A JP10214192 A JP 10214192A JP 21419298 A JP21419298 A JP 21419298A JP 2000049569 A JP2000049569 A JP 2000049569A
Authority
JP
Japan
Prior art keywords
circuit
noise
signal
level
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10214192A
Other languages
Japanese (ja)
Inventor
Yasushi Maeda
泰史 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10214192A priority Critical patent/JP2000049569A/en
Publication of JP2000049569A publication Critical patent/JP2000049569A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain the noise reducing circuit which has superior transient response and can sufficiently remove noise of low frequency by providing a means which sets a cutoff frequency low for sufficient noise reduction and improves transient response characteristics even when the cutoff frequency is set low. SOLUTION: A differentiating circuit 1, a level detecting circuit 2, an adding circuit 3, an error amplifying circuit 4, a switch 5, and an HPF 6 are provided. When an input signal is inputted to the differentiating circuit 1 and a level detecting circuit 2 detects variation in DC level, the switch 5 is so controlled that the inversion input of the error amplifying circuit 4 reaches ground level where the quantity of variation in DC level is large. The AC component extracted by the HPF 6 from the output signal is transmitted to the error amplifying circuit 4 through the switch 5 and the error amplifying circuit 4 compares this AC component with AC reference ground level to extract only a noise component in inverted phase and adding the extracting noise component to the input signal by using the adding circuit 3 to reduce noise.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、雑音低減回路に係
る。より詳細には、DCレベルの情報をもつ信号に重畳
されたAC雑音を除去することが可能な雑音低減回路に
関する。本発明に係る雑音低減回路は、電源回路に組み
込まれて好適に用いられる。
[0001] The present invention relates to a noise reduction circuit. More specifically, the present invention relates to a noise reduction circuit capable of removing AC noise superimposed on a signal having DC level information. The noise reduction circuit according to the present invention is suitably incorporated in a power supply circuit.

【0002】[0002]

【従来の技術】従来、DCレベルの情報をもった信号に
重畳されたAC雑音を低減するためには、ローパスフィ
ルタ(以下LPFと略記する)などが用いられている。
図11は、従来のコンデンサ(C)及び抵抗(R)によ
り構成された一次LPFの一例を示す回路図である。
2. Description of the Related Art Conventionally, a low-pass filter (hereinafter abbreviated as LPF) or the like is used to reduce AC noise superimposed on a signal having DC level information.
FIG. 11 is a circuit diagram illustrating an example of a primary LPF including a conventional capacitor (C) and a resistor (R).

【0003】LPFの伝達関数は次式で与えられる。The transfer function of an LPF is given by the following equation.

【0004】 ω0/(s+ω0) 但し、ω0=1/RC 図12は、上記従来例である一次LPFの入出力波形の
一例を示す波形図である。AC雑音が重畳された入力信
号(図12の入力波形)から、AC雑音を除去した波形
(図12の出力波形)が出力されている。
Ω 0 / (s + ω 0 ), where ω 0 = 1 / RC FIG. 12 is a waveform diagram showing an example of input and output waveforms of the above-mentioned conventional primary LPF. A waveform (the output waveform in FIG. 12) in which the AC noise is removed from the input signal on which the AC noise is superimposed (the input waveform in FIG. 12) is output.

【0005】しかしながら、上記従来例には、以下に示
す問題点があった。 出力波形は、原信号に比べて鈍った波形となってお
り、この波形の鈍りをある程度避けるためには、カット
オフ周波数を高い周波数に設定する必要があり、その場
合には低周波の雑音成分は除去しきれない。
[0005] However, the above conventional example has the following problems. The output waveform is a waveform that is dull compared to the original signal. To avoid this waveform dulling to some extent, it is necessary to set the cutoff frequency to a high frequency, in which case the low-frequency noise component Cannot be completely removed.

【0006】 原信号のもつ周波数帯域と雑音を低減
するためのLPF特性との関係により、充分な雑音低減
をおこなうためにLPFのカットオフ周波数を低く設定
すると、過渡応答特性が悪くなり原信号波形が鈍ってし
まう。
Due to the relationship between the frequency band of the original signal and the LPF characteristic for reducing noise, if the cutoff frequency of the LPF is set low in order to sufficiently reduce noise, the transient response characteristic deteriorates and the original signal waveform Becomes dull.

【0007】 原信号のもつ周波数帯域と雑音を低減
するためのLPF特性との関係により、原信号に対する
過渡応答特性を重視しLPFのカットオフ周波数を高く
設定すると、低域までの雑音を充分に低減できなくな
る。 信号出力部分で発生する雑音を低減することは不可
能である。
[0007] Due to the relationship between the frequency band of the original signal and the LPF characteristic for reducing the noise, if the cut-off frequency of the LPF is set high while emphasizing the transient response characteristic to the original signal, the noise up to the low band can be sufficiently reduced. It cannot be reduced. It is impossible to reduce noise generated in the signal output part.

【0008】[0008]

【発明が解決しようとする課題】本発明は、過渡応答性
に優れるとともに、低周波の雑音も充分に除去できる、
雑音低減回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has excellent transient response and can sufficiently remove low-frequency noise.
It is an object to provide a noise reduction circuit.

【0009】[0009]

【課題を解決するための手段】本発明に係る第1の雑音
低減回路は、入力信号のDCレベルの変化量を検出する
微分回路と、前記微分回路出力のDCレベルの絶対値が
大きい部分を検出するレベル検出回路と、前記入力信号
へ雑音信号の逆相信号を加算する加算回路と、前記雑音
信号を検出する誤差増幅回路と、前記誤差増幅回路への
入力信号を切換えるスイッチと、出力信号からAC成分
を抽出するハイパスフィルタ(以下HPFと略記する)
と、を備えたことを特徴とする。
A first noise reduction circuit according to the present invention comprises a differentiating circuit for detecting an amount of change in the DC level of an input signal, and a part having a large absolute value of the DC level of the output of the differentiating circuit. A level detection circuit for detecting, an addition circuit for adding a reverse phase signal of the noise signal to the input signal, an error amplifier circuit for detecting the noise signal, a switch for switching an input signal to the error amplifier circuit, and an output signal High-pass filter for extracting the AC component from the data (hereinafter abbreviated as HPF)
And characterized in that:

【0010】上記第1の雑音低減回路は、出力信号から
AC成分を抽出し、AC的基準と比較を行い雑音成分を
検出する誤差増幅回路を有し、入力信号のDCレベルが
急激に変化する期間を検出して帰還ループを切ることが
できるので、過渡応答特性が改善され、雑音の低減化が
図れる。
The first noise reduction circuit has an error amplifier circuit for extracting an AC component from an output signal, comparing the extracted AC component with an AC reference, and detecting the noise component. The DC level of the input signal changes rapidly. Since the period can be detected and the feedback loop can be cut, the transient response characteristics can be improved and noise can be reduced.

【0011】本発明に係る第2の雑音低減回路は、入力
信号を切換えている制御信号と同じ制御信号の立上り、
立下りの両エッジから一定期間のパルスを出力するモノ
マルチバイブレータ(以下MMと略記する)と、前記入
力信号へ雑音信号の逆相信号を加算する加算回路と、前
記雑音信号を検出する誤差増幅回路と、前記誤差増幅回
路への入力信号を切換えるスイッチと、出力信号からA
C成分を抽出するHPFと、を備えたことを特徴とす
る。
A second noise reduction circuit according to the present invention is characterized in that a rising edge of the same control signal as a control signal for switching an input signal,
A monomultivibrator (hereinafter abbreviated as MM) for outputting a pulse for a predetermined period from both falling edges, an adding circuit for adding a reverse phase signal of a noise signal to the input signal, and an error amplifier for detecting the noise signal Circuit, a switch for switching an input signal to the error amplifier circuit,
And an HPF for extracting the C component.

【0012】上記第2の雑音低減回路は、入力信号の切
換え制御信号により、入力信号のDCレベルが急激に変
化する期間を検出して帰還ループを切ることができるの
で、過渡応答特性が改善され、雑音の低減化が図れる。
The second noise reduction circuit can cut off the feedback loop by detecting a period in which the DC level of the input signal changes rapidly by the input signal switching control signal, so that the transient response characteristic is improved. , Noise can be reduced.

【0013】[0013]

【発明の実施の形態】以下では、本発明に係る雑音低減
回路の構成及びその作用について、図面を参照して説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration and operation of a noise reduction circuit according to the present invention will be described below with reference to the drawings.

【0014】(第1の実施の形態)図1は、本発明に係
る雑音低減回路の一例を示す回路図であり、微分回路及
びレベル検出回路を備えた場合を示す。図1において、
1は入力信号のDCレベルの変化量を検出する微分回
路、2はレベルの絶対値が大きい部分を検出するレベル
検出回路、3は入力信号へ雑音成分の逆相信号を加算す
る加算回路、4は雑音成分を検出する誤差増幅回路、5
は誤差増幅回路の入力信号を切換えるスイッチ、6は出
力信号からAC成分を抽出するHPFである。
(First Embodiment) FIG. 1 is a circuit diagram showing an example of a noise reduction circuit according to the present invention, showing a case where a differentiation circuit and a level detection circuit are provided. In FIG.
Reference numeral 1 denotes a differentiating circuit for detecting an amount of change in the DC level of the input signal, 2 a level detecting circuit for detecting a portion having a large absolute value of the level, 3 an adding circuit for adding a reverse phase signal of a noise component to the input signal, 4 Are error amplifier circuits for detecting noise components, 5
Is a switch for switching an input signal of the error amplifier circuit, and 6 is an HPF for extracting an AC component from an output signal.

【0015】上記構成の雑音低減回路では、微分回路1
に入力信号が入力され、DCレベルの変化がレベル検出
回路2で検出された際に、該DCレベルの変化量の大き
な部分で、誤差増幅回路4の反転入力がグランド(以下
GNDと略記する)レベルとなるように、スイッチ5が
制御される。また、HPF6により出力信号から抽出し
たAC成分が、スイッチ5を介して、誤差増幅回路4に
伝達され、誤差増幅回路4は、該AC成分と、AC的基
準となるグランドレベルとを比較して、雑音成分のみを
逆相で抽出し、加算回路3を用いて、該抽出した雑音成
分を入力信号へ加算させることによって、雑音を低減さ
せる。
In the noise reduction circuit having the above configuration, the differentiation circuit 1
When a change in DC level is detected by the level detection circuit 2, the inverting input of the error amplifier circuit 4 is grounded (hereinafter abbreviated as GND) in a portion where the amount of change in DC level is large. The switch 5 is controlled to be at the level. The AC component extracted from the output signal by the HPF 6 is transmitted to the error amplifier circuit 4 via the switch 5, and the error amplifier circuit 4 compares the AC component with a ground level serving as an AC reference. The noise is reduced by extracting only the noise component in the opposite phase and adding the extracted noise component to the input signal using the addition circuit 3.

【0016】図2は、上記構成の雑音低減回路の動作を
説明する波形図である。図2aは入力信号であり、時間
的に変化するDCレベルの情報にAC雑音が重畳された
状態を表している。図2bは入力信号aの微分波形であ
り、入力信号の変化が急激な部分を検出した波形となっ
ている。図2cはレベル検出回路2により、微分回路出
力信号bの絶対値が大きな部分を検出して出力されたパ
ルスである。図2eは出力信号fのAC成分をHPF6
により抽出し、AC的基準であるGNDレベルと誤差増
幅回路4により比較を行い、雑音成分のみを抽出した波
形である。また、入力信号が急激に変化している図2c
のパルスが出力されている期間では、雑音成分ではない
不要な波形を除去するために、該パルスによりスイッチ
5の入力をGNDに切換えることで帰還ループを切って
いる。図2fは出力信号であり、入力信号が急激に変化
している期間では雑音成分が残っているが、その他の重
要なほとんどの期間においては充分に雑音が低減されて
いることが分かる。
FIG. 2 is a waveform diagram for explaining the operation of the noise reduction circuit having the above configuration. FIG. 2A shows an input signal, in which AC noise is superimposed on time-varying DC level information. FIG. 2B is a differential waveform of the input signal a, which is a waveform in which a portion where the change of the input signal is sharp is detected. FIG. 2C shows a pulse detected and output by the level detection circuit 2 when the absolute value of the differential circuit output signal b is large. FIG. 2E shows that the AC component of the output signal f is
, And a comparison is made between the GND level, which is an AC reference, and the error amplification circuit 4 to extract only a noise component. FIG. 2c shows that the input signal is rapidly changing.
During the period when the pulse is output, the feedback loop is cut by switching the input of the switch 5 to GND by the pulse in order to remove an unnecessary waveform that is not a noise component. FIG. 2f shows the output signal, and it can be seen that the noise component remains in the period when the input signal is rapidly changing, but the noise is sufficiently reduced in most other important periods.

【0017】(第2の実施の形態)図3は、本発明に係
る雑音低減回路の他の一例を示す回路図であり、図1の
微分回路及びレベル検出回路に代えて、入力信号を切換
えている制御信号と同じ制御信号の立上り、立下りの両
エッジから一定期間のパルスを出力するMMを備えた点
が図1の回路と異なる。図3において、7は入力信号を
切換えている制御信号と同じ制御信号gの立上り、立下
りの両エッジから一定期間のパルスを出力するMM、3
は入力信号へ雑音成分の逆相信号を加算する加算回路、
4は雑音成分を検出する誤差増幅回路、5は誤差増幅回
路の入力信号を切換えるスイッチ、6は出力信号からA
C成分を抽出するHPFである。
(Second Embodiment) FIG. 3 is a circuit diagram showing another example of the noise reduction circuit according to the present invention, in which input signals are switched in place of the differentiating circuit and the level detecting circuit of FIG. 1 is different from the circuit of FIG. 1 in that an MM that outputs a pulse for a certain period from both the rising edge and the falling edge of the same control signal is provided. In FIG. 3, reference numeral 7 denotes an MM 3 which outputs pulses for a certain period from both rising and falling edges of the same control signal g as the control signal switching the input signal;
Is an addition circuit that adds an anti-phase signal of a noise component to the input signal,
4 is an error amplification circuit for detecting a noise component, 5 is a switch for switching an input signal of the error amplification circuit, and 6 is A from the output signal.
An HPF for extracting the C component.

【0018】上記構成の雑音低減回路では、MM7に制
御信号gが入力され、DCレベルが急激に変化する可能
性のある期間にパルスが出力された際に、誤差増幅回路
4の反転入力がGNDレベルとなるように、スイッチ5
が制御される。また、HPF6により出力信号fから抽
出したAC成分が、スイッチ5を介して、誤差増幅回路
4に伝達され、誤差増幅回路4は、該AC成分と、AC
的基準となるグランドレベルとを比較して、雑音成分の
みを逆相で抽出し、加算回路3を用いて、該抽出した雑
音成分を入力信号へ加算させることによって、雑音を低
減させる。
In the noise reduction circuit having the above configuration, when the control signal g is input to the MM 7 and a pulse is output during a period in which the DC level may suddenly change, the inverting input of the error amplifier circuit 4 is set to GND. Switch 5 so that it becomes level
Is controlled. Further, the AC component extracted from the output signal f by the HPF 6 is transmitted to the error amplifier circuit 4 via the switch 5, and the error amplifier circuit 4
The noise is reduced by comparing the noise level with the ground level as a target reference, extracting only the noise component in the opposite phase, and adding the extracted noise component to the input signal using the addition circuit 3.

【0019】図4は、上記構成の雑音低減回路の動作を
説明する波形図である。図4aは入力信号であり、時間
的に変化するDCレベルの情報にAC雑音が重畳された
状態を表している。図4gは入力信号を切換えている制
御信号と同じである制御信号gである。図4cはMM7
により、制御信号gの立上り、立下り両エッジから一定
期間パルスを出すことで、DCレベルが急激に変化する
可能性のある期間に出力されたパルスである。図4eは
出力信号fのAC成分をHPF6により抽出し、AC的
基準であるGNDレベルと誤差増幅回路4により比較を
行い、雑音成分のみを抽出した波形である。また、入力
信号のDCレベルが急激に変化する可能性のある期間で
は、雑音成分ではない不要な波形を除去するために、該
パルスcによりスイッチ5の入力をGNDに切換えるこ
とで帰還ループを切っている。図4fは出力信号であ
り、入力信号が急激に変化している期間では雑音成分が
残っているが、その他の重要なほとんどの期間において
は充分に雑音が低減されていることが分かる。
FIG. 4 is a waveform diagram for explaining the operation of the noise reduction circuit having the above configuration. FIG. 4A shows an input signal, which is a state in which AC noise is superimposed on time-varying DC level information. FIG. 4g shows a control signal g which is the same as the control signal switching the input signal. FIG. 4c shows MM7
Is a pulse output for a certain period from both the rising edge and the falling edge of the control signal g, so that the DC level may be rapidly changed. FIG. 4E is a waveform in which the AC component of the output signal f is extracted by the HPF 6 and compared with the GND level, which is the AC reference, by the error amplifier circuit 4 to extract only the noise component. Further, in a period in which the DC level of the input signal may suddenly change, the feedback loop is cut by switching the input of the switch 5 to GND by the pulse c in order to remove unnecessary waveforms that are not noise components. ing. FIG. 4F shows the output signal, and it can be seen that the noise component remains in the period when the input signal is rapidly changing, but the noise is sufficiently reduced in most other important periods.

【0020】従って、図3の回路は、制御信号gを利用
することで、図1に比べて回路の簡略化を図ることがで
きる。
Therefore, the circuit in FIG. 3 can be simplified as compared with FIG. 1 by using the control signal g.

【0021】(第3の実施の形態)図5は、本発明に係
る雑音低減回路を、電源回路に適用した一例を示す回路
図である。図5において、3は入力信号から雑音成分の
逆相信号を加算する加算回路、4は雑音成分を検出する
誤差増幅回路、6は出力信号からAC成分を抽出するH
PF、8は出力をブーストするバッファ回路である。
(Third Embodiment) FIG. 5 is a circuit diagram showing an example in which a noise reduction circuit according to the present invention is applied to a power supply circuit. In FIG. 5, reference numeral 3 denotes an addition circuit for adding a negative-phase signal of a noise component from an input signal, 4 an error amplifier circuit for detecting a noise component, and 6 an H for extracting an AC component from an output signal.
PF and 8 are buffer circuits for boosting the output.

【0022】上記構成の電源回路では、HPF6により
電源出力である出力fからAC成分を抽出し、誤差増幅
回路4によりAC的基準となるGNDレベルと比較を行
い、雑音成分のみを逆相で抽出し、加算回路3により、
基準電圧である入力aへ加算することで雑音を低減させ
る。ここで、バッファ回路8は充分な電源供給能力を得
るためのドライブ回路である。
In the power supply circuit having the above configuration, the AC component is extracted from the output f, which is the power supply output, by the HPF 6 and compared with the GND level as the AC reference by the error amplifier circuit 4 to extract only the noise component in the opposite phase. And the addition circuit 3
Noise is reduced by adding to the input a which is the reference voltage. Here, the buffer circuit 8 is a drive circuit for obtaining a sufficient power supply capability.

【0023】図6は、上記構成の電源回路の動作を説明
する波形図である。図6aは基準電圧である入力aであ
り、AC雑音が重量されている。図6eは電源出力であ
る出力fのAC成分をHPF6により抽出し、AC的基
準であるGNDレベルと誤差増幅回路4により比較を行
い、雑音成分のみを抽出した波形である。図6fは電源
出力である出力fであり、基準電圧へ逆相の雑音成分を
加算することで充分に雑音が低減されていることが分か
る。
FIG. 6 is a waveform diagram for explaining the operation of the power supply circuit having the above configuration. FIG. 6a is the input a, which is the reference voltage, with the AC noise weighted. FIG. 6E is a waveform in which the AC component of the output f, which is the power output, is extracted by the HPF 6 and compared with the GND level, which is the AC reference, by the error amplifier circuit 4 to extract only the noise component. FIG. 6F shows the output f which is the power supply output, and it can be seen that the noise is sufficiently reduced by adding the noise component of the opposite phase to the reference voltage.

【0024】上記電源回路では、電源出力である出力f
のAC成分とAC的基準であるGNDレベルとを比較し
帰還をかけているため、基準電圧である入力aの雑音を
低減するのみならず、回路全体の雑音、AC的出力イン
ピーダンスをも誤差増幅回路4の増幅率の逆数倍に低減
することができる。
In the power supply circuit, the output f which is the power supply output
Is compared with the GND level, which is an AC reference, and the feedback is applied, so that not only the noise at the input a, which is the reference voltage, is reduced, but also the noise of the entire circuit and the output impedance at the AC are amplified. The amplification factor of the circuit 4 can be reduced to the reciprocal times.

【0025】(第4の実施の形態)図7は、本発明に係
る雑音低減回路を、電源回路に適用した他の一例を示す
回路図であり、図5の回路にエッジ検出回路とMMとを
加えた構成からなる。図7において、9は入力を切換え
る制御信号の立上り、立下り両エッジを検出するエッジ
検出回路、7はエッジ検出回路9から出力されるパルス
のエッジから一定期間のパルスを出力するMM、3は入
力信号へ雑音成分の逆相信号を加算する加算回路、4は
雑音成分を検出する誤差増幅回路、5は誤差増幅回路の
入力信号を切換えるスイッチ、6は出力信号からAC成
分を抽出するHPF、8は出力をブーストするバッファ
回路、10は電源の基準となる第一の基準電源、11は
電源の基準となる第二の基準電源、13は基準電源10
と基準電源11を切換えるスイッチである。
(Fourth Embodiment) FIG. 7 is a circuit diagram showing another example in which the noise reduction circuit according to the present invention is applied to a power supply circuit. The circuit shown in FIG. Is added. In FIG. 7, reference numeral 9 denotes an edge detection circuit for detecting both rising and falling edges of a control signal for switching an input; 7, an MM for outputting a pulse for a predetermined period from an edge of a pulse output from the edge detection circuit 9; An addition circuit for adding a reverse phase signal of a noise component to an input signal; 4 an error amplifier circuit for detecting a noise component; 5 a switch for switching an input signal of the error amplifier circuit; 6 an HPF for extracting an AC component from an output signal; 8 is a buffer circuit for boosting the output, 10 is a first reference power supply serving as a power supply reference, 11 is a second reference power supply serving as a power supply reference, and 13 is a reference power supply 10
And a switch for switching the reference power supply 11.

【0026】上記構成の電源回路では、エッジ検出回路
9に基準電源を切換えるための制御信号hが入力される
と、切換えタイミングの情報を持ったパルスがMM7に
入力され、基準電庄である入力aのDCレベルが急激に
変化する期間にパルスが出力され、誤差増幅回路の反転
入力がGNDレベルとなるように、スイッチ5が制御さ
れる。また、HPF6により出力信号fから抽出したA
C成分が、スイッチ5を介して、誤差増幅回路4に伝達
され、誤差増幅回路4は、該AC成分と、AC的基準と
なるGNDレベルとを比較して、雑音成分のみを逆相で
抽出し、加算回路3を用いて、該抽出した雑音成分を入
力信号へ加算させることによって、雑音を低減させる。
ここで、バッファ回路8は充分な電源供給能力を得るた
めのドライブ回路である。基準電圧である入力aは、第
一の基準電源である10と第二の基準電源である11
を、制御信号hにより制御されるスイッチ13により切
換えることにより得ている。
In the power supply circuit having the above configuration, when the control signal h for switching the reference power supply is input to the edge detection circuit 9, a pulse having information on the switching timing is input to the MM 7, and the input which is the reference voltage is input. The switch 5 is controlled so that a pulse is output during the period when the DC level of a suddenly changes, and the inverting input of the error amplification circuit becomes the GND level. Further, A extracted from the output signal f by the HPF 6
The C component is transmitted to the error amplifier circuit 4 via the switch 5, and the error amplifier circuit 4 compares the AC component with a GND level serving as an AC reference, and extracts only the noise component in the opposite phase. Then, the noise is reduced by adding the extracted noise component to the input signal using the addition circuit 3.
Here, the buffer circuit 8 is a drive circuit for obtaining a sufficient power supply capability. The input a as the reference voltage is 10 as the first reference power supply and 11 as the second reference power supply.
By the switch 13 controlled by the control signal h.

【0027】図8は、上記構成の電源回路の動作を説明
する波形図である。図8hは基準電圧である入力aを得
るために、基準電源10と基準電源11を切換えるスイ
ッチ13を制御する制御信号hである。図8aはスイッ
チ13から出力される、基準電圧としての入力aで、A
C雑音が重畳された状態を表している。図8iは制御信
号hから検出されたエッジであり、その絶対値の形で出
力されている。図8aはMM7により、エッジ検出回路
9から出力された信号のエッジから一定期間パルスを出
すことで、DCレベルが急激に変化する期間に出力され
たパルスである。図8eは電源出力である出力fのAC
成分をHPF6により抽出し、AC的基準であるGND
レベルと誤差増幅回路4により比較を行い、雑音成分の
みを抽出した波形である。また、入力信号のDCレベル
が急激に変化する可能性のある期間では、雑音成分では
ない不要な波形を除去し、応答波形を改善するために、
該パルスcによりスイッチ5の入力をGNDレベルに切
換えることで帰還ループを切っている。図8fは電源出
力である出力fであり、入力信号が急激に変化している
期間では雑音成分が残っているが、その他の重要なほと
んどの期間においては充分に雑音が低減されていること
が分かる。
FIG. 8 is a waveform diagram for explaining the operation of the power supply circuit having the above configuration. FIG. 8H shows a control signal h for controlling a switch 13 for switching between a reference power supply 10 and a reference power supply 11 in order to obtain an input a which is a reference voltage. FIG. 8A shows an input a as a reference voltage output from the switch 13 and A
This shows a state where the C noise is superimposed. FIG. 8i shows an edge detected from the control signal h, which is output in the form of its absolute value. FIG. 8A shows a pulse output during a period in which the DC level rapidly changes by outputting a pulse for a certain period from the edge of the signal output from the edge detection circuit 9 by the MM 7. FIG. 8e shows the AC of output f which is the power supply output.
The components were extracted by HPF6, and the AC standard GND
This is a waveform obtained by comparing the level with the error amplifier circuit 4 and extracting only the noise component. In addition, during a period in which the DC level of the input signal may suddenly change, an unnecessary waveform that is not a noise component is removed to improve a response waveform.
The feedback loop is cut by switching the input of the switch 5 to the GND level by the pulse c. FIG. 8f shows an output f which is a power supply output. The noise component remains in a period when the input signal is rapidly changing, but it is sufficiently reduced in most other important periods. I understand.

【0028】(第5の実施の形態)図9は、本発明に係
る雑音低減回路を、電源回路に適用した他の一例を示す
回路図であり、図7の回路におけるHPFの代わりに、
High Speed HPFを用いた点が図7の回路と異なる。
図9において、9は入力を切換える制御信号の立上り、
立下り両エッジを検出するエッジ検出回路、7はエッジ
検出回路9から出力されるパルスのエッジから一定期間
のパルスを出力するMM、3は入力信号へ雑音成分の逆
相信号を加算する加算回路、4は雑音成分を検出する誤
差増幅回路、12はMM7により制御されることで高速
化が図られた出力信号からAC成分を抽出するためのHi
gh Speed HPF、8は出力をブーストするバッファ回
路、10は電源の基準となる第一の基準電源、11は電
源の基準となる第二の基準電源、13は基準電源10と
基準電源11を切換えるスイッチである。
(Fifth Embodiment) FIG. 9 is a circuit diagram showing another example in which the noise reduction circuit according to the present invention is applied to a power supply circuit. Instead of the HPF in the circuit of FIG.
The difference from the circuit of FIG. 7 is that a High Speed HPF is used.
In FIG. 9, reference numeral 9 denotes a rising edge of a control signal for switching an input;
An edge detection circuit for detecting both falling edges, 7 is an MM for outputting a pulse for a predetermined period from an edge of a pulse output from the edge detection circuit 9, and 3 is an addition circuit for adding a reverse phase signal of a noise component to an input signal. Reference numeral 4 denotes an error amplifier circuit for detecting a noise component, and reference numeral 12 denotes a Hi for extracting an AC component from an output signal whose speed is increased by being controlled by the MM 7.
gh Speed HPF, 8 is a buffer circuit for boosting the output, 10 is a first reference power supply serving as a power supply reference, 11 is a second reference power supply serving as a power supply reference, and 13 switches between the reference power supply 10 and the reference power supply 11. Switch.

【0029】上記構成の電源回路では、エッジ検出回路
9に基準電源を切換えるための制御信号hが入力される
と、切換えタイミングの情報を持ったパルスiがMM7
に入力される。そして、MM7からは、基準電圧である
入力aのDCレベルが急激に変化する期間にパルスcが
出力され、電源出力である出力fからAC成分を抽出し
ているHigh Speed HPF12の過渡応答性改善のため
の制御信号cを与えている。
In the power supply circuit having the above configuration, when the control signal h for switching the reference power supply is input to the edge detection circuit 9, a pulse i having switching timing information is output to the MM7.
Is input to Then, a pulse c is output from the MM 7 during a period in which the DC level of the input a as the reference voltage changes abruptly, and the transient response of the High Speed HPF 12 that extracts the AC component from the output f as the power supply output is improved. Is provided.

【0030】従来のCRによる一次HPFは、CRの時
定数で決る過渡応答特性を有し、必要とするDCレベル
に達するまでに時間がかかるという問題があった。これ
に対して、High Speed HPF12は、DCレベルが変
化する直後の短時間だけ、抵抗RをSWにより短絡する
ことで過渡応答特性を大幅に改善することができる。従
って、High Speed HPF12により出力信号fからA
C成分を抽出し、誤差増幅回路4によりAC的基準とな
るGNDレベルと比較を行い、雑音成分のみを逆相で抽
出し、加算回路3により、入力信号ヘ加算してやること
で雑音を低減させることができる。ここで、バッファ回
路8は充分な電源供給能力を得るためのドライブ回路で
ある。基準電圧である入力aは、第一の基準電源である
10と第二の基準電源である11を、制御信号hにより
制御されるスイッチ13により切換えることにより得て
いる。
The conventional primary HPF using a CR has a transient response characteristic determined by a time constant of the CR, and has a problem that it takes time to reach a required DC level. On the other hand, in the High Speed HPF 12, the transient response characteristic can be significantly improved by short-circuiting the resistor R by SW only for a short time immediately after the DC level changes. Therefore, the output signal f is changed to A by the High Speed HPF12.
The noise is reduced by extracting the C component, comparing it with the GND level serving as the AC reference by the error amplifier circuit 4, extracting only the noise component in the opposite phase, and adding the noise component to the input signal by the adding circuit 3. Can be. Here, the buffer circuit 8 is a drive circuit for obtaining a sufficient power supply capability. The input a as the reference voltage is obtained by switching between the first reference power supply 10 and the second reference power supply 11 by the switch 13 controlled by the control signal h.

【0031】図10は、上記構成の電源回路の動作を説
明する波形図である。図10hは基準電圧である入力a
を得るために、基準電源10と基準電源11を切換える
スイッチ13を制御する制御信号hである。図10aは
スイッチ13から出力される、基準電圧としての入力a
で、AC雑音が重畳された状態を表している。図10i
は制御信号hから検出されたエッジであり、その絶対値
の形で出力されている。図10cはMM7により、エッ
ジ検出回路9から出力された信号のエッジから一定期間
パルスを出すことで、DCレベルが急激に変化する期問
に出力されたパルスである。図10aは電源出力である
出力fのAC成分をHigh Speed HPF12により抽出
し、AC的基準であるGNDレベルと誤差増幅回路4に
より比較を行い、雑音成分のみを抽出した波形である。
図10fは電源出力である出力fであり、入力信号が急
激に変化している期間では雑音成分が残っているが、そ
の他の重要なほとんどの期間においては充分に雑音が低
減されていることが分かる。特に、図9の回路構成によ
れば、この雑音が残ってしまう期間を、図7の回路構成
よりかなり短く設定することが可能である。
FIG. 10 is a waveform diagram for explaining the operation of the power supply circuit having the above configuration. FIG. 10h shows a reference voltage input a.
Is a control signal h for controlling the switch 13 for switching between the reference power supply 10 and the reference power supply 11 in order to obtain. FIG. 10a shows an input a as a reference voltage output from the switch 13.
Represents a state in which AC noise is superimposed. FIG.
Is an edge detected from the control signal h, and is output in the form of its absolute value. FIG. 10C shows a pulse output by the MM 7 during a period in which the DC level rapidly changes by generating a pulse for a certain period from the edge of the signal output from the edge detection circuit 9. FIG. 10A is a waveform in which the AC component of the output f that is the power supply output is extracted by the High Speed HPF 12, the GND level that is the AC reference is compared with the error amplification circuit 4, and only the noise component is extracted.
FIG. 10f shows the output f, which is the power supply output. The noise component remains in the period when the input signal is rapidly changing, but the noise is sufficiently reduced in most other important periods. I understand. In particular, according to the circuit configuration of FIG. 9, the period during which the noise remains can be set to be considerably shorter than that of the circuit configuration of FIG.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
入力信号にAC雑音が重畳している場合においても、 充分な雑音低減を行うために、カットオフ周波数を低
く設定し、 カットオフ周波数が低く設定されていても、過渡応答
特性を改善する手段を設ける、ことにより、過渡応答性
に優れるとともに、低周波の雑音も充分に除去できる、
雑音低減回路が得られる。
As described above, according to the present invention,
Even if AC noise is superimposed on the input signal, in order to sufficiently reduce the noise, set a low cutoff frequency, and take measures to improve the transient response characteristics even if the cutoff frequency is set low. By providing, excellent transient response and low-frequency noise can be sufficiently removed.
A noise reduction circuit is obtained.

【0033】また、本発明に係る雑音低減回路は、信号
出力部で発生する雑音をも同時に低減することができ
る。
Further, the noise reduction circuit according to the present invention can simultaneously reduce noise generated in the signal output unit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る雑音低減回路の一例を示す回路図
である。
FIG. 1 is a circuit diagram showing an example of a noise reduction circuit according to the present invention.

【図2】図1に示す構成の雑音低減回路の動作を説明す
る波形図である。
FIG. 2 is a waveform diagram illustrating an operation of the noise reduction circuit having the configuration shown in FIG.

【図3】本発明に係る雑音低減回路の他の一例を示す回
路図である。
FIG. 3 is a circuit diagram showing another example of the noise reduction circuit according to the present invention.

【図4】図3に示す構成の雑音低減回路の動作を説明す
る波形図である。
FIG. 4 is a waveform diagram illustrating an operation of the noise reduction circuit having the configuration shown in FIG.

【図5】本発明に係る雑音低減回路を、電源回路に適用
した一例を示す回路図である。
FIG. 5 is a circuit diagram showing an example in which the noise reduction circuit according to the present invention is applied to a power supply circuit.

【図6】図5に示す構成の電源回路の動作を説明する波
形図である。
FIG. 6 is a waveform chart for explaining the operation of the power supply circuit having the configuration shown in FIG. 5;

【図7】本発明に係る雑音低減回路を、電源回路に適用
した他の一例を示す回路図である。
FIG. 7 is a circuit diagram showing another example in which the noise reduction circuit according to the present invention is applied to a power supply circuit.

【図8】図7に示す構成の電源回路の動作を説明する波
形図である。
FIG. 8 is a waveform chart for explaining the operation of the power supply circuit having the configuration shown in FIG. 7;

【図9】本発明に係る雑音低減回路を、電源回路に適用
した他の一例を示す回路図である。
FIG. 9 is a circuit diagram showing another example in which the noise reduction circuit according to the present invention is applied to a power supply circuit.

【図10】図9に示す構成の電源回路の動作を説明する
波形図である。
FIG. 10 is a waveform chart for explaining the operation of the power supply circuit having the configuration shown in FIG. 9;

【図11】従来のコンデンサ(C)及び抵抗(R)によ
り構成された一次LPFの一例を示す回路図である。
FIG. 11 is a circuit diagram illustrating an example of a conventional primary LPF including a capacitor (C) and a resistor (R).

【図12】図11に示す一次LPFの入出力波形の一例
を示す波形図である。
12 is a waveform chart showing an example of input and output waveforms of the primary LPF shown in FIG.

【符号の説明】[Explanation of symbols]

1 微分回路、 2 レベル検出回路、 3 加算回路、 4 誤差増幅回路、 5 スイッチ、 6 HPF、 7 MM、 8 バッファ回路、 9 エッジ検出回路、 10 基準電源、 11 基準電源、 12 High Speed HPF、 13 スイッチ。 Reference Signs List 1 differentiation circuit, 2 level detection circuit, 3 addition circuit, 4 error amplification circuit, 5 switch, 6 HPF, 7 MM, 8 buffer circuit, 9 edge detection circuit, 10 reference power supply, 11 reference power supply, 12 High Speed HPF, 13 switch.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力信号のDCレベルの変化量を検出す
る微分回路と、前記微分回路出力のDCレベルの絶対値
が大きい部分を検出するレベル検出回路と、前記入力信
号へ雑音信号の逆相信号を加算する加算回路と、前記雑
音信号を検出する誤差増幅回路と、前記誤差増幅回路へ
の入力信号を切換えるスイッチと、出力信号からAC成
分を抽出するハイパスフィルタと、を備えたことを特徴
とする雑音低減回路。
1. A differentiating circuit for detecting an amount of change in a DC level of an input signal, a level detecting circuit for detecting a portion having a large absolute value of a DC level of an output of the differentiating circuit, and a reverse phase of a noise signal to the input signal. An error amplification circuit that detects the noise signal; a switch that switches an input signal to the error amplification circuit; and a high-pass filter that extracts an AC component from an output signal. Noise reduction circuit.
【請求項2】 入力信号を切換えている制御信号と同じ
制御信号の立上り、立下りの両エッジから一定期間のパ
ルスを出力するモノマルチバイブレータと、前記入力信
号へ雑音信号の逆相信号を加算する加算回路と、前記雑
音信号を検出する誤差増幅回路と、前記誤差増幅回路へ
の入力信号を切換えるスイッチと、出力信号からAC成
分を抽出するハイパスフィルタと、を備えたことを特徴
とする雑音低減回路。
2. A mono-multi vibrator for outputting a pulse for a predetermined period from both rising and falling edges of a control signal which is the same as a control signal for switching an input signal, and adding a reverse phase signal of a noise signal to the input signal. A noise amplification circuit, an error amplification circuit for detecting the noise signal, a switch for switching an input signal to the error amplification circuit, and a high-pass filter for extracting an AC component from an output signal. Reduction circuit.
JP10214192A 1998-07-29 1998-07-29 Noise reducing circuit Pending JP2000049569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10214192A JP2000049569A (en) 1998-07-29 1998-07-29 Noise reducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10214192A JP2000049569A (en) 1998-07-29 1998-07-29 Noise reducing circuit

Publications (1)

Publication Number Publication Date
JP2000049569A true JP2000049569A (en) 2000-02-18

Family

ID=16651770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10214192A Pending JP2000049569A (en) 1998-07-29 1998-07-29 Noise reducing circuit

Country Status (1)

Country Link
JP (1) JP2000049569A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543463A (en) * 2006-06-30 2009-12-03 クゥアルコム・インコーポレイテッド Loop filter with noise removal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543463A (en) * 2006-06-30 2009-12-03 クゥアルコム・インコーポレイテッド Loop filter with noise removal
US8593216B2 (en) 2006-06-30 2013-11-26 Qualcomm Incorporated Loop filter with noise cancellation

Similar Documents

Publication Publication Date Title
JPH11281368A (en) Angular velocity sensor driving circuit
JP3292167B2 (en) Differential input interface
US6237107B1 (en) Dynamic slew rate control output buffer
JP3458567B2 (en) Amplifier for MR head
JPH0320090B2 (en)
JP2000049569A (en) Noise reducing circuit
JPH0529839A (en) Noise suppression circuit
US5343197A (en) Digital-to-analog converter
US6559686B1 (en) Analog envelope detector
JP3124179B2 (en) Pulse width modulation circuit
TW201919337A (en) Circuit having high-pass filter
JP2828904B2 (en) Stabilized power supply circuit
JPH10341114A (en) Power supply voltage changeover device for amplifier
KR100436459B1 (en) Analog signal amplifying method in analog signal amplifier, semiconductor ic device using the same, several kinds of analog amplifiers, and tooth saw wave oscillator and power amplifier device for being used in the analog amplifier
TW200950318A (en) Audio amplifier
JPH11144386A (en) Signal processing circuit
JPS5926673Y2 (en) Noise removal circuit
JP3645359B2 (en) Analog mute circuit
JP2003283269A (en) Differential amplifier
KR200193387Y1 (en) Mute circuit of audio apparatus
JPS58114625A (en) Switching circuit
JPH07210806A (en) Magnetic recording and reproducing amplifier
JP2902850B2 (en) AC bias adjustment circuit
JPH01288072A (en) Automatic by-pass apparatus
US20040070438A1 (en) Limiter