JP2000049323A - Mos-type image sensor - Google Patents

Mos-type image sensor

Info

Publication number
JP2000049323A
JP2000049323A JP10210574A JP21057498A JP2000049323A JP 2000049323 A JP2000049323 A JP 2000049323A JP 10210574 A JP10210574 A JP 10210574A JP 21057498 A JP21057498 A JP 21057498A JP 2000049323 A JP2000049323 A JP 2000049323A
Authority
JP
Japan
Prior art keywords
mosfet
gate
switch
reset switch
gate voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10210574A
Other languages
Japanese (ja)
Inventor
Tronnamchai Kleison
トロンナムチャイ クライソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP10210574A priority Critical patent/JP2000049323A/en
Publication of JP2000049323A publication Critical patent/JP2000049323A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a MOS-type image sensor wherein the smear generated by leakage current can be prevented. SOLUTION: This MOS-type image sensor is so structured that when electric charges in photodiodes which constitute pixels of the image sensor increase, leakage current are easily allowed to flow rather toward a reset switch than to a switch directly connected to the photodiodes and acting as a part of a reading means. So, the effective gate voltage of the reset switch in an turned off state is set higher than that of the other MOSFETs in an off state. With this method, leakage current is allowed to flow to a reset power supply through the reset switch, and the smear caused by wraparound leakage current can be prevented. More specifically, the threshold voltage of the reset switch is set lower than those of the other MOSFETs. For lower threshold voltage, for example, a gate oxide film is formed thin or ions are implanted to adjust the threshold.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、MOS型イメー
ジセンサに関し、特にスミアを低減する技術に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a MOS image sensor, and more particularly to a technique for reducing smear.

【0002】[0002]

【従来の技術】従来のMOS型イメージセンサとして
は、例えば特開平4−281681号公報に記載された
ものがある。図10は上記従来例の概略構成を示す回路
図である。図10において、各画素は、入射した光を電
荷に変換するフォトダイオードDと、フォトダイオード
Dを一定電位にリセットするためのリセットスイッチR
と、フォトダイオードDの光電荷をサンプリングするた
めのフレームシフトスイッチFと、サンプリングした電
荷を保持しておくためのキャパシタCとから構成され、
このような画素がX軸、Y軸方向に多数配列されてい
る。なお、Bはリセット電源である。また、Y軸読み出
し用の読み出しスイッチYとX軸読み出し用の読み出し
スイッチXとからなる読み出し回路XYが設けられてい
る。
2. Description of the Related Art As a conventional MOS image sensor, for example, there is one disclosed in Japanese Patent Application Laid-Open No. Hei 4-281681. FIG. 10 is a circuit diagram showing a schematic configuration of the conventional example. In FIG. 10, each pixel includes a photodiode D for converting incident light into electric charge, and a reset switch R for resetting the photodiode D to a constant potential.
And a frame shift switch F for sampling the photoelectric charge of the photodiode D, and a capacitor C for holding the sampled charge.
Many such pixels are arranged in the X-axis and Y-axis directions. B is a reset power supply. Further, a read circuit XY including a read switch Y for reading the Y axis and a read switch X for reading the X axis is provided.

【0003】上記のリセットスイッチR、フレームシフ
トスイッチF、Y軸読み出し用の読み出しスイッチYお
よびX軸読み出し用の読み出しスイッチXはMOSFE
Tからできており、一般的にはこれらのMOSFETの
閾値電圧が等しくなっている。そして、これらのMOS
FETをオフさせるためには、実効ゲート電圧が最も低
くなるような電圧、すなわちNチャネルMOSFETで
あればVSS(例えば0V)を、PチャネルMOSFE
TであればVDD(例えば5V)を、それぞれのゲート
に印加する。
The reset switch R, the frame shift switch F, the read switch Y for reading the Y-axis, and the read switch X for reading the X-axis are MOSFE.
T, and the threshold voltages of these MOSFETs are generally equal. And these MOS
In order to turn off the FET, a voltage at which the effective gate voltage becomes the lowest, that is, VSS (for example, 0 V) for an N-channel MOSFET is applied to a P-channel MOSFET.
If it is T, VDD (for example, 5 V) is applied to each gate.

【0004】このような従来のMOS型イメージセンサ
において、一部の画素(例えば1画素)に強い光が照射
すると、その部分のフォトダイオードに蓄積する電荷の
量が多くなり、電位が減少する。図11は上記の現象を
説明するための図であり、図10の一つの画素にほぼ対
応する断面図である。図11において、10および11
は画素であり、1はP型基板(またはPウエル領域)、
2はリセットスイッチRのドレインとなるN型領域、3
はリセットスイッチRのゲート、4はリセットスイッチ
Rのソース、フォトダイオードDのN極およびフレーム
シフトスイッチFのソースとなるN型領域、5はフレー
ムシフトスイッチFのゲート、6はフレームシフトスイ
ッチFのドレインとなるN型領域である。P型基板1と
N型領域4によるPN接合はフォトダイオードDを形成
している。なお、図11においては、図10の読み出し
スイッチYは図示を省略しているが、読み出しスイッチ
Yを図示し、フレームシフトスイッチFを省略したもの
と考えても同様である。図示のように、光の照射によっ
てフォトダイオードDの電荷が増加すると、その電位V
s<0が光の強さに応じて負側に大きくなる。
In such a conventional MOS image sensor, when some pixels (for example, one pixel) are irradiated with intense light, the amount of electric charge accumulated in the photodiode in that part increases, and the potential decreases. FIG. 11 is a diagram for explaining the above phenomenon, and is a cross-sectional view substantially corresponding to one pixel in FIG. In FIG. 11, 10 and 11
Is a pixel, 1 is a P-type substrate (or P-well region),
2 is an N-type region serving as a drain of the reset switch R;
Is a gate of the reset switch R, 4 is a source of the reset switch R, an N-type region serving as an N pole of the photodiode D and a source of the frame shift switch F, 5 is a gate of the frame shift switch F, and 6 is a gate of the frame shift switch F. This is an N-type region serving as a drain. The PN junction formed by the P-type substrate 1 and the N-type region 4 forms a photodiode D. In FIG. 11, the readout switch Y in FIG. 10 is not shown, but the same applies when the readout switch Y is shown and the frame shift switch F is omitted. As shown, when the charge of the photodiode D increases due to light irradiation, the potential V
s <0 increases to the negative side according to the light intensity.

【0005】上記のように図11の構成では、リセット
スイッチRのソースおよびフレームシフトスイッチFの
ソースがフォトダイオードDのN型領域に接続されてい
るため、光の照射によってフォトダイオードDの電位V
sが負側に大きくなると、上記各スイッチがオフしてい
るときにかかる実効ゲート・ソース間電圧(=ゲート電
圧−閾値電圧−ソース電圧)が上昇する。その結果、リ
セットスイッチRおよびフレームシフトスイッチFを通
って流れるリーク電流が増加する。
As described above, in the configuration shown in FIG. 11, the source of the reset switch R and the source of the frame shift switch F are connected to the N-type region of the photodiode D.
When s increases to the negative side, the effective gate-source voltage (= gate voltage-threshold voltage-source voltage) when each of the switches is turned off increases. As a result, a leak current flowing through the reset switch R and the frame shift switch F increases.

【0006】リセットスイッチRを通るリーク電流はリ
セット電源Bに吸収されるので問題は生じない。しかし
フレームシフトスイッチFを通るリーク電流は当該画素
10から読み出しスイッチYおよび垂直信号線を通っ
て、さらに同じ垂直信号線に繋がっている照射光の弱い
画素(例えば画素11)の読み出しスイッチYを通って
流れ、画素11のフォトダイオードDを充電して偽信号
となる。なお、フレームシフトスイッチFを用いず、フ
ォトダイオードDに直接に読み出しスイッチYが接続さ
れる構成においても同様である。
A problem does not arise because the leak current passing through the reset switch R is absorbed by the reset power source B. However, the leak current passing through the frame shift switch F passes from the pixel 10 through the readout switch Y and the vertical signal line, and further passes through the readout switch Y of a pixel (eg, the pixel 11) with weak irradiation light connected to the same vertical signal line. Then, the photodiode D of the pixel 11 is charged and becomes a false signal. The same applies to a configuration in which the readout switch Y is directly connected to the photodiode D without using the frame shift switch F.

【0007】[0007]

【発明が解決しようとする課題】上記のように従来のM
OS型イメージセンサにおいては、強い照射光が入力し
た画素から照射光の弱い画素へリーク電流が流れ、それ
が偽信号となってスミアを発生するという問題があっ
た。
As described above, the conventional M
The OS-type image sensor has a problem in that a leak current flows from a pixel to which strong irradiation light is input to a pixel to which weak irradiation light is input, which becomes a false signal and generates smear.

【0008】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、リーク電流によるス
ミアの発生を防止することの出来るMOS型イメージセ
ンサを提供することを目的とする。
The present invention has been made in order to solve the problems of the prior art as described above, and an object of the present invention is to provide a MOS image sensor capable of preventing the occurrence of smear due to a leak current.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、フォトダイオードの電荷が
増加した場合、フォトダイオードに直接接続され、読み
出し手段の一部となっているスイッチ(フレームシフト
スイッチFまたは読み出しスイッチY)よりもリセット
スイッチの方にリーク電流が流れやすいように構成すれ
ば、リーク電流が上記読み出し手段の一部となっている
スイッチを介して他の画素に回り込むことがなくなり、
したがって偽信号によるスミアを解消することが出来
る。
Means for Solving the Problems In order to achieve the above object, the present invention is configured as described in the claims. That is, when the charge of the photodiode increases, a leak current flows more easily to the reset switch than to the switch (the frame shift switch F or the read switch Y) which is directly connected to the photodiode and is a part of the reading means. With such a configuration, the leakage current does not flow to other pixels via the switch that is a part of the reading unit,
Therefore, smear due to a false signal can be eliminated.

【0010】上記のように読み出し手段の一部となって
いるスイッチよりもリセットスイッチの方にリーク電流
が流れやすいようにするために、請求項1においては、
リセットスイッチのオフ時の実効ゲート電圧を、フォト
ダイオードに直接接続されて読み出し手段の一部となっ
ているスイッチのオフ時の実効ゲート電圧よりも大きな
値になるように設定している。なお、実効ゲート電圧と
は印加ゲート電圧から当該MOSFETの閾値電圧を減
算した値(実効ゲート電圧=印加ゲート電圧−閾値電
圧)である。また、この場合の「大きな値」とは絶対値
における大きさを意味し、NchMOSFETの場合は
正の値、PchMOSFETの場合は負の値で大きな値
となる。このように構成したことにより、リセットスイ
ッチの方にリーク電流が流れるので、回り込みによるス
ミアを防止することが出来る。
In order to make the leak current more easily flow to the reset switch than to the switch which is a part of the reading means as described above,
The effective gate voltage when the reset switch is off is set to be larger than the effective gate voltage when the switch that is directly connected to the photodiode and is part of the reading means when the reset switch is off. The effective gate voltage is a value obtained by subtracting the threshold voltage of the MOSFET from the applied gate voltage (effective gate voltage = applied gate voltage−threshold voltage). The "large value" in this case means a magnitude in an absolute value, which is a positive value in the case of an Nch MOSFET and a large value in a negative value in the case of a Pch MOSFET. With this configuration, a leak current flows toward the reset switch, so that smear due to sneak can be prevented.

【0011】また、請求項2の発明においては、第1の
MOSFET(リセットスイッチに相当)のオフ時にそ
のゲートに印加される実効ゲート電圧を、第2のMOS
FET(フォトダイオードに直接接続されて読み出し手
段の一部となっているスイッチに相当)のオフ時にその
ゲートに印加される実効ゲート電圧よりも大きな値にす
るために、第1のMOSFETの閾値電圧を、上記第2
のMOSFFTの閾値電圧よりも小さく設定している。
上記のように閾値電圧を小さくするには、例えばゲート
酸化膜を薄くしたり、閾値調整用のイオンを注入したり
する方法がある。
According to the second aspect of the present invention, the effective gate voltage applied to the gate of the first MOSFET (corresponding to a reset switch) when the first MOSFET (corresponding to a reset switch) is off is changed to the second MOSFET.
To make the value larger than the effective gate voltage applied to the gate when the FET (corresponding to a switch directly connected to the photodiode and being a part of the reading means) is turned off, the threshold voltage of the first MOSFET is set. From the second
Is set smaller than the threshold voltage of the MOSFFT.
To reduce the threshold voltage as described above, for example, there are methods of reducing the thickness of the gate oxide film or implanting ions for adjusting the threshold.

【0012】また、請求項3の発明においては、第1の
MOSFETのオフ時にそのゲートに印加される実効ゲ
ート電圧を、第2のMOSFETのオフ時にそのゲート
に印加される実効ゲート電圧よりも大きな値にするため
に、第1のMOSFETのオフ時にそのゲートに印加す
るゲート電圧を、第2のMOSFETのオフ時にそのゲ
ートに印加するゲート電圧よりも大きな値にしている。
In the invention of claim 3, the effective gate voltage applied to the gate when the first MOSFET is off is higher than the effective gate voltage applied to the gate when the second MOSFET is off. In order to obtain a value, the gate voltage applied to the gate when the first MOSFET is off is set to a value higher than the gate voltage applied to the gate when the second MOSFET is off.

【0013】また、請求項4に記載の発明においては、
第1のMOSFETのオフ時にそのゲートに印加される
実効ゲート電圧を、光電変換部となるフォトダイオード
の順方向電圧VFよりも大きくし、かつ第2のMOSF
ETのオフ時にそのゲートに印加される実効ゲート電圧
を、光電変換部となるフォトダイオードの順方向電圧V
Fよりも小さく設定している。このように構成すること
により、リーク電流がフォトダイオードを通って基板へ
流れて基板を拡散し、他の画素に到着して偽信号になる
のを防止できる。
Further, in the invention according to claim 4,
The effective gate voltage applied to its gate when the first MOSFET off, and larger than the forward voltage V F of the photodiode serving as a photoelectric conversion unit, and a second MOSF
The effective gate voltage applied to the gate when the ET is off is determined by the forward voltage V of the photodiode serving as the photoelectric conversion unit.
It is set smaller than F. With this configuration, it is possible to prevent the leakage current from flowing to the substrate through the photodiode and diffusing the substrate, and arriving at another pixel to become a false signal.

【0014】また、請求項5に記載の発明においては、
光電変換部に蓄積している光電荷を増幅する信号増幅手
段を備えたイメージセンサにおいて、リセットスイッチ
となるMOSFETのオフ時にそのゲートに印加される
実効ゲート電圧を、光電変換部となるフォトダイオード
の順方向電圧VFよりも大きな値にしたものである。こ
のように構成することにより、信号増幅手段を備えたイ
メージセンサにおいても、リーク電流がDを通って基板
へ流れて基板を拡散し、他の画素に到着して偽信号にな
るのを防止できる。
Further, in the invention according to claim 5,
In an image sensor provided with a signal amplifying means for amplifying a photoelectric charge accumulated in a photoelectric conversion unit, an effective gate voltage applied to a gate of the MOSFET serving as a reset switch when the MOSFET is turned off is changed to a value of a photodiode serving as a photoelectric conversion unit. it is obtained by a larger value than the forward voltage V F. With this configuration, even in an image sensor including the signal amplifying unit, it is possible to prevent a leak current from flowing to the substrate through D and diffusing the substrate, and arriving at another pixel to become a false signal. .

【0015】[0015]

【発明の効果】本発明によれば、フォトダイオードに直
接接続されて読み出し手段の一部となっているスイッチ
よりもリセットスイッチの方にリーク電流が流れやすい
ように構成したことにより、リーク電流が上記読み出し
手段の一部となっているスイッチを介して他の画素に回
り込むことがなくなり、したがって偽信号によるスミア
を解消することが出来る、という効果が得られる。ま
た、請求項4、5に記載の発明においては、リーク電流
がフォトダイオードを通って基板へ流れ、さらに基板を
拡散し、他の画素に到着して偽信号になることを防止で
きる、という効果が得られる。
According to the present invention, the leak current is made to flow more easily to the reset switch than to the switch which is directly connected to the photodiode and is a part of the reading means. An effect is obtained in that it does not go around to another pixel via a switch which is a part of the reading means, and therefore smear due to a false signal can be eliminated. Further, according to the fourth and fifth aspects of the invention, it is possible to prevent a leak current from flowing to the substrate through the photodiode, further diffusing the substrate, and arriving at another pixel to become a false signal. Is obtained.

【0016】[0016]

【発明の実施の形態】(第1の実施の形態)図1は本発
明の第1の実施の形態を示す図であり、(A)は模式断
面図、(B)はリーク電流IDとゲート電圧VGとの関係
を示す特性図である。なお、回路については前記図10
と同様である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a diagram showing a first embodiment of the present invention, (A) is schematic cross-sectional view, (B) is the leakage current I D it is a characteristic diagram showing a relationship between a gate voltage V G. The circuit is shown in FIG.
Is the same as

【0017】図1(A)において、10および11は画
素であり、1はP型基板(またはPウエル領域)、2は
リセットスイッチRのドレインとなるN型領域、3はリ
セットスイッチRのゲート、4はリセットスイッチRの
ソース、フォトダイオードDのN極およびフレームシフ
トスイッチFのソースとなるN型領域、5はフレームシ
フトスイッチFのゲート、6はフレームシフトスイッチ
FのドレインとなるN型領域である。P型基板1とN型
領域4によるPN接合はフォトダイオードDを形成して
いる。なお、図1においては、読み出しスイッチYは図
示を省略しているが、読み出しスイッチYを図示し、フ
レームシフトスイッチFを省略したものと考えても同様
である。また、図示の都合上、画素10と11の基板は
別々に記載しているが、実際には同一基板上に形成され
ている。以下の図面においても同様である。また、上記
の各スイッチはNchMOSFETで構成した例を示し
たが、PchMOSFETを用いても同様に構成でき
る。
In FIG. 1A, 10 and 11 are pixels, 1 is a P-type substrate (or a P-well region), 2 is an N-type region serving as a drain of a reset switch R, and 3 is a gate of the reset switch R. Reference numeral 4 denotes an N-type region serving as a source of the reset switch R, an N-pole of the photodiode D and a source of the frame shift switch F, 5 represents a gate of the frame shift switch F, and 6 represents an N-type region serving as a drain of the frame shift switch F. It is. The PN junction formed by the P-type substrate 1 and the N-type region 4 forms a photodiode D. Although the readout switch Y is not shown in FIG. 1, the same applies to the case where the readout switch Y is shown and the frame shift switch F is omitted. Although the substrates of the pixels 10 and 11 are shown separately for convenience of illustration, they are actually formed on the same substrate. The same applies to the following drawings. Further, although the above-described respective switches have been described as being configured with NchMOSFETs, they can be similarly configured using PchMOSFETs.

【0018】上記のように、各画素の概略構成は前記図
11に示した従来例と同じであるが、本実施の形態にお
いてはリセットスイッチRのゲート酸化膜(ゲート3の
下の部分)の膜厚が他のMOSFETのゲート酸化膜よ
りも薄く形成されている点が異なる。このように構成す
ることにより、他の条件が同じとすればリセットスイッ
チRの閾値電圧が他よりも小さく(NchMOSFET
の場合は正の値で小さく、PchMOSFETの場合は
負の値で小さく)なる。したがって同じ印加ゲート電圧
に対して実効ゲート電圧(印加ゲート電圧−閾値電圧)
が大きく(NchMOSFETの場合は正の値で大き
く、PchMOSFETの場合は負の値で大きく)な
る。その結果、図1(B)に示すように、同じ印加ゲー
ト電圧に対してリセットスイッチRのリーク電流がフレ
ームシフトスイッチFよりも大きくなる。なお、図1
(B)おいて、実線はリセットスイッチRを流れるリー
ク電流、破線はフレームシフトスイッチFを流れるリー
ク電流を示す。また、VtRはリセットスイッチRの閾
値、VtFはフレームシフトスイッチFの閾値、Vsはフ
ォトダイオードDの電位である。なお、Vsは負の値な
ので、図1(B)では−Vsで表示している。
As described above, the schematic structure of each pixel is the same as that of the conventional example shown in FIG. 11, but in the present embodiment, the gate oxide film (portion under the gate 3) of the reset switch R is formed. The difference is that the film thickness is formed smaller than the gate oxide film of other MOSFETs. With this configuration, if other conditions are the same, the threshold voltage of the reset switch R is smaller than that of the other (Nch MOSFET
Is smaller at a positive value, and smaller at a negative value in the case of a Pch MOSFET). Therefore, for the same applied gate voltage, the effective gate voltage (applied gate voltage-threshold voltage)
Is large (a positive value is large in the case of an NchMOSFET, and large in a negative value in the case of a PchMOSFET). As a result, as shown in FIG. 1B, the leakage current of the reset switch R becomes larger than that of the frame shift switch F for the same applied gate voltage. FIG.
In (B), a solid line indicates a leak current flowing through the reset switch R, and a broken line indicates a leak current flowing through the frame shift switch F. V tR is a threshold value of the reset switch R, V tF is a threshold value of the frame shift switch F, and Vs is a potential of the photodiode D. Since Vs is a negative value, it is indicated by -Vs in FIG.

【0019】したがってフォトダイオードDの電荷が多
くなろうとすると、リセットスイッチRを介して電荷が
リークし、フレームシフトスイッチFへ電荷が回り込む
ことがなくなる。このようにして回り込みによる偽信号
をなくすことができ、スミアを防止することが出来る。
Therefore, when the charge of the photodiode D increases, the charge leaks through the reset switch R, and the charge does not flow to the frame shift switch F. In this way, a false signal due to a wraparound can be eliminated, and smear can be prevented.

【0020】以下、スミアの発生理由について詳細に説
明する。前記従来技術の説明で述べたごとく、光の照射
によってフォトダイオードDの電荷が増加すると、その
電位Vs<0が光の強さに応じて減少する。そしてリセ
ットスイッチRのソースおよびフレームシフトスイッチ
FのソースがフォトダイオードDのN型領域に接続され
ているため、上記各スイッチがオフしているときにかか
る実効ゲート・ソース間電圧(=ゲート電圧−閾値電圧
−ソース電圧)が大きくなる。その結果、リセットスイ
ッチRおよびフレームシフトスイッチFを通って流れる
リーク電流が増加する。この状態を図2に示す。なお、
図2(A)は模式断面図、(B)はリーク電流IDとゲ
ート電圧VGとの関係を示す特性図であり、(B)にお
いて、VtはリセットスイッチRおよびフレームシフト
スイッチFの閾値電圧、VsはフォトダイオードDの電
位(−Vsで表示)である。
Hereinafter, the reason for occurrence of smear will be described in detail. As described in the description of the related art, when the charge of the photodiode D increases due to light irradiation, the potential Vs <0 decreases according to the light intensity. Since the source of the reset switch R and the source of the frame shift switch F are connected to the N-type region of the photodiode D, the effective gate-source voltage (= gate voltage− (Threshold voltage−source voltage) increases. As a result, a leak current flowing through the reset switch R and the frame shift switch F increases. This state is shown in FIG. In addition,
2 (A) is schematic cross-sectional view, (B) is a characteristic diagram showing the relationship between the leakage current I D and the gate voltage V G, in (B), V t is the reset switch R and frame shift switch F The threshold voltage Vs is the potential of the photodiode D (represented by -Vs).

【0021】リセットスイッチRを通るリーク電流はリ
セット電源Bに吸収されるので問題は生じない。しかし
フレームシフトスイッチFを通るリーク電流は当該画素
10から読み出しスイッチYおよび垂直信号線を通っ
て、さらに同じ垂直信号線に繋がっている照射光の弱い
画素(例えば画素11)の読み出しスイッチYを通って
流れ、画素11のフォトダイオードDを充電して偽信号
となる。この状態を図3に示す。その結果、例えば図4
に示すようなスミアが発生し、画質が損なわれることに
なる。図4は道路上の車線を示す白線を撮像した画像で
あり、その一部にスミアが発生していることを示す。な
お、フレームシフトスイッチFを用いず、フォトダイオ
ードDに直接に読み出しスイッチYが接続される構成に
おいても同様である。
The leak current passing through the reset switch R is absorbed by the reset power source B, so that no problem occurs. However, the leak current passing through the frame shift switch F passes from the pixel 10 through the readout switch Y and the vertical signal line, and further passes through the readout switch Y of a pixel (eg, the pixel 11) with weak irradiation light connected to the same vertical signal line. Then, the photodiode D of the pixel 11 is charged and becomes a false signal. This state is shown in FIG. As a result, for example, FIG.
Smear as shown in (1) occurs, and the image quality is impaired. FIG. 4 is an image obtained by imaging a white line indicating a lane on a road, and shows that smear has occurred in a part of the white line. The same applies to a configuration in which the readout switch Y is directly connected to the photodiode D without using the frame shift switch F.

【0022】本実施の形態においては、リセットスイッ
チRのゲート酸化膜厚を他のMOSFETよりも薄く形
成することにより、リセットスイッチRの閾値電圧を下
げ、同じ印加ゲート電圧に対して実効ゲート電圧(印加
ゲート電圧−閾値電圧)を大きくし、それによってフォ
トダイオードDの電荷をリセットスイッチR側にリーク
させ、フレームシフトスイッチFを介して他の画素へ電
荷が回り込むことがないようにしてスミアを防止したも
のである。
In the present embodiment, the threshold voltage of the reset switch R is lowered by forming the gate oxide film of the reset switch R thinner than the other MOSFETs, and the effective gate voltage ( (Applied gate voltage−threshold voltage) is increased, thereby causing the charge of the photodiode D to leak to the reset switch R side, and preventing the charge from flowing to other pixels via the frame shift switch F to prevent smear. It was done.

【0023】(第2の実施の形態)図5は、本発明の第
2の実施の形態を示す模式断面図である。図5におい
て、図1と同符号は同じものを示す。この実施の形態
は、リセットスイッチRのゲート酸化膜厚を薄くする代
わりに、閾値調整用のイオンを注入することによってリ
セットスイッチRを形成する領域の基板表面の活性不純
物濃度を下げ(p~)、それによって閾値を小さくした
ものである。リセットスイッチRの閾値が小さくなれば
前記第1の実施の形態と同じ作用、効果が得られる。一
般に、2種類のゲート酸化膜厚を作るよりもイオン注入
による閾値調整のほうが製造工程が簡単である。また、
リセットスイッチRの閾値を小さくする代わりに、フレ
ームシフトスイッチF(または読み出しスイッチY)の
閾値をイオン注入によって大きくしても同じ効果が得ら
れる。
(Second Embodiment) FIG. 5 is a schematic sectional view showing a second embodiment of the present invention. 5, the same reference numerals as those in FIG. 1 denote the same components. In this embodiment, instead of reducing the gate oxide film thickness of the reset switch R, the active impurity concentration on the substrate surface in the region where the reset switch R is formed is reduced by implanting ions for adjusting the threshold (pp). , Thereby reducing the threshold value. If the threshold value of the reset switch R becomes smaller, the same operation and effect as those of the first embodiment can be obtained. Generally, the manufacturing process is simpler by adjusting the threshold value by ion implantation than by forming two types of gate oxide film thicknesses. Also,
The same effect can be obtained by increasing the threshold value of the frame shift switch F (or the readout switch Y) by ion implantation instead of decreasing the threshold value of the reset switch R.

【0024】(第3の実施の形態)図6は、本発明の第
3の実施の形態を示す模式断面図である。図6におい
て、図1と同符号は同じものを示す。この実施の形態で
は、リセットスイッチRへのリーク電流をフレームシフ
トスイッチFのそれより大きくする方法として、フレー
ムシフトスイッチFのオフ時に印加するゲート電圧より
も数百mV程度大きい電圧をリセットスイッチRに印加
するようにしている。一般に実効ゲート電圧が60〜1
00mV上昇するとリーク電流が1桁上昇し、数百mV
程度の差によってリーク電流に数桁の差が生じる。この
ように構成してもリセットスイッチRのオフ時の実効ゲ
ート電圧をフレームシフトスイッチFのそれよりも大き
く出来るので、前記第1、第2の実施の形態と同じ作
用、効果が得られる。なお、上記の「数百mV」はNc
hMOSFETの場合であり、PchMOSFETの場
合は負の値となる。
(Third Embodiment) FIG. 6 is a schematic sectional view showing a third embodiment of the present invention. 6, the same reference numerals as those in FIG. 1 denote the same components. In this embodiment, as a method of making the leak current to the reset switch R larger than that of the frame shift switch F, a voltage that is several hundred mV higher than the gate voltage applied when the frame shift switch F is turned off is applied to the reset switch R. It is applied. Generally, the effective gate voltage is 60 to 1
When the current rises by 00 mV, the leakage current rises by one digit, and several hundred mV
The difference in the degree causes a difference of several orders in the leakage current. Even with this configuration, the effective gate voltage when the reset switch R is off can be made higher than that of the frame shift switch F, so that the same operation and effect as those of the first and second embodiments can be obtained. Note that the above “several hundred mV” is Nc
This is a case of an hMOSFET, and a negative value in the case of a PchMOSFET.

【0025】図6に示す実施の形態では、別電源を外部
に用意するか、または内部で作る必要がある。しかし、
この場合には閾値を調整する必要がなくなるために製造
工程は簡略化できる。なお、これまでの実施の形態にお
いて、フォトダイオードDに直接接続されていないスイ
ッチ(例えば読み出しスイッチX、Y)については、そ
の実効ゲート電圧をいくつにしてもかまわない。
In the embodiment shown in FIG. 6, it is necessary to prepare another power supply externally or to make it inside. But,
In this case, there is no need to adjust the threshold value, so that the manufacturing process can be simplified. In the embodiments described above, the switches (for example, the read switches X and Y) that are not directly connected to the photodiode D may have any effective gate voltage.

【0026】(第4の実施の形態)図7は本発明の第4
の実施の形態を示す回路図である。これまで説明した実
施の形態においては、フレームシフトスイッチFと光電
荷を一時保持するためのキャパシタCを用いた構成を例
として説明してきたが、図7に示すように、フレームシ
フトスイッチFやキャパシタCを使わない構成に対して
も本発明を適用でき、同じ効果が得られる。この場合に
は、フォトダイオードDに直接接続されたスイッチは、
読み出しスイッチYとなる。
(Fourth Embodiment) FIG. 7 shows a fourth embodiment of the present invention.
FIG. 3 is a circuit diagram showing an embodiment of the present invention. In the embodiments described so far, the configuration using the frame shift switch F and the capacitor C for temporarily holding the photocharge has been described as an example. However, as shown in FIG. The present invention can be applied to a configuration not using C, and the same effect can be obtained. In this case, the switch directly connected to the photodiode D
It becomes the read switch Y.

【0027】(第5の実施の形態)図8は本発明の第5
の実施の形態を示す図であり、(A)は模式断面図、
(B)はゲート電圧VGとリーク電流IDとの関係を示す
特性図である。図8において、図1と同符号は同じもの
を示す。
(Fifth Embodiment) FIG. 8 shows a fifth embodiment of the present invention.
It is a diagram showing an embodiment of the present invention, (A) is a schematic sectional view,
(B) is a characteristic diagram showing a relationship between a gate voltage V G and the leakage current I D. 8, the same reference numerals as those in FIG. 1 denote the same components.

【0028】これまでの実施の形態においては、フレー
ムシフトスイッチFや読み出しスイッチYおよび垂直信
号線を通って回り込む偽信号について説明してきたが、
リセットスイッチRおよびフレームシフトスイッチFの
閾値電圧がフォトダイオードDの順方向電圧(VF:0.
7V程度)よりも大きい場合には、次のような偽信号の
回り込みが起きる。すなわち、光の入射によってフォト
ダイオードDの電位が下がり、フォトダイオードDに順
方向電圧以上の電圧がかかると、フォトダイオードDが
順バイアスされ、光電荷が基板1へ漏れる。基板1に入
った光電荷は周りの画素へ拡散し、周りの画素のフォト
ダイオードDに入り込み、偽信号となる。これを防ぐた
めに図8においては、リセットスイッチRの実効ゲート
電圧を順方向電圧VFよりも大きく設定し、さらにフレ
ームシフトスイッチFの実効ゲート電圧を順方向電圧V
Fよりも小さく設定している。これによりリーク電流は
リセットスイッチRを介して流れることになり、スミア
を解消することが出来る。
In the above embodiments, the false signal wrapping around through the frame shift switch F, the read switch Y and the vertical signal line has been described.
Reset switch R and the forward voltage threshold voltage of the photodiode D frame shift switch F (V F: 0.
If it is larger than about 7 V), the following false signal wraparound occurs. That is, the incidence of light causes the potential of the photodiode D to drop, and when a voltage equal to or higher than the forward voltage is applied to the photodiode D, the photodiode D is forward-biased and the photocharge leaks to the substrate 1. The photocharge entering the substrate 1 diffuses into the surrounding pixels, enters the photodiode D of the surrounding pixels, and becomes a false signal. In Figure 8 in order to prevent this, the reset switch effective gate voltage larger than the forward voltage V F of R, further effective gate voltage forward voltage V of the frame shift switch F
It is set smaller than F. As a result, the leak current flows through the reset switch R, and smear can be eliminated.

【0029】この実施の形態は前記第1〜第4の実施の
形態と組み合わせて用いることが出来る。すなわち、前
記第1〜第4の実施の形態において、リセットスイッチ
Rのオフ時にそのゲートに印加する実効ゲート電圧を、
光電変換部に直接接続されて読み出し手段を構成してい
るスイッチ(フレームシフトスイッチFまたは読み出し
スイッチY)のオフ時にそのゲートに印加する実効ゲー
ト電圧よりも単に大きな値にするのではなく、本実施の
形態のようにリセットスイッチRの実効ゲート電圧をフ
ォトダイオードDの順方向電圧VFよりも大きく設定
し、フレームシフトスイッチF等の実効ゲート電圧をフ
ォトダイオードDの順方向電圧VFよりも小さく設定す
ることにより、基板1を介した回り込みも防止すること
が出来る。
This embodiment can be used in combination with the first to fourth embodiments. That is, in the first to fourth embodiments, when the reset switch R is turned off, the effective gate voltage applied to the gate is
The present embodiment does not simply set a value higher than the effective gate voltage applied to the gate when the switch (the frame shift switch F or the read switch Y) which is directly connected to the photoelectric conversion unit and constitutes the reading means is off. of the effective gate voltage of the reset switch R is set larger than the forward voltage V F of the photodiode D as forms, smaller than the forward voltage V F of the photodiode D the effective gate voltage, such as frame shift switch F By setting, it is possible to prevent the wraparound via the substrate 1.

【0030】(第6の実施の形態)図9は本発明の第6
の実施の形態を示す図であり、(A)は模式断面図、
(B)はゲート電圧VGとリーク電流IDとの関係を示す
特性図である。図9において、N型領域7、ゲート8お
よびN型領域9が増幅用のMOSFETを形成し、N型
領域9、ゲート5およびN型領域6がフレームシフトス
イッチF(または読み出しスイッチY)を形成してい
る。その他、図1と同符号は同じものを示す。
(Sixth Embodiment) FIG. 9 shows a sixth embodiment of the present invention.
It is a diagram showing an embodiment of the present invention, (A) is a schematic sectional view,
(B) is a characteristic diagram showing a relationship between a gate voltage V G and the leakage current I D. In FIG. 9, N-type region 7, gate 8 and N-type region 9 form an amplifying MOSFET, and N-type region 9, gate 5 and N-type region 6 form a frame shift switch F (or readout switch Y). are doing. In addition, the same reference numerals as those in FIG.

【0031】これまでの実施の形態においては、光電変
換部となるフォトダイオードDが読み出し部のスイッチ
(フレームシフトスイッチFや読み出しスイッチY)に
直接接続している例を説明してきたが、フォトダイオー
ドDが増幅手段を介して読み出し部に接続された場合で
も本発明を適用できる。図9では増幅手段としてN型領
域7、ゲート8およびN型領域9からなるMOSFET
が用いられ、フォトダイオードDがゲート8に接続され
ている。
In the embodiments described above, an example has been described in which the photodiode D serving as the photoelectric conversion unit is directly connected to the switch (the frame shift switch F or the read switch Y) of the reading unit. The present invention can be applied even when D is connected to the reading unit via the amplifying means. In FIG. 9, a MOSFET composed of an N-type region 7, a gate 8 and an N-type region 9 is used as amplifying means.
, And the photodiode D is connected to the gate 8.

【0032】この場合、強い光の照射によってフォトダ
イオードDの電位が下がり、フォトダイオードDに順方
向電圧以上の電圧がかかると、フォトダイオードDが順
バイアスされ、光電荷が基板1へ漏れる。基板1に入っ
た光電荷は周りの画素へ拡散し、周りの画素のフォトダ
イオードDに入り込み、偽信号となる。これを防ぐため
に図9においては、リセットスイッチRの実効ゲート電
圧をフォトダイオードDの順方向電圧VFよりも大きく
設定しており、これによって光電荷が基板に注入される
前にリセットスイッチRを通してリセット電源Bへリー
クするに構成している。従ってこの場合でもここまで説
明してきた例と同じようにスミアを防止できる。
In this case, the potential of the photodiode D decreases due to the irradiation of strong light, and when a voltage higher than the forward voltage is applied to the photodiode D, the photodiode D is forward-biased and the photocharge leaks to the substrate 1. The photocharge entering the substrate 1 diffuses into the surrounding pixels, enters the photodiode D of the surrounding pixels, and becomes a false signal. In Figure 9 in order to prevent this, through the reset switch R before the effective gate voltage of the reset switch R is set larger than the forward voltage V F of the photodiode D, this by the light charge is injected into the substrate It is configured to leak to the reset power supply B. Therefore, even in this case, smear can be prevented in the same manner as in the example described above.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態を示す図であり、
(A)は模式断面図、(B)はリーク電流IDとゲート
電圧VGとの関係を示す特性図。
FIG. 1 is a diagram showing a first embodiment of the present invention,
(A) is schematic cross-sectional view, (B) is a characteristic diagram showing the relationship between the leakage current I D and the gate voltage V G.

【図2】スミアの発生原因となるリーク電流の増加を示
す図であり、(A)は模式断面図、(B)はリーク電流
Dとゲート電圧VGとの関係を示す特性図。
[Figure 2] is a diagram showing the increase in leakage current which is a cause of smear, (A) is schematic cross-sectional view, (B) is a characteristic diagram showing the relationship between the leakage current I D and the gate voltage V G.

【図3】スミアの発生原因となる電荷の回り込みを示す
模式断面図。
FIG. 3 is a schematic cross-sectional view showing a charge wraparound causing smear.

【図4】スミアの一例を示す図。FIG. 4 is a diagram showing an example of smear.

【図5】本発明の第2の実施の形態を示す模式断面図。FIG. 5 is a schematic sectional view illustrating a second embodiment of the present invention.

【図6】本発明の第3の実施の形態を示す模式断面図。FIG. 6 is a schematic sectional view showing a third embodiment of the present invention.

【図7】本発明の第4の実施の形態を示す回路図。FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention.

【図8】本発明の第5の実施の形態を示す図であり、
(A)は模式断面図、(B)はリーク電流IDとゲート
電圧VGとの関係を示す特性図。
FIG. 8 is a diagram showing a fifth embodiment of the present invention;
(A) is schematic cross-sectional view, (B) is a characteristic diagram showing the relationship between the leakage current I D and the gate voltage V G.

【図9】本発明の第6の実施の形態を示す図であり、
(A)は模式断面図、(B)はリーク電流IDとゲート
電圧VGとの関係を示す特性図。
FIG. 9 is a diagram showing a sixth embodiment of the present invention;
(A) is schematic cross-sectional view, (B) is a characteristic diagram showing the relationship between the leakage current I D and the gate voltage V G.

【図10】従来例の回路図。FIG. 10 is a circuit diagram of a conventional example.

【図11】従来例の模式断面図。FIG. 11 is a schematic sectional view of a conventional example.

【符号の説明】[Explanation of symbols]

1…P型基板(またはPウエル領域) 2…リセットスイッチRのドレインとなるN型領域 3…リセットスイッチRのゲート 4…リセットスイッチRのソース、フォトダイオードD
のN極およびフレームシフトスイッチFのソースとなる
N型領域 5…フレームシフトスイッチFのゲート 6…フレームシフトスイッチFのドレインとなるN型領
域 7…N型領域 8…ゲート 9…N型領域 10、11…画素 D…フォトダイオード F…フレーム
シフトスイッチ Y…読み出しスイッチ X…読み出し
スイッチ XY…読み出し回路
DESCRIPTION OF SYMBOLS 1 ... P-type board | substrate (or P well area) 2 ... N-type area | region used as the drain of reset switch R 3 ... Gate of reset switch R 4 ... Source of reset switch R, photodiode D
N-type region serving as a source of the frame shift switch F and an N-type region 5 serving as a source of the frame shift switch F 6 N-type region serving as a drain of the frame shift switch F 7 N-type region 8 Gate 9 N-type region 10 , 11 ... Pixel D ... Photodiode F ... Frame shift switch Y ... Readout switch X ... Readout switch XY ... Readout circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】フォトダイオードからなる光電変換部と、
上記光電変換部を所定電位にリセットするリセットスイ
ッチと、上記光電変換部に蓄積している光電荷を読み出
すための1つ以上のスイッチからなる読み出し手段と、
を少なくとも有する画素を複数個備えたイメージセンサ
において、 上記リセットスイッチおよび上記読み出し手段を構成す
るスイッチのうち、少なくとも上記光電変換部に直接接
続されたスイッチはMOSFETからできており、上記
リセットスイッチとなる第1のMOSFETのオフ時に
そのゲートに印加される実効ゲート電圧を、上記光電変
換部に直接接続されて読み出し手段を構成しているスイ
ッチとなる第2のMOSFETのオフ時にそのゲートに
印加される実効ゲート電圧よりも大きな値にしたことを
特徴とするMOS型イメージセンサ。
A photoelectric conversion unit comprising a photodiode;
A reset switch for resetting the photoelectric conversion unit to a predetermined potential; a reading unit including one or more switches for reading photoelectric charges accumulated in the photoelectric conversion unit;
In the image sensor including a plurality of pixels having at least one of the reset switch and the switch constituting the readout unit, at least a switch directly connected to the photoelectric conversion unit is made of a MOSFET and serves as the reset switch. The effective gate voltage applied to the gate when the first MOSFET is turned off is applied to the gate when the second MOSFET, which is directly connected to the photoelectric conversion unit and serves as a switch constituting the reading means, is turned off. A MOS type image sensor characterized in that the value is larger than the effective gate voltage.
【請求項2】上記第1のMOSFETの閾値電圧を、上
記第2のMOSFFTの閾値電圧よりも小さく設定する
ことにより、上記第1のMOSFETのオフ時にそのゲ
ートに印加される実効ゲート電圧を、上記第2のMOS
FETのオフ時にそのゲートに印加される実効ゲート電
圧よりも大きな値にしたことを特徴とする請求項1に記
載のMOS型イメージセンサ。
2. The threshold voltage of the first MOSFET is set smaller than the threshold voltage of the second MOSFFT, so that the effective gate voltage applied to the gate of the first MOSFET when the first MOSFET is off is reduced. The second MOS
2. The MOS image sensor according to claim 1, wherein the value is larger than an effective gate voltage applied to the gate when the FET is off.
【請求項3】上記第1のMOSFETのオフ時にそのゲ
ートに印加するゲート電圧を、上記第2のMOSFET
のオフ時にそのゲートに印加するゲート電圧よりも大き
な値にすることにより、上記第1のMOSFETのオフ
時にそのゲートに印加される実効ゲート電圧を、上記第
2のMOSFETのオフ時にそのゲートに印加される実
効ゲート電圧よりも大きな値にしたことを特徴とする請
求項1に記載のMOS型イメージセンサ。
3. A gate voltage applied to the gate of the first MOSFET when the first MOSFET is turned off, and
The effective gate voltage applied to the gate when the first MOSFET is turned off is applied to the gate when the second MOSFET is turned off by setting the gate voltage to be larger than the gate voltage applied to the gate when the second MOSFET is turned off. 2. The MOS image sensor according to claim 1, wherein the value is larger than the effective gate voltage.
【請求項4】上記第1のMOSFETのオフ時にそのゲ
ートに印加される実効ゲート電圧を、上記光電変換部と
なるフォトダイオードの順方向電圧VFよりも大きく
し、かつ上記第2のMOSFETのオフ時にそのゲート
に印加される実効ゲート電圧を、上記光電変換部となる
フォトダイオードの順方向電圧VFよりも小さくしたこ
とを特徴とする請求項1乃至請求項3の何れかに記載の
MOS型イメージセンサ。
The wherein the effective gate voltage applied to its gate when off of the first MOSFET, the photodiode serving as the photoelectric converter is larger than the forward voltage V F, and the second MOSFET the effective gate voltage applied to its gate during off, MOS according to any one of claims 1 to 3, characterized in that it has less than the forward voltage V F of the photodiode serving as the photoelectric converter Type image sensor.
【請求項5】フォトダイオードからなる光電変換部と、
上記光電変換部を所定電位にリセットするリセットスイ
ッチと、上記光電変換部に蓄積している光電荷を増幅す
る信号増幅手段と、該信号増幅手段を介して増幅された
電荷を読み出すための1つ以上のスイッチからなる読み
出し手段と、を少なくとも有する画素を複数個備えたイ
メージセンサにおいて、 上記リセットスイッチはMOSFETからできており、
該リセットスイッチとなるMOSFETのオフ時にその
ゲートに印加される実効ゲート電圧を、上記光電変換部
となるフォトダイオードの順方向電圧VFよりも大きな
値にしたことを特徴とするMOS型イメージセンサ。
5. A photoelectric conversion unit comprising a photodiode,
A reset switch for resetting the photoelectric conversion unit to a predetermined potential; a signal amplifying unit for amplifying a photoelectric charge accumulated in the photoelectric conversion unit; and one for reading out the amplified charge via the signal amplifying unit. In the image sensor including a plurality of pixels having at least the readout means including the above switch, the reset switch is made of a MOSFET,
MOS type image sensor, characterized in that the effective gate voltage applied to its gate when off the MOSFET serving as the reset switch, and to a larger value than the forward voltage V F of the photodiode serving as the photoelectric converter.
JP10210574A 1998-07-27 1998-07-27 Mos-type image sensor Pending JP2000049323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10210574A JP2000049323A (en) 1998-07-27 1998-07-27 Mos-type image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10210574A JP2000049323A (en) 1998-07-27 1998-07-27 Mos-type image sensor

Publications (1)

Publication Number Publication Date
JP2000049323A true JP2000049323A (en) 2000-02-18

Family

ID=16591577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10210574A Pending JP2000049323A (en) 1998-07-27 1998-07-27 Mos-type image sensor

Country Status (1)

Country Link
JP (1) JP2000049323A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047021A1 (en) * 1999-12-21 2001-06-28 Conexant Systems, Inc. Method and apparatus for achieving uniform low dark current with cmos photodiodes
KR100460760B1 (en) * 2002-04-27 2004-12-09 매그나칩 반도체 유한회사 Unit Pixel with improved fill factor and dark signal property in cmos image sensor
KR100521972B1 (en) * 2000-12-30 2005-10-17 매그나칩 반도체 유한회사 Image sensor having power supply line connect to light sensing region
JP2012015923A (en) * 2010-07-02 2012-01-19 Nikon Corp Solid-state image device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047021A1 (en) * 1999-12-21 2001-06-28 Conexant Systems, Inc. Method and apparatus for achieving uniform low dark current with cmos photodiodes
KR100521972B1 (en) * 2000-12-30 2005-10-17 매그나칩 반도체 유한회사 Image sensor having power supply line connect to light sensing region
KR100460760B1 (en) * 2002-04-27 2004-12-09 매그나칩 반도체 유한회사 Unit Pixel with improved fill factor and dark signal property in cmos image sensor
JP2012015923A (en) * 2010-07-02 2012-01-19 Nikon Corp Solid-state image device

Similar Documents

Publication Publication Date Title
US7105371B2 (en) Method of acquiring an image from an optical structure having pixels with dedicated readout circuits
KR100690477B1 (en) Solid-state imaging element, method for driving the same, and camera system
US7456888B2 (en) Photoelectric conversion device and image pick-up system using the photoelectric conversion device
US7186964B2 (en) Dark current reduction circuitry for CMOS active pixel sensors
US7172922B2 (en) CMOS image sensor array with black pixel using negative-tone resist support layer
KR20050038026A (en) Pixel sensor with a low dark current photodiode
JPH11145444A (en) Solid-state image-pickup device
JPH04312082A (en) Solid-state image pick-up device
JP4130307B2 (en) Solid-state imaging device
CA1124843A (en) Solid-state imaging device
US7034347B2 (en) Charge detecting device
US4268845A (en) Solid-state imaging device
KR100622773B1 (en) Drive circuit with over-voltage protection for use with pixel cells and other circuits
US20020190288A1 (en) CMOS type image sensor
US5774182A (en) Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor
JP2000049323A (en) Mos-type image sensor
JPH0443428B2 (en)
JP4300654B2 (en) Solid-state imaging device
JP3527094B2 (en) Active XY address type solid-state imaging device
JP3673651B2 (en) Current mirror circuit and photoelectric conversion device
US7291876B1 (en) Diffusion bias control for improving sensitivity of CMOS active pixel sensors
JPH1012855A (en) Solid state imaging device
JPH04274367A (en) Solid-state image sensing device
KR830000575B1 (en) Solid state imaging device
JPS5917585B2 (en) solid-state imaging device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113