JP2000029790A - Data security system - Google Patents

Data security system

Info

Publication number
JP2000029790A
JP2000029790A JP10199366A JP19936698A JP2000029790A JP 2000029790 A JP2000029790 A JP 2000029790A JP 10199366 A JP10199366 A JP 10199366A JP 19936698 A JP19936698 A JP 19936698A JP 2000029790 A JP2000029790 A JP 2000029790A
Authority
JP
Japan
Prior art keywords
data
exclusive
instruction code
cpu
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10199366A
Other languages
Japanese (ja)
Inventor
Maki Yoshioka
真樹 吉岡
Satoshi Yabuta
聡 薮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10199366A priority Critical patent/JP2000029790A/en
Publication of JP2000029790A publication Critical patent/JP2000029790A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a data security system, capable of being reduced in cost, even in when it is incorporated inside a microcomputer system to be one-chip configuration only by adding a small-scale circuit, and preventing the alteration of a program by a third party and improving security and secretness confidentiality function to an exterior memory. SOLUTION: A microcomputer system composed of a 1-chip microcomputer is provided with an exclusive-OR means 12, a function for converting the address and data signals in address and data lines with the exterior memory 14 is provided by the exclusive-OR means 12 and the address and data signals converted by the function or only instruction code signals are stored in the exterior memory 14 beforehand.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイコンシステム
において、その外付メモリのデータに対するセキュリテ
ィ機能を有するデータセキュリティシステムに関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data security system having a security function for data in an external memory in a microcomputer system.

【0002】[0002]

【従来の技術】近年、マイコンシステムの1チップ化が
進み、そのようなシステムが低コストで実現できるとと
もに、その動作速度も高速にできるようになっている。
しかし、1チップ化には内部メモリの容量に限界があ
り、また、システムの長期間にわたる運用の間には、プ
ログラムの変更が発生するため、そのプログラムが書き
換え可能である必要がある。そこでプログラムの規模が
大きい場合には、記憶装置として書き換え可能な外付メ
モリ(EPROM、フラッシュメモリ等)を使用し、1
チップマイコンの外部に接続してシステムを構成しなけ
ればならない。
2. Description of the Related Art In recent years, microcomputer systems have been integrated into one chip, and such a system can be realized at low cost and its operation speed can be increased.
However, there is a limit to the capacity of the internal memory in the one-chip implementation, and the program needs to be rewritable because the program is changed during long-term operation of the system. Therefore, when the scale of the program is large, a rewritable external memory (EPROM, flash memory, or the like) is used as a storage device, and 1
The system must be configured by connecting to the outside of the chip microcomputer.

【0003】このように接続されたマイコンシステムで
は、外付されたメモリや配線が1チップマイコンの外部
にあるためプログラムの内容が覗かれ、更に、命令コー
ドはCPU毎に定められているため、CPUの機種が分
かればプログラムの内容を解読することは容易である。
又、プログラムの内容が解読されることにより、その内
容が恣意的に変造され、システムの安全性が低下してし
まう。
In the microcomputer system connected in this way, since the external memory and wiring are outside the one-chip microcomputer, the contents of the program can be viewed. Further, since the instruction code is determined for each CPU, If the model of the CPU is known, it is easy to decode the contents of the program.
Also, by decoding the contents of the program, the contents are arbitrarily altered and the security of the system is reduced.

【0004】例えば、DVDシステムのように、ディス
ク内に暗号化されたデータを暗証解読チップで解読して
使用する場合、その暗証解読チップの命令が外付メモリ
内に格納されているときに、もしも外付メモリが解読さ
れてしまうとディスク内データの暗号化に意味が無く、
DVDディスク内のデータが不正に使用されてしまう。
このような場合、外付メモリに対して、その内部データ
のセキュリティ性を高める必要がある。
[0004] For example, when data encrypted in a disc is decrypted by a password decrypting chip and used, as in a DVD system, when instructions of the password decrypting chip are stored in an external memory, If the external memory is decrypted, there is no point in encrypting the data on the disk,
Data in the DVD disk is used illegally.
In such a case, it is necessary to enhance the security of the internal data of the external memory.

【0005】そこで、外付メモリの機密性および安全性
を向上させて、そのセキュリティ性を高める従来の技術
として、図6に示すように、アドレス及びデータのビッ
ト配列を変換する機能を持ったセキュリティシステムが
ある。
Therefore, as a conventional technique for improving the confidentiality and security of an external memory to improve its security, as shown in FIG. 6, a security having a function of converting a bit arrangement of an address and data is used. There is a system.

【0006】従来のデータセキュリティシステムにおけ
る1チップマイコンと外付メモリとの接続概略を図6に
示す。図6において、41はCPU、42はビット入れ
替え手段、43は外付メモリ、44は内蔵メモリであ
る。CPU41と外付メモリ43の間にビット配列を変
換するためのビット入れ替え手段42が組み込んであ
り、ビット入れ替え手段42は、アドレスA0…Anま
たはデータD0…Dmの全てのビットを入れ替え可能と
している。
FIG. 6 schematically shows the connection between a one-chip microcomputer and an external memory in a conventional data security system. In FIG. 6, 41 is a CPU, 42 is a bit switching means, 43 is an external memory, and 44 is a built-in memory. A bit exchange means 42 for converting a bit arrangement is incorporated between the CPU 41 and the external memory 43, and the bit exchange means 42 is capable of exchanging all bits of the address A0... An or the data D0.

【0007】しかし、全てを入れ替え可能とすると、ビ
ット入れ替え手段42は、図7に示すように、その回路
をマトリクス状に構成する必要がある。図7において、
45は3ステートバッファ回路、46はNAND回路で
ある。図7では、アドレスがA0とA1の2ビット、デ
ータがD0とD1の2ビットの場合であるが、アドレス
/データがnビットのときはn2個以上の論理回路が必
要となり、nが大きい程回路規模が2乗で大きくなって
しまい、1チップマイコンへ追加する回路の面積が大き
くなってしまうという欠点がある。
However, assuming that all of them can be exchanged, it is necessary for the bit exchange means 42 to arrange its circuits in a matrix as shown in FIG. In FIG.
45 is a three-state buffer circuit, and 46 is a NAND circuit. FIG. 7 shows a case where the address is two bits A0 and A1 and the data is two bits D0 and D1. When the address / data is n bits, n 2 or more logic circuits are required, and n is large. As the circuit scale increases as the square, the area of the circuit added to the one-chip microcomputer increases.

【0008】また、ビット変換のための参照データは、
変換テーブルとして外付メモリ43内に格納されてい
る。そのため、この構成を理解してしまうと、前記の変
換テーブルを参照することができ、容易に変換規則が解
読され、外付メモリ43内のプログラムが解析されてし
まい、プログラムが改変造される危険性が高くなる。
Reference data for bit conversion is as follows:
It is stored in the external memory 43 as a conversion table. Therefore, once this configuration is understood, the above-mentioned conversion table can be referred to, the conversion rules can be easily decoded, and the program in the external memory 43 is analyzed. The nature becomes high.

【0009】[0009]

【発明が解決しようとする課題】以上のように、従来の
データセキュリティシステムでは、変換テーブルが外付
メモリ43内に格納されているため、変換の法則が直ぐ
に解読されてしまい、そのように変換の法則が解読され
てしまうとプログラムが容易に読み出され、外付メモリ
43内のプログラムが簡単に改変造されてしまうという
問題点を有していた。
As described above, in the conventional data security system, since the conversion table is stored in the external memory 43, the rule of conversion is immediately decoded, and the conversion is performed in such a manner. If the rule is deciphered, the program is easily read, and the program in the external memory 43 is easily modified.

【0010】また、上記のようなビット入れ替え手段4
2を用いた場合にはその回路構成が複雑となり、そのよ
うなビット入れ替え手段42をマイコンシステム内に内
蔵して、このマイコンシステムを1チップ化した場合に
は、生産コストが高くなってしまうという問題点も有し
ていた。
[0010] Further, the bit replacement means 4 as described above.
If the microcomputer system is used, the circuit configuration becomes complicated. If such a bit replacement means 42 is built in the microcomputer system and the microcomputer system is integrated into one chip, the production cost increases. There were also problems.

【0011】本発明は、上記従来の問題点を解決するも
ので、小規模の回路追加だけでよくマイコンシステム内
に内蔵して1チップ構成とした場合でも低コスト化を実
現することができるとともに、外付メモリに対するセキ
ュリティ機能として、第三者によるプログラムの改変造
を防止することができ、安全性および機密性を向上する
ことができるデータセキュリティシステムを提供する。
The present invention solves the above-mentioned conventional problems, and can reduce the cost even if only a small-scale circuit is added and it is built in a microcomputer system to form one chip. As a security function for an external memory, a data security system capable of preventing a third party from altering a program and improving security and confidentiality is provided.

【0012】[0012]

【課題を解決するための手段】上記の課題を解決するた
めに本発明のデータセキュリティシステムは、マイコン
システムにおいて排他的論理和手段を備え、その排他的
論理和手段により、外付メモリとの間のアドレス及びデ
ータ線あるいは命令コード線におけるアドレス及びデー
タ信号あるいは命令コード信号を変換する機能を有し、
その機能により変換したアドレス及びデータ信号あるい
は命令コード信号のみを外付メモリに予め格納してお
き、また、マイコンシステムにおいて命令コード変換テ
ーブルを備え、その命令コード変換テーブルを参照して
外付メモリとの間の命令コード線における命令コード信
号を変換する機能を有し、その機能により変換した命令
コード信号のみを外付メモリに予め格納しておくことを
特徴とする。
In order to solve the above-mentioned problems, a data security system according to the present invention is provided with an exclusive-OR means in a microcomputer system, and the exclusive-OR means enables communication with an external memory. Having a function of converting an address and data signal or an instruction code signal on an address and data line or an instruction code line,
Only addresses and data signals or instruction code signals converted by the function are stored in advance in an external memory, and an instruction code conversion table is provided in the microcomputer system, and the external memory is referred to by referring to the instruction code conversion table. And a function of converting an instruction code signal in an instruction code line between the two, and storing only the instruction code signal converted by the function in an external memory in advance.

【0013】以上により、小規模の回路追加だけでよく
マイコンシステム内に内蔵して1チップ構成とした場合
でも低コスト化を実現することができるとともに、外付
メモリに対するセキュリティ機能として、第三者による
プログラムの改変造を防止することができ、安全性およ
び機密性を向上することができる。
As described above, the cost can be reduced even if only a small-scale circuit is added and the chip is built in the microcomputer system to form a single chip. Can prevent the program from being altered, thereby improving security and confidentiality.

【0014】[0014]

【発明の実施の形態】本発明の請求項1に記載のデータ
セキュリティシステムは、 CPUを有するマイコンシ
ステムにおいて、その外部に接続された外付メモリのデ
ータに対するセキュリティ機能を有するデータセキュリ
ティシステムであって、複数の信号に対して排他的論理
和演算を行う排他的論理和手段と、前記排他的論理和手
段による排他的論理和演算を行うためのキーを設定する
キー設定手段とを備え、前記排他的論理和手段とキー設
定手段とにより、前記マイコンシステムと外付メモリと
の間の接続線であるアドレス線及びデータ線に出力され
るアドレス信号及びデータ信号を変換する機能を有し、
前記排他的論理和手段とキー設定手段とにより変換した
前記アドレス信号及びデータ信号のみを用いることによ
り、前記セキュリティ機能として前記外付メモリ内のデ
ータの変造を防ぐ構成とする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A data security system according to a first aspect of the present invention is a data security system having a security function for data in an external memory connected to the outside of a microcomputer system having a CPU. Exclusive OR means for performing an exclusive OR operation on a plurality of signals; and key setting means for setting a key for performing an exclusive OR operation by the exclusive OR means. Logical OR means and key setting means, having a function of converting an address signal and a data signal output to an address line and a data line which are connection lines between the microcomputer system and the external memory,
By using only the address signal and the data signal converted by the exclusive OR means and the key setting means, the security function prevents data in the external memory from being altered.

【0015】請求項2に記載のデータセキュリティシス
テムは、 CPUを有するマイコンシステムにおいて、
その外部に前記CPUの内部バスを通じて接続された外
付メモリのデータに対するセキュリティ機能を有するデ
ータセキュリティシステムであって、複数の信号に対し
て排他的論理和演算を行う排他的論理和手段と、前記排
他的論理和手段による排他的論理和演算を行うためのキ
ーを設定するキー設定手段とを備え、前記排他的論理和
手段とキー設定手段とにより、前記CPU内の内部バス
と命令デコーダとの接続線である命令コード線に出力さ
れる命令コードを変換する機能を有し、前記排他的論理
和手段とキー設定手段とにより変換した前記命令コード
のみを用いることにより、前記セキュリティ機能におけ
るセキュリティ性を高めた構成とする。
According to a second aspect of the present invention, in the microcomputer system having a CPU,
An exclusive OR means for performing an exclusive OR operation on a plurality of signals, the data security system having a security function for data in an external memory externally connected through an internal bus of the CPU, Key setting means for setting a key for performing an exclusive OR operation by the exclusive OR means, wherein the exclusive OR means and the key setting means connect the internal bus in the CPU to the instruction decoder. It has a function of converting an instruction code output to an instruction code line which is a connection line, and uses only the instruction code converted by the exclusive OR means and the key setting means, thereby improving security in the security function. Is increased.

【0016】請求項3に記載のデータセキュリティシス
テムは、 CPUを有するマイコンシステムにおいて、
その外部に前記CPUの内部バスを通じて接続された外
付メモリのデータに対するセキュリティ機能を有するデ
ータセキュリティシステムであって、前記内部バスから
の命令コードを変換して、前記CPUにおける命令実行
を制御するための信号を出力する命令デコーダと、前記
命令デコーダによる前記命令コードの変換の際に参照さ
れる命令コード変換テーブルとを備え、前記命令デコー
ダと命令コード変換テーブルとにより、前記CPU内の
内部バスと命令デコーダとの接続線である命令コード線
に出力される命令コードを変換する機能を有し、前記命
令デコーダと命令コード変換テーブルとにより変換した
信号のみを前記CPUにおける命令実行を制御するため
の信号に用いることにより、前記セキュリティ機能にお
けるセキュリティ性を高めた構成とする。
A data security system according to claim 3 is a microcomputer system having a CPU,
A data security system having a security function for data in an external memory externally connected through an internal bus of the CPU, wherein the data security system converts an instruction code from the internal bus and controls instruction execution in the CPU. And an instruction code conversion table referred to when the instruction code is converted by the instruction decoder.The instruction decoder and the instruction code conversion table allow an internal bus in the CPU to be A function of converting an instruction code output to an instruction code line, which is a connection line with the instruction decoder, and controlling only the signals converted by the instruction decoder and the instruction code conversion table to execute instructions in the CPU; By using for the signal, the security in the security function A configuration with enhanced.

【0017】請求項4に記載のデータセキュリティシス
テムは、請求項1または請求項2に記載のキー設定手段
により設定されるキーを格納するための不揮発性メモリ
を備え、前記不揮発性メモリとして、書き替え可能なメ
モリを用い、前記キーの設定変更が可能なように構成す
る。
According to a fourth aspect of the present invention, there is provided a data security system including a nonvolatile memory for storing a key set by the key setting means according to the first or second aspect. Using a replaceable memory, the configuration of the key can be changed.

【0018】上記の請求項1または請求項2または請求
項4の構成によると、マイコンシステムにおいて排他的
論理和手段を備え、その排他的論理和手段により、外付
メモリとの間のアドレス及びデータ線あるいは命令コー
ド線におけるアドレス及びデータ信号あるいは命令コー
ド信号を変換する機能を有し、その機能により変換した
アドレス及びデータ信号あるいは命令コード信号のみを
外付メモリに予め格納しておく。
According to the first, second, or fourth aspect of the present invention, the microcomputer system has an exclusive OR means, and the exclusive OR means allows the address and data to be transferred to and from the external memory. It has a function of converting an address and data signal or an instruction code signal on a line or an instruction code line, and stores only the address and data signal or the instruction code signal converted by the function in an external memory in advance.

【0019】また、請求項3の構成によると、マイコン
システムにおいて命令コード変換テーブルを備え、その
命令コード変換テーブルを参照して外付メモリとの間の
命令コード線における命令コード信号を変換する機能を
有し、その機能により変換した命令コード信号のみを外
付メモリに予め格納しておく。
According to the third aspect of the present invention, the microcomputer system includes an instruction code conversion table, and converts an instruction code signal on an instruction code line between the microcomputer system and an external memory with reference to the instruction code conversion table. And only the instruction code signal converted by the function is stored in the external memory in advance.

【0020】以下、本発明の実施の形態を示すデータセ
キュリティシステムについて、図面を参照しながら具体
的に説明する。上記の請求項1に記載のデータセキュリ
ティシステムを以下に説明する。
Hereinafter, a data security system according to an embodiment of the present invention will be specifically described with reference to the drawings. The data security system according to claim 1 will be described below.

【0021】請求項1に記載のデータセキュリティシス
テムにおける1チップマイコンと外付メモリとの接続概
略を図1に示す。図1において、11はCPU、12は
排他的論理和手段、13はキー設定手段としてのキー回
路、14は外付メモリ、15は内蔵メモリである。
FIG. 1 schematically shows the connection between a one-chip microcomputer and an external memory in the data security system according to the first embodiment. In FIG. 1, reference numeral 11 denotes a CPU, 12 denotes exclusive OR means, 13 denotes a key circuit as key setting means, 14 denotes an external memory, and 15 denotes a built-in memory.

【0022】1チップマイコンにおいて、アドレス(A
0〜An)、データ(D0〜Dm)空間を有するCPU
11から、外付メモリ14へプログラムを書き込み又は
読み出す場合、排他的論理和手段12により、アドレス
及びデータと1チップマイコン内に製造時決定されたキ
ー回路13の定数(以下、キーと記す)とを、排他的論
理和演算して変換することで、外付メモリ14を秘匿し
ている。
In the one-chip microcomputer, the address (A
0-An), CPU having data (D0-Dm) space
When a program is written or read from the external memory 14 to the external memory 14, the exclusive-OR means 12 stores the address and data and the constant of the key circuit 13 (hereinafter referred to as a key) determined at the time of manufacture in the one-chip microcomputer. Is converted by performing an exclusive OR operation, thereby hiding the external memory 14.

【0023】図2は図1に示すデータセキュリティシス
テムにおける排他的論理和手段12とキー回路13の詳
細な接続図を示す。図2において、16は排他的論理和
回路、17は書き込み側3ステートバッファ回路、18
は読み込み側3ステートバッファ回路、19は書き込み
制御信号、20は読み込み制御信号である。
FIG. 2 is a detailed connection diagram of the exclusive OR means 12 and the key circuit 13 in the data security system shown in FIG. In FIG. 2, 16 is an exclusive OR circuit, 17 is a write-side three-state buffer circuit, 18
Is a read-side three-state buffer circuit, 19 is a write control signal, and 20 is a read control signal.

【0024】アドレス/データがnビットのとき約n個
の論理回路で構成でき、nが大きいとき、従来のビット
入れ替え手段42よりもn分の1で実現できる。排他的
論理和演算は、参照するキーによる単なる反転操作であ
るため、互いに異なる2点間のアドレス/データ値が同
一のアドレス/データ値と重なることはなく、変換後も
一対一に値を得ることができる。
When the address / data is n bits, it can be constituted by about n logic circuits. When n is large, it can be realized by 1 / n compared to the conventional bit replacement means 42. Since the exclusive OR operation is a simple inversion operation using a key to be referred to, an address / data value between two different points does not overlap with the same address / data value, and a value is obtained one-to-one even after conversion. be able to.

【0025】また、書き込まれた外付メモリ14内のプ
ログラムは予め、キーと排他的論理和を取ったアドレス
順/データ順で書き込まれており、通常の読み出し方法
で読み出しても内容が意味をなさないため、外付メモリ
14側からは内容を容易に解読されることはない。
The written program in the external memory 14 is written in advance in the order of address / data obtained by performing an exclusive OR operation with the key. Therefore, the contents are not easily decoded from the external memory 14 side.

【0026】外付メモリ14に対する書き込み時には書
き込み制御線19がセレクトされ、書き込み側3ステー
トバッファ回路17が動作し、図1におけるCPU11
側から外付メモリ14側へデータが書き込まれる。又、
外付メモリ14からの読み込み時には読み込み制御線2
0がセレクトされ、読み込み側3ステートバッファ回路
18が動作し、外付メモリ14側からCPU11側へデ
ータが読み込まれる。以上の動作によってアドレス値/
データ値は変換される。
When writing to the external memory 14, the write control line 19 is selected, the write-side three-state buffer circuit 17 operates, and the CPU 11 in FIG.
Data is written from the side to the external memory 14 side. or,
When reading from the external memory 14, the read control line 2
0 is selected, the read-side three-state buffer circuit 18 operates, and data is read from the external memory 14 to the CPU 11. The address value /
Data values are converted.

【0027】しかし、変換されたデータは一見CPUの
命令コードが変わっているようには見えるが、命令コー
ド自体は変化していない。本来、命令コードはCPU毎
に定められており、CPUの機種が分かれば外付メモリ
内の命令コードを容易に解析される。請求項1の場合で
もCPUの機種が分かれば外付メモリ内のデータを解析
することでキーの情報が分かり、外付メモリの内容が理
解されてしまう。
At first glance, the converted data looks like the instruction code of the CPU has changed, but the instruction code itself has not changed. Originally, the instruction code is determined for each CPU, and if the model of the CPU is known, the instruction code in the external memory can be easily analyzed. Even in the case of claim 1, if the model of the CPU is known, the key information can be understood by analyzing the data in the external memory, and the contents of the external memory can be understood.

【0028】命令の形態は、命令コード+パラメータ+
・・+パラメータで構成されており、この内命令コード
だけを変換する。命令コード自体を変換し、セキュリテ
ィ性を高める方法を以下に説明する。
The form of the instruction is: instruction code + parameter +
It consists of + parameters, of which only the instruction code is converted. A method of converting the instruction code itself to enhance security will be described below.

【0029】上記の請求項2に記載のデータセキュリテ
ィシステムを以下に説明する。請求項2に記載のデータ
セキュリティシステムにおける1チップマイコンの概略
構成を図3に示す。図3において、21は汎用レジスタ
群、22はプロセッサステータスワード、23は命令実
行制御部、24は排他的論理和手段、25はキー設定手
段としてのキー回路、26は命令デコーダ、27はAL
U、28はプログラムカウンタ、29は内部バス、30
はアドレスバス、31はデータバス、32は制御用バス
である。予め外付ROM内の命令コードはユーザが設定
したキー回路25に対応する命令コードで書き込む。内
部バス29とアドレスバス30、データバス31及び制
御用バス32は接続されている。
The data security system according to claim 2 will be described below. FIG. 3 shows a schematic configuration of a one-chip microcomputer in the data security system according to the second aspect. 3, reference numeral 21 denotes a general-purpose register group, 22 denotes a processor status word, 23 denotes an instruction execution control unit, 24 denotes exclusive OR means, 25 denotes a key circuit as key setting means, 26 denotes an instruction decoder, and 27 denotes AL.
U and 28 are program counters, 29 is an internal bus, 30
Is an address bus, 31 is a data bus, and 32 is a control bus. The instruction code in the external ROM is written in advance with an instruction code corresponding to the key circuit 25 set by the user. The internal bus 29 is connected to the address bus 30, the data bus 31, and the control bus 32.

【0030】以下に命令実行の動作を説明する。外付メ
モリの命令コードを排他的論理和手段24とキー回路2
5によって命令コードの排他的論理和を取り、本来CP
U毎に定められた命令コードに変換し、命令実行制御部
23へ渡される。命令実行制御部23は命令に対する制
御信号を命令実行部に伝えることで、実行を制御する。
汎用レジスタ群21にデータを保持し、ALU27で演
算を行い、演算結果の状態をプロセッサステータスワー
ド22に記憶し、プログラムカウンタ28の値を次のア
ドレス値にして、次の命令実行に移る。
The operation of instruction execution will be described below. Exclusive ORing means 24 and key circuit 2
5, the exclusive OR of the instruction code is calculated, and CP
The instruction code is converted into an instruction code determined for each U, and transferred to the instruction execution control unit 23. The instruction execution control unit 23 controls execution by transmitting a control signal for the instruction to the instruction execution unit.
The data is held in the general-purpose register group 21, the operation is performed by the ALU 27, the state of the operation result is stored in the processor status word 22, the value of the program counter 28 is set to the next address value, and the process proceeds to the next instruction execution.

【0031】命令コード自体を変換することにより、C
PUの機種から外付メモリの内容を解読されることがで
きなくなり、命令コードを変換しないときに比べセキュ
リティ性が向上できる。命令コードがnビットの長さを
持つ場合、キーのビット数はnビットで、nビットで表
わせる2進数は2n通りある。従って2n倍セキュリティ
性を向上することができる。
By converting the instruction code itself, C
The contents of the external memory cannot be decoded from the PU model, and the security can be improved as compared with the case where the instruction code is not converted. When the instruction code has a length of n bits, the number of bits of the key is n bits, and there are 2 n binary numbers that can be represented by n bits. Therefore, security can be improved by 2 n times.

【0032】上記の請求項3に記載のデータセキュリテ
ィシステムを以下に説明する。請求項3に記載のデータ
セキュリティシステムにおける1チップマイコン概略構
成を図4に示す。図4において、33は命令コード変換
テーブルである。命令コード変換テーブル33はユーザ
毎に設定することができる。予め外付メモリ内の命令コ
ードはユーザが設定した命令コード変換テーブル33に
対応する命令コードで書き込む。
The data security system according to claim 3 will be described below. FIG. 4 shows a schematic configuration of a one-chip microcomputer in the data security system according to the third aspect. In FIG. 4, reference numeral 33 denotes an instruction code conversion table. The instruction code conversion table 33 can be set for each user. The instruction code in the external memory is written in advance with an instruction code corresponding to the instruction code conversion table 33 set by the user.

【0033】以下に命令実行の動作を説明する。外付メ
モリの命令コードは内部バス29を伝い命令デコーダ2
6へ送られる。送られた命令コードは命令デコーダ26
で命令コード変換テーブル33を参照することによっ
て、本来CPU毎に定められた命令コードに変換し、命
令実行制御部23へ渡される。
The operation of instruction execution will be described below. The instruction code of the external memory is transmitted through the internal bus 29 to the instruction decoder 2.
Sent to 6. The transmitted instruction code is transmitted to the instruction decoder 26.
By referring to the instruction code conversion table 33, the instruction code is converted into an instruction code originally determined for each CPU, and is passed to the instruction execution control unit 23.

【0034】命令実行制御部23は命令に対する制御信
号を命令実行部に伝えることで、実行を制御する。汎用
レジスタ群21にデータを保持し、ALU27で演算を
行い、演算結果の状態をプロセッサテータスワード22
に記憶し、プログラムカウンタ28の値を次のアドレス
値にして、次の命令実行に移る。
The instruction execution control unit 23 controls execution by transmitting a control signal for the instruction to the instruction execution unit. The data is held in the general-purpose register group 21, an operation is performed by the ALU 27, and the state of the operation result is stored in the processor status word 22.
, The value of the program counter 28 is set to the next address value, and the process proceeds to the next instruction execution.

【0035】請求項2のデータセキュリティシステムの
場合と同様に、命令コード自体を変換することにより、
CPUの機種から外付メモリの内容を解読されることが
できなくなり、命令コードを変換しないときよりセキュ
リティ性を向上することができる。
As in the case of the data security system of claim 2, by converting the instruction code itself,
The contents of the external memory cannot be decrypted by the model of the CPU, and the security can be improved more than when the instruction code is not converted.

【0036】また、命令コードがnビットの場合には、
nビットで表わせる2進数すべてを入れ替えることが可
能で、2nの階乗通りあり、請求項3の方法が請求項2
のデータセキュリティシステムの場合よりセキュリティ
性を向上することができる。
When the instruction code is n bits,
4. The method according to claim 3, wherein all binary numbers represented by n bits can be exchanged, and there are 2 n factorials.
The security can be improved more than in the case of the data security system.

【0037】上記の請求項4に記載のデータセキュリテ
ィシステムを以下に説明する。請求項4に記載のデータ
セキュリティシステムにおける1チップマイコンと外付
メモリとの接続概略を図5に示す。図5において、11
はCPU、12は排他的論理和手段、13はキー回路、
14は外付メモリ、15は内蔵メモリ、34はキー格納
用メモリである。
The data security system according to claim 4 will be described below. FIG. 5 schematically shows the connection between the one-chip microcomputer and the external memory in the data security system according to the fourth aspect. In FIG. 5, 11
Is a CPU, 12 is an exclusive OR circuit, 13 is a key circuit,
14 is an external memory, 15 is a built-in memory, and 34 is a key storage memory.

【0038】排他的論理和演算で参照する定数を格納す
るためにキー格納用メモリ34を設ける。ユーザ毎にキ
ーXビット(アドレスのビット数nとデータのビット数
mを加えた数)を設定し、キー格納用メモリ34へ格納
する。CPU11から外付メモリ14へデータ書き込み
を行う場合、排他的論理和手段12において、設定され
たキーと外付メモリ14に書き込むアドレスの排他的論
理和をとる。
A key storage memory 34 is provided for storing constants referred to in the exclusive OR operation. The key X bits (the number obtained by adding the address bit number n and the data bit number m) are set for each user and stored in the key storage memory 34. When writing data from the CPU 11 to the external memory 14, the exclusive OR means 12 takes the exclusive OR of the set key and the address to be written to the external memory 14.

【0039】次に、書き込みデータとキーの排他的論理
和で外付メモリ14への書き込みデータが得られる。こ
れを外付メモリ14へ書き込む。読み出しの際は同様
に、外付メモリ13から読み出すアドレスとキーの排他
的論理和をとることで、外付メモリ14のアドレスが指
定され、次に、外付メモリ14からの読み出しデータと
キーの排他的論理和をとることで読み出すデータが得ら
れる。
Next, write data to the external memory 14 is obtained by exclusive OR of the write data and the key. This is written to the external memory 14. Similarly, at the time of reading, the address of the external memory 14 is designated by taking the exclusive OR of the address read from the external memory 13 and the key, and then the data read from the external memory 14 and the key Data to be read is obtained by taking the exclusive OR.

【0040】なお、キー格納用メモリ34は、ユーザに
より書き込み及び読み出しが可能である。
The key storage memory 34 can be written and read by a user.

【0041】[0041]

【発明の効果】以上のように請求項1または請求項2ま
たは請求項4に記載の発明によれば、マイコンシステム
において排他的論理和手段を備え、その排他的論理和手
段により、外付メモリとの間のアドレス及びデータ線あ
るいは命令コード線におけるアドレス及びデータ信号あ
るいは命令コード信号を変換する機能を有し、その機能
により変換したアドレス及びデータ信号あるいは命令コ
ード信号のみを外付メモリに予め格納しておくことがで
きる。
As described above, according to the first or second or fourth aspect of the present invention, the microcomputer system is provided with the exclusive OR means, and the exclusive OR means is used to control the external memory. Has the function of converting the address and data signal or instruction code signal on the address and data line or the instruction code line between them, and stores only the address, data signal or instruction code signal converted by that function in the external memory in advance You can keep.

【0042】また、請求項3に記載の発明によれば、マ
イコンシステムにおいて命令コード変換テーブルを備
え、その命令コード変換テーブルを参照して外付メモリ
との間の命令コード線における命令コード信号を変換す
る機能を有し、その機能により変換した命令コード信号
のみを外付メモリに予め格納しておくことができる。
According to the third aspect of the present invention, the microcomputer system includes an instruction code conversion table, and refers to the instruction code conversion table to convert an instruction code signal on an instruction code line between the microcomputer and the external memory. It has a conversion function, and only the instruction code signal converted by the function can be stored in the external memory in advance.

【0043】以上のため、小規模の回路追加だけでよく
マイコンシステム内に内蔵して1チップ構成とした場合
でも低コスト化を実現することができるとともに、外付
メモリに対するセキュリティ機能として、第三者による
プログラムの改変造を防止することができ、安全性およ
び機密性を向上することができる。
As described above, the cost can be reduced even if only a small-scale circuit is added and the chip is built in the microcomputer system to form a one-chip configuration. It is possible to prevent a user from altering the program and improve security and confidentiality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の請求項1の実施の形態のデータセキュ
リティシステムの概略構成図
FIG. 1 is a schematic configuration diagram of a data security system according to a first embodiment of the present invention;

【図2】同実施の形態における排他的論理和手段とキー
回路との接続図
FIG. 2 is a connection diagram of an exclusive OR means and a key circuit according to the embodiment;

【図3】本発明の請求項2の実施の形態のデータセキュ
リティシステムの概略構成図
FIG. 3 is a schematic configuration diagram of a data security system according to a second embodiment of the present invention;

【図4】本発明の請求項3の実施の形態のデータセキュ
リティシステムの概略構成図
FIG. 4 is a schematic configuration diagram of a data security system according to a third embodiment of the present invention.

【図5】本発明の請求項4の実施の形態のデータセキュ
リティシステムの概略構成図
FIG. 5 is a schematic configuration diagram of a data security system according to a fourth embodiment of the present invention.

【図6】従来のデータセキュリティシステムの概略構成
FIG. 6 is a schematic configuration diagram of a conventional data security system.

【図7】同従来例におけるビット入れ替え手段の概略構
成図
FIG. 7 is a schematic configuration diagram of a bit replacement unit in the conventional example.

【符号の説明】[Explanation of symbols]

11 CPU 12 排他的論理和手段 13 キー回路 14 外付メモリ 15 内蔵メモリ 16 排他的論理和回路 17 書き込み側3ステートバッファ回路 18 読み込み側3ステートバッファ回路 19 書き込み制御信号 20 読み出し制御信号 21 汎用レジスタ群 22 プロセッサステータスワード 23 命令実行制御部 24 排他的論理和手段 25 キー回路 26 命令デコーダ 27 ALU 28 プログラムカウンタ 29 内部バス 30 アドレスバス 31 データバス 32 制御用バス 33 命令コード変換テーブル 34 キー格納用メモリ DESCRIPTION OF SYMBOLS 11 CPU 12 Exclusive OR means 13 Key circuit 14 External memory 15 Internal memory 16 Exclusive OR circuit 17 Write-side three-state buffer circuit 18 Read-side three-state buffer circuit 19 Write control signal 20 Read control signal 21 General-purpose register group 22 Processor Status Word 23 Instruction Execution Control Unit 24 Exclusive OR Means 25 Key Circuit 26 Instruction Decoder 27 ALU 28 Program Counter 29 Internal Bus 30 Address Bus 31 Data Bus 32 Control Bus 33 Instruction Code Conversion Table 34 Key Storage Memory

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 CPUを有するマイコンシステムにおい
て、その外部に接続された外付メモリのデータに対する
セキュリティ機能を有するデータセキュリティシステム
であって、複数の信号に対して排他的論理和演算を行う
排他的論理和手段と、前記排他的論理和手段による排他
的論理和演算を行うためのキーを設定するキー設定手段
とを備え、前記排他的論理和手段とキー設定手段とによ
り、前記マイコンシステムと外付メモリとの間の接続線
であるアドレス線及びデータ線に出力されるアドレス信
号及びデータ信号を変換する機能を有し、前記排他的論
理和手段とキー設定手段とにより変換した前記アドレス
信号及びデータ信号のみを用いることにより、前記セキ
ュリティ機能として前記外付メモリ内のデータの変造を
防ぐデータセキュリティシステム。
1. A microcomputer system having a CPU, which is a data security system having a security function for data in an external memory connected to the outside thereof, wherein the microcomputer performs an exclusive OR operation on a plurality of signals. Logical sum means, and key setting means for setting a key for performing an exclusive OR operation by the exclusive OR means, wherein the exclusive OR means and the key setting means allow the microcomputer system to be connected to the outside of the microcomputer system. Having a function of converting an address signal and a data signal output to an address line and a data line which are connection lines between the memory and the address signal and the address signal converted by the exclusive OR means and the key setting means. By using only the data signal, the security function prevents data in the external memory from being altered. Tea system.
【請求項2】 CPUを有するマイコンシステムにおい
て、その外部に前記CPUの内部バスを通じて接続され
た外付メモリのデータに対するセキュリティ機能を有す
るデータセキュリティシステムであって、複数の信号に
対して排他的論理和演算を行う排他的論理和手段と、前
記排他的論理和手段による排他的論理和演算を行うため
のキーを設定するキー設定手段とを備え、前記排他的論
理和手段とキー設定手段とにより、前記CPU内の内部
バスと命令デコーダとの接続線である命令コード線に出
力される命令コードを変換する機能を有し、前記排他的
論理和手段とキー設定手段とにより変換した前記命令コ
ードのみを用いることにより、前記セキュリティ機能に
おけるセキュリティ性を高めたデータセキュリティシス
テム。
2. A data security system having a CPU and having a security function for data in an external memory externally connected through an internal bus of the CPU, wherein the microcomputer system has an exclusive logic for a plurality of signals. Exclusive OR means for performing a sum operation, and key setting means for setting a key for performing an exclusive OR operation by the exclusive OR means, wherein the exclusive OR means and the key setting means Having a function of converting an instruction code output to an instruction code line which is a connection line between an internal bus in the CPU and an instruction decoder, wherein the instruction code converted by the exclusive OR means and the key setting means is provided. A data security system that enhances security in the security function by using only the security function.
【請求項3】 CPUを有するマイコンシステムにおい
て、その外部に前記CPUの内部バスを通じて接続され
た外付メモリのデータに対するセキュリティ機能を有す
るデータセキュリティシステムであって、前記内部バス
からの命令コードを変換して、前記CPUにおける命令
実行を制御するための信号を出力する命令デコーダと、
前記命令デコーダによる前記命令コードの変換の際に参
照される命令コード変換テーブルとを備え、前記命令デ
コーダと命令コード変換テーブルとにより、前記CPU
内の内部バスと命令デコーダとの接続線である命令コー
ド線に出力される命令コードを変換する機能を有し、前
記命令デコーダと命令コード変換テーブルとにより変換
した信号のみを前記CPUにおける命令実行を制御する
ための信号に用いることにより、前記セキュリティ機能
におけるセキュリティ性を高めたデータセキュリティシ
ステム。
3. A data security system comprising a microcomputer system having a CPU and having a security function for data in an external memory externally connected through an internal bus of the CPU, wherein the microcomputer converts an instruction code from the internal bus. An instruction decoder for outputting a signal for controlling instruction execution in the CPU;
An instruction code conversion table referred to when the instruction code is converted by the instruction decoder; and
Has a function of converting an instruction code output to an instruction code line, which is a connection line between an internal bus and an instruction decoder, and executes only signals converted by the instruction decoder and the instruction code conversion table in the CPU. A data security system in which the security of the security function is enhanced by using a signal for controlling the security function.
【請求項4】 キー設定手段により設定されるキーを格
納するための不揮発性メモリを備え、前記不揮発性メモ
リとして、書き替え可能なメモリを用い、前記キーの設
定変更が可能なように構成した請求項1または請求項2
に記載のデータセキュリティシステム。
4. A non-volatile memory for storing a key set by a key setting means, wherein a rewritable memory is used as the non-volatile memory so that the key setting can be changed. Claim 1 or Claim 2
A data security system as described in.
JP10199366A 1998-07-15 1998-07-15 Data security system Pending JP2000029790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10199366A JP2000029790A (en) 1998-07-15 1998-07-15 Data security system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10199366A JP2000029790A (en) 1998-07-15 1998-07-15 Data security system

Publications (1)

Publication Number Publication Date
JP2000029790A true JP2000029790A (en) 2000-01-28

Family

ID=16406572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10199366A Pending JP2000029790A (en) 1998-07-15 1998-07-15 Data security system

Country Status (1)

Country Link
JP (1) JP2000029790A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500786A (en) * 1999-05-12 2003-01-07 ギーゼッケ ウント デフリエント ゲーエムベーハー Memory array with address scrambling function
JP2006023957A (en) * 2004-07-07 2006-01-26 Sony Corp Semiconductor integrated circuit and information processor
JP2008033593A (en) * 2006-07-28 2008-02-14 Sony Corp Data storage device, data protection method and communication equipment
JP2015504279A (en) * 2012-01-09 2015-02-05 コーニンクレッカ フィリップス エヌ ヴェ Virtual machine device and method using key-driven obfuscation
US9183414B2 (en) 2008-02-29 2015-11-10 Samsung Electronics Co., Ltd. Memory controller and memory device including the memory controller
JP2019198071A (en) * 2018-05-09 2019-11-14 三星電子株式会社Samsung Electronics Co.,Ltd. Integrated circuit device and operating method of integrated circuit device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500786A (en) * 1999-05-12 2003-01-07 ギーゼッケ ウント デフリエント ゲーエムベーハー Memory array with address scrambling function
JP2006023957A (en) * 2004-07-07 2006-01-26 Sony Corp Semiconductor integrated circuit and information processor
US7913307B2 (en) 2004-07-07 2011-03-22 Sony Corporation Semiconductor integrated circuit and information processing apparatus
JP2008033593A (en) * 2006-07-28 2008-02-14 Sony Corp Data storage device, data protection method and communication equipment
US9183414B2 (en) 2008-02-29 2015-11-10 Samsung Electronics Co., Ltd. Memory controller and memory device including the memory controller
JP2015504279A (en) * 2012-01-09 2015-02-05 コーニンクレッカ フィリップス エヌ ヴェ Virtual machine device and method using key-driven obfuscation
JP2019198071A (en) * 2018-05-09 2019-11-14 三星電子株式会社Samsung Electronics Co.,Ltd. Integrated circuit device and operating method of integrated circuit device
JP7327990B2 (en) 2018-05-09 2023-08-16 三星電子株式会社 Integrated circuit device and method of operating integrated circuit device

Similar Documents

Publication Publication Date Title
US4797928A (en) Encryption printed circuit board
US4764959A (en) Single-chip microcomputer with encryptable function on program memory
US7000064B2 (en) Data handling system
TWI747007B (en) Configurable security memory region
KR20090080032A (en) Method and system to provide security implementation for storage devices
WO2021016501A1 (en) Nonvolatile memory device with regions having separately programmable secure access features and related methods and systems
JP4574994B2 (en) Microcomputer with external memory
JP2005216027A (en) Encryption device, encryption system therewith, decryption device and semiconductor system therewith
JP2000029790A (en) Data security system
US20050200504A1 (en) Electronic data processing device
JP2004054885A (en) Control system for protecting program code of external rom
US20200333984A1 (en) Apparatus and method for controlling access to memory module
JP2000181802A (en) Semiconductor storage device
JP4323527B2 (en) Semiconductor memory device
JPS6325748A (en) Control of electronic circuit and circuit for implementing the same method
CN108228525B (en) Device and method for safely realizing SOC (system on chip) of multi-core 8051 processor
JP2677342B2 (en) Portable semiconductor memory device system
JPH10143441A (en) Semiconductor device provided with secrecy holding function code processing method and storage medium storing software therefor
JPH10105469A (en) Circuit for preventing decoding of cipher code data in semiconductor memory
JPS642177Y2 (en)
CN116203886A (en) High-safety circuit applied to FPGA
GB2129586A (en) Improvements in or relating to memory systems
JPH0877076A (en) Nonvolatile memory
JP3019590B2 (en) Microprocessor
KR100448929B1 (en) Device for protecting data of hdd using password