JP2000028311A - Surface shape recognition sensor circuit - Google Patents

Surface shape recognition sensor circuit

Info

Publication number
JP2000028311A
JP2000028311A JP10193455A JP19345598A JP2000028311A JP 2000028311 A JP2000028311 A JP 2000028311A JP 10193455 A JP10193455 A JP 10193455A JP 19345598 A JP19345598 A JP 19345598A JP 2000028311 A JP2000028311 A JP 2000028311A
Authority
JP
Japan
Prior art keywords
signal
output
surface shape
sensor circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10193455A
Other languages
Japanese (ja)
Other versions
JP3314355B2 (en
Inventor
Hirotoshi Morimura
浩季 森村
Tomoshi Shigematsu
智志 重松
Katsuyuki Machida
克之 町田
Akihiko Hirata
明彦 枚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19345598A priority Critical patent/JP3314355B2/en
Priority to DE69933339T priority patent/DE69933339T8/en
Priority to EP99250215A priority patent/EP0969477B1/en
Priority to US09/347,240 priority patent/US6438257B1/en
Publication of JP2000028311A publication Critical patent/JP2000028311A/en
Application granted granted Critical
Publication of JP3314355B2 publication Critical patent/JP3314355B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12Fingerprints or palmprints
    • G06V40/13Sensors therefor
    • G06V40/1306Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve a detecting accuracy of a surface shape recognition circuit by providing an amplifier circuit for amplifying a level of a signal by a signal generating means (detecting element) to produce an output to an output circuit. SOLUTION: The surface shape recognition sensor circuit recognizes a surface shape having a fine protrusion and recess pattern such as a person's fingerprint, an animal's muzzle pattern or the like. In a detecting element 10 in which an electric amount is changed according to a finger's contact with an object to be recognized, a finger's skin brought into contact with a passivation film 17 functions as an electrode, and an electrostatic capacity is formed between the electrode and a sensor electrode 16. This capacity alters according to the finger's protrusion and recess pattern for forming the fingerprint. After an output signal of the element 10 is level amplified by an amplifier 30, the signal is converted into a desired signal, and output from each sensing unit. The signal output from the each unit is a signal for reflecting the protrusion and recess pattern of the fingerprint. Accordingly, a fingerprint pattern can be detected based on the signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、人間の指紋や動物
の鼻紋等の微細な凹凸を有する表面形状を認識する表面
形状認識用センサ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface shape recognition sensor circuit for recognizing a surface shape having minute irregularities such as a human fingerprint or an animal nose pattern.

【0002】[0002]

【従来の技術】表面形状を認識するセンサとして、特に
指紋検出をターゲットとしたものが報告されている。ま
た、指紋のパターンを検出する技術として、LSI製造
技術を用いた容量検出形のセンサが提案されている。こ
れは例えば、’ISSCC DIGEST OF TE
CHNICAL PAPERS’ FEBRUARY1
998 pp.284〜285に記載されている。容量
検出形のセンサは、LSIチップ上に2次元に配列され
た小さなセンスユニットの電極と絶縁膜を介して触れた
指の皮膚との間に形成される静電容量を検出して、指紋
の凹凸パターンを感知するものである。指紋の凹凸によ
り形成される容量の値が異なるため、この容量差を検出
することで指紋の凹凸を感知することができる。
2. Description of the Related Art As a sensor for recognizing a surface shape, a sensor specifically targeting fingerprint detection has been reported. As a technology for detecting a fingerprint pattern, a capacitance detection type sensor using an LSI manufacturing technology has been proposed. This is, for example, the 'ISSCC DIGEST OF TE
CHNICAL PAPERS 'FEBRUARY1
998 pp. 284-285. The capacitance detection type sensor detects the capacitance formed between the electrodes of the small sense units two-dimensionally arranged on the LSI chip and the skin of the finger touched via the insulating film, and detects the fingerprint. This is for sensing the uneven pattern. Since the value of the capacitance formed by the unevenness of the fingerprint is different, the unevenness of the fingerprint can be sensed by detecting the difference in the capacitance.

【0003】図20は、この原理を用いた従来の表面形
状認識用センサ回路の基本構成を示すブロック図であ
る。すなわち、従来の表面形状認識用センサ回路は、電
極と絶縁膜を介して触れた指の皮膚との間に形成される
静電容量からなる検出素子110と、検出素子110の
静電容量の値に応じた電圧信号を発生する信号発生回路
120と、信号発生回路120による電圧信号を変換し
て出力する出力回路140とにより構成されている。
FIG. 20 is a block diagram showing a basic configuration of a conventional sensor circuit for recognizing a surface shape using this principle. In other words, the conventional sensor circuit for surface shape recognition includes a detection element 110 composed of a capacitance formed between an electrode and the skin of a finger touched via an insulating film, and a value of the capacitance of the detection element 110. , And an output circuit 140 that converts and outputs a voltage signal from the signal generation circuit 120.

【0004】図21は、従来の表面形状認識用センサ回
路の配置図である。この表面形状認識用センサ回路は、
上記検出素子110、信号発生回路120及び出力回路
140をそれぞれ複数個づつ有している。このうち、検
出素子110及び信号発生回路120各1個づつで一組
のセンスユニット101が構成され、各センスユニット
101はLSIチップ上に2次元配列されてセンサアレ
イ102を形成している。また、各出力回路140はセ
ンサアレイ102の周辺に配置されて、出力部104を
形成している。
FIG. 21 is a layout diagram of a conventional sensor circuit for surface shape recognition. This sensor circuit for surface shape recognition,
The detecting element 110, the signal generating circuit 120, and the output circuit 140 each have a plurality. Of these, one set of sense units 101 is configured by each one of the detection element 110 and the signal generation circuit 120, and each of the sense units 101 is two-dimensionally arranged on an LSI chip to form a sensor array 102. Each output circuit 140 is arranged around the sensor array 102 to form the output unit 104.

【0005】検出素子110の静電容量の値はセンスユ
ニット101の電極と指の皮膚との距離によって決まる
ため、指紋の凹凸によって検出素子110の静電容量の
値は異なる。したがって、指をセンサアレイ102上に
押下すると、各センスユニット101から指紋の凹凸に
応じた電圧信号が出力される。この電圧信号は出力部1
04で指紋の凹凸を反映した所望の信号に変換され、指
紋パターンが検出される。
Since the value of the capacitance of the detection element 110 is determined by the distance between the electrode of the sense unit 101 and the skin of the finger, the value of the capacitance of the detection element 110 differs depending on the unevenness of the fingerprint. Therefore, when a finger is pressed on the sensor array 102, a voltage signal corresponding to the unevenness of the fingerprint is output from each sense unit 101. This voltage signal is output from output unit 1
At 04, the signal is converted into a desired signal reflecting the unevenness of the fingerprint, and a fingerprint pattern is detected.

【0006】引き続き、図20に示した表面形状認識用
センサ回路の構成及び動作について更に詳しく説明す
る。図22は、この表面形状認識用センサ回路の回路図
である。図22において、Cfはセンスユニット101
の電極と絶縁膜を介して触れた指の皮膚との間に形成さ
れる静電容量である。センスユニット101の電極は、
NchMOSトランジスタQ3を介して、電流Iの電流源
121の入力側に接続されている。また、電極とトラン
ジスタQ3との節点N1には、出力回路140の入力側
が接続されている。また、節点N1にはPchMOSトラ
ンジスタQ1を介して、電源電圧VDDが印加される。こ
の節点N1は寄生容量Cp1を有している。さらに、ト
ランジスタQ1,Q3のゲート端子にはそれぞれ信号P
RE(バー),REが印加される。容量Cfにより検出
素子110が構成され、電流源121とトランジスタQ
3とにより信号発生回路120が構成される。
Subsequently, the configuration and operation of the sensor circuit for surface shape recognition shown in FIG. 20 will be described in more detail. FIG. 22 is a circuit diagram of the sensor circuit for surface shape recognition. In FIG. 22, Cf is the sense unit 101
Is formed between the electrode of the finger and the skin of the finger touched via the insulating film. The electrodes of the sense unit 101
It is connected to the input side of the current source 121 of the current I via the NchMOS transistor Q3. The input side of the output circuit 140 is connected to a node N1 between the electrode and the transistor Q3. The power supply voltage VDD is applied to the node N1 via the PchMOS transistor Q1. This node N1 has a parasitic capacitance Cp1. Further, the signal P is applied to the gate terminals of the transistors Q1 and Q3, respectively.
RE (bar) and RE are applied. The detection element 110 is constituted by the capacitance Cf, and the current source 121 and the transistor Q
3 constitute a signal generation circuit 120.

【0007】図23は、図22に示した表面形状認識用
センサ回路の動作を説明するためのタイミングチャート
である。最初、トランジスタQ1のゲート端子にはHi
ghレベル(VDD)の信号PRE(バー)が与えられ、
トランジスタQ3のゲート端子にはLowレベル(GN
D)の信号REが与えられている。したがって、このと
きトランジスタQ1,Q3はともに導通していない。こ
の状態で信号PRE(バー)がHighレベルからLo
wレベルに変化すると、トランジスタQ1が導通状態に
なる。このときトランジスタQ3は非導通状態のままで
あるから、節点N1の電位がVDDにプリチャージされ
る。
FIG. 23 is a timing chart for explaining the operation of the sensor circuit for surface shape recognition shown in FIG. First, Hi is connected to the gate terminal of the transistor Q1.
gh level (VDD) signal PRE (bar) is given,
A low level (GN) is applied to the gate terminal of the transistor Q3.
D) is given. Therefore, at this time, both transistors Q1 and Q3 are not conducting. In this state, the signal PRE (bar) changes from High level to Lo.
When the level changes to the w level, the transistor Q1 is turned on. At this time, since the transistor Q3 is kept off, the potential of the node N1 is precharged to VDD.

【0008】プリチャージが終了した後、信号PRE
(バー)がHighレベルに変化すると同時に信号RE
がHighレベルに変化する。これによりトランジスタ
Q1が非導通状態に、トランジスタQ2が導通状態にな
り、電流源121により節点N1に充電された電荷が引
き抜かれる。この結果、節点N1の電位が低下する。信
号REをHighレベルにする期間をΔtとすると、Δ
t経過後の節点N1の電位低下ΔVはIΔt/(Cf+
Cp1)になる。
After the precharge is completed, the signal PRE
(Bar) changes to High level and the signal RE
Changes to a High level. As a result, the transistor Q1 is turned off and the transistor Q2 is turned on, and the electric charge charged to the node N1 by the current source 121 is extracted. As a result, the potential of the node N1 decreases. Assuming that the period during which the signal RE is at the High level is Δt, Δ
After a lapse of t, the potential drop ΔV at the node N1 is IΔt / (Cf +
Cp1).

【0009】電流I、期間Δt及び寄生容量Cp1はそ
れぞれ一定であるから、電位低下ΔVは容量Cfによっ
て決定される。センスユニット101はセンサの電極と
指の皮膚との距離によって決まるので、指紋の凹凸によ
って容量Cfの値は異なる。このことから、指紋の凹凸
を反映して低下電位ΔVの大きさが変化する。この電位
低下ΔVが入力信号として出力回路140に供給される
ので、出力回路1でΔVの大小が識別され、指紋の凹凸
を反映した信号が出力される。
Since the current I, the period Δt, and the parasitic capacitance Cp1 are each constant, the potential drop ΔV is determined by the capacitance Cf. Since the sense unit 101 is determined by the distance between the electrode of the sensor and the skin of the finger, the value of the capacitance Cf differs depending on the unevenness of the fingerprint. From this, the magnitude of the reduced potential ΔV changes reflecting the unevenness of the fingerprint. Since this potential drop ΔV is supplied to the output circuit 140 as an input signal, the output circuit 1 identifies the magnitude of ΔV, and outputs a signal reflecting the unevenness of the fingerprint.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、従来の
表面形状認識用センサ回路の場合、節点N1の寄生容量
Cp1が大きいと電位低下ΔVが小さくなってしまう。
実際に図22に示した回路をLSI製造技術を用いて実
現すると、容量Cfよりも大きな寄生容量Cp1が形成
されてしまう。電流源121の電流I又は信号REをH
ighレベルにする期間Δtを大きくすることで、電位
低下ΔVを大きくすることも可能である。しかし、電流
Iが大きいと製造ばらつきをもつ各センスユニット10
1の制御が困難となるので、検出精度を高めるには電流
Iはむしろ小さいほうが望ましい。また、検出時間の関
係から期間Δtもあまり大きくすることはできない。
However, in the case of the conventional sensor circuit for recognizing a surface shape, if the parasitic capacitance Cp1 at the node N1 is large, the potential drop ΔV becomes small.
When the circuit shown in FIG. 22 is actually realized by using the LSI manufacturing technology, a parasitic capacitance Cp1 larger than the capacitance Cf is formed. The current I of the current source 121 or the signal RE is set to H
It is also possible to increase the potential decrease ΔV by increasing the period Δt during which the high level is set. However, if the current I is large, each sense unit 10
Therefore, it is desirable that the current I be rather small in order to increase the detection accuracy. Further, the period Δt cannot be made too long due to the relationship of the detection time.

【0011】この結果、出力回路140に入力される信
号としてのΔVが減少し、ノイズマージンや製造ばらつ
き等により出力結果が変動して、表面形状の検出精度が
低下してしまう。したがって、上記したように、製造過
程で形成される寄生容量Cp1ような寄生素子の影響に
より、指紋の凹凸を反映した信号変化が減少し、表面形
状認識用センサ回路の検出精度が低下してしまうという
問題があった。
As a result, ΔV as a signal input to the output circuit 140 decreases, the output result fluctuates due to noise margin, manufacturing variations, and the like, and the surface shape detection accuracy decreases. Therefore, as described above, due to the influence of the parasitic element such as the parasitic capacitance Cp1 formed in the manufacturing process, the signal change reflecting the unevenness of the fingerprint is reduced, and the detection accuracy of the surface shape recognition sensor circuit is reduced. There was a problem.

【0012】本発明はこのような課題を解決するために
なされたものであり、その目的は、表面形状認識用セン
サ回路の検出精度を向上させることにある。
The present invention has been made to solve such a problem, and an object of the present invention is to improve the detection accuracy of a sensor circuit for recognizing a surface shape.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、二次元的に配置されかつ認識対象の接触
により電気量が変化する複数の検出手段と、検出手段の
電気量に応じた信号を発生する第1の信号発生手段と、
第1の信号発生手段による信号を変換して出力する出力
手段とを備え、出力手段の出力信号に基づき認識対象の
表面形状が認識される表面形状認識用センサ回路におい
て、出力手段の入力側に接続されかつ第1の信号発生手
段による信号のレベルを増幅して出力手段に出力する増
幅手段を備えている。また、請求項2記載の発明は、請
求項1記載の発明において、第1の信号発生手段及び増
幅手段のそれぞれは、対応する検出手段の近傍に配置さ
れている。また、請求項3記載の発明は、請求項2記載
の発明において、出力手段は、対応する増幅手段の近傍
に配置されている。また、請求項4記載の発明は、請求
項1〜3何れか1項記載の発明において、第1の信号発
生手段は、互いに近接する複数の検出手段により共用さ
れる。また、請求項5記載の発明は、請求項1〜3何れ
か1項記載の発明において、増幅手段は、互いに近接す
る複数の検出手段により共用される。また、請求項6記
載の発明は、請求項1〜3何れか1項記載の発明におい
て、出力手段は、互いに近接する複数の検出手段により
共用される。また、請求項7記載の発明は、請求項1〜
3何れか1項記載の発明において、第1の信号発生手
段、増幅手段及び出力手段のそれぞれは、検出手段毎に
設けられている。また、請求項8記載の発明は、請求項
1〜7何れか1項記載の発明において、増幅手段は、1
個の入力端子と2個の出力端子とを有し一方の出力端子
が検出手段に接続され他方の出力端子が出力手段に接続
され入力端子が定電圧源に接続されかつ入力端子及び一
方の出力端子間の電位差の絶対値がしきい値の絶対値よ
り大きい場合に各出力端子間が導通状態となる第1の素
子と、この第1の素子の他方の出力端子に接続されかつ
第1の信号発生手段の停止時に第1の素子の入力端子及
び一方の出力端子間の電位差の絶対値がしきい値の絶対
値以下になるように他方の出力端子に電圧を印加して第
1の信号発生手段の動作時に電圧の印加を停止する第1
のスイッチ手段とを備えている。また、請求項9記載の
発明は、請求項1〜7何れか1項記載の発明において、
増幅手段の入力側に接続されかつ基準信号を発生する基
準信号発生手段を備え、増幅手段は、第1の信号発生手
段による信号のレベルと基準信号のレベルの大小に基づ
き増幅度を変化させる手段を含む。また、請求項10記
載の発明は、請求項9記載の発明において、増幅手段に
含まれる手段は、第1の信号発生手段による信号のレベ
ルが基準信号のレベルよりも小さい場合に増幅度を小さ
くし第1の信号発生手段による信号のレベルが基準信号
のレベルよりも大きい場合に増幅度を大きくする手段で
ある。また、請求項11記載の発明は、請求項9又は1
0記載の発明において、基準信号は、検出手段の所定電
気量に対応して第1の信号発生手段より発生する信号と
同じレベルの信号である。また、請求項12記載の発明
は、請求項11記載の発明において、基準信号発生手段
は、所定電気量をもつ基準手段と、基準手段の所定電気
量に対応した基準信号を発生しかつ第1の信号発生手段
と同じ構成の第2の信号発生手段とを備えている。ま
た、請求項13記載の発明は、請求項12記載の発明に
おいて、基準手段は、配線を用いて形成された素子又は
半導体素子である。また、請求項14記載の発明は、請
求項12又は13記載の発明において、増幅手段は、1
個の入力端子と2個の出力端子とを有しかつ入力端子及
び一方の出力端子の電位差の絶対値がしきい値の絶対値
より大きい場合に各出力端子間が導通状態となる第1及
び第2の素子と、第1の素子は、一方の出力端子が検出
手段に接続されるとともに入力端子が第2の素子の他方
の出力端子に接続され、第2の素子は、一方の出力端子
が基準手段に接続されるとともに入力端子が第1の素子
の他方の出力端子に接続され、第1及び第2の素子それ
ぞれの他方の出力端子に接続されかつ第1及び第2の信
号発生手段の停止時に第1及び第2の素子それぞれの入
力端子及び一方の出力端子の電位差の絶対値がしきい値
の絶対値以下になるように各他方の出力端子に電圧を印
加して第1及び第2の信号発生手段の動作時に電圧の印
加を停止する第2のスイッチ手段とを備え、第1及び第
2の素子それぞれの他方の出力端子の少なくとも一方に
出力手段が接続されている。また、請求項15記載の発
明は、請求項14記載の発明において、出力手段は、第
1及び第2の素子それぞれの他方の出力端子の両方に接
続された差動形の出力手段である。また、請求項16記
載の発明は、請求項14又は15記載の発明において、
増幅手段は、さらに、第1及び第2の素子それぞれの他
方の出力端子間に接続されかつ第1及び第2の信号発生
手段の停止時に各他方の出力端子間を短絡するとともに
第1及び第2の信号発生手段の動作時に各他方の出力端
子間を開放する第3のスイッチ手段を備えている。ま
た、請求項17記載の発明は、請求項9〜16何れか1
項記載の発明において、基準信号発生手段は、対応する
増幅手段の近傍に配置されている。また、請求項18記
載の発明は、請求項9〜17何れか1項記載の発明にお
いて、基準信号発生手段は、互いに近接する複数の増幅
手段により共用される。また、請求項19記載の発明
は、請求項9〜17何れか1項記載の発明において、基
準信号発生手段は、増幅手段毎に設けられている。ま
た、請求項20記載の発明は、請求項1〜20何れか1
項記載の発明において、検出手段は、容量であり、増幅
手段の入力側が検出手段及び第1の信号発生手段の節点
に接続されている。また、請求項21記載の発明は、請
求項1〜20何れか1項記載の発明において、検出手段
は、認識対象の接触により抵抗値が変化する可変抵抗素
子であり、第1の信号発生手段、検出手段及び増幅手段
がこの順に直列接続されている。また、請求項22記載
の発明は、請求項1〜20何れか1項記載の発明におい
て、検出手段は、マイクロマシン技術により形成されか
つ認識対象の接触に基づき回路を開閉するスイッチ素子
であり、第1の信号発生手段、検出手段及び増幅手段が
この順に直列接続されている。
In order to achieve the above object, the present invention provides a plurality of detecting means which are two-dimensionally arranged and whose electric quantity changes due to contact with a recognition object, and an electric quantity of the detecting means. First signal generating means for generating a corresponding signal;
Output means for converting and outputting a signal from the first signal generation means, wherein a surface shape recognition sensor circuit for recognizing a surface shape of a recognition target based on an output signal of the output means is provided on an input side of the output means. Amplifying means for amplifying the level of the signal by the first signal generating means and outputting the amplified signal level to the output means is provided. According to a second aspect of the present invention, in the first aspect of the present invention, each of the first signal generating means and the amplifying means is arranged near the corresponding detecting means. According to a third aspect of the present invention, in the second aspect, the output means is disposed near the corresponding amplifying means. According to a fourth aspect of the present invention, in the first aspect of the present invention, the first signal generating means is shared by a plurality of detecting means close to each other. According to a fifth aspect of the present invention, in the first aspect of the present invention, the amplifying unit is shared by a plurality of detecting units that are close to each other. According to a sixth aspect of the present invention, in the first aspect of the present invention, the output means is shared by a plurality of detection means which are close to each other. Further, the invention described in claim 7 is based on claims 1 to
3. The invention according to claim 3, wherein each of the first signal generating means, the amplifying means, and the output means is provided for each detecting means. The invention according to claim 8 is the invention according to any one of claims 1 to 7, wherein the amplifying means comprises one of:
Having one input terminal and two output terminals, one output terminal connected to the detection means, the other output terminal connected to the output means, the input terminal connected to the constant voltage source, and the input terminal and one output terminal. A first element connected between the output terminals when the absolute value of the potential difference between the terminals is greater than the absolute value of the threshold value; and a first element connected to the other output terminal of the first element and connected to the first element. When the signal generating means is stopped, a voltage is applied to the other output terminal so that the absolute value of the potential difference between the input terminal of the first element and one of the output terminals is equal to or less than the absolute value of the threshold value. A first method for stopping the application of the voltage when the generating means operates;
Switch means. The invention according to claim 9 is the invention according to any one of claims 1 to 7,
Reference signal generating means connected to the input side of the amplifying means for generating a reference signal, wherein the amplifying means changes the degree of amplification based on the level of the signal by the first signal generating means and the level of the reference signal. including. According to a tenth aspect of the present invention, in the ninth aspect, the means included in the amplifying means reduces the degree of amplification when the level of the signal by the first signal generating means is smaller than the level of the reference signal. When the level of the signal by the first signal generator is higher than the level of the reference signal, the amplification is increased. The invention according to claim 11 is the invention according to claim 9 or 1
In the invention described in Item No. 0, the reference signal is a signal having the same level as a signal generated by the first signal generating means corresponding to a predetermined amount of electricity of the detecting means. According to a twelfth aspect of the present invention, in the invention of the eleventh aspect, the reference signal generating means generates a reference signal having a predetermined amount of electricity, a reference signal corresponding to the predetermined amount of electricity of the reference means, and And a second signal generating means having the same configuration as the signal generating means. According to a thirteenth aspect, in the twelfth aspect, the reference means is an element or a semiconductor element formed using a wiring. According to a fourteenth aspect of the present invention, in the twelfth aspect or the thirteenth aspect, the amplifying means comprises:
First and second output terminals having two input terminals and two output terminals, and when the absolute value of the potential difference between the input terminal and one of the output terminals is larger than the absolute value of the threshold value, the respective output terminals become conductive. The second element and the first element have one output terminal connected to the detection means and the input terminal connected to the other output terminal of the second element, and the second element has one output terminal. Is connected to the reference means, the input terminal is connected to the other output terminal of the first element, the other terminal is connected to the other output terminal of each of the first and second elements, and the first and second signal generation means are connected. When the operation is stopped, a voltage is applied to each of the first and second elements so that the absolute value of the potential difference between the input terminal and one of the output terminals is equal to or smaller than the absolute value of the threshold value. A second method for stopping application of a voltage when the second signal generating means operates. And a switch means, first and second elements and at least one output means of the respective other output terminals are connected. The invention according to claim 15 is the invention according to claim 14, wherein the output means is a differential output means connected to both the other output terminals of the first and second elements. The invention according to claim 16 is the invention according to claim 14 or 15,
The amplifying means is further connected between the other output terminals of the first and second elements and short-circuited between the other output terminals when the first and second signal generation means are stopped, and the first and second elements are short-circuited. A third switch means for opening the other output terminal when the second signal generation means operates. The invention according to claim 17 provides any one of claims 9 to 16.
In the invention described in the paragraph, the reference signal generating means is arranged near the corresponding amplifying means. Also, in the invention according to claim 18, in the invention according to any one of claims 9 to 17, the reference signal generating means is shared by a plurality of amplifying means which are close to each other. According to a nineteenth aspect of the present invention, in any one of the ninth to seventeenth aspects, the reference signal generating means is provided for each amplifying means. Further, the invention according to claim 20 provides any one of claims 1 to 20.
In the invention described in the paragraph, the detection means is a capacitor, and an input side of the amplification means is connected to a node of the detection means and the first signal generation means. According to a twenty-first aspect of the present invention, in the first aspect of the present invention, the detecting means is a variable resistance element whose resistance value changes by touching a recognition target, and the first signal generating means , Detecting means and amplifying means are connected in series in this order. According to a twenty-second aspect of the present invention, in any one of the first to twentieth aspects of the invention, the detecting means is a switch element formed by micro-machine technology and opening / closing a circuit based on a contact of a recognition target. One signal generating means, detecting means and amplifying means are connected in series in this order.

【0014】検出手段の電気量に応じた信号のレベルを
増幅手段で増幅してから出力手段に供給することによ
り、出力手段の入力信号の減衰を抑制することができ
る。また、基準信号発生手段を設け、検出手段の電気量
に応じた信号と基準信号それぞれの信号レベルの大小に
基づき、増幅手段の増幅度を変化させることにより、検
出手段の電気量に応じた信号のレベルの大小を増長させ
ることができる。
By amplifying the level of the signal corresponding to the amount of electricity of the detecting means by the amplifying means and supplying the amplified signal level to the output means, the attenuation of the input signal of the output means can be suppressed. In addition, a reference signal generating unit is provided, and a signal corresponding to the amount of electricity of the detecting unit is changed by changing an amplification degree of the amplifying unit based on a signal level of the signal corresponding to the amount of electricity of the detecting unit and a signal level of the reference signal. Level can be increased or decreased.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。 (第1の実施の形態)図1は、本発明による表面形状認
識用センサ回路の第1の実施の形態の全体を示す斜視図
である。この表面形状認識用センサ回路はセンスユニッ
ト1を構成単位としている。各センスユニット1はLS
Iチップ上に互いに離間して格子状に配置され、センサ
アレイ2を形成している。
Embodiments of the present invention will be described below in detail with reference to the drawings. (First Embodiment) FIG. 1 is a perspective view showing the whole of a first embodiment of a sensor circuit for surface shape recognition according to the present invention. This sensor circuit for surface shape recognition uses the sense unit 1 as a constituent unit. Each sense unit 1 is LS
The sensor array 2 is formed on the I-chip and spaced apart from each other in a lattice shape.

【0016】図2は、図1に示したセンスユニット1の
構成を示すブロック図である。すなわちセンスユニット
1は、人間の指3などの認識対象の接触により電気量が
変化する検出素子10と、この検出素子10の電気量に
応じた信号を発生する第1の信号発生回路20と、この
信号発生回路20による信号のレベルを増幅して出力す
る信号増幅回路30と、この信号増幅回路30の出力信
号を所望の信号に変換して出力する出力回路40とによ
って構成されている。図2は、後述するセンスユニット
1のセンサ電極と指3の皮膚との間に形成される静電容
量からなる検出素子10を用いた表面形状認識用センサ
回路を示しており、この場合、検出素子10と信号発生
回路20との節点に信号増幅回路30の入力側が接続さ
れ、この信号増幅回路30の出力側に出力回路40が接
続される。
FIG. 2 is a block diagram showing a configuration of the sense unit 1 shown in FIG. That is, the sense unit 1 includes a detection element 10 whose electric quantity changes due to contact with a recognition target such as a human finger 3, a first signal generation circuit 20 that generates a signal corresponding to the electric quantity of the detection element 10, The signal generating circuit 20 includes a signal amplifying circuit 30 that amplifies and outputs a signal level, and an output circuit 40 that converts an output signal of the signal amplifying circuit 30 into a desired signal and outputs the desired signal. FIG. 2 shows a sensor circuit for surface shape recognition using a detection element 10 formed of a capacitance formed between a sensor electrode of the sense unit 1 and the skin of the finger 3, which will be described later. The input side of the signal amplification circuit 30 is connected to a node between the element 10 and the signal generation circuit 20, and the output circuit 40 is connected to the output side of the signal amplification circuit 30.

【0017】図3は、図2における検出素子10の構成
を示す断面図である。すなわち、LSI等の形成された
半導体基板11上に下層絶縁膜12が形成され、この下
層絶縁膜12上に配線13が形成されている。さらに配
線13及び下層絶縁膜12上に層間絶縁膜14が形成さ
れており、この層間絶縁膜14上に例えば平面形状が矩
形のセンサ電極16が形成されている。このセンサ電極
16は、層間絶縁膜14に形成されたスルーホール内の
プラグ15を介して、配線13に接続されている。そし
て、層間絶縁膜14上にパシベーション膜17がセンサ
電極16を覆うように形成されている。なお、図示しな
いが、配線13には図2における信号発生回路20及び
信号増幅回路30が接続されている。
FIG. 3 is a sectional view showing the structure of the detecting element 10 in FIG. That is, a lower insulating film 12 is formed on a semiconductor substrate 11 on which an LSI or the like is formed, and a wiring 13 is formed on the lower insulating film 12. Further, an interlayer insulating film 14 is formed on the wiring 13 and the lower insulating film 12, and a sensor electrode 16 having a rectangular planar shape is formed on the interlayer insulating film 14, for example. The sensor electrode 16 is connected to the wiring 13 via a plug 15 in a through hole formed in the interlayer insulating film 14. Then, a passivation film 17 is formed on the interlayer insulating film 14 so as to cover the sensor electrode 16. Although not shown, the signal generation circuit 20 and the signal amplification circuit 30 in FIG.

【0018】このような構成において、指紋検出対象の
指3がセンサアレイ2に押下されてパシベーション膜1
7に接触すると、センサ電極16上ではパシベーション
膜17に触れた指3の皮膚が電極として機能して、セン
サ電極16との間に静電容量が形成される。指先の指紋
は、皮膚の凹凸により形成されている。このため、指3
をパシベーション膜17に接触させた場合、電極として
の皮膚とセンサ電極16との距離は、指紋を形成してい
る凹部と凸部とで異なることになる。そして、この距離
の違いは、容量の違いとしてあらわれる。
In such a configuration, the finger 3 to be detected by the fingerprint is pressed by the sensor array 2 and the passivation film 1 is pressed.
7, the skin of the finger 3 touching the passivation film 17 functions as an electrode on the sensor electrode 16, and a capacitance is formed between the sensor electrode 16 and the sensor electrode 16. The fingerprint of the fingertip is formed by unevenness of the skin. Therefore, finger 3
Is in contact with the passivation film 17, the distance between the skin as an electrode and the sensor electrode 16 differs between the concave portion and the convex portion forming the fingerprint. This difference in distance appears as a difference in capacity.

【0019】各センスユニット1では、検出素子10の
容量に応じた信号が信号発生装置20から出力される。
この信号は、信号増幅回路30でレベル増幅された後、
出力回路40で所望の信号に変換されて、各センスユニ
ット1から出力される。各センスユニット1から出力さ
れた信号は指紋の凹凸を反映した信号である。したがっ
て、これらの信号を基に指紋パターンを検出することが
できる。
In each of the sense units 1, a signal corresponding to the capacitance of the detection element 10 is output from the signal generator 20.
This signal is level-amplified by the signal amplifier circuit 30,
The signal is converted into a desired signal by the output circuit 40 and output from each sense unit 1. The signal output from each sense unit 1 is a signal reflecting the irregularities of the fingerprint. Therefore, a fingerprint pattern can be detected based on these signals.

【0020】図1に示した表面形状認識用センサ回路
は、照合のための指紋データが格納された記憶部と、記
憶部に用意されている指紋データと表面形状認識用セン
サ回路によって検出された指紋とを比較照合する認識処
理部とが集積されたLSIチップ上に搭載されてもよ
い。このように、1つのLSIチップ上に構成すること
で、データ転送時における情報の改竄などが困難にな
り、機密保持性能を向上させることができる。
The surface shape recognition sensor circuit shown in FIG. 1 is detected by a storage unit in which fingerprint data for collation is stored, and the fingerprint data and surface shape recognition sensor circuit prepared in the storage unit. A recognition processing unit for comparing and comparing with a fingerprint may be mounted on an LSI chip on which an integrated processing unit is integrated. In this way, by configuring the LSI on one LSI chip, it becomes difficult to falsify information at the time of data transfer, and it is possible to improve confidentiality retention performance.

【0021】次に、図2に示したセンスユニット1につ
いて更に詳しく説明する。図4は、このセンスユニット
1の回路図である。図4において、Cfは図3における
センサ電極16と指3の皮膚との間に形成される静電容
量である。容量Cfを形成するセンサ電極16はNchM
OSトランジスタQ3aのドレイン端子に接続されてお
り、このトランジスタQ3aのソース端子は電流Iの電
流源21aの入力側に接続されている。また、センサ電
極16とトランジスタQ3aとの節点N1aには、Nch
MOSトランジスタ(第1の素子)Q2aのソース端子
が接続されている。このトランジスタQ2aのドレイン
端子には、ソース端子に電源電圧VDDが印加されたPch
MOSトランジスタ(第1のスイッチ手段)Q1aのド
レイン端子と、ドレイン端子に電源電圧VDDが印加され
ソース端子が抵抗Raを介して接地に接続されたNchM
OSトランジスタQ4aのゲート端子とが接続されてい
る。このトランジスタQ4aのソース端子にインバータ
ゲート41が接続されている。
Next, the sense unit 1 shown in FIG. 2 will be described in more detail. FIG. 4 is a circuit diagram of the sense unit 1. 4, Cf is the capacitance formed between the sensor electrode 16 and the skin of the finger 3 in FIG. The sensor electrode 16 forming the capacitance Cf is NchM
The drain terminal of the OS transistor Q3a is connected, and the source terminal of the transistor Q3a is connected to the input side of the current source 21a of the current I. A node N1a between the sensor electrode 16 and the transistor Q3a has Nch
The source terminal of the MOS transistor (first element) Q2a is connected. The drain terminal of the transistor Q2a is connected to the Pch with the power supply voltage VDD applied to the source terminal.
A power supply voltage VDD is applied to the drain terminal of the MOS transistor (first switch means) Q1a, and an NchM transistor whose source terminal is connected to ground via a resistor Ra.
The gate terminal of the OS transistor Q4a is connected. The inverter gate 41 is connected to the source terminal of the transistor Q4a.

【0022】各トランジスタQ1a,Q3aのゲート端
子にはそれぞれ信号PRE(バー),REが印加され
る。また、トランジスタQ2aのゲート端子には定電圧
源からバイアス電圧VGが印加される。ここで、トラン
ジスタQ2aが非導通状態になるゲート−ソース間のし
きい値電圧をVthとすると、VDD>VG−Vthとなるよ
うに電圧VDD,VGが設定される。また、節点N1a,
N2aはそれぞれ寄生容量Cp1a,Cp2aを有して
いる。
Signals PRE (bar) and RE are applied to the gate terminals of the transistors Q1a and Q3a, respectively. A bias voltage VG is applied to the gate terminal of the transistor Q2a from a constant voltage source. Here, assuming that the threshold voltage between the gate and the source at which the transistor Q2a is turned off is Vth, the voltages VDD and VG are set so that VDD> VG-Vth. Also, the nodes N1a,
N2a has parasitic capacitances Cp1a and Cp2a, respectively.

【0023】容量Cfにより検出素子10が構成され、
電流源21aとトランジスタQ3aとにより信号発生回
路20が構成され、トランジスタQ1a,Q2aにより
信号増幅回路30が構成され、トランジスタQ4aと抵
抗Raとインバータゲート41とにより出力回路40が
構成される。図4に示した表面形状認識用センサ回路
は、節点N1a,N2a間にトランジスタQ2aが付加
されている点で、図22に示した従来の表面形状認識用
センサ回路と異なる。
The detection element 10 is constituted by the capacitance Cf,
The signal generation circuit 20 is configured by the current source 21a and the transistor Q3a, the signal amplification circuit 30 is configured by the transistors Q1a and Q2a, and the output circuit 40 is configured by the transistor Q4a, the resistor Ra, and the inverter gate 41. The surface shape recognition sensor circuit shown in FIG. 4 is different from the conventional surface shape recognition sensor circuit shown in FIG. 22 in that a transistor Q2a is added between nodes N1a and N2a.

【0024】図5は、図4に示したセンスユニット1の
動作を説明するためのタイミングチャートであり、図5
(a)はトランジスタQ1aを制御する信号PRE(バ
ー)の電位変化を示し、図5(b)はトランジスタQ3
aを制御する信号REの電位変化を示し、図5(c)は
節点N1a,N2aそれぞれの電位変化を示している。
最初、トランジスタQ1aのゲート端子にはHighレ
ベル(VDD)の信号PRE(バー)が与えられ、トラン
ジスタQ3aのゲート端子にはLowレベル(GND)
の信号REが与えられている。したがって、このときト
ランジスタQ1a,Q3aはともに導通していない。
FIG. 5 is a timing chart for explaining the operation of the sense unit 1 shown in FIG.
5A shows a potential change of a signal PRE (bar) for controlling the transistor Q1a, and FIG.
5C shows a potential change of the signal RE for controlling a, and FIG. 5C shows a potential change of each of the nodes N1a and N2a.
First, a high-level (VDD) signal PRE (bar) is applied to the gate terminal of the transistor Q1a, and a low level (GND) is applied to the gate terminal of the transistor Q3a.
Is provided. Therefore, at this time, both transistors Q1a and Q3a are not conducting.

【0025】この状態で信号PRE(バー)がHigh
レベルからLowレベルに変化すると、トランジスタQ
1aが導通状態になる。このときトランジスタQ3aは
非導通状態のままであり、信号発生回路20は停止状態
にあるから、節点N2aの電位がVDDにプリチャージさ
れる。また、トランジスタQ2aのゲート−ソース間電
圧がしきい値電圧Vthに達してトランジスタQ2aが非
導通状態になるまで、節点N1aが充電される。これに
より、節点N1aの電位がVG−Vthにプリチャージさ
れる。
In this state, the signal PRE (bar) becomes High.
When the level changes from the low level to the low level, the transistor Q
1a becomes conductive. At this time, the transistor Q3a remains non-conductive and the signal generation circuit 20 is in the stopped state, so that the potential of the node N2a is precharged to VDD. The node N1a is charged until the gate-source voltage of the transistor Q2a reaches the threshold voltage Vth and the transistor Q2a is turned off. As a result, the potential of the node N1a is precharged to VG-Vth.

【0026】プリチャージが終了した後、信号PRE
(バー)がHighレベルに変化すると、トランジスタ
Q1aが非導通状態になる。これと同時に信号REがH
ighレベルに変化すると、トランジスタQ3aが導通
状態になり、信号発生回路20が動作状態に変化する。
そして、電流源21aにより節点N1aに充電された電
荷が引き抜かれ、節点N1aの電位がわずかに低下する
と、トランジスタQ2aのゲート−ソース間電圧がしき
い値電圧Vthより大きくなり、トランジスタQ2aが導
通状態に変化する。これにより節点N2aの電荷も引き
抜かれ、節点N2aの電位低下が開始する。
After the precharge is completed, the signal PRE
When (bar) changes to the high level, the transistor Q1a is turned off. At the same time, the signal RE goes high.
When the level changes to the high level, the transistor Q3a becomes conductive, and the signal generation circuit 20 changes to the operating state.
When the electric charge charged to the node N1a is extracted by the current source 21a and the potential of the node N1a slightly decreases, the gate-source voltage of the transistor Q2a becomes higher than the threshold voltage Vth, and the transistor Q2a is turned on. Changes to Thereby, the electric charge of the node N2a is also extracted, and the potential of the node N2a starts to decrease.

【0027】ところで、寄生容量Cp2aはトランジス
タQ1a,Q2aそれぞれのドレイン端子の寄生容量と
トランジスタQ4aのゲート端子の寄生容量とが主であ
る。この寄生容量Cp2aについては、実際のレイアウ
トにより、図22に示した従来の表面形状認識用センサ
回路における寄生容量Cp1に比べてかなり小さくする
ことができる。このため、上述したように節点N2aで
電位低下が開始すると、節点N2aの電位は急激に低下
する。そして、節点N2aの電位が節点N1aの電位と
同電位になると、その後節点N2aの電位低下は緩やか
になる。
The parasitic capacitance Cp2a mainly includes the parasitic capacitance of the drain terminal of each of the transistors Q1a and Q2a and the parasitic capacitance of the gate terminal of the transistor Q4a. The parasitic capacitance Cp2a can be considerably smaller than the parasitic capacitance Cp1 in the conventional surface shape recognition sensor circuit shown in FIG. 22 due to the actual layout. Therefore, when the potential drop starts at the node N2a as described above, the potential at the node N2a drops sharply. When the potential of the node N2a becomes the same as the potential of the node N1a, the potential of the node N2a gradually decreases thereafter.

【0028】信号REをHighレベルにする期間をΔ
tとすると、Δt経過後の節点N1aの電位低下ΔVは
VDD−(VG−Vth)+IΔt/(Cf+Cp1a)に
なる。ここで、寄生容量Cp2aは寄生容量Cp1aに
対して十分小さいとしている。したがって、図4に示し
た表面形状認識用センサ回路では、従来の表面形状認識
用センサ回路に比べて電位低下ΔVの大きさをVDD−
(VG−Vth)だけ大きくすることができる。これによ
り、節点N1aの寄生容量Cp1aが大きくても、電位
低下ΔVが大きくなる。
The period during which the signal RE is kept at High level is Δ
Assuming that t, the potential drop ΔV at the node N1a after the lapse of Δt is VDD− (VG−Vth) + IΔt / (Cf + Cp1a). Here, it is assumed that the parasitic capacitance Cp2a is sufficiently smaller than the parasitic capacitance Cp1a. Therefore, in the surface shape recognition sensor circuit shown in FIG. 4, the magnitude of the potential drop ΔV is set to VDD− in comparison with the conventional surface shape recognition sensor circuit.
(VG-Vth). Thus, even if the parasitic capacitance Cp1a at the node N1a is large, the potential drop ΔV is large.

【0029】出力回路40では、入力信号としての電位
低下ΔVに応じて、トランジスタQ4aのソース−ドレ
イン間に流れる電流が変化する。この電流変化は抵抗R
aにより電圧変化に変換される。インバータゲート41
は、所定の論理しきい値により信号をデジタル信号に変
換するものである。すなわち、インバータゲート41の
入力電圧がしきい値よりも小さければ、センスユニット
1に凹部が接触したことを意味する信号がインバータゲ
ート41から出力される。逆に、インバータゲート41
の入力電圧がしきい値よりも大きければ、センスユニッ
ト1に凸部が接触したことを意味する信号が出力され
る。
In the output circuit 40, the current flowing between the source and the drain of the transistor Q4a changes according to the potential drop ΔV as the input signal. This current change is caused by the resistance R
a is converted into a voltage change. Inverter gate 41
Converts a signal into a digital signal according to a predetermined logical threshold value. That is, if the input voltage of the inverter gate 41 is smaller than the threshold value, a signal indicating that the recess has touched the sense unit 1 is output from the inverter gate 41. Conversely, the inverter gate 41
Is larger than the threshold value, a signal indicating that the convex portion has come into contact with the sense unit 1 is output.

【0030】節点N2aの電位低下ΔVがVDD−(VG
−Vth)だけ大きくなれば、インバータゲート41のし
きい値を設定できる幅が広がる。これにより、インバー
タゲート41がノイズにより誤動作しないようにしきい
値を設定することができるので、表面形状認識用センサ
回路の検出精度を向上させることができる。
The potential drop ΔV at the node N2a is equal to VDD− (VG
If the threshold voltage is increased by -Vth), the range in which the threshold value of the inverter gate 41 can be set increases. Thus, the threshold value can be set so that the inverter gate 41 does not malfunction due to noise, so that the detection accuracy of the sensor circuit for surface shape recognition can be improved.

【0031】さらに、図4に示したセンスユニット1で
は、検出素子10と信号発生回路20と信号増幅回路3
0と出力回路40によってセンスユニット1が形成され
ている。すなわち、信号発生回路20と信号増幅回路3
0とが、対応する検出素子10の近傍に配置されている
ので、検出素子10に接続する寄生容量Cp1a等の寄
生素子が小さくなる。また、出力回路40が、対応する
信号増幅回路30の近傍に配置されているので、信号増
幅回路30,出力回路40間の寄生容量Cp2aが小さ
くなる。したがって、製造過程で形成され信号減衰に寄
与する寄生素子を抑制することができるので、出力回路
40の入力信号(ΔV)を更に大きくすることができ
る。
Further, in the sense unit 1 shown in FIG. 4, the detection element 10, the signal generation circuit 20 and the signal amplification circuit 3
0 and the output circuit 40 form the sense unit 1. That is, the signal generation circuit 20 and the signal amplification circuit 3
Since 0 is disposed near the corresponding detection element 10, the parasitic elements such as the parasitic capacitance Cp1a connected to the detection element 10 are reduced. Further, since the output circuit 40 is disposed near the corresponding signal amplifier circuit 30, the parasitic capacitance Cp2a between the signal amplifier circuit 30 and the output circuit 40 is reduced. Therefore, a parasitic element formed in the manufacturing process and contributing to signal attenuation can be suppressed, so that the input signal (ΔV) of the output circuit 40 can be further increased.

【0032】なお、必要に応じてインバータゲート41
の代わりに他の素子を使用してもよい。例えば、出力回
路40から検出素子10の電気量に応じたアナログ信号
を出力する場合には、アナログ増幅回路が適用される。
また、検出素子10の電気量に応じた信号をデジタル多
値に変換する場合には、A/D変換器が用いられる。ま
た、クロック信号により制御されるラッチ回路等によっ
てデータをサンプリングすることで、信号量を時間軸に
対応させることもできる。また、絶縁膜を介して対向配
置された一対のセンサ電極を有し、指紋の凹凸に応じて
上部電極が上下に変位することにより値が変化する容量
Cfを検出素子10として用いてもよい。
Incidentally, if necessary, the inverter gate 41
Alternatively, another element may be used. For example, when outputting an analog signal corresponding to the amount of electricity of the detection element 10 from the output circuit 40, an analog amplifier circuit is applied.
When a signal corresponding to the amount of electricity of the detection element 10 is converted into a digital multi-value, an A / D converter is used. Further, by sampling data by a latch circuit or the like controlled by a clock signal, the signal amount can be made to correspond to the time axis. Further, a capacitance Cf which has a pair of sensor electrodes opposed to each other with an insulating film interposed therebetween and whose value changes when the upper electrode is displaced up and down according to the unevenness of the fingerprint may be used as the detection element 10.

【0033】また、電流源21aを用いて構成された信
号発生回路20に代えて、図6に示すように容量Csを
用いて構成された第1の信号発生回路22を使用するこ
ともできる。この信号発生回路22では、スイッチSW
1の一方の固定端子が検出素子10に接続され、他方の
固定端子が接地に接続され、可動端子が容量Csに接続
されている。信号発生回路22では、図4におけるトラ
ンジスタQ1aの導通時にスイッチSW1が容量Csを
接地に接続して、事前に容量Csの電荷を放電してお
く。そして、トランジスタQ1aの非導通時にスイッチ
SW1が容量Csを検出素子10に接続して、一定の電
荷を容量Csに充電させることで、検出素子10の電気
量に応じた信号を発生させることができる。
In place of the signal generation circuit 20 using the current source 21a, a first signal generation circuit 22 using a capacitor Cs as shown in FIG. 6 can be used. In this signal generation circuit 22, the switch SW
One of the fixed terminals is connected to the detection element 10, the other fixed terminal is connected to the ground, and the movable terminal is connected to the capacitor Cs. In the signal generation circuit 22, the switch SW1 connects the capacitor Cs to the ground when the transistor Q1a in FIG. 4 is conducting, and discharges the charge of the capacitor Cs in advance. Then, when the transistor Q1a is non-conductive, the switch SW1 connects the capacitance Cs to the detection element 10 and charges the capacitance Cs with a constant charge, whereby a signal corresponding to the amount of electricity of the detection element 10 can be generated. .

【0034】(第2の実施の形態)図7は、本発明によ
る表面形状認識用センサ回路の第2の実施の形態のセン
スユニット1の構成を示すブロック図である。図7にお
いて、図2と同一部分は同一符号をもって示し、その説
明を適宜省略する。図7に示したセンスユニット1は、
基準信号を発生する基準信号発生回路50を備えるとと
もに、信号増幅回路31が信号発生回路20による信号
のレベルと基準信号のレベルの大小に基づき増幅度を変
化させる手段を含んでおり、この点で図2に示したセン
スユニット1と異なる。
(Second Embodiment) FIG. 7 is a block diagram showing a configuration of a sense unit 1 of a surface shape recognition sensor circuit according to a second embodiment of the present invention. 7, the same parts as those in FIG. 2 are denoted by the same reference numerals, and the description thereof will be appropriately omitted. The sense unit 1 shown in FIG.
In addition to the reference signal generating circuit 50 for generating the reference signal, the signal amplifying circuit 31 includes a unit for changing the amplification degree based on the level of the signal generated by the signal generating circuit 20 and the level of the reference signal. This is different from the sense unit 1 shown in FIG.

【0035】図8は、図7に示したセンスユニット1の
回路図である。図8において、図4と同一部分は同一符
号をもって示し、その説明を適宜省略する。図8に示し
たセンスユニット1は、図4に示したセンスユニット1
に、基準素子51と、第2の信号発生回路52と、Nch
MOSトランジスタ(第2の素子)Q2bと、PchMO
SトランジスタQ1bとを付加して形成される。基準素
子51は検出素子10を模擬する素子である。図8に示
したセンスユニット1の場合、検出素子10が容量Cf
により構成されるので、基準素子51は容量Crで構成
される。
FIG. 8 is a circuit diagram of the sense unit 1 shown in FIG. 8, the same parts as those in FIG. 4 are denoted by the same reference numerals, and the description thereof will be appropriately omitted. The sense unit 1 shown in FIG. 8 is the same as the sense unit 1 shown in FIG.
The reference element 51, the second signal generation circuit 52, and Nch
MOS transistor (second element) Q2b and PchMO
It is formed by adding an S transistor Q1b. The reference element 51 is an element that simulates the detection element 10. In the case of the sense unit 1 shown in FIG.
, The reference element 51 is composed of the capacitor Cr.

【0036】容量Crは、センスユニット1に指紋の凸
部が触れたか凹部が触れたかを区別するしきい値として
利用される。この容量Crの値は、指紋の凸部が触れた
ときに形成される容量Cfと、凹部が触れたときに形成
される容量Cfとの間の値に設定される。なお、指紋の
凹部が触れたときに形成される容量Cfの値に容量Cr
の値が設定されても、上記しきい値として有効に機能す
る。容量Crは配線を用いて形成される素子又は半導体
素子により形成される。したがって例えば、MIM(me
tal-insulator-metal )容量及びPIP(polysilicon-
insulator-polysilicon )容量などのように配線間に絶
縁膜が挿入されて形成された容量や、MOS容量により
容量Crを実現することができる。
The capacitance Cr is used as a threshold value for discriminating whether a convex portion or a concave portion of the fingerprint has touched the sense unit 1. The value of the capacitance Cr is set to a value between the capacitance Cf formed when the convex portion of the fingerprint is touched and the capacitance Cf formed when the concave portion is touched. The value of the capacitance Cf formed when the concave portion of the fingerprint touches the capacitance Cr
Even if the value of is set, it functions effectively as the threshold value. The capacitor Cr is formed by an element or a semiconductor element formed using wiring. Thus, for example, MIM (me
tal-insulator-metal) capacity and PIP (polysilicon-
The capacitance Cr can be realized by a capacitance such as an insulator-polysilicon) capacitance formed by inserting an insulating film between wirings or a MOS capacitance.

【0037】信号発生回路52は容量Crに対応した基
準信号を発生するものであり、信号発生回路20と同じ
回路構成をしている。すなわち、信号発生回路52は電
流源21bとNchMOSトランジスタQ3bとによって
構成されており、これらはそれぞれ信号発生回路20を
構成する電流源21a,NchMOSトランジスタQ3a
と同じ特性を有している。基準信号発生回路50は上記
基準素子51と信号発生回路52とによって構成されて
いる。よって、この基準信号発生回路50が発生する基
準信号は、検出素子10が上記しきい値として設定され
た容量を有している場合に信号発生回路20より発生す
る信号と同じレベルの信号となる。
The signal generation circuit 52 generates a reference signal corresponding to the capacitance Cr, and has the same circuit configuration as the signal generation circuit 20. That is, the signal generation circuit 52 is composed of the current source 21b and the NchMOS transistor Q3b, and these are the current source 21a and the NchMOS transistor Q3a forming the signal generation circuit 20, respectively.
It has the same properties as The reference signal generation circuit 50 includes the reference element 51 and the signal generation circuit 52. Therefore, the reference signal generated by the reference signal generation circuit 50 has the same level as the signal generated by the signal generation circuit 20 when the detection element 10 has the capacitance set as the threshold. .

【0038】基準素子51と信号発生回路52との節点
N1bには、NchMOSトランジスタQ2bのソース端
子が接続されている。このトランジスタQ2bのドレイ
ン端子には、ソース端子に電源電圧VDDが印加されたP
chMOSトランジスタQ1bのドレイン端子が接続され
ている。図4に示したセンスユニット1では、トランジ
スタQ2aのゲート端子は定電圧源に接続されていた
が、図8に示したセンスユニット1ではトランジスタQ
2aのゲート端子はトランジスタQ2bのドレイン端子
に接続されている。また、トランジスタQ2bのゲート
端子はトランジスタQ2aのドレイン端子に接続されて
いる。なお、トランジスタQ1b,Q2bはそれぞれト
ランジスタQ1a,Q2aと同じ特性を有している。
The source terminal of the NchMOS transistor Q2b is connected to a node N1b between the reference element 51 and the signal generation circuit 52. The transistor Q2b has a drain terminal connected to a source terminal to which a power supply voltage VDD is applied.
The drain terminal of the chMOS transistor Q1b is connected. In the sense unit 1 shown in FIG. 4, the gate terminal of the transistor Q2a is connected to the constant voltage source, but in the sense unit 1 shown in FIG.
The gate terminal of 2a is connected to the drain terminal of transistor Q2b. The gate terminal of the transistor Q2b is connected to the drain terminal of the transistor Q2a. The transistors Q1b and Q2b have the same characteristics as the transistors Q1a and Q2a, respectively.

【0039】各トランジスタQ1b,Q3bのゲート端
子にはそれぞれ信号PRE(バー),REが印加され
る。また、節点N1b,N2bはそれぞれ寄生容量Cp
1b,Cp2bを有している。トランジスタQ1a,Q
1bにより第2のスイッチ手段が構成され、この第2の
スイッチ手段とトランジスタQ2a,Q2bにより信号
増幅回路31が構成される。
Signals PRE (bar) and RE are applied to the gate terminals of the transistors Q1b and Q3b, respectively. The nodes N1b and N2b are respectively connected to the parasitic capacitance Cp.
1b and Cp2b. Transistors Q1a, Q
1b constitutes second switch means, and the second switch means and the transistors Q2a and Q2b constitute a signal amplifier circuit 31.

【0040】図9は、図8に示したセンスユニット1の
動作を説明するためのタイミングチャートであり、図8
(a)はトランジスタQ1a,Q1bを制御する信号P
RE(バー)の電位変化を示し、図8(b)はトランジ
スタQ3a,Q3bを制御する信号REの電位変化を示
し、図8(c)は節点N2aの電位変化を示している。
最初、トランジスタQ1a,Q1bのゲート端子にはH
ighレベル(VDD)の信号PRE(バー)が与えら
れ、トランジスタQ3a,Q3bのゲート端子にはLo
wレベル(GND)の信号REが与えられている。した
がって、このときトランジスタQ1a,Q1b,Q3
a,Q3bのいずれも導通していない。
FIG. 9 is a timing chart for explaining the operation of sense unit 1 shown in FIG.
(A) is a signal P for controlling the transistors Q1a and Q1b.
FIG. 8B shows a potential change of the signal RE for controlling the transistors Q3a and Q3b, and FIG. 8C shows a potential change of the node N2a.
First, the gate terminals of the transistors Q1a and Q1b
High level (VDD) signal PRE (bar) is applied, and Lo terminals are connected to the gate terminals of transistors Q3a and Q3b.
A w-level (GND) signal RE is provided. Therefore, at this time, the transistors Q1a, Q1b, Q3
Neither a nor Q3b is conducting.

【0041】この状態で信号PRE(バー)がHigh
レベルからLowレベルに変化すると、トランジスタQ
1a,Q1bが導通状態になる。このときトランジスタ
Q3a,Q3bは非導通状態のままであり、信号発生回
路20,52は停止状態にあるから、節点N2a,N2
bの電位がVDDにプリチャージされる。また、トランジ
スタQ2a,Q2bのゲート−ソース間電圧がしきい値
電圧Vthに達してトランジスタQ2a,Q2bが非導通
状態になるまで、節点N1a,Q1bが充電される。こ
のときトランジスタQ2a,Q2bのゲート端子には電
圧VDDが印加されているので、節点N1a,N1bの電
位がVDD−Vthにプリチャージされる。
In this state, the signal PRE (bar) becomes High.
When the level changes from the low level to the low level, the transistor Q
1a and Q1b become conductive. At this time, since the transistors Q3a and Q3b remain non-conductive and the signal generation circuits 20 and 52 are in the stop state, the nodes N2a and N2
The potential of b is precharged to VDD. The nodes N1a and Q1b are charged until the gate-source voltages of the transistors Q2a and Q2b reach the threshold voltage Vth and the transistors Q2a and Q2b are turned off. At this time, since the voltage VDD is applied to the gate terminals of the transistors Q2a and Q2b, the potentials of the nodes N1a and N1b are precharged to VDD-Vth.

【0042】プリチャージが終了した後、信号PRE
(バー)がHighレベルに変化すると、トランジスタ
Q1a,Q1bが非導通状態になる。これと同時に信号
REがHighレベルに変化すると、トランジスタQ3
a,Q3bが導通状態になり、信号発生回路20,52
が動作状態に変化する。そして、電流源21a,21b
により節点N1a,N1bに充電された電荷が引き抜か
れ、節点N1a,N1bの電位がわずかに低下すると、
トランジスタQ2a,Q2bのゲート−ソース間電圧が
しきい値電圧Vthより大きくなり、トランジスタQ2
a,Q2bが導通状態に変化する。これにより節点N2
a,N2bの電荷も引き抜かれ、節点N2a,N2bの
電位低下が開始する。
After the precharge is completed, the signal PRE
When (bar) changes to the high level, the transistors Q1a and Q1b are turned off. At the same time, when the signal RE changes to High level, the transistor Q3
a, Q3b become conductive, and the signal generation circuits 20, 52
Changes to the operating state. Then, the current sources 21a and 21b
As a result, the charges charged in the nodes N1a and N1b are extracted, and the potentials of the nodes N1a and N1b slightly decrease.
The gate-source voltages of the transistors Q2a and Q2b become higher than the threshold voltage Vth,
a and Q2b change to the conductive state. Thereby, the node N2
The charges of a and N2b are also extracted, and the potential of the nodes N2a and N2b starts to decrease.

【0043】ここで、容量Cf>容量Crの場合、節点
N1bの電位の方がN1aの電位よりも低くなる。これ
により、トランジスタQ2bの導通抵抗がトランジスタ
Q2aの導通抵抗よりも小さくなるので、節点N2bの
電位が節点N2aよりも早く低下する。この節点N2b
の電位低下はNchMOSトランジスタQ2aのゲート端
子に入力されるので、トランジスタQ2aの導通抵抗が
大きくなる。このため、節点N2aの電位低下ΔVが小
さく抑えられる。
Here, when the capacitance Cf> the capacitance Cr, the potential of the node N1b is lower than the potential of the node N1a. Thus, the conduction resistance of transistor Q2b becomes smaller than the conduction resistance of transistor Q2a, and the potential of node N2b drops earlier than node N2a. This node N2b
Is input to the gate terminal of NchMOS transistor Q2a, so that the conduction resistance of transistor Q2a increases. For this reason, the potential drop ΔV at the node N2a is suppressed to a small value.

【0044】一方、この節点N2aの電位はNchMOS
トランジスタQ2bのゲート端子に入力されるので、ト
ランジスタQ2bの導通抵抗の変化は小さい。この結
果、節点N2bの電位は更に低下するので、トランジス
タQ2aの導通抵抗が更に大きくなる。このように、ト
ランジスタQ2a,Q2bが交差接続されていることに
より、これらの動作は増長され、結果としてN2aの電
位低下ΔVは小さく抑えられる。
On the other hand, the potential at node N2a is NchMOS
Since the signal is input to the gate terminal of the transistor Q2b, the change in the conduction resistance of the transistor Q2b is small. As a result, the potential of the node N2b further decreases, so that the conduction resistance of the transistor Q2a further increases. Since the transistors Q2a and Q2b are cross-connected as described above, these operations are increased, and as a result, the potential drop ΔV of N2a is suppressed to a small value.

【0045】逆に、容量Cf<容量Crの場合は、各節
点N2a,N2bの電位変化が反対になる。すなわち、
節点N2bの電位はプリチャージされた当初の電位VDD
からあまり変化しない。このため、節点N2aの電位
は、図4に示したセンスユニット1の場合と同様に、大
きく低下する。したがって、容量Crの値を上述したよ
うに設定することにより、この値を境にして信号増幅回
路31の増幅度を変化させることができる。これによ
り、指紋の凸部が触れたときにはレベルの大きい信号
(ΔV)が出力回路40に入力され、指紋の凹部が触れ
たときにはレベルの小さい信号(ΔV)が入力されるの
で、出力回路40が指紋の凹凸を明確に判定することが
できる。
Conversely, when the capacitance Cf <the capacitance Cr, the potential changes at the nodes N2a and N2b are reversed. That is,
The potential of the node N2b is the initial potential VDD which has been precharged.
Does not change much. For this reason, the potential of the node N2a is greatly reduced as in the case of the sense unit 1 shown in FIG. Therefore, by setting the value of the capacitor Cr as described above, the amplification of the signal amplifier circuit 31 can be changed with this value as a boundary. As a result, a high-level signal (ΔV) is input to the output circuit 40 when the convex portion of the fingerprint touches, and a low-level signal (ΔV) is input when the concave portion of the fingerprint touches. The unevenness of the fingerprint can be clearly determined.

【0046】さらに、図8に示したセンスユニット1
は、節点N2aのリーク電流によって電荷が引き抜かれ
ることによる電位低下を、節点N2bのリーク電流によ
る電位変化によって相殺することができるので、リーク
電流による誤動作を防ぐという効果も有している。な
お、図8に示したセンスユニット1では、出力回路40
が節点N2aに接続されているが、この出力回路40は
節点N2bに接続されてもよい。この場合、出力回路4
0の出力の極性が反転するだけであり、出力回路40が
節点N2aに接続されている場合と同じ効果が得られ
る。
Further, the sense unit 1 shown in FIG.
Has the effect of preventing a malfunction caused by a leak current because a potential drop caused by the charge being extracted by the leak current at the node N2a can be offset by a potential change caused by the leak current at the node N2b. In the sense unit 1 shown in FIG.
Is connected to the node N2a, but the output circuit 40 may be connected to the node N2b. In this case, the output circuit 4
Only the polarity of the output of 0 is inverted, and the same effect as when the output circuit 40 is connected to the node N2a can be obtained.

【0047】(第3の実施の形態)図10は、本発明に
よる表面形状認識用センサ回路の第3の実施の形態のセ
ンスユニット1の回路図である。図10において、図8
と同一部分は同一符号をもって示し、その説明を適宜省
略する。図10に示したセンスユニット1は、出力回路
40の代わりに、節点N2a,N2bにおける電位低下
ΔVが相補信号として入力される出力回路42を用いる
点で、図8に示したセンスユニット1と異なる。
(Third Embodiment) FIG. 10 is a circuit diagram of a sense unit 1 according to a third embodiment of the sensor circuit for surface shape recognition according to the present invention. In FIG. 10, FIG.
The same parts as those described above are denoted by the same reference numerals, and description thereof will be omitted as appropriate. The sense unit 1 shown in FIG. 10 differs from the sense unit 1 shown in FIG. 8 in that an output circuit 42 in which the potential drop ΔV at the nodes N2a and N2b is input as a complementary signal is used instead of the output circuit 40. .

【0048】出力回路42は差動形の電圧増幅回路を用
いることで実現できる。図10における出力回路42
は、NchMOSトランジスタQ4a及び抵抗Raと、こ
れらと同じ特性を有するNchMOSトランジスタQ4b
及び抵抗Rbと、カレントミラー形増幅回路を構成する
PchMOSトランジスタQ4,Q5及びNchMOSトラ
ンジスタQ7,Q8とによって構成されている。図10
に示したセンスユニット1の動作は、基本的に図8に示
したセンスユニット1と同じである。しかし、出力回路
42に相補信号を入力することにより、電源変動等に対
するノイズマージンを大きくすることができる。
The output circuit 42 can be realized by using a differential type voltage amplifier circuit. Output circuit 42 in FIG.
Is an NchMOS transistor Q4a and a resistor Ra, and an NchMOS transistor Q4b having the same characteristics as these.
And a resistor Rb, and PchMOS transistors Q4 and Q5 and NchMOS transistors Q7 and Q8 forming a current mirror type amplifier circuit. FIG.
The operation of the sense unit 1 shown in FIG. 8 is basically the same as that of the sense unit 1 shown in FIG. However, by inputting a complementary signal to the output circuit 42, a noise margin against power supply fluctuation or the like can be increased.

【0049】(第4の実施の形態)図11は、本発明に
よる表面形状認識用センサ回路の第4の実施の形態のセ
ンスユニット1の回路図である。図11において、図8
と同一部分は同一符号をもって示し、その説明を適宜省
略する。図11に示したセンスユニット1は、信号増幅
回路31に代えて、各節点N2a,N2b間に接続され
た第3のスイッチ手段を備えた信号増幅回路32を用い
る点で、図8に示したセンスユニット1と異なる。第3
のスイッチ手段は、ソース端子及びドレイン端子が各節
点N2a,N2b間に接続され、ゲート端子に信号PR
E(バー)が印加されるPchMOSトランジスタQ9に
よって構成される。
(Fourth Embodiment) FIG. 11 is a circuit diagram of a sense unit 1 of a surface shape recognition sensor circuit according to a fourth embodiment of the present invention. In FIG. 11, FIG.
The same parts as those described above are denoted by the same reference numerals, and description thereof will be omitted as appropriate. The sense unit 1 shown in FIG. 11 uses a signal amplifying circuit 32 including third switch means connected between the nodes N2a and N2b, instead of the signal amplifying circuit 31, as shown in FIG. Different from sense unit 1. Third
In the switching means, the source terminal and the drain terminal are connected between the nodes N2a and N2b, and the signal PR is connected to the gate terminal.
It is constituted by a PchMOS transistor Q9 to which E (bar) is applied.

【0050】図8に示したセンスユニット1の場合、ト
ランジスタQ1a,Q1bに特性のばらつきがあると、
節点N2a,N2bを電源電位VDDにプリチャージする
際に、節点N2a,N2b間に電位差が発生する可能性
がある。節点N2a,N2bがともに同電位にプリチャ
ージされていないと、節点N2a,N2bそれぞれの電
位降下速度が変化してしまう。
In the case of the sense unit 1 shown in FIG. 8, if the characteristics of the transistors Q1a and Q1b vary,
When the nodes N2a and N2b are precharged to the power supply potential VDD, a potential difference may occur between the nodes N2a and N2b. If both the nodes N2a and N2b are not precharged to the same potential, the potential drop speed of each of the nodes N2a and N2b changes.

【0051】図11に示したセンスユニット1の動作
は、基本的に図8に示したセンスユニット1と同じであ
る。しかし、図11に示したセンスユニット1の場合、
信号発生回路20,52の停止時に、トランジスタQ9
で節点N2a,N2b間を短絡することにより、節点N
2a,N2bを同電位にプリチャージすることができ
る。また、信号検出時すなわち信号発生回路20,52
の動作時には、トランジスタQ9は節点N2a,N2b
間を開放する。これにより、節点N2a,N2bそれぞ
れの電位降下速度の変化を抑えることができるので、表
面形状の検出精度の低下を防止することができる。
The operation of the sense unit 1 shown in FIG. 11 is basically the same as that of the sense unit 1 shown in FIG. However, in the case of the sense unit 1 shown in FIG.
When the signal generation circuits 20 and 52 are stopped, the transistor Q9
The short circuit between the nodes N2a and N2b at
2a and N2b can be precharged to the same potential. When a signal is detected, that is, when the signal generation circuits 20 and 52
During the operation of, the transistor Q9 is connected to the nodes N2a and N2b.
Open the gap. As a result, a change in the potential drop speed of each of the nodes N2a and N2b can be suppressed, so that a decrease in surface shape detection accuracy can be prevented.

【0052】なお、図11に示したセンスユニット1で
は、出力回路40が節点N2aに接続されているが、こ
の出力回路40は節点N2bに接続されてもよい。この
場合、出力回路40の出力の極性が反転するだけであ
り、出力回路40が節点N2aに接続されている場合と
同じ効果が得られる。
Although the output circuit 40 is connected to the node N2a in the sense unit 1 shown in FIG. 11, the output circuit 40 may be connected to the node N2b. In this case, only the polarity of the output of the output circuit 40 is inverted, and the same effect as when the output circuit 40 is connected to the node N2a can be obtained.

【0053】(第5の実施の形態)図12は、本発明に
よる表面形状認識用センサ回路の第5の実施の形態のセ
ンスユニット1の回路図である。図12において、図1
0及び図11と同一部分は同一符号をもって示し、その
説明を適宜省略する。図12に示したセンスユニット1
は、図10に示したセンスユニット1に対して、信号増
幅回路31に代えて、図11における信号増幅回路32
を用いたものである。
(Fifth Embodiment) FIG. 12 is a circuit diagram of a sense unit 1 of a sensor circuit for surface shape recognition according to a fifth embodiment of the present invention. In FIG. 12, FIG.
11 and the same parts as those in FIG. 11 are denoted by the same reference numerals, and the description thereof will be appropriately omitted. Sense unit 1 shown in FIG.
Differs from the sense unit 1 shown in FIG. 10 in that the signal amplifying circuit 32 shown in FIG.
Is used.

【0054】図12に示したセンスユニット1は、節点
N2a,N2bを電源電位VDDにプリチャージする際
に、トランジスタQ1a及びQ1bの特性のばらつきに
よる各節点N2a,N2b間の電位差を無くすことがで
きる。このため、図10に示したセンスユニット1に比
べて、この電位差によって差動形増幅回路の相補入力に
オフセット電圧が生じてしまうことや、節点N2a,N
2bそれぞれの電位降下速度が変化してしまうことによ
る検出精度の低下を防止することができる。
In the sense unit 1 shown in FIG. 12, when the nodes N2a and N2b are precharged to the power supply potential VDD, the potential difference between the nodes N2a and N2b due to variations in the characteristics of the transistors Q1a and Q1b can be eliminated. . Therefore, as compared with the sense unit 1 shown in FIG. 10, this potential difference causes an offset voltage to be generated at the complementary input of the differential amplifier circuit, and the nodes N2a, N2
It is possible to prevent a decrease in detection accuracy due to a change in the potential drop rate of each of the electrodes 2b.

【0055】(第6の実施の形態)図13は、本発明に
よる表面形状認識用センサ回路の第6の実施の形態のセ
ンスユニット1の回路図である。図13において、図4
と同一部分は同一符号をもって示し、その説明を適宜省
略する。図13に示したセンスユニット1は、図4にお
けるトランジスタQ1a〜Q4aと異なる極性をもつト
ランジスタQ1c,Q2c,Q3c,Q4cを用いて構
成したものである。図13において、Q1cはNchMO
Sトランジスタ、Q2c〜Q4cはPchMOSトランジ
スタである。また、トランジスタQ1c,Q3cにはそ
れぞれ、信号PRE(バー),REの極性が反転した信
号PRE,RE(バー)が印加される。また、電流源2
1aの入力側に電源電圧VDDが印加され、トランジスタ
Q1cのソース端子が接地に接続されている。N1c,
N2cは寄生容量である。
(Sixth Embodiment) FIG. 13 is a circuit diagram of a sense unit 1 according to a sixth embodiment of the surface shape recognition sensor circuit according to the present invention. In FIG. 13, FIG.
The same parts as those described above are denoted by the same reference numerals, and description thereof will be omitted as appropriate. The sense unit 1 shown in FIG. 13 is configured using transistors Q1c, Q2c, Q3c, and Q4c having different polarities from the transistors Q1a to Q4a in FIG. In FIG. 13, Q1c is NchMO
The S transistor and Q2c to Q4c are PchMOS transistors. The signals PRE (bar) and the signals PRE and RE (bar) in which the polarities of the RE are inverted are applied to the transistors Q1c and Q3c, respectively. The current source 2
The power supply voltage VDD is applied to the input side of 1a, and the source terminal of the transistor Q1c is connected to ground. N1c,
N2c is a parasitic capacitance.

【0056】図14は、図13に示したセンスユニット
1の動作を説明するためのタイミングチャートである。
このセンスユニット1の動作は図4に示したセンスユニ
ット1と同じで、信号の極性が反転し、信号(ΔV)の
変化の方向が逆向きになっているだけであり、図4に示
したセンスユニット1と同じ効果が得られる。なお、Δ
t経過後の節点N2cの電位上昇ΔVは、VG+Vth+
IΔt/(Cf+Cp1c)となる。なお、図8、図1
0〜図12のそれぞれに示したセンスユニット1につい
ても同様に、トランジスタQ1b〜Q4b,Q9と異な
る極性をもつトランジスタを用いて、同じ効果を得るこ
とができる。
FIG. 14 is a timing chart for explaining the operation of sense unit 1 shown in FIG.
The operation of the sense unit 1 is the same as that of the sense unit 1 shown in FIG. 4, except that the polarity of the signal is inverted and the direction of change of the signal (ΔV) is reversed. The same effect as that of the sense unit 1 can be obtained. Note that Δ
The potential rise ΔV at the node N2c after the elapse of t is VG + Vth +
IΔt / (Cf + Cp1c). 8 and FIG.
Similarly, the sense unit 1 shown in each of FIGS. 0 to 12 can obtain the same effect by using transistors having polarities different from those of the transistors Q1b to Q4b and Q9.

【0057】(第7の実施の形態)図15は、本発明に
よる表面形状認識用センサ回路の第7の実施の形態の構
成を示すブロック図である。図15において、図2と同
一部分は同一符号をもって示し、その説明を適宜省略す
る。図2に示した表面形状認識用センサ回路では、検出
素子10毎に信号発生回路20、信号増幅回路30及び
出力回路40を設け、これらを1組のセンスユニット1
とし、複数のセンスユニット1を2次元配列してセンサ
アレイ2を形成する。この場合、検出動作を並列に処理
できるので、検出処理を高速化できる。
(Seventh Embodiment) FIG. 15 is a block diagram showing a configuration of a sensor circuit for surface shape recognition according to a seventh embodiment of the present invention. 15, the same parts as those in FIG. 2 are denoted by the same reference numerals, and the description thereof will be appropriately omitted. In the sensor circuit for surface shape recognition shown in FIG. 2, a signal generating circuit 20, a signal amplifying circuit 30, and an output circuit 40 are provided for each detecting element 10, and these are set as one set of a sense unit 1.
The sensor array 2 is formed by arranging the plurality of sense units 1 two-dimensionally. In this case, since the detection operations can be performed in parallel, the detection processing can be sped up.

【0058】これに対して、信号発生回路20、信号増
幅回路30及び出力回路40のうちの少なくとも1つ
を、複数の検出素子10により共用することもできる。
信号発生回路20を共用する場合には、図15(a)に
示すように、複数の検出素子10にスイッチSW2で1
個の信号発生回路20を選択的に接続する。また、信号
増幅回路30を共用する場合には、図15(b)に示す
ように、複数の信号発生回路20及び出力回路40間に
1個の信号増幅回路30をスイッチSW3,SW4で選
択的に接続する。このとき、各スイッチSW3,SW4
は連動して動作する。また、出力回路40を共用する場
合には、図15(c)に示すように、複数の信号増幅回
路30にスイッチSW5で1個の出力回路40を選択的
に接続する。
On the other hand, at least one of the signal generating circuit 20, the signal amplifying circuit 30, and the output circuit 40 can be shared by a plurality of detecting elements 10.
When the signal generation circuit 20 is shared, as shown in FIG.
The signal generation circuits 20 are selectively connected. When the signal amplifying circuit 30 is shared, as shown in FIG. 15B, one signal amplifying circuit 30 is selectively provided between the plurality of signal generating circuits 20 and the output circuit 40 by the switches SW3 and SW4. Connect to At this time, each switch SW3, SW4
Work in conjunction. When the output circuit 40 is shared, as shown in FIG. 15C, one output circuit 40 is selectively connected to the plurality of signal amplifier circuits 30 by the switch SW5.

【0059】このように信号発生回路20、信号増幅回
路30及び出力回路40のうちの少なくとも1つを、複
数の検出素子10で共用することにより、回路規模や動
作電力の低減をはかることができる。なお、互いに近接
配置された複数の検出素子10で信号発生回路20、信
号増幅回路30及び出力回路40を共用すれば、製造の
過程で形成される寄生素子による影響は小さい。また、
図8、図10〜図12のそれぞれに示したセンスユニッ
ト1でも、複数の検出素子10で、信号発生回路20、
信号増幅回路31,32及び出力回路40,42のうち
の少なくとも1つを共用することができる。
As described above, by sharing at least one of the signal generating circuit 20, the signal amplifying circuit 30, and the output circuit 40 with a plurality of detecting elements 10, the circuit scale and operating power can be reduced. . If the signal generation circuit 20, the signal amplification circuit 30, and the output circuit 40 are shared by the plurality of detection elements 10 arranged close to each other, the influence of the parasitic elements formed in the manufacturing process is small. Also,
Also in the sense unit 1 shown in each of FIGS. 8 and 10 to 12, the signal generation circuit 20,
At least one of the signal amplifier circuits 31 and 32 and the output circuits 40 and 42 can be shared.

【0060】(第8の実施の形態)図16は、本発明に
よる表面形状認識用センサ回路の第8の実施の形態の構
成を示すブロック図である。図16において、図7と同
一部分は同一符号をもって示し、その説明を適宜省略す
る。図7における基準信号発生回路50を複数の信号増
幅回路31により共用することもできる。この場合、図
16に示すように、複数の信号増幅回路31にスイッチ
SW6,SW7で1個の信号増幅回路31を選択的に接
続する。これにより、回路規模や動作電力の低減をはか
ることができる。また、図10〜図12のそれぞれに示
したセンスユニット1でも、基準信号発生回路50を複
数の信号増幅回路31,32で共用することができる。
(Eighth Embodiment) FIG. 16 is a block diagram showing the configuration of a sensor circuit for surface shape recognition according to an eighth embodiment of the present invention. 16, the same parts as those of FIG. 7 are denoted by the same reference numerals, and the description thereof will be omitted as appropriate. The reference signal generating circuit 50 in FIG. 7 can be shared by a plurality of signal amplifier circuits 31. In this case, as shown in FIG. 16, one signal amplifier circuit 31 is selectively connected to the plurality of signal amplifier circuits 31 by the switches SW6 and SW7. As a result, the circuit scale and the operating power can be reduced. Also in the sense unit 1 shown in each of FIGS. 10 to 12, the reference signal generation circuit 50 can be shared by the plurality of signal amplification circuits 31 and 32.

【0061】(第9の実施の形態)図17は、本発明に
よる表面形状認識用センサ回路の第9の実施の形態のセ
ンスユニット1の構成を示すブロック図である。図17
において、図4と同一部分は同一符号をもって示し、そ
の説明を適宜省略する。図4に示したセンスユニット1
では、センサ電極16と指3の皮膚との間に形成された
静電容量Cfからなる検出素子10を用いていたが、こ
れに代えて、弾性特性をもつ可変抵抗素子VRからなる
検出素子18を用いてセンスユニット1を構成すること
ができる。
(Ninth Embodiment) FIG. 17 is a block diagram showing the configuration of a sense unit 1 according to a ninth embodiment of the sensor circuit for surface shape recognition according to the present invention. FIG.
In FIG. 7, the same parts as those in FIG. 4 are denoted by the same reference numerals, and the description thereof will be appropriately omitted. Sense unit 1 shown in FIG.
In the above, the detection element 10 made of the capacitance Cf formed between the sensor electrode 16 and the skin of the finger 3 is used. However, instead of this, the detection element 18 made of the variable resistance element VR having elasticity is used. Can be used to configure the sense unit 1.

【0062】この場合、図17(a)に示すように、第
1の信号発生回路22と検出素子18と信号増幅回路3
0と出力回路40とがこの順に直列接続されて、センス
ユニット1が構成される。ここで、信号発生回路22は
図6における容量Csによって構成された信号発生回路
22である。また、信号増幅回路30は図4における電
荷転送形の信号増幅回路30である。可変抵抗素子VR
は、指3などの認識対象が接触したときの変形に応じ
て、抵抗値が変化する素子である。この可変抵抗素子V
Rの抵抗値の変化に応じて、プリチャージされた電荷が
容量Csにより引き抜かれる速度が変化する。この変化
を電圧信号として捉えることにより、指紋の凹凸を検出
することができる。この他の動作は、基本的に図4に示
したセンスユニット1と同様である。
In this case, as shown in FIG. 17A, the first signal generation circuit 22, the detection element 18, and the signal amplification circuit 3
0 and the output circuit 40 are connected in series in this order, and the sense unit 1 is configured. Here, the signal generation circuit 22 is the signal generation circuit 22 constituted by the capacitor Cs in FIG. The signal amplification circuit 30 is the charge transfer type signal amplification circuit 30 in FIG. Variable resistance element VR
Is an element whose resistance value changes according to deformation when a recognition target such as a finger 3 comes into contact. This variable resistance element V
In accordance with the change in the resistance value of R, the speed at which the precharged charge is extracted by the capacitor Cs changes. By catching this change as a voltage signal, the unevenness of the fingerprint can be detected. Other operations are basically the same as those of the sense unit 1 shown in FIG.

【0063】なお、図17(b)に示すように、信号発
生回路22に代えて、電圧源24とスイッチSW8とに
よって構成された第1の信号発生回路23を用いてもよ
い。スイッチSW8は、可変抵抗素子VRと電圧源24
との間に接続されている。ただし、電圧源24の電圧V
は、電流が信号増幅回路30から信号発生回路23の方
向に流れるように、正から負までの任意の値に設定され
る。
As shown in FIG. 17B, a first signal generating circuit 23 including a voltage source 24 and a switch SW8 may be used instead of the signal generating circuit 22. The switch SW8 is connected to the variable resistance element VR and the voltage source 24.
Is connected between. However, the voltage V of the voltage source 24
Is set to an arbitrary value from positive to negative so that a current flows from the signal amplification circuit 30 to the signal generation circuit 23.

【0064】図18は、図17に示したセンスユニット
1の他の構成を示すブロック図である。図18(a)に
示すように、検出素子19として、マイクロマシン技術
を用いて形成されたスイッチ素子SWを用いることもで
きる。この場合、信号発生回路23と検出素子19と信
号増幅回路30と出力回路40とがこの順に直列接続さ
れて、センスユニット1が構成される。
FIG. 18 is a block diagram showing another configuration of sense unit 1 shown in FIG. As shown in FIG. 18A, a switch element SW formed by using a micromachine technology can be used as the detection element 19. In this case, the signal generating circuit 23, the detecting element 19, the signal amplifying circuit 30, and the output circuit 40 are connected in series in this order, and the sense unit 1 is configured.

【0065】スイッチ素子SWは、指3などの認識対象
の接触に基づき回路を開閉する。すなわち、スイッチ素
子SWが指紋の凸部により押下されると、信号発生回路
23と信号増幅回路30との間を接続するので、プリチ
ャージされた電荷が電圧源24により引き抜かれる。こ
れにより、出力回路40の入力側の電位が低下する。逆
に、スイッチ素子SWが指紋の凹部により押下されて
も、信号発生回路23と信号増幅回路30との間は開放
されたままであるから、出力回路40の入力側の電位は
低下しない。この電位低下を基に、指紋の凹凸を検出す
ることができる。この他の動作は、基本的に図4に示し
たセンスユニット1と同様である。また、図18
(b),(c)に示すように、信号発生回路23に代え
て、電流源21aを含む信号発生回路20又は容量Cs
を含む信号発生回路22を用いるもよい。
The switch element SW opens and closes the circuit based on the contact of the recognition target such as the finger 3. That is, when the switch element SW is depressed by the convex portion of the fingerprint, the connection between the signal generating circuit 23 and the signal amplifying circuit 30 is established, so that the precharged electric charge is extracted by the voltage source 24. As a result, the potential on the input side of the output circuit 40 decreases. Conversely, even if the switch element SW is pressed down by the concave portion of the fingerprint, the potential between the input side of the output circuit 40 does not decrease because the signal generating circuit 23 and the signal amplifying circuit 30 remain open. Based on this potential drop, the unevenness of the fingerprint can be detected. Other operations are basically the same as those of the sense unit 1 shown in FIG. FIG.
As shown in (b) and (c), instead of the signal generation circuit 23, the signal generation circuit 20 including the current source 21a or the capacitor Cs
May be used.

【0066】なお、図8、図10〜図13のそれぞれに
示したセンスユニット1に、図17及び図18における
検出素子18,19を、対応する信号発生回路20,2
2,23とともに適用することもできる。ただし、図1
3に示したセンスユニット1の場合、信号発生回路2
0,22,23から信号増幅回路30の方向に電流が流
れるように、信号発生回路20,22,23を設定する
必要がある。
Note that the sensing elements 1 and 19 shown in FIGS. 17 and 18 are replaced by the corresponding signal generating circuits 20 and 2 in the sense unit 1 shown in FIGS. 8 and 10 to 13, respectively.
It can also be applied with 2,23. However, FIG.
In the case of the sense unit 1 shown in FIG.
It is necessary to set the signal generation circuits 20, 22, and 23 so that current flows from 0, 22, and 23 toward the signal amplification circuit 30.

【0067】(第10の実施の形態)図19は、図2に
おける信号増幅回路30の他の実現例を示す回路図であ
る。信号増幅回路30は、図19(a)に示すように、
電圧信号を増幅する反転増幅器33を用いて実現するこ
とができる。Gは電圧増幅度である。また、信号増幅回
路30は、図19(b)に示すように、電流信号を増幅
するカレントミラー回路34を用いて実現することもで
きる。nは電流増幅度である。図19(b)では、Pch
MOSトランジスタQ10,Q11のゲート幅Wを用い
て電流増幅するカレントミラー回路34を示したが、こ
れに限定するものではない。また、図7における差動型
の信号増幅回路31も、カレントミラー回路を用いて実
現することができる。なお、本発明による表面形状認識
用センサ回路は、人間の指紋に限らず、例えば動物の鼻
紋等の微細な凹凸を有する表面形状の認識に適用され
る。
(Tenth Embodiment) FIG. 19 is a circuit diagram showing another example of the signal amplifier circuit 30 shown in FIG. As shown in FIG. 19A, the signal amplification circuit 30
This can be realized by using an inverting amplifier 33 that amplifies a voltage signal. G is the voltage amplification. Further, as shown in FIG. 19B, the signal amplification circuit 30 can be realized by using a current mirror circuit 34 for amplifying a current signal. n is the current amplification factor. In FIG. 19B, Pch
Although the current mirror circuit 34 for amplifying the current using the gate width W of the MOS transistors Q10 and Q11 has been described, the present invention is not limited to this. Further, the differential signal amplifier circuit 31 in FIG. 7 can also be realized using a current mirror circuit. The sensor circuit for recognizing a surface shape according to the present invention is not limited to a human fingerprint, and is applied to recognition of a surface shape having minute irregularities such as a nose pattern of an animal.

【0068】[0068]

【発明の効果】以上説明したように本発明では、検出手
段の電気量に応じた信号のレベルを増幅手段で増幅して
から出力手段に供給することにより、出力手段の入力信
号の減衰を抑制することができる。これにより、ノイズ
マージンや製造ばらつき等の影響を抑制することができ
るので、表面形状の検出精度を向上させることができ
る。したがって、LSI製造技術を用いた指紋センサに
本発明による表面形状認識用センサ回路を適用すれば、
指紋の凹凸を反映した微小な信号変化を検出できるの
で、指紋の凹凸パターンの認識を高精度化できる効果が
ある。特に、指紋の凹凸パターンを高解像度化するため
に、2次元配列した検出手段を小型化する場合に効果大
である。
As described above, according to the present invention, the signal level corresponding to the quantity of electricity of the detecting means is amplified by the amplifying means and then supplied to the output means, thereby suppressing the attenuation of the input signal of the output means. can do. As a result, the influence of a noise margin, manufacturing variation, and the like can be suppressed, so that the detection accuracy of the surface shape can be improved. Therefore, if the surface shape recognition sensor circuit according to the present invention is applied to a fingerprint sensor using LSI manufacturing technology,
Since a minute signal change reflecting the irregularities of the fingerprint can be detected, there is an effect that recognition of the irregularities pattern of the fingerprint can be performed with high accuracy. This is particularly effective when the size of the two-dimensionally arranged detecting means is reduced in order to increase the resolution of the uneven pattern of the fingerprint.

【0069】また、請求項2記載の発明では、検出手段
と第1の信号発生手段と増幅手段とを互いに近接配置す
ることにより、検出素子に接続される寄生容量等の寄生
素子を小さくすることができる。すなわち、信号減衰に
寄与する寄生素子の形成を抑制することができるので、
表面形状の検出精度を向上させることができる。また、
請求項3記載の発明では、さらに出力手段を増幅手段に
近接配置することにより、請求項2記載の発明の効果を
高めることができる。
According to the second aspect of the present invention, by arranging the detecting means, the first signal generating means, and the amplifying means close to each other, a parasitic element such as a parasitic capacitance connected to the detecting element can be reduced. Can be. That is, the formation of a parasitic element that contributes to signal attenuation can be suppressed.
The detection accuracy of the surface shape can be improved. Also,
According to the third aspect of the invention, the effect of the second aspect of the invention can be enhanced by further arranging the output means close to the amplification means.

【0070】また、請求項4〜6記載の発明ではそれぞ
れ、第1の信号発生手段、増幅手段又は出力手段を複数
の検出手段で共用することにより、回路規模及び動作電
力の低減をはかることができる。また、請求項7記載の
発明では、第1の信号発生手段、増幅手段及び出力手段
を検出手段毎に設けることにより、検出動作を並列に処
理することができるので、検出処理を高速化することが
できる。また、請求項8記載の発明では、検出手段と出
力手段との間に第1の素子を接続し、この第1の素子の
しきい値電圧を利用することにより、検出手段に接続さ
れた寄生容量が大きくても、検出手段の電気量に応じた
信号のレベルを大きくすることができる。これにより、
請求項1記載の発明と同様の効果が得られる。
In each of the fourth to sixth aspects of the present invention, the circuit scale and operating power can be reduced by sharing the first signal generating means, amplifying means or output means with a plurality of detecting means. it can. In the invention according to claim 7, the detection operation can be performed in parallel by providing the first signal generation means, the amplification means, and the output means for each detection means, so that the detection processing is speeded up. Can be. Further, according to the present invention, the first element is connected between the detecting means and the output means, and the threshold voltage of the first element is used to thereby connect the parasitic element connected to the detecting means. Even if the capacitance is large, it is possible to increase the level of the signal according to the amount of electricity of the detecting means. This allows
The same effect as that of the first aspect can be obtained.

【0071】また、請求項9記載の発明では、基準信号
発生手段を設け、検出手段の電気量に応じた信号と基準
信号それぞれの信号レベルの大小に基づき、増幅手段の
増幅度を変化させる。例えば、請求項10記載の発明の
ように、前者が後者より小さい場合には増幅度を小さく
し、前者が後者より大きい場合には増幅度を大きくす
る。これにより、検出手段の電気量に応じた信号のレベ
ルの大小を増長させることができる。例えば指紋センサ
では、指紋の凹凸を反映した微小な信号が検出対象にな
る。しかし、この発明によれば、表面形状の凹部と凸部
の区別が明確になるので、表面形状の検出精度を向上さ
せることができる。
Further, according to the ninth aspect of the present invention, the reference signal generating means is provided, and the amplification degree of the amplifying means is changed based on the signal level of the signal according to the amount of electricity of the detecting means and the signal level of each of the reference signals. For example, when the former is smaller than the latter, the amplification is reduced, and when the former is larger than the latter, the amplification is increased. This makes it possible to increase or decrease the level of the signal according to the amount of electricity of the detecting means. For example, in a fingerprint sensor, a minute signal reflecting the unevenness of a fingerprint is a detection target. However, according to the present invention, the distinction between the concave portion and the convex portion of the surface shape becomes clear, so that the detection accuracy of the surface shape can be improved.

【0072】また、請求項14記載の発明では、第1及
び第2の素子を交差接続して増幅手段を構成することに
より、請求項9記載の発明を実現することができる。ま
た、リーク電流による信号変化を相殺できるので、リー
ク電流による誤動作を防止できるという利点もある。ま
た、請求項15記載の発明では、差動形の出力手段を用
いることにより、電源変動等に対するノイズマージンを
大きくすることができる。また、請求項16記載の発明
では、第1及び第2の素子それぞれの他方の出力端子間
を接断する第3のスイッチ手段を用いることにより、第
2のスイッチ手段を構成する素子の特性のばらつきに基
づく表面形状の検出精度の低下を抑制することができ
る。
According to the fourteenth aspect of the present invention, the first and second elements are cross-connected to constitute an amplifying means, whereby the ninth aspect of the present invention can be realized. Further, since a signal change due to a leak current can be canceled, there is an advantage that a malfunction due to the leak current can be prevented. According to the fifteenth aspect of the present invention, the use of the differential output means makes it possible to increase the noise margin against power supply fluctuations and the like. Also, in the invention according to claim 16, by using the third switching means for connecting and disconnecting the other output terminal of each of the first and second elements, the characteristic of the element constituting the second switching means can be reduced. It is possible to suppress a decrease in detection accuracy of the surface shape due to the variation.

【0073】また、請求項17記載の発明では、基準信
号発生手段を増幅手段に近接配置することにより、寄生
容量等の寄生素子を小さくすることができるので、表面
形状の検出精度を向上させることができる。また、請求
項18記載の発明では、基準信号発生手段を複数の増幅
手段で共用することにより、回路規模及び動作電力の低
減をはかることができる。
According to the seventeenth aspect of the present invention, by arranging the reference signal generating means close to the amplifying means, a parasitic element such as a parasitic capacitance can be reduced, so that the detection accuracy of the surface shape can be improved. Can be. In the invention according to claim 18, the circuit scale and the operating power can be reduced by sharing the reference signal generating means with a plurality of amplifying means.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による表面形状認識用センサ回路の第
1の実施の形態の全体を示す斜視図である。
FIG. 1 is a perspective view showing an entire surface shape recognition sensor circuit according to a first embodiment of the present invention.

【図2】 図1に示したセンスユニットの構成を示すブ
ロック図である。
FIG. 2 is a block diagram showing a configuration of a sense unit shown in FIG.

【図3】 図2に示した検出素子の構成を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing a configuration of the detection element shown in FIG.

【図4】 図2に示したセンスユニットの回路図であ
る。
FIG. 4 is a circuit diagram of the sense unit shown in FIG. 2;

【図5】 図4に示したセンスユニットの動作を説明す
るためのタイミングチャートである。
FIG. 5 is a timing chart for explaining the operation of the sense unit shown in FIG. 4;

【図6】 図2に示したセンスユニットの他の構成を示
す回路図である。
FIG. 6 is a circuit diagram showing another configuration of the sense unit shown in FIG. 2;

【図7】 本発明による表面形状認識用センサ回路の第
2の実施の形態のセンスユニットの構成を示すブロック
図である。
FIG. 7 is a block diagram illustrating a configuration of a sense unit according to a second embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図8】 図7に示したセンスユニットの回路図であ
る。
8 is a circuit diagram of the sense unit shown in FIG.

【図9】 図8に示したセンスユニットの動作を説明す
るためのタイミングチャートである。
FIG. 9 is a timing chart for explaining an operation of the sense unit shown in FIG. 8;

【図10】 本発明による表面形状認識用センサ回路の
第3の実施の形態のセンスユニットの回路図である。
FIG. 10 is a circuit diagram of a sense unit according to a third embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図11】 本発明による表面形状認識用センサ回路の
第4の実施の形態のセンスユニットの回路図である。
FIG. 11 is a circuit diagram of a sense unit according to a fourth embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図12】 本発明による表面形状認識用センサ回路の
第5の実施の形態のセンスユニットの回路図である。
FIG. 12 is a circuit diagram of a sense unit according to a fifth embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図13】 本発明による表面形状認識用センサ回路の
第6の実施の形態のセンスユニットの回路図である。
FIG. 13 is a circuit diagram of a sense unit according to a sixth embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図14】 図13に示したセンスユニットの動作を説
明するためのタイミングチャートである。
14 is a timing chart for explaining the operation of the sense unit shown in FIG.

【図15】 本発明による表面形状認識用センサ回路の
第7の実施の形態の構成を示すブロック図である。
FIG. 15 is a block diagram showing the configuration of a surface shape recognition sensor circuit according to a seventh embodiment of the present invention.

【図16】 本発明による表面形状認識用センサ回路の
第8の実施の形態の構成を示すブロック図である。
FIG. 16 is a block diagram showing the configuration of an eighth embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図17】 本発明による表面形状認識用センサ回路の
第9の実施の形態のセンスユニットの構成を示すブロッ
ク図である。
FIG. 17 is a block diagram showing a configuration of a sense unit according to a ninth embodiment of the sensor circuit for surface shape recognition according to the present invention.

【図18】 図17に示したセンスユニットの他の構成
を示すブロック図である。
18 is a block diagram showing another configuration of the sense unit shown in FIG.

【図19】 図2における信号増幅回路の他の実現例を
示す回路図である。
FIG. 19 is a circuit diagram showing another example of realizing the signal amplification circuit in FIG. 2;

【図20】 従来の表面形状認識用センサ回路の1ユニ
ットの構成を示すブロック図である。
FIG. 20 is a block diagram showing a configuration of one unit of a conventional surface shape recognition sensor circuit.

【図21】 図20に示した表面形状認識用センサ回路
の配置図である。
FIG. 21 is a layout diagram of the sensor circuit for surface shape recognition shown in FIG. 20;

【図22】 図20に示した表面形状認識用センサ回路
の回路図である。
FIG. 22 is a circuit diagram of the surface shape recognition sensor circuit shown in FIG. 20;

【図23】 図22に示した表面形状認識用センサ回路
の動作を説明するためのタイミングチャートである。
FIG. 23 is a timing chart for explaining the operation of the sensor circuit for surface shape recognition shown in FIG. 22;

【符号の説明】[Explanation of symbols]

1…センスユニット、2…センサアレイ、3…指、1
0,18,19…検出素子、11…半導体基板、12,
14…絶縁膜、13…配線、15…プラグ、16…セン
サ電極、17…パシベーション膜、20,22,23,
52…信号発生回路、21a…電流源、24…電圧源、
30〜32…信号増幅回路、33…電圧増幅器、34…
カレントミラー回路、40,42…出力回路、41…イ
ンバータゲート、50…基準信号発生回路、51…基準
素子、Cf,Cr,Cs,…容量、Cp1a,Cp2
a,Cp1b,Cp2b,Cp1c,Cp2c…寄生容
量、N1a,N2a,N1b,N2b,N1c,N2c
…節点、PRE,RE…信号、Ra,Rb…抵抗、Q1
a〜Q4a,Q1b〜Q4b,Q1c〜Q4c,Q5〜
Q11…MOSトランジスタ、SW…スイッチ素子、S
W1〜SW9…スイッチ、VDD,VG…電圧、VR…可
変抵抗素子、Vth…しきい値電圧、Δt…期間、ΔV…
電位低下。
DESCRIPTION OF SYMBOLS 1 ... Sense unit, 2 ... Sensor array, 3 ... Finger, 1
0, 18, 19: detecting element, 11: semiconductor substrate, 12,
14 insulating film, 13 wiring, 15 plug, 16 sensor electrode, 17 passivation film, 20, 22, 23,
52: signal generation circuit, 21a: current source, 24: voltage source,
30-32 ... amplifier circuit, 33 ... voltage amplifier, 34 ...
Current mirror circuit, 40, 42 output circuit, 41 inverter gate, 50 reference signal generation circuit, 51 reference element, Cf, Cr, Cs, capacitance, Cp1a, Cp2
a, Cp1b, Cp2b, Cp1c, Cp2c: parasitic capacitance, N1a, N2a, N1b, N2b, N1c, N2c
... nodes, PRE, RE ... signals, Ra, Rb ... resistors, Q1
a to Q4a, Q1b to Q4b, Q1c to Q4c, Q5
Q11: MOS transistor, SW: switch element, S
W1 to SW9: switch, VDD, VG: voltage, VR: variable resistance element, Vth: threshold voltage, Δt: period, ΔV:
Potential drop.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 町田 克之 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 枚田 明彦 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 Fターム(参考) 2F063 AA43 BA29 DA02 DA05 DD07 EC00 HA04 LA11 5B047 AA25 AA30 BA02 BB04  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Katsuyuki Machida, inventor 3- 19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Inventor Akihiko Hirata 3- 19-2, Nishi-Shinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corporation F-term (reference) 2F063 AA43 BA29 DA02 DA05 DD07 EC00 HA04 LA11 5B047 AA25 AA30 BA02 BB04

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 二次元的に配置されかつ認識対象の接触
により電気量が変化する複数の検出手段と、 前記検出手段の電気量に応じた信号を発生する第1の信
号発生手段と、 前記第1の信号発生手段による信号を変換して出力する
出力手段とを備え、 前記出力手段の出力信号に基づき前記認識対象の表面形
状が認識される表面形状認識用センサ回路において、 前記出力手段の入力側に接続されかつ前記第1の信号発
生手段による信号のレベルを増幅して前記出力手段に出
力する増幅手段を備えたことを特徴とする表面形状認識
用センサ回路。
1. A plurality of detecting means arranged two-dimensionally and whose electric quantity changes due to contact with a recognition target; a first signal generating means for generating a signal corresponding to the electric quantity of the detecting means; Output means for converting and outputting a signal from the first signal generation means, wherein the surface shape of the recognition target is recognized based on an output signal of the output means. A sensor circuit for recognizing a surface shape, comprising: an amplifier connected to an input side and amplifying a signal level by the first signal generator and outputting the amplified signal to the output unit.
【請求項2】 請求項1において、 前記第1の信号発生手段及び前記増幅手段のそれぞれ
は、対応する前記検出手段の近傍に配置されていること
を特徴とする表面形状認識用センサ回路。
2. The sensor circuit for recognizing a surface shape according to claim 1, wherein each of the first signal generating unit and the amplifying unit is arranged near the corresponding detecting unit.
【請求項3】 請求項2において、 前記出力手段は、対応する前記増幅手段の近傍に配置さ
れていることを特徴とする表面形状認識用センサ回路。
3. The surface shape recognition sensor circuit according to claim 2, wherein the output means is arranged near the corresponding amplifying means.
【請求項4】 請求項1〜3何れか1項において、 前記第1の信号発生手段は、互いに近接する前記複数の
検出手段により共用されることを特徴とする表面形状認
識用センサ回路。
4. The sensor circuit for recognizing a surface shape according to claim 1, wherein the first signal generating unit is shared by the plurality of detecting units that are close to each other.
【請求項5】 請求項1〜3何れか1項において、 前記増幅手段は、互いに近接する前記複数の検出手段に
より共用されることを特徴とする表面形状認識用センサ
回路。
5. The sensor circuit for surface shape recognition according to claim 1, wherein the amplification unit is shared by the plurality of detection units that are close to each other.
【請求項6】 請求項1〜3何れか1項において、 前記出力手段は、互いに近接する前記複数の検出手段に
より共用されることを特徴とする表面形状認識用センサ
回路。
6. The sensor circuit for surface shape recognition according to claim 1, wherein the output unit is shared by the plurality of detection units that are close to each other.
【請求項7】 請求項1〜3何れか1項において、 前記第1の信号発生手段、前記増幅手段及び前記出力手
段のそれぞれは、前記検出手段毎に設けられていること
を特徴とする表面形状認識用センサ回路。
7. The surface according to claim 1, wherein each of the first signal generation unit, the amplification unit, and the output unit is provided for each of the detection units. Sensor circuit for shape recognition.
【請求項8】 請求項1〜7何れか1項において、 前記増幅手段は、 1個の入力端子と2個の出力端子とを有し前記一方の出
力端子が前記検出手段に接続され前記他方の出力端子が
前記出力手段に接続され前記入力端子が定電圧源に接続
されかつ前記入力端子及び前記一方の出力端子間の電位
差の絶対値がしきい値の絶対値より大きい場合に前記各
出力端子間が導通状態となる第1の素子と、 この第1の素子の前記他方の出力端子に接続されかつ前
記第1の信号発生手段の停止時に前記第1の素子の前記
入力端子及び前記一方の出力端子間の電位差の絶対値が
前記しきい値の絶対値以下になるように前記他方の出力
端子に電圧を印加して前記第1の信号発生手段の動作時
に前記電圧の印加を停止する第1のスイッチ手段とを備
えたことを特徴とする表面形状認識用センサ回路。
8. The amplifying unit according to claim 1, wherein the amplifying unit has one input terminal and two output terminals, and the one output terminal is connected to the detection unit and the other output terminal is connected to the detection unit. Output terminal is connected to the output means, the input terminal is connected to a constant voltage source, and the absolute value of the potential difference between the input terminal and the one output terminal is greater than the absolute value of the threshold value. A first element having a conductive state between terminals, connected to the other output terminal of the first element, and the input terminal of the first element and the one of the first element when the first signal generating means is stopped. A voltage is applied to the other output terminal so that the absolute value of the potential difference between the output terminals becomes equal to or less than the absolute value of the threshold value, and the application of the voltage is stopped when the first signal generating means operates. And a first switch means. Sensor circuit for surface shape recognition.
【請求項9】 請求項1〜7何れか1項において、 前記増幅手段の入力側に接続されかつ基準信号を発生す
る基準信号発生手段を備え、 前記増幅手段は、前記第1の信号発生手段による信号の
レベルと前記基準信号のレベルの大小に基づき増幅度を
変化させる手段を含むことを特徴とする表面形状認識用
センサ回路。
9. The signal processing device according to claim 1, further comprising: a reference signal generating unit connected to an input side of the amplifying unit and generating a reference signal, wherein the amplifying unit includes the first signal generating unit. A means for changing the degree of amplification based on the level of the signal and the level of the reference signal.
【請求項10】 請求項9において、 前記増幅手段に含まれる前記手段は、前記第1の信号発
生手段による信号のレベルが前記基準信号のレベルより
も小さい場合に前記増幅度を小さくし前記第1の信号発
生手段による信号のレベルが前記基準信号のレベルより
も大きい場合に前記増幅度を大きくする手段であること
を特徴とする表面形状認識用センサ回路。
10. The apparatus according to claim 9, wherein the means included in the amplifying means reduces the amplification degree when the level of the signal from the first signal generating means is smaller than the level of the reference signal. The sensor circuit for recognizing a surface shape, wherein the amplification degree is increased when a signal level of the signal generating means is higher than a level of the reference signal.
【請求項11】 請求項9又は10において、 前記基準信号は、前記検出手段の所定電気量に対応して
前記第1の信号発生手段より発生する信号と同じレベル
の信号であることを特徴とする表面形状認識用センサ回
路。
11. The signal according to claim 9, wherein the reference signal is a signal having the same level as a signal generated by the first signal generating means in accordance with a predetermined amount of electricity of the detecting means. Surface shape recognition sensor circuit.
【請求項12】 請求項11において、 前記基準信号発生手段は、 前記所定電気量をもつ基準手段と、 前記基準手段の前記所定電気量に対応した前記基準信号
を発生しかつ前記第1の信号発生手段と同じ構成の第2
の信号発生手段とを備えたことを特徴とする表面形状認
識用センサ回路。
12. The reference signal generating means according to claim 11, wherein said reference signal generating means generates a reference signal corresponding to said predetermined amount of electricity of said reference means having said predetermined amount of electricity and said first signal. The second configuration having the same configuration as the generation means
A sensor circuit for recognizing a surface shape, comprising:
【請求項13】 請求項12において、 前記基準手段は、配線を用いて形成された素子又は半導
体素子であることを特徴とする表面形状認識用センサ回
路。
13. The surface shape recognition sensor circuit according to claim 12, wherein the reference means is an element or a semiconductor element formed using wiring.
【請求項14】 請求項12又は13において、 前記増幅手段は、 1個の入力端子と2個の出力端子とを有しかつ前記入力
端子及び前記一方の出力端子の電位差の絶対値がしきい
値の絶対値より大きい場合に前記各出力端子間が導通状
態となる第1及び第2の素子と、 前記第1の素子は、前記一方の出力端子が前記検出手段
に接続されるとともに前記入力端子が前記第2の素子の
前記他方の出力端子に接続され、 前記第2の素子は、前記一方の出力端子が前記基準手段
に接続されるとともに前記入力端子が前記第1の素子の
前記他方の出力端子に接続され、 前記第1及び第2の素子それぞれの前記他方の出力端子
に接続されかつ前記第1及び第2の信号発生手段の停止
時に前記第1及び第2の素子それぞれの前記入力端子及
び前記一方の出力端子の電位差の絶対値が前記しきい値
の絶対値以下になるように前記各他方の出力端子に電圧
を印加して前記第1及び第2の信号発生手段の動作時に
前記電圧の印加を停止する第2のスイッチ手段とを備
え、 前記第1及び第2の素子それぞれの前記他方の出力端子
の少なくとも一方に前記出力手段が接続されていること
を特徴とする表面形状認識用センサ回路。
14. The amplifying means according to claim 12, wherein said amplifying means has one input terminal and two output terminals, and a threshold value of an absolute value of a potential difference between said input terminal and said one output terminal. A first element and a second element that are electrically connected between the output terminals when the absolute value is greater than an absolute value of the value, wherein the first element has the one output terminal connected to the detection unit and the input element A terminal is connected to the other output terminal of the second element, and the second element has the one output terminal connected to the reference means and the input terminal connected to the other of the first element. Connected to the other output terminal of each of the first and second elements, and the first and second elements of the first and second elements are stopped when the first and second signal generation means are stopped. Input terminal and one of the outputs Applying a voltage to each of the other output terminals so that the absolute value of the potential difference between the terminals becomes equal to or less than the absolute value of the threshold value, and stopping the application of the voltage when the first and second signal generating means operate And a second switch means for connecting the first and second elements, wherein the output means is connected to at least one of the other output terminals of each of the first and second elements.
【請求項15】 請求項14において、 前記出力手段は、前記第1及び第2の素子それぞれの前
記他方の出力端子の両方に接続された差動形の出力手段
であることを特徴とする表面形状認識用センサ回路。
15. The surface according to claim 14, wherein the output means is a differential output means connected to both of the other output terminals of the first and second elements. Sensor circuit for shape recognition.
【請求項16】 請求項14又は15において、 前記増幅手段は、さらに、前記第1及び第2の素子それ
ぞれの前記他方の出力端子間に接続されかつ前記第1及
び第2の信号発生手段の停止時に前記各他方の出力端子
間を短絡するとともに前記第1及び第2の信号発生手段
の動作時に前記各他方の出力端子間を開放する第3のス
イッチ手段を備えたことを特徴とする表面形状認識用セ
ンサ回路。
16. The amplifying means according to claim 14, further comprising: amplifying means connected between the other output terminals of the first and second elements, respectively. A third switch means for short-circuiting between the other output terminals when stopped and for opening the other output terminals when the first and second signal generating means operate. Sensor circuit for shape recognition.
【請求項17】 請求項9〜16何れか1項において、 前記基準信号発生手段は、対応する前記増幅手段の近傍
に配置されていることを特徴とする表面形状認識用セン
サ回路。
17. The sensor circuit for recognizing a surface shape according to claim 9, wherein the reference signal generating means is arranged near the corresponding amplifying means.
【請求項18】 請求項9〜17何れか1項において、 前記基準信号発生手段は、互いに近接する前記複数の増
幅手段により共用されることを特徴とする表面形状認識
用センサ回路。
18. The surface shape recognition sensor circuit according to claim 9, wherein the reference signal generating means is shared by the plurality of amplifying means which are close to each other.
【請求項19】 請求項9〜17何れか1項において、 前記基準信号発生手段は、前記増幅手段毎に設けられて
いることを特徴とする表面形状認識用センサ回路。
19. The surface shape recognition sensor circuit according to claim 9, wherein the reference signal generating unit is provided for each of the amplifying units.
【請求項20】 請求項1〜20何れか1項において、 前記検出手段は、容量であり、 前記増幅手段の入力側が前記検出手段及び前記第1の信
号発生手段の節点に接続されていることを特徴とする表
面形状認識用センサ回路。
20. The apparatus according to claim 1, wherein the detection unit is a capacitor, and an input side of the amplification unit is connected to a node of the detection unit and the first signal generation unit. A sensor circuit for recognizing a surface shape.
【請求項21】 請求項1〜20何れか1項において、 前記検出手段は、認識対象の接触により抵抗値が変化す
る可変抵抗素子であり、 前記第1の信号発生手段、前記検出手段及び前記増幅手
段がこの順に直列接続されていることを特徴とする表面
形状認識用センサ回路。
21. The device according to claim 1, wherein the detection means is a variable resistance element whose resistance value changes by contact with a recognition target, and wherein the first signal generation means, the detection means, and the A sensor circuit for surface shape recognition, wherein amplifying means are connected in series in this order.
【請求項22】 請求項1〜20何れか1項において、 前記検出手段は、マイクロマシン技術により形成されか
つ認識対象の接触に基づき回路を開閉するスイッチ素子
であり、 前記第1の信号発生手段、前記検出手段及び前記増幅手
段がこの順に直列接続されていることを特徴とする表面
形状認識用センサ回路。
22. The signal processing device according to claim 1, wherein the detection means is a switch element formed by a micro-machine technology and configured to open and close a circuit based on contact of a recognition target. A sensor circuit for recognizing a surface shape, wherein the detecting means and the amplifying means are connected in series in this order.
JP19345598A 1998-07-02 1998-07-08 Sensor circuit for surface shape recognition Expired - Lifetime JP3314355B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19345598A JP3314355B2 (en) 1998-07-08 1998-07-08 Sensor circuit for surface shape recognition
DE69933339T DE69933339T8 (en) 1998-07-02 1999-07-01 Detection device for small capacity changes
EP99250215A EP0969477B1 (en) 1998-07-02 1999-07-01 Small capacitance change detection device
US09/347,240 US6438257B1 (en) 1998-07-02 1999-07-02 Small capacitance change detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19345598A JP3314355B2 (en) 1998-07-08 1998-07-08 Sensor circuit for surface shape recognition

Publications (2)

Publication Number Publication Date
JP2000028311A true JP2000028311A (en) 2000-01-28
JP3314355B2 JP3314355B2 (en) 2002-08-12

Family

ID=16308294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19345598A Expired - Lifetime JP3314355B2 (en) 1998-07-02 1998-07-08 Sensor circuit for surface shape recognition

Country Status (1)

Country Link
JP (1) JP3314355B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257508A (en) * 2001-03-05 2002-09-11 Mitsubishi Electric Corp Irregularity detecting sensor
JP2003083708A (en) * 2001-09-10 2003-03-19 Nec Corp Fingerprint sensor and fingerprint detector with the same as well as fingerprint-sensor mounting structure
US6556935B2 (en) 2000-06-08 2003-04-29 Nippon Telegraph And Telephone Corporation Small shape recognizing capacitive sensor device
US7053633B2 (en) 2003-04-17 2006-05-30 Seiko Epson Corporation Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device
US7062075B2 (en) 2001-05-14 2006-06-13 Nippon Telegraph And Telephone Corporation Surface shape recognition sensor device
JP2009135967A (en) * 2002-04-23 2009-06-18 Seiko Epson Corp Electronic apparatus, driving method for same, and driving method for electronic circuit
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556935B2 (en) 2000-06-08 2003-04-29 Nippon Telegraph And Telephone Corporation Small shape recognizing capacitive sensor device
JP2002257508A (en) * 2001-03-05 2002-09-11 Mitsubishi Electric Corp Irregularity detecting sensor
JP4511064B2 (en) * 2001-03-05 2010-07-28 三菱電機株式会社 Concavity and convexity detection sensor
US7062075B2 (en) 2001-05-14 2006-06-13 Nippon Telegraph And Telephone Corporation Surface shape recognition sensor device
JP2003083708A (en) * 2001-09-10 2003-03-19 Nec Corp Fingerprint sensor and fingerprint detector with the same as well as fingerprint-sensor mounting structure
JP4702586B2 (en) * 2001-09-10 2011-06-15 日本電気株式会社 Fingerprint sensor, fingerprint sensor mounting structure, and fingerprint detector having the fingerprint sensor
JP2009135967A (en) * 2002-04-23 2009-06-18 Seiko Epson Corp Electronic apparatus, driving method for same, and driving method for electronic circuit
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
US7053633B2 (en) 2003-04-17 2006-05-30 Seiko Epson Corporation Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device
KR100808227B1 (en) * 2003-04-17 2008-02-29 세이코 엡슨 가부시키가이샤 Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device

Also Published As

Publication number Publication date
JP3314355B2 (en) 2002-08-12

Similar Documents

Publication Publication Date Title
US6438257B1 (en) Small capacitance change detection device
JP6668365B2 (en) Capacitive fingerprint sensing device with current reading from sensing element
US7570789B2 (en) Charge detecting circuit and fingerprint sensor using the same
US6714666B1 (en) Surface shape recognition apparatus
TWI730035B (en) Fingerprint sensing system with sensing reference potential providing circuitry
JP3044660B1 (en) Sensor circuit for surface shape recognition
TWI613599B (en) Fingerprint sensing system with adaptive power control and the operating method thereof
WO2006009110A1 (en) Surface shape recognizing sensor device
CN108960176B (en) Fingerprint sensing panel and fingerprint sensor thereof
JP3314355B2 (en) Sensor circuit for surface shape recognition
TW201945917A (en) Fingerprint sensor and method of fingerprint detection
JP3426565B2 (en) Surface shape recognition device
JP3082141B1 (en) Sensor circuit for surface shape recognition
CN110245543B (en) Circuit for fingerprint detection and electronic device comprising same
JP3270927B2 (en) Sensor circuit for surface shape recognition
CN106354345A (en) Touch unit, touch module, embedded touch screen and display device
JP2005049194A (en) Capacitance detection device and electronic instrument
JP2021157547A (en) Capacitance detection circuit and input device
JPH1125200A (en) Semiconductor integrated circuit
JP4876725B2 (en) Majority circuit
JP3333959B2 (en) Sensor circuit for surface shape recognition
TWI709895B (en) Analog front-end circuit, biological feature acquisition circuit, touch detection circuit and information processing device
JP2023004303A (en) Capacitance detection circuit and electronic apparatus
WO2023244154A1 (en) Fingerprint sensing system with row circuitry including control signal providing circuitry
JP2005191861A (en) Differential comparator, ramp signal formation circuit and a/d converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140607

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term