JP2000022944A - Image processor - Google Patents

Image processor

Info

Publication number
JP2000022944A
JP2000022944A JP10184895A JP18489598A JP2000022944A JP 2000022944 A JP2000022944 A JP 2000022944A JP 10184895 A JP10184895 A JP 10184895A JP 18489598 A JP18489598 A JP 18489598A JP 2000022944 A JP2000022944 A JP 2000022944A
Authority
JP
Japan
Prior art keywords
processing
gradation
matrix
image
gradation processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10184895A
Other languages
Japanese (ja)
Inventor
Hidekazu Sasaki
英一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10184895A priority Critical patent/JP2000022944A/en
Publication of JP2000022944A publication Critical patent/JP2000022944A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve gradation repeatability and to output an image with excellent image quality by performing gradation processing for gradation conversion of a part with low density by means of binary processing and performing gradation processing of a part with high density by means of multivalued processing. SOLUTION: This image processor consists of a line memory 1 which stores gradation image data D1 before gradation processing to be inputted, a frame memory 2 which outputs gradation processed data D2 after the gradation processing and a CPU 3 which carries out the gradation processing. In such a case, e.g. the data D1 before the gradation processing is assumed to 8 bits and the data D2 after the gradation processing is assumed to 4 bits. The memory 1 is provided, e.g. for six lines. This is because a 6×6 gradation processing matrix is assumed. Thus, it is possible to reproduce optimum dots, to reproduce stable density and to output a smooth image by performing gradation processing for gradation conversion of a part with low density by means of binary processing and performing gradation processing of a part with high density by means of multivalued processing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【従来の技術】複数ドットで多階調の濃度表現を行なう
場合、誤差拡散処理が一般に行なわれる。例えば特開平
7−226841号公報には一般的な誤差拡散マトリク
ス処理が開示されている。このような誤差拡散処理マト
リクスを使用したものでは、2値化時に生じた量子化誤
差を捨てずに注目画素周辺のまだ2値化していない画素
に重み値に応じて誤差を分配していくため、高解像度で
ありながら連続的な階調表現が可能となっている。
2. Description of the Related Art In a case where a multi-tone density expression is performed by a plurality of dots, an error diffusion process is generally performed. For example, Japanese Patent Application Laid-Open No. 7-226841 discloses a general error diffusion matrix process. In the case of using such an error diffusion processing matrix, the error is distributed according to the weight value to the pixels that have not been binarized around the target pixel without discarding the quantization error generated at the time of binarization. Thus, continuous gradation expression is possible despite high resolution.

【0002】[0002]

【発明が解決しようとする課題】ところで、このような
方式では、誤差を拡散(分配)していく際、誤差の拡散
する範囲を狭くすることによりドットが鎖状に連なった
パターンが目につき、画質を悪くしてしまうという問題
があった。また、多値出力が可能な出力装置における誤
差拡散処理はまだ一般的なものとはなっていない。
By the way, in such a method, when the error is diffused (distributed), a pattern in which dots are connected in a chain is noticeable by narrowing the range in which the error is diffused. There is a problem that image quality is deteriorated. Further, error diffusion processing in an output device capable of multi-value output has not been generalized yet.

【0003】本発明は、このような点に鑑みてなされた
もので、その第1の目的は、階調再現性を向上させ、優
れた画質の画像を出力可能な画像処理装置を提供するこ
とにある。
The present invention has been made in view of the above points, and a first object of the present invention is to provide an image processing apparatus capable of improving tone reproduction and outputting an image of excellent image quality. It is in.

【0004】また、第2の目的は、短時間で処理可能な
画像処理装置を提供することにある。
Another object of the present invention is to provide an image processing apparatus capable of processing in a short time.

【0005】さらに、第3の目的は、メモリサイズが小
さくて済む画像処理装置を提供することにある。
A third object is to provide an image processing apparatus which requires a small memory size.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するた
め、第1の手段は、入力された画像データに対してドッ
トの濃度またはドットサイズを変調し、複数ドットで濃
度階調を表現する階調処理を行なう階調処理手段を備え
た画像処理装置において、前記階調処理手段は、濃度の
低い部分の階調変換は2値処理で、濃度の高い部分の階
調処理は多値処理で階調処理を行なうことを特徴とす
る。
In order to achieve the above object, a first means modulates dot density or dot size with respect to input image data, and expresses a density gradation by a plurality of dots. In an image processing apparatus provided with gradation processing means for performing tone processing, the gradation processing means performs binary conversion for gradation conversion of a low-density part and multi-value processing for gradation processing of a high-density part. It is characterized in that gradation processing is performed.

【0007】第2の手段は、第1の手段において、前記
階調処理手段は、複数のドットからなるマトリクス形式
の閾値に基づいて処理誤差を拡散させることを特徴とす
る。
A second means is the first means, wherein the gradation processing means diffuses a processing error based on a threshold value in a matrix format composed of a plurality of dots.

【0008】第3の手段は、第2の手段において、前記
処理誤差の拡散が複数ドットからなるマトリクス単位で
行なわれることを特徴とする。
The third means is characterized in that in the second means, the processing error is diffused in units of a matrix composed of a plurality of dots.

【0009】第4の手段は、第3の手段において、マト
リクス単位のラインバッファを備えていることを特徴と
する。
A fourth means is the third means, further comprising a line buffer for each matrix.

【0010】[0010]

【発明の実施の形態】以下、図面を参照し、本発明の実
施形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施形態に係る画像処理装
置の要部を示すブロック図である。同図において、画像
処理装置は、入力される階調処理前の階調画像データD
1を記憶するラインメモリ1と、階調処理後の階調処理
データD2を出力するフレームメモリ2と、階調処理を
実行するCPU3とから構成されている。この実施形態
では、階調処理前の階調処理データD1を8ビット、階
調処理後の階調処理データD2を4ビットに想定してい
る。
FIG. 1 is a block diagram showing a main part of an image processing apparatus according to an embodiment of the present invention. In the figure, an image processing apparatus receives input gradation image data D before gradation processing.
1, a line memory 1 for storing gradation processing data 1, a frame memory 2 for outputting gradation processing data D2 after gradation processing, and a CPU 3 for executing gradation processing. In this embodiment, it is assumed that the gradation processing data D1 before gradation processing is 8 bits and the gradation processing data D2 after gradation processing is 4 bits.

【0012】ラインメモリ1は6ライン分設けられてい
る。これは以下の説明で分かるように本実施形態では6
×6の階調処理マトリクスを想定しているからである。
したがって、マトリクスサイズがこのサイズよりも大き
くなると、当然ラインメモリを多くなる。フレームメモ
リ2は階調処理後のデータを保存するため、4ビットの
重みを有している。また、CPU3によってラインメモ
リ1から階調処理後のフレームメモリ2への階調処理が
実行される。この階調処理はCPU3におけるソフト処
理によって行なわれる。
The line memory 1 is provided for six lines. This is 6 in the present embodiment as can be seen from the following description.
This is because a × 6 gradation processing matrix is assumed.
Therefore, if the matrix size is larger than this size, the number of line memories naturally increases. The frame memory 2 has a 4-bit weight in order to store the data after the gradation processing. Further, the CPU 3 executes gradation processing from the line memory 1 to the frame memory 2 after gradation processing. This gradation processing is performed by software processing in the CPU 3.

【0013】図2はCPU3でソフト処理する際のディ
ザマトリクスの一部を示す図である。マトリクスサイズ
は6×6であるが、基本的なマトリクスは3×6であ
り、横に3ライン分シフトして45度処理されたマトリ
クスをあわせて6×6のマトリクスとなっている。入力
画像が90以下では、図2のようなスレッシュレベルで
2値化変換する。ドットの多値数は15値なので、入力
値に対してスレッシュレベルより小さければ「0」に、
スレッシュレベル以上ならば「15」に変換される。入
力画像が90以上では、図3に示すようなスレッシュレ
ベルで1値から15値まで変換される。同様に180以
上では、図4に示すようなスレッシュレベルで、1値か
ら15値まで変換される。
FIG. 2 is a diagram showing a part of a dither matrix when the CPU 3 performs software processing. Although the matrix size is 6 × 6, the basic matrix is 3 × 6, and the matrix shifted horizontally by 3 lines and processed at 45 degrees is a 6 × 6 matrix. When the input image is 90 or less, binarization conversion is performed at a threshold level as shown in FIG. Since the multi-valued number of dots is 15 values, if the input value is smaller than the threshold level, it is set to "0".
If it is above the threshold level, it is converted to "15". If the input image is 90 or more, it is converted from 1 value to 15 values at a threshold level as shown in FIG. Similarly, if the value is 180 or more, the value is converted from 1 value to 15 values at the threshold level shown in FIG.

【0014】図5及び図6に階調誤差の参照構成を示
す。
FIG. 5 and FIG. 6 show a reference configuration of the gradation error.

【0015】図6は画素構成を示し、この誤差構成に対
応するマトリクス区分を図5に示す。図6に示すように
6×6のマトリクス単位で全フレームを概念的に区分け
し、そのマトリクス毎の総和の入力値とディザ処理後の
総和値の誤差をマトリクス単位で拡散することを示して
いる。なお、図5では、4行4列で区分けした例を示
し、1行1列目のマトリクス11から4行4列目のマト
リクス44における拡散例である。ここでは、右方向の
誤差拡散をer、下方向の誤差拡散をed、斜め右方向
をesで示している。本実施形態では、誤差の拡散は、
er:es:ed=1:1:1の関係にしている。
FIG. 6 shows a pixel configuration, and FIG. 5 shows a matrix section corresponding to this error configuration. As shown in FIG. 6, all frames are conceptually divided in a 6 × 6 matrix unit, and an error between the input value of the sum for each matrix and the sum after dither processing is diffused in a matrix unit. . FIG. 5 shows an example in which the data is divided into four rows and four columns, and is a diffusion example in the matrix 11 of the first row and the first column to the matrix 44 of the fourth row and the fourth column. Here, the error diffusion in the right direction is indicated by er, the error diffusion in the downward direction is indicated by ed, and the oblique right direction is indicated by es. In this embodiment, the error diffusion is
er: es: ed = 1: 1: 1: 1.

【0016】図7ないし図10は、本実施形態における
処理手順を示すフローチャートである。
FIGS. 7 to 10 are flowcharts showing the processing procedure in the present embodiment.

【0017】まず、マトリクス11部では、図7のフロ
ーチャートに示すように、マトリクス11部の入力総和
S11を演算する(ステップ701)。ついで、マトリ
クス11部のディザ変換処理を行なう(ステップ70
2)。このディザ処理は階調処理のためのパターンに応
じて行われる処理であり、詳細な処理内容は公知である
ので、ここでの説明は省略する。そして、ディザ処理後
の総和Sd11を演算し(ステップ703)、ディザ処
理後の総和Sd11と入力総和S11との誤差 e=Sd11−S11 を演算した(ステップ704)後、誤差分割 e1=e/3=er1=ed1=es1 を実行する(ステップ705)。
First, as shown in the flow chart of FIG. 7, the matrix 11 calculates the input sum S11 of the matrix 11 (step 701). Then, dither conversion processing of the matrix 11 is performed (step 70).
2). This dither processing is processing performed in accordance with a pattern for gradation processing, and detailed processing contents are known, and thus description thereof will be omitted. Then, the sum Sd11 after the dither processing is calculated (step 703), the error e = Sd11−S11 between the sum Sd11 after the dither processing and the input sum S11 is calculated (step 704), and the error division e1 = e / 3. = Er1 = ed1 = es1 is executed (step 705).

【0018】マトリクス11において図7で示す処理を
実行すると、右隣のマトリクス21では図8のフローチ
ャートに示すように、まず、マトリクス21部の入力総
和S21を演算する(ステップ801)。この入力総和
S21は、マトリクス21部のみの入力の総和Si21
にマトリクス11部からの拡散誤差を加えたもの、すな
わち、 S21=Si21+er1 となる。このようにして拡散誤差を加えた入力総和S2
1が算出されると、ディザ変換処理を実行し(ステップ
802)、さらにディザ処理後の総和Sd21を演算す
る(ステップ803)。ディザ処理後の総和Sd21が
演算されると、このディザ処理後の総和Sd21と入力
総和S21との誤差 e=Sd21−S21 を演算した(ステップ804)後、誤差分割 e2=e/3=er2=ed2=es2 を実行する(ステップ805)。
When the processing shown in FIG. 7 is executed in the matrix 11, the input sum S21 of the matrix 21 is first calculated in the matrix 21 on the right side as shown in the flowchart of FIG. 8 (step 801). This input sum S21 is a total sum Si21 of inputs of only the matrix 21 part.
To which the diffusion error from the matrix 11 is added, that is, S21 = Si21 + er1. The input sum S2 to which the diffusion error is added in this way
When 1 is calculated, a dither conversion process is executed (step 802), and a sum Sd21 after the dither process is calculated (step 803). When the sum Sd21 after the dither processing is calculated, the error e = Sd21−S21 between the sum Sd21 after the dither processing and the input sum S21 is calculated (step 804), and then the error division e2 = e / 3 = er2 = ed2 = es2 is executed (step 805).

【0019】マトリクス31以降は、図9のフローチャ
ートで示した処理と同様の処理を実行する。
After the matrix 31, the same processing as the processing shown in the flowchart of FIG. 9 is executed.

【0020】一方、マトリクス11部の下側のマトリク
ス12部では、図10のフローチャートに示す処理が実
行される。すなわち、マトリクス11部の下側のマトリ
クス12部ではまず、マトリクス12部の入力総和S1
2を演算する(ステップ901)。この入力総和S12
は、マトリクス12部のみの入力の総和Si12にマト
リクス11部からの拡散誤差を加えたもの、すなわち、 S12=Si12+ed1 となる。このようにして拡散誤差を加えた入力総和S1
2が算出されると、ディザ変換処理を実行し(ステップ
902)、さらにディザ処理後の総和Sd12を演算す
る(ステップ903)。ディザ処理後の総和Sd12が
演算されると、このディザ処理後の総和Sd12と入力
総和S12との誤差 e=Sd12−S12 を演算した(ステップ904)後、誤差分割 e4=e/3=er4=ed4=es4 を実行する(ステップ905)。
On the other hand, the processing shown in the flowchart of FIG. 10 is executed in the lower matrix 12 section of the matrix 11 section. That is, in the lower matrix 12 of the matrix 11, first, the input sum S 1 of the matrix 12 is obtained.
2 is calculated (step 901). This input sum S12
Is obtained by adding the diffusion error from the matrix 11 to the total sum Si12 of the inputs of the matrix 12 alone, that is, S12 = Si12 + ed1. The input sum S1 to which the diffusion error is added in this way
When 2 is calculated, a dither conversion process is executed (step 902), and a sum Sd12 after the dither process is calculated (step 903). When the sum Sd12 after the dither processing is calculated, an error e = Sd12−S12 between the sum Sd12 after the dither processing and the input sum S12 is calculated (step 904), and then the error division e4 = e / 3 = er4 = ed4 = es4 is executed (step 905).

【0021】マトリクス12部の右隣のマトリクス22
部では、図10のフローチャートに示す処理が実行され
る。すなわち、マトリクス22部ではまず、マトリクス
22部の入力総和S22を演算する(ステップ100
1)。この入力総和S22は、マトリクス22部のみの
入力の総和Si22にマトリクス11部、マトリクス1
2部、及びマトリクス21部からの拡散誤差es1、e
d2及びer4を加えたもの、すなわち、 S22=Si22+es1+ed2+er4 となる。このようにして拡散誤差を加えた入力総和S2
2が算出されると、ディザ変換処理を実行し(ステップ
1002)、さらにディザ処理後の総和Sd22を演算
する(ステップ1003)。ディザ処理後の総和Sd2
2が演算されると、このディザ処理後の総和Sd22と
入力総和S22との誤差 e=Sd22−S22 を演算した(ステップ1004)後、誤差分割 e4=e/3=er5=ed5=es5 を実行する(ステップ1005)。
The matrix 22 on the right of the matrix 12 section
In the unit, the processing shown in the flowchart of FIG. 10 is executed. That is, the matrix 22 first calculates the input sum S22 of the matrix 22 (step 100).
1). The input sum S22 is obtained by adding the matrix 11 and the matrix 1 to the total input Si22 of only the matrix 22.
Diffusion errors es1, e from two parts and 21 parts of matrix
The sum of d2 and er4, that is, S22 = Si22 + es1 + ed2 + er4. The input sum S2 to which the diffusion error is added in this way
When 2 is calculated, a dither conversion process is executed (step 1002), and a sum Sd22 after the dither process is calculated (step 1003). Sum Sd2 after dither processing
When 2 is calculated, an error e = Sd22−S22 between the sum Sd22 after the dither processing and the input sum S22 is calculated (step 1004), and then error division e4 = e / 3 = er5 = ed5 = es5 is executed. (Step 1005).

【0022】このようにして、マトリクス44部まで誤
差拡散を行う。このように処理することによって誤差の
拡散を複数ドットからなるマトリクス単位で拡散するこ
とができ、階調処理における誤差拡散を広域にわたって
実行することが可能となり、画質の劣化を抑制すること
ができる。
In this way, the error diffusion is performed up to the matrix 44 portion. By performing such processing, error diffusion can be performed in units of a matrix composed of a plurality of dots, so that error diffusion in gradation processing can be performed over a wide area, and deterioration in image quality can be suppressed.

【0023】[0023]

【発明の効果】以上のように、請求項1記載の発明によ
れば、階調処理手段は濃度の低い部分の階調変換は2値
処理で、濃度の高い部分の階調処理は多値処理で階調処
理を行なうので、最適なドット再現、安定した濃度再
現、及びなめらかな画像の出力を可能とし、これにより
階調再現性を向上させ、優れた画質の画像を出力可能な
画像処理装置を提供することができる。
As described above, according to the first aspect of the invention, the gradation processing means performs the binary conversion for the gradation conversion of the low density portion and the multi-valued gradation processing for the high density portion. Image processing that enables optimal dot reproduction, stable density reproduction, and smooth image output by performing gradation processing, thereby improving gradation reproduction and outputting images with excellent image quality An apparatus can be provided.

【0024】請求項2記載の発明によれば、階調処理手
段は複数のドットからなるマトリクス形式の閾値に基づ
いて処理誤差を拡散させるので、誤差拡散法特有の画質
劣化を回避すること可能となり、これにより階調再現性
を向上させ、優れた画質の画像を出力可能な画像処理装
置を提供することができる。
According to the second aspect of the present invention, the gradation processing means diffuses a processing error based on a matrix-type threshold composed of a plurality of dots, so that it is possible to avoid image quality deterioration peculiar to the error diffusion method. Thus, it is possible to provide an image processing apparatus capable of improving tone reproducibility and outputting an image of excellent image quality.

【0025】請求項3記載の発明によれば、処理誤差の
拡散が複数ドットからなるマトリクス単位で行なわれる
ので、誤差拡散を広域に行えるので、画質劣化を少なく
することができる。また、処理単位がドット単位よりも
少なくて済むので、短時間で処理可能な画像処理装置を
提供することができる。
According to the third aspect of the present invention, since the processing error is diffused in a matrix unit composed of a plurality of dots, the error diffusion can be performed in a wide area, so that the image quality deterioration can be reduced. Further, since the processing unit is smaller than the dot unit, it is possible to provide an image processing apparatus capable of performing processing in a short time.

【0026】請求項4記載の発明によれば、マトリクス
単位のラインバッファを備えているので、最小限のメモ
リで処理を行うことができ、これによりメモリサイズが
小さくて済む画像処理装置を提供することができる。
According to the fourth aspect of the present invention, since the line buffer is provided in matrix units, the processing can be performed with a minimum memory, thereby providing an image processing apparatus requiring a small memory size. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る画像処理装置の要部を
示すブロック図である。
FIG. 1 is a block diagram illustrating a main part of an image processing apparatus according to an embodiment of the present invention.

【図2】CPUでソフト処理する際のディザマトリクス
の一部を示す図である。
FIG. 2 is a diagram illustrating a part of a dither matrix when software processing is performed by a CPU;

【図3】入力画像の入力値とスレッシュレベル応じて多
値化する状態を示す図である。
FIG. 3 is a diagram illustrating a state in which multi-level processing is performed according to an input value of an input image and a threshold level.

【図4】入力画像の入力値とスレッシュレベル応じて多
値化する状態を示す図である。
FIG. 4 is a diagram illustrating a state where multi-level processing is performed according to an input value of an input image and a threshold level.

【図5】階調誤差の拡散を行うときのマトリクス区分を
示す図である。
FIG. 5 is a diagram showing matrix divisions when a tone error is diffused.

【図6】図5でマトリクス区分を行った画素の構成を示
す図である。
FIG. 6 is a diagram illustrating a configuration of a pixel that has been subjected to matrix division in FIG. 5;

【図7】本実施形態におけるマトリクス11部のマトリ
クス誤差拡散の拡散処理の処理手順を示すフローチャー
トである。
FIG. 7 is a flowchart illustrating a processing procedure of a diffusion process of matrix error diffusion of a matrix 11 in the embodiment.

【図8】本実施形態におけるマトリクス21部のマトリ
クス誤差拡散の拡散処理の処理手順を示すフローチャー
トである。
FIG. 8 is a flowchart illustrating a processing procedure of a diffusion process of matrix error diffusion of a matrix 21 in the embodiment.

【図9】本実施形態におけるマトリクス12部のマトリ
クス誤差拡散の拡散処理の処理手順を示すフローチャー
トである。
FIG. 9 is a flowchart showing a processing procedure of a diffusion process of matrix error diffusion of a matrix 12 in the embodiment.

【図10】本実施形態におけるマトリクス22部のマト
リクス誤差拡散の拡散処理の処理手順を示すフローチャ
ートである。
FIG. 10 is a flowchart showing a processing procedure of diffusion processing of matrix error diffusion of a matrix 22 in the embodiment.

【符号の説明】[Explanation of symbols]

1 ラインメモリ 2 フレームメモリ 3 CPU 1 line memory 2 frame memory 3 CPU

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力された画像データに対してドットの
濃度またはドットサイズを変調し、複数ドットで濃度階
調を表現する階調処理を行なう階調処理手段を備えた画
像処理装置において、 前記階調処理手段は、濃度の低い部分の階調変換は2値
処理で、濃度の高い部分の階調処理は多値処理で階調処
理を行なうことを特徴とする画像処理装置。
1. An image processing apparatus comprising: gradation processing means for performing gradation processing for modulating dot density or dot size with respect to input image data and expressing density gradation with a plurality of dots. An image processing apparatus characterized in that the gradation processing means performs gradation processing for low-density parts by binary processing and performs gradation processing for high-density parts by multi-value processing.
【請求項2】 前記階調処理手段は、複数のドットから
なるマトリクス形式の閾値に基づいて処理誤差を拡散さ
せることを特徴とする請求項1記載の画像処理装置。
2. An image processing apparatus according to claim 1, wherein said gradation processing means diffuses a processing error based on a matrix-type threshold comprising a plurality of dots.
【請求項3】 前記処理誤差の拡散が複数ドットからな
るマトリクス単位で行なわれることを特徴とする請求項
2記載の画像処理装置。
3. The image processing apparatus according to claim 2, wherein the diffusion of the processing error is performed in a matrix unit composed of a plurality of dots.
【請求項4】 マトリクス単位のラインバッファを備え
ていることを特徴とする請求項3記載の画像処理装置。
4. The image processing apparatus according to claim 3, further comprising a matrix unit line buffer.
JP10184895A 1998-06-30 1998-06-30 Image processor Pending JP2000022944A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10184895A JP2000022944A (en) 1998-06-30 1998-06-30 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10184895A JP2000022944A (en) 1998-06-30 1998-06-30 Image processor

Publications (1)

Publication Number Publication Date
JP2000022944A true JP2000022944A (en) 2000-01-21

Family

ID=16161209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10184895A Pending JP2000022944A (en) 1998-06-30 1998-06-30 Image processor

Country Status (1)

Country Link
JP (1) JP2000022944A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677062B2 (en) 2000-07-19 2004-01-13 Matsushita Electric Industrial Co., Ltd. Substrate with an electrode and method of producing the same
US7164503B2 (en) 2000-10-06 2007-01-16 Seiko Epson Corporation Image-processing apparatus, print control apparatus, image-processing method, and recording medium
US7760400B2 (en) 2004-10-07 2010-07-20 Ricoh Company, Limited Creating multiple threshold matrices to be used in error diffused multilevel halftoning

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677062B2 (en) 2000-07-19 2004-01-13 Matsushita Electric Industrial Co., Ltd. Substrate with an electrode and method of producing the same
US7164503B2 (en) 2000-10-06 2007-01-16 Seiko Epson Corporation Image-processing apparatus, print control apparatus, image-processing method, and recording medium
US7760400B2 (en) 2004-10-07 2010-07-20 Ricoh Company, Limited Creating multiple threshold matrices to be used in error diffused multilevel halftoning

Similar Documents

Publication Publication Date Title
JPH10271331A (en) Image processing method and device therefor
US6011878A (en) Image processing method and apparatus
US7620255B2 (en) Image processor and image processing program for binary processing
JPH11187264A (en) Method and device for processing image
JPH1070659A (en) Error spread method and system
JPH1070660A (en) Error spread method and error spread system
JPH1070661A (en) Error spread method and error spread system
JPH0231562A (en) Recorder
JP3087767B2 (en) Image processing device
JP2000022944A (en) Image processor
JP4182959B2 (en) Image processing apparatus and image processing program for binarization processing
JP4182960B2 (en) Image processing apparatus and image processing program for binarization processing
US8245091B2 (en) Methods and devices for generating dots of an image by using two error row memories
JPH0738767A (en) Image binarizing processor
JP3124589B2 (en) Image processing device
JP2701310B2 (en) Halftone image generation method and apparatus
US20020060812A1 (en) Image processing method and image processing apparatus
JPH02210960A (en) Picture processor
JP2966848B2 (en) Image processing method
JPH0197650A (en) Image processing method
JP2738865B2 (en) Image processing device
JP2004260700A (en) Device and method of image processing
JPH10108009A (en) Image-processing method and its device
JPH04286274A (en) Image processor
JPH02210959A (en) Picture processor