JP2000022826A - Digital conversion system - Google Patents

Digital conversion system

Info

Publication number
JP2000022826A
JP2000022826A JP10190852A JP19085298A JP2000022826A JP 2000022826 A JP2000022826 A JP 2000022826A JP 10190852 A JP10190852 A JP 10190852A JP 19085298 A JP19085298 A JP 19085298A JP 2000022826 A JP2000022826 A JP 2000022826A
Authority
JP
Japan
Prior art keywords
channel
switching system
controller
control device
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10190852A
Other languages
Japanese (ja)
Inventor
Naoki Shibayama
直毅 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10190852A priority Critical patent/JP2000022826A/en
Publication of JP2000022826A publication Critical patent/JP2000022826A/en
Pending legal-status Critical Current

Links

Landscapes

  • Telephonic Communication Services (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a digital exchange system where the load of a main controller can be reduced and mass data can be transferred between auxiliary controllers. SOLUTION: A main controller 1 sets different time channels in an A controller 5 and a B controller 10 through a TDSW(time dividing switch) control part 4 and TDSW 33. A channel K which is set in the A controller 5 and a channel L which is set in the B controller 10 are connected. Thus, the A controller 5 and the B controller 10 are connected by a time divisional/multiplex PCM transmission line 19, and control data can directly be transferred from the A controller 5 to the B controller 10. Since time divisional/multiplex transmission is realized, the number of used channels can be increased/decreased and a large capacity is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はディジタル交換シス
テムに関し、特にPBX(private branc
h exchange)においてサービス機能を提供す
る複数の副制御装置を有するディジタル交換システムに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital switching system, and more particularly to a private branch exchange (PBX).
The present invention relates to a digital switching system having a plurality of sub-controllers for providing service functions in the exchange.

【0002】[0002]

【従来の技術】従来、この種のディジタル交換システム
における副制御装置間のデータ転送は主制御装置を介し
て行われていた。
2. Description of the Related Art Hitherto, data transfer between sub-control units in a digital switching system of this type has been performed via a main control unit.

【0003】又、そのデータ転送はシリアル伝送信号、
即ち1ビットずつ直列に伝送するディジタル信号を用い
て行われていた。
The data transfer is performed by serial transmission signals,
That is, digital signals transmitted serially one bit at a time have been used.

【0004】[0004]

【発明が解決しようとする課題】しかし、副制御装置間
のデータ転送は主制御装置を介して行われていたため、
主制御装置の負荷が重くなるという欠点があった。
However, since the data transfer between the sub-controllers is performed via the main control unit,
There is a drawback that the load on the main control device becomes heavy.

【0005】一方、データ転送をシリアル伝送信号によ
らずPCM伝送路を用いて行う技術が特開昭57−13
2445号公報に開示されている。
On the other hand, a technique for performing data transfer using a PCM transmission path without using a serial transmission signal is disclosed in Japanese Patent Laid-Open No. 57-13 / 1982.
No. 2445.

【0006】これは、音声チャネル8ビット内最下位ビ
ットへデータを挿入することによりPCM伝送路で音声
とともにデータを転送するというものである。
[0006] In this method, data is transferred together with voice through a PCM transmission line by inserting data into the least significant bit of the eight bits of a voice channel.

【0007】しかし、この公報開示の技術ではPCM伝
送路で1ビットのデータしか転送することができないと
いう欠点があった。
However, the technique disclosed in this publication has a drawback that only 1-bit data can be transferred through the PCM transmission line.

【0008】従って、この技術を副制御装置間のデータ
転送に用いたとしても、転送できるデータ量が少ないた
め、大容量のデータ転送が発生するようなバスでは使用
できない。
Therefore, even if this technique is used for data transfer between sub-controllers, it cannot be used on a bus where large-capacity data transfer occurs because the amount of data that can be transferred is small.

【0009】そこで本発明は目的は、主制御装置の負荷
を軽くすることができ、しかも副制御装置間にて大容量
のデータ転送が可能なディジタル交換システムを提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a digital switching system which can reduce the load on a main control unit and can transfer a large amount of data between sub-control units.

【0010】[0010]

【課題を解決するための手段】前記課題を解決するため
に本発明は、時分割多重により複数の端末が接続される
ディジタル交換システムであって、そのディジタル交換
システムを前記複数の端末に対しサービス機能を提供す
る複数の副制御装置と、この複数の副制御装置を制御す
る主制御装置とを含み、前記主制御装置は前記複数の副
制御装置間を時分割多重により接続する接続手段を有す
るよう構成した。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to a digital switching system in which a plurality of terminals are connected by time division multiplexing. A plurality of sub-controllers for providing functions; and a main control unit for controlling the plurality of sub-controllers, wherein the main control unit has connection means for connecting the plurality of sub-controllers by time division multiplexing. It was configured as follows.

【0011】本発明によれば、前記複数の副制御装置間
を時分割多重により接続するため、副制御装置各々の時
間チャネル同士を接続することにより副制御装置同士で
直接データ転送を行うことができる。
According to the present invention, since the plurality of sub-controllers are connected by time division multiplexing, it is possible to directly transfer data between the sub-controllers by connecting the time channels of the respective sub-controllers. it can.

【0012】又、従来のシリアル信号によるデータ転送
よりも時分割多重によるデータ転送の方が使用チャネル
数を増減することができ、かつ大容量である。
Further, the data transfer by time division multiplexing can increase or decrease the number of channels to be used and has a larger capacity than the data transfer by a conventional serial signal.

【0013】[0013]

【発明の実施の形態】以下、本発明の第1の実施の形態
について添付図面を参照しながら説明する。図1は本発
明に係るディジタル交換システムの第1の実施の形態の
全体構成図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is an overall configuration diagram of a first embodiment of a digital exchange system according to the present invention.

【0014】本発明に係るディジタル交換システムの第
1の実施の形態は、主制御装置1と、A制御装置5と、
B制御装置10と、C装置31と、D装置32と、時分
割スイッチ(TDSW;time divide sw
itch)33と、k(kは正の整数)個の端末(TE
L)34kとからなる。
The first embodiment of the digital switching system according to the present invention comprises a main controller 1, an A controller 5,
The B control device 10, the C device 31, the D device 32, and a time-division switch (TDSW)
itch) 33 and k (k is a positive integer) terminals (TE
L) 34k.

【0015】このディジタル交換システムは、PBXの
交換システムである。
This digital switching system is a PBX switching system.

【0016】A制御装置5とB制御装置10間において
制御データは時分割スイッチ(以下、TDSWという)
33及びPCM伝送路19を介して伝送される。
Control data between the A control device 5 and the B control device 10 is a time division switch (hereinafter referred to as TDSW).
33 and the PCM transmission path 19.

【0017】一方、C装置31とD装置32間において
音声データはTDSW33及びPCM伝送路41を介し
て伝送される。
On the other hand, audio data is transmitted between the C device 31 and the D device 32 via the TDSW 33 and the PCM transmission line 41.

【0018】又、C装置31とB制御装置10間におい
て音声データはTDSW33及びPCM伝送路41を介
して伝送される。
The audio data is transmitted between the C device 31 and the B control device 10 via the TDSW 33 and the PCM transmission line 41.

【0019】又、主制御装置1よりシリアル信号線1
7,18,42及び43を介して制御データが夫々A制
御装置5、B制御装置10、C装置31及びD装置32
に伝送される。
The main controller 1 sends a serial signal line 1
7, 18, 42, and 43, the control data are respectively transmitted to the A control device 5, the B control device 10, the C device 31, and the D device 32.
Is transmitted to

【0020】又、主制御装置1よりシリアル信号線44
を介して制御データがTDSW33に伝送される。
The main controller 1 sends a serial signal line 44
Is transmitted to the TDSW 33 via the.

【0021】さらに、B制御装置10はデータ通信専用
線に、D装置32は一般回線に夫々接続されている。
Further, the B control device 10 is connected to a dedicated line for data communication, and the D device 32 is connected to a general line.

【0022】この構成により主制御装置1はA制御装置
5と、B制御装置10と、C装置31と、D装置32
と、TDSW33とを制御する。
With this configuration, main controller 1 can control A controller 5, B controller 10, C device 31, D device 32
And the TDSW 33.

【0023】次に、本発明の要部について詳細する。図
2は本発明に係るディジタル交換システムの要部構成図
である。なお、同図において図1と同様の構成部分には
同一番号を付し、その説明を省略する。
Next, the main part of the present invention will be described in detail. FIG. 2 is a configuration diagram of a main part of the digital switching system according to the present invention. In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0024】図2は主制御装置1、A制御装置5、B制
御装置10及びTDSW33の構成の詳細を示してい
る。
FIG. 2 shows the details of the configurations of the main controller 1, the A controller 5, the B controller 10, and the TDSW 33.

【0025】主制御装置1はCPU(中央処理装置)2
と、I/O制御部3と、TDSW制御部4とからなる。
Main controller 1 is a CPU (central processing unit) 2
, An I / O control unit 3 and a TDSW control unit 4.

【0026】CPU2は命令をI/O制御部3を通して
A制御装置5,B制御装置10へ出力する。
The CPU 2 outputs an instruction to the A control device 5 and the B control device 10 through the I / O control unit 3.

【0027】さらに、CPU2はTDSW制御部4にT
DSW33を制御させ、これにより各チャネル間接続を
行う。
Further, the CPU 2 makes the TDSW control section 4
The DSW 33 is controlled, and thereby connection between channels is performed.

【0028】I/O制御部3はA制御装置5及びB制御
装置10を夫々シリアル信号a及びbにて制御する。
The I / O control unit 3 controls the A control device 5 and the B control device 10 with serial signals a and b, respectively.

【0029】TDSW制御部4はチャネル長n(nは整
数:チャネル長1は、例えば8ビットであり、伝送レー
トは例えば64kbpsである)でPCM伝送の制御を
行い、A制御装置5からB制御装置10への送受信を制
御する。
The TDSW control unit 4 controls the PCM transmission with a channel length n (n is an integer; the channel length 1 is, for example, 8 bits, and the transmission rate is, for example, 64 kbps). Controls transmission and reception to and from the device 10.

【0030】A制御装置5は、I/Oインターフェース
6と、TDSWインターフェース7と、A回路8と、C
PU9とからなる。
The A control device 5 includes an I / O interface 6, a TDSW interface 7, an A circuit 8,
PU9.

【0031】B制御装置10は、I/Oインターフェー
ス11と、TDSWインターフェース12と、B回路1
3と、CPU14とからなる。
The B control device 10 includes an I / O interface 11, a TDSW interface 12, and a B circuit 1
3 and a CPU 14.

【0032】なお、A制御装置5とB制御装置10の構
成は同様であるので説明はA制御装置5について行い、
B制御装置については省略する。
Since the configurations of the A control device 5 and the B control device 10 are the same, the description will be made with respect to the A control device 5,
A description of the B control device is omitted.

【0033】TDSWインターフェース7とTDSW3
3とはPCM伝送路19により接続されている。
TDSW interface 7 and TDSW3
3 is connected by a PCM transmission line 19.

【0034】又、I/Oインターフェース6とI/O制
御部3とはシリアル信号線17により接続されている。
The I / O interface 6 and the I / O control unit 3 are connected by a serial signal line 17.

【0035】I/Oインターフェース6は、主制御装置
1からの上位命令をデコードし、TDSWインターフェ
ース7及びA回路8を制御する。
The I / O interface 6 decodes a higher-order instruction from the main controller 1 and controls the TDSW interface 7 and the A circuit 8.

【0036】TDSWインターフェース7はPCM伝送
路19上のPCM信号のデコードを行い、チャネルnの
命令によりCPU9、A回路8を制御する。
The TDSW interface 7 decodes the PCM signal on the PCM transmission line 19 and controls the CPU 9 and the A circuit 8 according to the instruction of the channel n.

【0037】CPU9は、I/Oインターフェース6、
TDSWインターフェース7、A回路8を制御する。
The CPU 9 has an I / O interface 6,
The TDSW interface 7 and the A circuit 8 are controlled.

【0038】A回路8は、例えば端末34kに対して課
金情報サービスを行うための課金情報生成回路と、端末
34kからの音声を録音する音声録音サービスのための
音声録音回路とのいずれかもしくは両者で構成されてい
る。
The A circuit 8 is, for example, one or both of a billing information generating circuit for providing a billing information service to the terminal 34k and a voice recording circuit for a voice recording service for recording voice from the terminal 34k. It is composed of

【0039】次に、本発明の第1の実施の形態の動作に
ついて、図3及び図4を参照して説明する。図3は第1
の実施の形態の動作を説明するための模式図、図4は第
1の実施の形態の動作を示す信号流れ図である。なお、
図3において図2と同様の構成部分については同一番号
を付し、その説明を省略する。又、図3においてTDS
W33の図示は便宜上省略されている。
Next, the operation of the first embodiment of the present invention will be described with reference to FIGS. FIG. 3 shows the first
FIG. 4 is a schematic diagram for explaining the operation of the first embodiment, and FIG. 4 is a signal flow chart showing the operation of the first embodiment. In addition,
3, the same components as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted. Also, in FIG.
Illustration of W33 is omitted for convenience.

【0040】通常、主制御装置1はシリアル信号線1
7,18上のシリアル信号を使用し、A制御装置5及び
B制御装置10を制御している。
Normally, main controller 1 is connected to serial signal line 1
The A control device 5 and the B control device 10 are controlled using the serial signals on 7 and 18.

【0041】本発明において、主制御装置1がA制御装
置5からB制御装置10に直接制御させたいとき、次の
手順で動作する。
In the present invention, when the main control device 1 wants the A control device 5 to directly control the B control device 10, it operates according to the following procedure.

【0042】主制御装置1はシリアル信号線17,18
上のシリアル信号を使用し、A制御装置5及びB制御装
置10のTDSW上にチャネルをあらかじめ初期設定す
る(図4のS1,S2参照)。
Main controller 1 has serial signal lines 17 and 18
Using the above serial signal, channels are initially set on the TDSW of the A control device 5 and the B control device 10 in advance (see S1 and S2 in FIG. 4).

【0043】図5はチャネル設定説明用の模式説明図で
ある。このS1及びS2における初期設定では、図5の
制御アドレスと制御データのチャネル長を設定する。
FIG. 5 is a schematic diagram for explaining channel setting. In the initial settings in S1 and S2, the control address and the channel length of the control data in FIG. 5 are set.

【0044】図5を参照して、A制御装置5にはチャネ
ルKが設定され、B制御装置10にはチャネルLが設定
される。
Referring to FIG. 5, channel K is set in A control device 5 and channel L is set in B control device 10.

【0045】主制御装置1はA制御装置5にB制御装置
10を直接制御させるとき、A制御装置5とB制御装置
10に対して、A→B制御要求をシリアル信号a,bで
夫々送信する(図4のS3,S4参照)。
When the main controller 1 causes the A controller 5 to directly control the B controller 10, the A → B control request is transmitted to the A controller 5 and the B controller 10 by serial signals a and b, respectively. (See S3 and S4 in FIG. 4).

【0046】両制御装置5,10がA→B制御可能な
時、両制御装置5,10は主制御装置1に対してシリア
ル信号a,bで要求可を送信する(図4のS5,S6参
照)。
When both the control devices 5 and 10 can perform the A → B control, the two control devices 5 and 10 transmit a request permission to the main control device 1 by serial signals a and b (S5 and S6 in FIG. 4). reference).

【0047】この要求可を受信した主制御装置1では、
A制御装置5とB制御装置10間のチャネル接続をTD
SW制御部4により実行し、チャネルKとチャネルLを
接続する(図4のS7参照)。
In the main control device 1 receiving this request permission,
The channel connection between the A control device 5 and the B control device 10 is TD
This is executed by the SW control unit 4 to connect the channel K and the channel L (see S7 in FIG. 4).

【0048】接続後、主制御装置1はA制御装置5とB
制御装置10に対して、A→B制御開始をシリアル信号
a,bで送信する(図4のS8,S9参照)。
After the connection, the main control device 1
The start of A → B control is transmitted to the control device 10 by serial signals a and b (see S8 and S9 in FIG. 4).

【0049】そして、A制御装置5とB制御装置10
は、A→B制御開始を受信した後、A制御装置5がB制
御装置10を制御する(S10)。
The A control device 5 and the B control device 10
After receiving the A → B control start, the A control device 5 controls the B control device 10 (S10).

【0050】次に、チャネル構成の詳細について説明す
る。図5は実施構成のPCM信号上におけるチャネル構
成を示す。
Next, details of the channel configuration will be described. FIG. 5 shows a channel configuration on a PCM signal of the embodiment.

【0051】同図における同期信号51は、図3のTD
SW制御部4内で、例えば125μs毎に送出されるパ
ルス信号であり、その125μs間には1ch当たり8
ビットのチャネルを合計128個有している。
The synchronization signal 51 shown in FIG.
In the SW control unit 4, the pulse signal is transmitted, for example, every 125 μs.
It has a total of 128 bit channels.

【0052】A制御装置5には0ch+1chのチャネ
ルKが割り当てられ、B制御装置10には2ch+3c
hのチャネルLが割り当てられる。
Channel A of channel 0 + 1 is assigned to the A control device 5 and channel 2 + 3c is assigned to the B control device 10.
h channel L is assigned.

【0053】チャネルKとチャネルLはそれぞれ2チャ
ネル分あり、合計4チャネルで構成される。
The channel K and the channel L each correspond to two channels, and are composed of a total of four channels.

【0054】図3のTDSW制御部4において、次のよ
うにA制御装置5とB制御装置10間のチャネル接続を
行う。即ち、チャネルKとチャネルLの制御アドレスチ
ャネル同士を接続し、かつ制御データチャネル同士を接
続する。
In the TDSW control unit 4 of FIG. 3, channel connection between the A control device 5 and the B control device 10 is performed as follows. That is, the control address channels of the channel K and the channel L are connected, and the control data channels are connected.

【0055】次に、TDSWのチャネルフォーマットに
ついて説明する。図6はTDSWのチャネルフォーマッ
トを示す模式図である。
Next, the channel format of the TDSW will be described. FIG. 6 is a schematic diagram showing a channel format of the TDSW.

【0056】1つの制御装置のチャネルに2チャネルを
使用し、制御アドレスチャネルと制御データチャネルで
構成される。
Two channels are used for one control device, and the control device includes a control address channel and a control data channel.

【0057】この場合、制御アドレスは8ビットあるの
で28 =128種類の命令が可能であり、制御データは
8ビットサイズである。
In this case, since the control address has 8 bits, 2 8 = 128 kinds of instructions are possible, and the control data has an 8-bit size.

【0058】又、このチャネルの増減が可能であり、制
御アドレス及び制御データ夫々が例えば4、16ビット
サイズでも可能である。又、これ以外の任意のビットサ
イズで制御アドレス及び制御データを構成することも可
能である。
Further, the number of channels can be increased or decreased, and the control address and the control data can each be, for example, 4 or 16 bits. Further, the control address and the control data can be configured with any other bit size.

【0059】次に、本発明の第2の実施の形態について
説明する。図7は第2の実施の形態の構成図である。同
図において図2と同様の構成部分については同一番号を
付し、その説明を省略する。又、図7においてTDSW
33の図示は便宜上省略されている。
Next, a second embodiment of the present invention will be described. FIG. 7 is a configuration diagram of the second embodiment. 2, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof will be omitted. Also, in FIG.
The illustration of 33 is omitted for convenience.

【0060】この第2の実施の形態が第1の実施の形態
と異なる点は、A及びB制御装置5,10にさらにE及
びF制御装置24,25を追加した点である。
The second embodiment differs from the first embodiment in that E and F controllers 24 and 25 are added to the A and B controllers 5 and 10.

【0061】又、E及びF制御装置24,25とTDS
W制御部4間はA及びB制御装置5,10の場合と同様
にPCM伝送路19にて接続されている。
The E and F controllers 24 and 25 and the TDS
The W control units 4 are connected by the PCM transmission line 19 as in the case of the A and B control devices 5 and 10.

【0062】図7はA制御装置5にチャネルAが、B制
御装置10にチャネルBが、E制御装置24にチャネル
Eが、F制御装置25にチャネルFが夫々割り当てられ
ていることを示している。
FIG. 7 shows that the channel A is assigned to the A controller 5, the channel B is assigned to the B controller 10, the channel E is assigned to the E controller 24, and the channel F is assigned to the F controller 25. I have.

【0063】PCM信号のチャネルA,B,E,Fは、
チャネル長あるいはビット長を可変でき、TDSW制御
部4によって接続される。本実施の形態ではPCM信号
のチャネルA、Bはそれぞれ16ビット構成、チャネル
E、Fはそれぞれ8ビット構成である。
The channels A, B, E and F of the PCM signal are
The channel length or the bit length can be changed, and they are connected by the TDSW control unit 4. In this embodiment, channels A and B of the PCM signal have a 16-bit configuration, and channels E and F have an 8-bit configuration.

【0064】A制御装置5はB制御装置10を制御して
いる。即ち、A制御装置5よりB制御装置10へ制御デ
ータが直接転送される。これは図1〜3と同様である。
The A control device 5 controls the B control device 10. That is, control data is directly transferred from the A control device 5 to the B control device 10. This is similar to FIGS.

【0065】又、A,B及びE制御装置5,10,24
はCPU9,14,26を有しているがF制御装置25
はCPUを有しない。F制御装置25はE御装置24に
より制御される。即ち、E制御装置24よりF制御装置
25へ制御データが直接転送される。
A, B, and E control devices 5, 10, 24
Has CPUs 9, 14, and 26, but the F control device 25
Has no CPU. The F control device 25 is controlled by the E control device 24. That is, control data is directly transferred from the E control device 24 to the F control device 25.

【0066】なお、第1及び第2の実施の形態では、制
御装置をA,B2つの制御装置5,10で構成したが、
これに限定されるものではなく2つ以上であれば個数は
任意である。
In the first and second embodiments, the control device is composed of two control devices A and B, but the control device is composed of two control devices A and B.
It is not limited to this, and the number is arbitrary as long as it is two or more.

【0067】[0067]

【発明の効果】本発明によれば、時分割多重により複数
の端末が接続されるディジタル交換システムであって、
そのディジタル交換システムを前記複数の端末に対しサ
ービス機能を提供する複数の副制御装置と、この複数の
副制御装置を制御する主制御装置とを含み、前記主制御
装置は前記複数の副制御装置間を時分割多重により接続
する接続手段を有するよう構成したため、主制御装置の
負荷を軽くすることができ、しかも副制御装置間にて大
容量のデータ転送が可能となる。
According to the present invention, there is provided a digital switching system in which a plurality of terminals are connected by time division multiplexing,
The digital switching system includes a plurality of sub-control devices for providing service functions to the plurality of terminals, and a main control device for controlling the plurality of sub-control devices, wherein the main control device includes the plurality of sub-control devices. Since the connecting means for connecting the units by time division multiplexing is provided, the load on the main control unit can be reduced, and a large amount of data can be transferred between the sub control units.

【0068】又、副制御装置の一方が他方を制御して制
御データを転送する構成であるため、他方側の副制御装
置にCPUを搭載する必要がなくなり、これにより回路
の削減が可能となる。
Further, since one of the sub-control devices controls the other to transfer control data, it is not necessary to mount a CPU in the other sub-control device, thereby making it possible to reduce the number of circuits. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るディジタル交換システムの第1の
実施の形態の全体構成図である。
FIG. 1 is an overall configuration diagram of a first embodiment of a digital exchange system according to the present invention.

【図2】本発明に係るディジタル交換システムの要部構
成図である。
FIG. 2 is a configuration diagram of a main part of a digital exchange system according to the present invention.

【図3】第1の実施の形態の動作を説明するための模式
図である。
FIG. 3 is a schematic diagram for explaining the operation of the first embodiment.

【図4】第1の実施の形態の動作を示す信号流れ図であ
る。
FIG. 4 is a signal flow chart showing the operation of the first embodiment.

【図5】チャネル設定説明用の模式説明図である。FIG. 5 is a schematic explanatory diagram for explaining channel setting.

【図6】TDSWのチャネルフォーマットを示す模式図
である。
FIG. 6 is a schematic diagram showing a channel format of TDSW.

【図7】第2の実施の形態の構成図である。FIG. 7 is a configuration diagram of a second embodiment.

【符号の説明】[Explanation of symbols]

1 主制御装置 5 A制御装置 10 B制御装置 17,18 シリアル信号線 19 PCM伝送路 24 E制御装置 25 F制御装置 33 時分割スイッチ DESCRIPTION OF SYMBOLS 1 Main control device 5 A control device 10 B control device 17, 18 Serial signal line 19 PCM transmission line 24 E control device 25 F control device 33 Time division switch

フロントページの続き Fターム(参考) 5K024 AA72 BB00 BB05 BB06 BB10 DD00 DD05 GG00 5K026 AA07 AA21 BB00 CC01 DD03 EE05 FF02 FF06 FF07 FF08 FF09 GG03 GG08 GG12 GG29 LL01 LL03 LL10 5K028 CC05 DD01 DD02 LL42 TT01 5K049 AA01 AA07 BB04 CC03 CC04 CC08 DD04 GG12 HH01 5K069 BA05 CB02 DA01 DA02 DA05 DA06 DB22 FA05 FA13 FA15 FB00 FC03 FD08 Continued on the front page F-term (reference) 5K024 AA72 BB00 BB05 BB06 BB10 DD00 DD05 GG00 5K026 AA07 AA21 BB00 CC01 DD03 EE05 FF02 FF06 FF07 FF08 FF09 GG03 GG08 GG12 GG29 LL01 LL03 LL10 5K01 A05 CC04 CC05 DDCC DD04 GG12 HH01 5K069 BA05 CB02 DA01 DA02 DA05 DA06 DB22 FA05 FA13 FA15 FB00 FC03 FD08

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 時分割多重により複数の端末が接続され
るディジタル交換システムであって、 前記複数の端末に対しサービス機能を提供する複数の副
制御装置と、この複数の副制御装置を制御する主制御装
置とを含み、前記主制御装置は前記複数の副制御装置間
を時分割多重により接続する接続手段を有することを特
徴とするディジタル交換システム。
1. A digital switching system in which a plurality of terminals are connected by time division multiplexing, wherein a plurality of sub-controllers providing service functions to the plurality of terminals and the plurality of sub-controllers are controlled. A digital switching system, comprising: a main controller; and the main controller having connection means for connecting the plurality of sub-controllers by time division multiplexing.
【請求項2】 前記接続手段は前記複数の副制御装置に
対し夫々異なる時間チャネルを設定するチャネル設定手
段と、転送を希望する2つの副制御装置の前記時間チャ
ネル同士を接続するチャネル接続手段とを含むことを特
徴とする請求項1記載のディジタル交換システム。
2. The connection means comprises channel setting means for setting different time channels for the plurality of sub-controllers, and channel connection means for connecting the time channels of two sub-controllers desiring transfer. 2. The digital switching system according to claim 1, comprising:
【請求項3】 前記時間チャネルは制御アドレスを示す
制御アドレスチャネルと、制御データを示す制御データ
チャネルとからなることを特徴とする請求項2記載のデ
ィジタル交換システム。
3. The digital switching system according to claim 2, wherein said time channel comprises a control address channel indicating a control address and a control data channel indicating control data.
【請求項4】 前記チャネル接続手段は前記転送を希望
する2つの副制御装置の前記制御アドレスチャネル同士
を接続し、かつ前記制御データチャネル同士を接続する
ことを特徴とする請求項3記載のディジタル交換システ
ム。
4. The digital communication system according to claim 3, wherein said channel connection means connects said control address channels of said two sub-controllers desiring said transfer and connects said control data channels. Exchange system.
【請求項5】 前記時間チャネルには任意のビット数の
割り当てが可能であることを特徴とする請求項2〜4い
ずれかに記載のディジタル交換システム。
5. The digital switching system according to claim 2, wherein an arbitrary number of bits can be assigned to said time channel.
【請求項6】 前記ディジタル交換システムはPBXの
交換システムであることを特徴とする請求項1〜5いず
れかに記載のディジタル交換システム。
6. The digital switching system according to claim 1, wherein said digital switching system is a PBX switching system.
【請求項7】 前記サービス機能は課金情報サービスで
あることを特徴とする請求項1〜6いずれかに記載のデ
ィジタル交換システム。
7. The digital switching system according to claim 1, wherein said service function is a billing information service.
【請求項8】 前記サービス機能は音声録音サービスで
あることを特徴とする請求項1〜7いずれかに記載のデ
ィジタル交換システム。
8. The digital switching system according to claim 1, wherein said service function is a voice recording service.
JP10190852A 1998-07-06 1998-07-06 Digital conversion system Pending JP2000022826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10190852A JP2000022826A (en) 1998-07-06 1998-07-06 Digital conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10190852A JP2000022826A (en) 1998-07-06 1998-07-06 Digital conversion system

Publications (1)

Publication Number Publication Date
JP2000022826A true JP2000022826A (en) 2000-01-21

Family

ID=16264856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10190852A Pending JP2000022826A (en) 1998-07-06 1998-07-06 Digital conversion system

Country Status (1)

Country Link
JP (1) JP2000022826A (en)

Similar Documents

Publication Publication Date Title
JPS61195041A (en) Communication subsystem
JPH0758881A (en) Computer system
US4719617A (en) Full service voice/data system
EP0578994B1 (en) Method and apparatus for connecting auxiliary devices to a digital telephone
JPH0342759B2 (en)
JP2000022826A (en) Digital conversion system
JPH07193554A (en) Multiplexing device
JPH089058A (en) Multiplexer with transmission line backup function
JP2828417B2 (en) Unified switching system for analog line-related information signals and ISDN line-related information signals in telephone exchanges
JP2654027B2 (en) Digital key telephone equipment
JPS5878221A (en) Bus controlling system
KR100427853B1 (en) Digital Message Routing System
KR200298891Y1 (en) IPC processing of the transmission board
JPS595796A (en) Control and switching system for remote station
JPH0522289A (en) Multiple address communication control system
JP2588226B2 (en) Time division multiplexing device
JP3533186B2 (en) Control memory data transfer device and transfer method
US5995616A (en) Apparatus for communication between a telephone exchange and connected telephone sets
JPH077752A (en) Connunication system
JPS62261246A (en) Picture transmission control system
JPH0131739B2 (en)
JPH10294709A (en) Low-speed multiplex communication equipment
JPS59128897A (en) Multiplexing system of subscriber line
JPH01129695A (en) Key telephone system
JPH02100442A (en) High efficiency digital multiplexing transmission device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050616

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925