JPH01129695A - Key telephone system - Google Patents

Key telephone system

Info

Publication number
JPH01129695A
JPH01129695A JP28912587A JP28912587A JPH01129695A JP H01129695 A JPH01129695 A JP H01129695A JP 28912587 A JP28912587 A JP 28912587A JP 28912587 A JP28912587 A JP 28912587A JP H01129695 A JPH01129695 A JP H01129695A
Authority
JP
Japan
Prior art keywords
frame
master
data
audio data
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28912587A
Other languages
Japanese (ja)
Inventor
Hiroshi Mano
真野 広
Junichi Shiomi
塩見 淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28912587A priority Critical patent/JPH01129695A/en
Publication of JPH01129695A publication Critical patent/JPH01129695A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the total number of transmission burst signals by sending/ receiving a voice data between master and slave main systems while being collected by plural frames together. CONSTITUTION:A time switch 5a of a master set 1a, in the event of sending a voice data, reads a voice data by each frame from a time slot designated by a voice highway 6a, stores plural frames of data in a storage circuit 4a once and gives one selection address and sends them in the lump. Slave sets 1b-1n receive and identify a selection address and receive the voice data by plural frames in the lump and store them in storage circuits 4b-4n and sends them for one frame each to voice highways 6b-6n.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、1台のマスタボタン電話主装置に複数台のス
レーブボタン電話主装置をマルチポイント接続して成る
ボタン電話装置に関する。
[Detailed Description of the Invention] [Object of the Invention] (Field of Industrial Application) The present invention provides a button telephone device in which a plurality of slave button telephone main devices are multi-point connected to one master button telephone main device. Regarding.

(従来の技術) 近年、複数台のディジタルボタン電話主装置間で内線相
互通話、局線転送、同報通信その他の機能を実現するす
るために、各主装置間をマルチポイント接続する方式が
提案されている。この方式の特徴としては、配線工事の
簡易性、同時呼出し可能等がある。この方式で主装置間
で送受されるデータとしては、音声データと選択信号な
どの制御データとがある。各主装置は各々の主装置間接
続インタフェースユニット内にシリアル伝送インタフェ
ース部をもつマイクロプロセッサを搭載している。
(Prior art) In recent years, a method has been proposed in which multi-point connections are made between multiple digital button telephone main devices in order to achieve functions such as inter-extension calls, central office line transfers, and broadcast communications between the main devices. has been done. Features of this system include ease of wiring work and simultaneous calling. The data sent and received between the main devices using this method includes audio data and control data such as selection signals. Each main device is equipped with a microprocessor having a serial transmission interface section in each main device connection interface unit.

第3図はかかる方式によるボタン電話装置のブロック構
成を示す。
FIG. 3 shows a block configuration of a key telephone device based on this method.

1台のマスタ主装置11aと、これにシステム間接続ハ
イウェイ12.13によりマルチポイント接続された複
数台のスレーブ主装置11b〜1、1. nがあり、マ
スタ主装置11a内のプロセ・ンサはマスタモードに、
スレーブ主装置]、 1. b〜1、1 n内のプロセ
ッサはスレーブモードに設定される。
One master main device 11a and a plurality of slave main devices 11b to 1,1. n, the processor in the master main device 11a is in master mode,
slave main device], 1. The processors in b~1,1n are set to slave mode.

音β1データは制御データに比ベビットレートが速いた
め、従来マイクロプロセッサを用いて音声データの送受
を行うことはなされてなかったが、最近マイクロプロセ
ッサも高速化し、それが実現可能となった。この場合、
1フレーム(125μ秒)の間に8ビツトの音声データ
を送受するために、マスタモードプロセッサからスレー
ブモードブロッセッサに対して、スレーブモードブロツ
セッサを指定する選択アドレスに引き続き、音声データ
を送信する方式が採られている。
Since the audio β1 data has a faster bit rate than the control data, conventionally it has not been possible to use a microprocessor to send and receive audio data, but recently microprocessors have become faster and this has become possible. in this case,
In order to send and receive 8-bit audio data during one frame (125 microseconds), audio data is sent from the master mode processor to the slave mode processor following the selected address that specifies the slave mode processor. method is adopted.

従来、この方式により1本のシステム間ハイウェイに2
チャネル分の音声データ(64Kb i t×2チャネ
ル)を載せる場合、第4図に示すように、マスタモード
プロセッからは選択アドレスB1音声第1チヤネルB1
、選択アドレスB1音声第2チヤネルB2の順に1フレ
ーム内に送信している。この場合、制御データの送信に
ついては、アドレスバースト8ビツトのうち例えば3ビ
ツトを選択アドレス(つまり、スレーブプロセッサは最
大8台とする)に使用して、残り5ビツトを制御データ
の送信に用いている。制御データは常に全フレーム中に
存在するわけではないが、音声データは一旦通話が始ま
れば全フレーム中に存在する。このプロセッサ間通信に
は調歩伝送方式か採用されており、1バーストは11ビ
ツトからなり、その内訳はスタートビット1ビツト、ア
ドレス/データセレクトビット1ビツト、データ8ビツ
ト、ストップビット1ビツトとなっている。
Conventionally, this method allows two systems to be connected to one intersystem highway.
When loading audio data for channels (64Kbit x 2 channels), as shown in Figure 4, the master mode processor sends the selected address B1 to the first audio channel B1.
, selected address B1 and audio second channel B2 within one frame. In this case, for the transmission of control data, for example, 3 bits of the 8 bits of the address burst are used for the selected address (in other words, there are a maximum of 8 slave processors), and the remaining 5 bits are used for transmitting the control data. There is. Control data is not always present in every frame, but voice data is present in every frame once a call has begun. A start-stop transmission method is used for communication between processors, and one burst consists of 11 bits, including 1 start bit, 1 address/data select bit, 8 data bits, and 1 stop bit. There is.

このようにして音声データを送信すると、システム間接
続ハイウェイ上の1フレーム内には、4バーストつまり
合計44ビツトと、各バースト間のガードタイムとして
の合計8ビツトとが必要となる。従って、1フレームを
125μsecとすると、システム間接続ハイウェイ上
のビットレートは416Kb p sとなり、非常に高
速のシステム間接続ハイウェイとプロセッサとが必要と
なる。
When audio data is transmitted in this manner, four bursts, or a total of 44 bits, and a total of 8 bits as guard time between each burst are required within one frame on the intersystem connection highway. Therefore, if one frame is 125 μsec, the bit rate on the intersystem connection highway is 416 Kbps, which requires a very high speed intersystem connection highway and processor.

(発明が解決しようとする問題点) 上述のごとく、従来め装置では、マスタ主装置内の音声
ハイウェイから送られてくる1チヤネル64Kbpsの
データを1フレームごとにプロセッサで処理し、選択ア
ドレス、制御データ及び音声データをシステム間接続ハ
イウェイ上へ送出しているため、高速のシステム間接続
ハイウェイ及び高速処理可能なプロセッサが必要であっ
た。
(Problems to be Solved by the Invention) As mentioned above, in the conventional device, the processor processes the data of 64 Kbps per channel sent from the audio highway in the master main device frame by frame, and selects the selected address and controls. Since data and voice data are being sent over the intersystem interconnection highway, a high speed intersystem interconnection highway and a processor capable of high speed processing are required.

本発明は、処理能力のそれ程高くない現状のプロセッサ
を用いて1フレーム64Kbpsという高速音声データ
を送受信することのできる、複数プロセッサをマルチポ
イント接続して成るボタン電話装置を提供することを目
的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a button telephone device that is capable of transmitting and receiving high-speed voice data at 64 Kbps per frame using current processors that do not have very high processing power, and that is formed by connecting multiple processors at multiple points. .

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 本発明は、シリアル伝送インタフェース部をそれぞれ有
する複数台のボタン電話主装置のうち1台をマスタ主装
置とし他をスレーブ主装置として、1台のマスタ主装置
に複数台のスレーブ主装置を各々の前記シリアル伝送イ
ンタフェース部を介してマルチポイント接続してマスタ
・スレーブ主装置間で音声データの送受信を可能にした
ボタン電話装置において、前記マスタ主装置は、自主装
置内の音声ハイウェイから1フレーム毎に受信した複数
フレーム分の音声データを記憶する手段と、この記憶手
段内の複数フレーム分の音声データに1つの選択アドレ
スを付して前記シリアル伝送インタフェース部を介して
前記スレーブ主装置へ送信する手段とを有し、前記各ス
レーブ主装置は、前記選択アドレスを受信し識別した後
、前記複数フレーム分の音声データを前記シリアル伝送
インタフェース部から受信し記憶する手段と、この記憶
手段内の複数フレーム分の音声データを1フレーム毎に
自主装置内の音声ハイウェイへ送出する手段とを有する
ことを特徴とするボタン電話装置を提供するものである
(Means for Solving the Problems) The present invention provides a system in which one of a plurality of key telephone main devices each having a serial transmission interface section is a master main device, the others are slave main devices, and one master main device is used. In a button telephone device in which a plurality of slave main devices are multi-point connected via the respective serial transmission interface sections to enable transmission and reception of voice data between the master and slave main devices, the master main device is means for storing a plurality of frames of audio data received frame by frame from the audio highway in the device; and a means for attaching one selection address to the plurality of frames of audio data in the storage means to connect the serial transmission interface unit to the serial transmission interface unit. and means for transmitting the audio data to the slave main device via the serial transmission interface unit, and each slave main device receives and identifies the selected address, and then receives and stores the plurality of frames worth of audio data from the serial transmission interface unit. The present invention provides a button telephone device characterized by having means for transmitting a plurality of frames of voice data in the storage means to a voice highway in the autonomous device frame by frame.

(作 用) 上記構成において、マスタ主装置は、音声データを送信
する場合、音声ハイウェイから1フレーム毎に音声デー
タを読み出し、これを−旦記憶手段に複数フレーム分蓄
積した後、この複数フレーム分の音声データをこれに1
つの選択アドレスを付してまとめて送信する。スレーブ
主装置は、マスタ主装置からの選択アドレスを受信し識
別した後、続いて送られて来る複数フレーム分の音声デ
ータをまとめて受信し、これを−旦記憶手段に格納した
後、1フレーム毎に音声ハイウェイに送出する。
(Function) In the above configuration, when transmitting audio data, the master main device reads the audio data frame by frame from the audio highway, first stores the audio data for multiple frames in the storage means, and then transmits the audio data for the multiple frames. 1 audio data to this
Send in bulk with one selected address. After receiving and identifying the selected address from the master main device, the slave main device collectively receives multiple frames of audio data that are subsequently sent, stores it in the storage means, and then outputs one frame of audio data. It is sent to the audio highway every time.

このように、複数フレーム分の音声データをまとめて送
受信することにより、マスタ主装置側では、複数フレー
ム分の音声データに1つの選択アドレスを付せば済むの
で、送信すべきバーストの総数か減少し、それ程高速の
システム間接続ハイウェイおよびプロセッサを必要とし
ない。
In this way, by transmitting and receiving multiple frames of audio data all at once, the master main unit only needs to attach one selection address to multiple frames of audio data, reducing the total number of bursts to be transmitted. and does not require as fast intersystem connection highways and processors.

(実施例) 以下、実施例により説明する。(Example) Examples will be explained below.

第1図は、本発明に係るボタン電話装置の一実施例の構
成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of a key telephone device according to the present invention.

1台のマスタ主装置1aと、これに下り、上りシステム
間接続ハイウェイ12.1.3を介してマルチポイント
接続された複数台のスレーブ主装置1b〜1nとがある
。各主装置1a〜1nはどれも同様の構成であるので、
マスタ主装置1aを例にとって以下その構成を説明する
There is one master main device 1a, and a plurality of slave main devices 1b to 1n connected to it at multiple points via a downlink and uplink intersystem connection highway 12.1.3. Since each main device 1a to 1n has the same configuration,
Taking the master main device 1a as an example, its configuration will be explained below.

主装置1aは、他の主装置のシステム間接続用プロセッ
ザとデータの送受信を行うシステム間接続用プロセッザ
(以下、単にプロセッサという)2aと、このプロセッ
サ2aの制御の下で音声ハイウェイ6aの任意のタイム
スロットから音声データを読み出しあるいは書込むタイ
ムスイッチ5aとを備えている。プロセッサ2a内には
、他のプロセッサとシリアル伝送を行うためのシリアル
インタフェース部3aと、複数フレーム分のデータを記
憶するための記憶回路4aとが設けられている。なお、
各主装置が通常備えるべき他の公知の構成は、ここでは
図示および説明を省略する。
The main device 1a has an intersystem connection processor (hereinafter simply referred to as a processor) 2a that transmits and receives data to and from an intersystem connection processor of another main device, and an arbitrary processor on the audio highway 6a under the control of this processor 2a. It also includes a time switch 5a for reading or writing audio data from the time slot. The processor 2a is provided with a serial interface section 3a for performing serial transmission with other processors, and a storage circuit 4a for storing data for a plurality of frames. In addition,
Other known components that each main device should normally include will not be illustrated or described here.

タイムスイッチ5aは音声ハイウェイ6aの指定された
タイムスロットから1フレーム毎に音声データ(8ビツ
ト)を読み出す。プロセッサ2aはこの音声データを一
旦記憶回路4aに記憶し、この操作を複数回繰返した後
、シリアルインタフェース部3aを介して通話先のプロ
セッサへ記憶した複数フレーム分の音声データをまとめ
て送信する。
The time switch 5a reads audio data (8 bits) every frame from a designated time slot of the audio highway 6a. The processor 2a temporarily stores this audio data in the storage circuit 4a, repeats this operation multiple times, and then transmits the stored multiple frames of audio data all at once to the processor at the destination of the call via the serial interface section 3a.

ここで、マスタ主装置1aのプロセッサ2aはマスタモ
ードに、スレーブ主装置1b〜1nのそれはスレーブモ
ードにそれぞれ設定されている(以下、それぞれマスタ
プロセッサ2a、スレーブプロセッサ2b〜2nという
)。
Here, the processor 2a of the master main device 1a is set to master mode, and those of slave main devices 1b to 1n are set to slave mode (hereinafter referred to as master processor 2a and slave processors 2b to 2n, respectively).

第2図はマスタプロセッサ2aからスレーブブロセッサ
2b〜2nへの送信データのフォーマットを示す。この
第2図では2フレ一ム分の音声データを記憶回路4aに
蓄積し、システム間接続ハイウェイ12に2フレ一ム分
の音声データを送信する方式を例にとって示す。
FIG. 2 shows the format of data transmitted from the master processor 2a to the slave processors 2b to 2n. FIG. 2 shows an example of a system in which two frames of audio data are stored in the storage circuit 4a and two frames of audio data are transmitted to the intersystem connection highway 12.

マスタプロセッサ2aの記憶回路4aは、2フレ一ム分
の音声データを蓄積するだけの容量をもつ。マスタプロ
セッサ2aは、タイムスイッチ5aを介して音声ハイウ
ェイ6aのフレーム同期信号に同期して受信した2フレ
一ム分の音声データを一旦記憶回路4aに蓄積する。そ
してマスタプロセッサ2a内に設けられたタイマ回路(
図示せず)の起動により、シリアルデータの伝送が開始
される。2フレ一ム分のデータをまとめて送信するため
、送信先のスレーブプロセッサ2b〜2nを指定するた
めの選択アドレスは2フレ一ム分の音声データの前に1
回送信するだけでよい。
The storage circuit 4a of the master processor 2a has a capacity sufficient to store two frames worth of audio data. The master processor 2a temporarily stores two frames worth of audio data received via the time switch 5a in synchronization with the frame synchronization signal of the audio highway 6a in the storage circuit 4a. A timer circuit (
(not shown) starts transmitting serial data. In order to transmit data for two frames at once, the selection address for specifying the destination slave processors 2b to 2n is 1 before the audio data for two frames.
You only need to send it once.

つまり、選択アドレスAの送信後、2フレ一ム分の音声
データB11(第1チヤネルの第1フレームデータ)、
B12(第1チヤネルの第27レ−ムデータを順に送信
する。各バーストの内容及びビット構成については従来
のそれと同様である。
That is, after transmitting the selected address A, two frames worth of audio data B11 (first frame data of the first channel),
B12 (The 27th frame data of the first channel is transmitted in order. The contents and bit structure of each burst are the same as those of the conventional one.

1プロセッサ当り音声2チャネル分のデータをコントロ
ールする場合には、音声データB12の送信の後に、選
択アドレスA1音声データB21(第2チヤネルの第1
フレームデータ)、B22(第2チヤネルの第2フレー
ムデータ)の各バーストを順に送信する。
When controlling data for two audio channels per processor, after transmitting the audio data B12, select address A1 audio data B21 (first channel of the second channel).
bursts of frame data) and B22 (second frame data of the second channel) are sequentially transmitted.

受信側のスレーブプロセッサ2b〜2nは、選択アドレ
スを受信し識別し、その結果自装置が選択されている場
合には、上記と逆の操作を行う。
The slave processors 2b to 2n on the reception side receive and identify the selection address, and if the own device is selected as a result, perform the operation opposite to the above.

つまり、システム間接続ハイウェイ12を介して選択ア
ドレスに続く2フレ一ム分の音声データを受信し、これ
を−旦記憶回路4b〜4nに蓄積した後、それぞれの音
声ハイウェイ6b〜6nのフレーム同期信号に同期して
、記憶回路4b〜40内の音声データを1フレーム毎に
タイムスイッチ5b〜5nを介して音声ハイウェイ6b
〜6n上の指定されたタイムスロットへ送出する。
That is, after receiving the audio data for two frames following the selected address via the inter-system connection highway 12 and storing it in the storage circuits 4b to 4n, frame synchronization of the respective audio highways 6b to 6n is performed. In synchronization with the signal, the audio data in the storage circuits 4b to 40 is transferred frame by frame to the audio highway 6b via the time switches 5b to 5n.
~6n to the specified time slot.

このように、2フレ一ム分の音声データをまとめて送信
することにより、1音声チャネル当り、選択アドレスの
送信回数が2フレームに1回で済むので、送信バースト
の総数が減り、シリアルインタフェース部のピットレー
1・の減少およびプロセッサの処理負担を減少させるこ
とが出来る。さらに、3フレ一ム分以上をまとめて送信
することも当然可能であり、その場合は送信バースト総
数は一層減少する。
In this way, by transmitting two frames worth of audio data at once, the selection address can be transmitted only once every two frames per audio channel, reducing the total number of transmission bursts and reducing the burden on the serial interface section. It is possible to reduce the number of pit-rays and the processing load on the processor. Furthermore, it is naturally possible to transmit three or more frames at once, and in that case, the total number of transmission bursts is further reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、マスタ・スレー
ブ主装置間で音声データを複数フレーム分毎にまとめて
送受信するようにしているので、マスタ主装置の送信時
には複数フレーム分の音声データに1つの選択アドレス
を付せば済み、よって送信バーストの総数を減少させる
ことができるので、それ程高速ではない現状のシステム
間接続ハイウェイおよびプロセッサを用いても高速音声
データの送受信が出来るという効果が得られる。
As explained above, according to the present invention, audio data is sent and received between the master and slave main devices in units of multiple frames, so when the master main device transmits audio data, it is divided into multiple frames of audio data. Since only one selection address is required and the total number of transmission bursts can be reduced, the effect is that high-speed voice data can be transmitted and received even when using the current inter-system connection highways and processors that are not very high-speed. It will be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るボタン電話装置の一実施例のブロ
ック構成図、第2図は第1図の実施例における送信デー
タのフォーマット図、第3図は従来のボタン電話装置の
ブロック構成図、第4図は従来装置における送信データ
のフォーマット図である。 1a・・・マスタ主装置、1b〜I n 用スレーブ主
装置、2a・・・マスタプロセッサ、2b〜2n・・・
スレーブプロセッサ、3a〜3n・・・シリアルインタ
フェース部、4a〜4n・・・記憶回路、5a〜5n・
・・タイムスイッチ、6a〜6n・・・音声ハイウェイ
。 出願人代理人  佐  藤  −雄
FIG. 1 is a block diagram of an embodiment of a button telephone device according to the present invention, FIG. 2 is a format diagram of transmission data in the embodiment of FIG. 1, and FIG. 3 is a block diagram of a conventional button telephone device. , FIG. 4 is a format diagram of transmission data in a conventional device. 1a...Master main device, 1b-I n slave main device, 2a...Master processor, 2b-2n...
Slave processor, 3a to 3n... Serial interface section, 4a to 4n... Memory circuit, 5a to 5n.
...Time switch, 6a-6n...Voice highway. Applicant's agent Mr. Sato

Claims (1)

【特許請求の範囲】[Claims] シリアル伝送インタフェース部をそれぞれ有する複数台
のボタン電話主装置のうち1台をマスタ主装置とし他を
スレーブ主装置として、1台のマスタ主装置に複数台の
スレーブ主装置を各々の前記シリアル伝送インタフェー
ス部を介してマルチポイント接続してマスタ・スレーブ
主装置間で音声データの送受信を可能にしたボタン電話
装置において、前記マスタ主装置は、自主装置内の音声
ハイウェイから1フレーム毎に受信した複数フレーム分
の音声データを記憶する手段と、この記憶手段内の複数
フレーム分の音声データに1つの選択アドレスを付して
前記シリアル伝送インタフェース部を介して前記スレー
ブ主装置へ送信する手段とを有し、前記各スレーブ主装
置は、前記選択アドレスを受信し識別した後、前記複数
フレーム分の音声データを前記シリアル伝送インタフェ
ース部から受信し記憶する手段と、この記憶手段内の複
数フレーム分の音声データを1フレーム毎に自主装置内
の音声ハイウェイへ送出する手段とを有することを特徴
とするボタン電話装置。
Among a plurality of key telephone main devices each having a serial transmission interface unit, one is a master main device and the others are slave main devices, and a plurality of slave main devices are connected to one master main device by each of the serial transmission interfaces. In a button telephone device that enables transmission and reception of voice data between a master and slave main devices by multi-point connection via a main device, the master main device transmits multiple frames received frame by frame from a voice highway in the independent device. and means for attaching one selection address to a plurality of frames of audio data in the storage means and transmitting the same to the slave main device via the serial transmission interface unit. , each of the slave main devices receives and identifies the selected address, and then receives and stores the plurality of frames worth of audio data from the serial transmission interface section, and the plurality of frames worth of audio data in the storage means. A button telephone device characterized in that it has means for transmitting a frame by frame to a voice highway within the autonomous device.
JP28912587A 1987-11-16 1987-11-16 Key telephone system Pending JPH01129695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28912587A JPH01129695A (en) 1987-11-16 1987-11-16 Key telephone system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28912587A JPH01129695A (en) 1987-11-16 1987-11-16 Key telephone system

Publications (1)

Publication Number Publication Date
JPH01129695A true JPH01129695A (en) 1989-05-22

Family

ID=17739088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28912587A Pending JPH01129695A (en) 1987-11-16 1987-11-16 Key telephone system

Country Status (1)

Country Link
JP (1) JPH01129695A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452946B1 (en) 1999-06-04 2002-09-17 Siemens Information And Communications Network, Inc. Apparatus and method for improving performance in master and slave communications systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452946B1 (en) 1999-06-04 2002-09-17 Siemens Information And Communications Network, Inc. Apparatus and method for improving performance in master and slave communications systems
GB2351886B (en) * 1999-06-04 2003-12-17 Siemens Inf & Comm Networks Apparatus and method for improving performance in master and slave communications systems

Similar Documents

Publication Publication Date Title
US7336630B2 (en) Simultaneous transmission of speech and data on a mobile communications system
JPH0311159B2 (en)
JPH0552118B2 (en)
JPH0441560B2 (en)
JPS6038999A (en) Exchange control system
JPS61290838A (en) Telecommunication exchange
EP0320890B1 (en) Simple adapter for multiplexing ISDN terminals
JPH0318399B2 (en)
US5469502A (en) Telecommunication system for selecting optimum transfer rate
JPH01129695A (en) Key telephone system
JPH029294A (en) Isdn subscriber radio communication system
US5953313A (en) Circuit switching control method for multiplex communication equipment
JPS6113843A (en) Hybrid exchange system
JPS63294155A (en) Composite exchanging system
JPH01138849A (en) Relay line connection control system
JPH0522289A (en) Multiple address communication control system
JPS59216392A (en) Signal processor
JPS63244946A (en) Time-division multiplexing transmission system
JPH0435438A (en) Packet exchange system
JPS63174462A (en) Digital exchange
JPH04126427A (en) Data terminal communication controller
JPH05199274A (en) Synchronization controller for plural communication paths
JPH01162025A (en) Time-sharing switch device
JPS62241455A (en) Automatic setting system for communication speed of time-division multiplex communication equipment
JPH04339432A (en) Low-speed multiple communicating system