JP2000022077A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP2000022077A
JP2000022077A JP10183594A JP18359498A JP2000022077A JP 2000022077 A JP2000022077 A JP 2000022077A JP 10183594 A JP10183594 A JP 10183594A JP 18359498 A JP18359498 A JP 18359498A JP 2000022077 A JP2000022077 A JP 2000022077A
Authority
JP
Japan
Prior art keywords
resistor
semiconductor integrated
integrated circuit
polysilicon
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10183594A
Other languages
Japanese (ja)
Inventor
Kazuaki Murota
和明 室田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP10183594A priority Critical patent/JP2000022077A/en
Publication of JP2000022077A publication Critical patent/JP2000022077A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a sufficient EMI measure and ease manufacturing even when an external resistance is eliminated by connecting serially a plurality of polysilicon resistances or thin-film resistances between a bonding pad and ground. SOLUTION: A battery power supply BAT is connected with a semiconductor integrated circuit IC through a bonding pad 11. Polysilicon resistances R2 and R3 are connected in series between the bonding pad 11 and ground GND, and the connecting point j1 with the polysilicon resistances R2 and R3 is connected with the connecting point j2 between diodes 13 and 14 and the negative side of inversion input terminal of a comparator 15. The positive side of non- inversion input terminal of the comparator 15 is connected to the positive side of a power supply Vref to give a reference voltage, and the negative side of the power supply Vref is connected to the ground GND, and then the output terminal Vout of the comparator 15 is connected to an internal circuit. Further, the polysilicon resistances R2 and R3 can be formed simultaneously in a step for forming a semiconductor integrated circuit, thereby easing manufacturing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路に関
し、より詳細にはP型基板上等に構成される半導体集積
回路(以下、ICとも記す)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly, to a semiconductor integrated circuit (hereinafter, also referred to as an IC) formed on a P-type substrate or the like.

【0002】[0002]

【従来の技術】一般にICにおける素子間は、PN接合
の逆バイアスにより分離されている。一般のICはP型
基板(サブスレ−ト)上に構成されるため、ICへの入
力電圧が基板電圧以下の電圧、より正確には基板電圧−
ダイオ−ドの順方向電圧、になると寄生ダイオ−ドが動
作し、ICの破壊や誤動作を生じさせる。
2. Description of the Related Art Generally, elements in an IC are separated by a reverse bias of a PN junction. Since a general IC is configured on a P-type substrate (sub-slate), the input voltage to the IC is a voltage lower than the substrate voltage, more precisely, the substrate voltage−
When the forward voltage of the diode is reached, a parasitic diode operates, causing destruction or malfunction of the IC.

【0003】また、静電気ノイズ等からIC内部回路を
保護するため、通常、ボンディングパッド周辺には静電
保護ダイオ−ドと呼ばれる複数個の素子が電源と接地
(GND)間に直列的に配置され、前記ボンディングパ
ッドにその接続点が直接的に接続される構成が採用され
ている。前記静電保護ダイオ−ドは、一般に、ボンディ
ングパッド−GND(IC基板電圧)間と、ボンディン
グパッド−電源間に接続されるため、ボンディングパッ
ドには、(GND−ダイオ−ド電圧)以下の電圧、(電
源電圧+ダイオ−ド電圧)以上の電圧信号を入力するこ
とはできない。
In order to protect the internal circuit of the IC from static electricity noise and the like, a plurality of elements called an electrostatic protection diode are usually arranged in series around a bonding pad between a power supply and a ground (GND). The connection point is directly connected to the bonding pad. Since the electrostatic protection diode is generally connected between the bonding pad and GND (IC substrate voltage) and between the bonding pad and the power supply, the bonding pad has a voltage of (GND-diode voltage) or less. , (Power supply voltage + diode voltage) or more cannot be input.

【0004】しかしながら、ボンディングパッド(I
C)にはハ−ネスを介して±数百Vのサ−ジノイズが作
用することもあれば、電磁波ノイズ(以下、EMIと記
す)が作用することもある。EMI対策のためには、通
常、数k〜数十kオ−ムの抵抗が必要である。そこで、
従来は図9に示したように、ICのボンディングパッド
11に数k〜数十kオ−ムの外付け抵抗R1を接続して
いた。
However, the bonding pad (I
C) may be affected by surge noise of ± several hundred volts via harness, or may be affected by electromagnetic wave noise (hereinafter referred to as EMI). For EMI countermeasures, a resistance of several k to several tens k ohms is usually required. Therefore,
Conventionally, as shown in FIG. 9, an external resistor R1 of several k to several tens k ohms is connected to the bonding pad 11 of the IC.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、ICの
外側に外付け抵抗R1を接続することは、製作に手間を
要し、また部品点数も多くなり、望ましいことではなか
った。他方、外付け抵抗R1の接続をやめてICの内側
に抵抗を配置し、ボンディングパッド11に接続するこ
とも考えられるが、この抵抗を拡散抵抗で構成すると以
下のような課題があった。すなわち、拡散抵抗はN型の
エピタキシャル層の中にP型の拡散を行って形成される
ため、抵抗自身(P型)とエピタキシャル層(N型)と
の間に寄生ダイオ−ドが存在する。そのため、通常、エ
ピタキシャル層を拡散抵抗にかかる電圧よりも高い電位
に接続し、寄生ダイオ−ドが動作しないようにしなけれ
ばならない。一方、エピタキシャル層にかけることがで
きる電圧はICの耐圧以下に制限されるため、前記拡散
抵抗にはICの耐圧以上の電圧をかけることはできな
い。従って、前記拡散抵抗で従来の外付け抵抗R1を代
用させるのは困難であるといった課題があった。
However, connecting an external resistor R1 to the outside of the IC requires a lot of time and effort in manufacturing and increases the number of parts, which is not desirable. On the other hand, it is conceivable that the connection of the external resistor R1 is stopped and the resistor is arranged inside the IC and connected to the bonding pad 11. However, if this resistor is constituted by a diffusion resistor, the following problems arise. That is, since the diffusion resistance is formed by performing P-type diffusion in the N-type epitaxial layer, a parasitic diode exists between the resistance itself (P-type) and the epitaxial layer (N-type). Therefore, it is usually necessary to connect the epitaxial layer to a potential higher than the voltage applied to the diffusion resistor so that the parasitic diode does not operate. On the other hand, since the voltage that can be applied to the epitaxial layer is limited to the breakdown voltage of the IC or less, a voltage higher than the breakdown voltage of the IC cannot be applied to the diffusion resistor. Therefore, there is a problem that it is difficult to substitute the conventional external resistor R1 with the diffusion resistor.

【0006】本発明は上記課題に鑑みなされたものであ
って、従来の外付け抵抗の役目を果たす抵抗を半導体集
積回路の中に形成し、しかも寄生ダイオ−ドを生じさせ
ず、EMI対策としても十分に機能させ得る抵抗を有し
た半導体集積回路を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a resistor serving as a conventional external resistor is formed in a semiconductor integrated circuit without causing a parasitic diode. It is another object of the present invention to provide a semiconductor integrated circuit having a resistor that can function sufficiently.

【0007】[0007]

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る半導体集積回路(1)は、
ボンディングパッドと接地との間に直列的に複数個のポ
リシリコン抵抗あるいは薄膜抵抗が介装され、これら抵
抗の分割点が内部回路と1個以上の静電保護ダイオ−ド
との接続点に接続されていることを特徴としている。
To achieve the above object, a semiconductor integrated circuit (1) according to the present invention comprises:
A plurality of polysilicon resistors or thin film resistors are interposed in series between the bonding pad and the ground, and the dividing points of these resistors are connected to the connection points between the internal circuit and one or more electrostatic protection diodes. It is characterized by being.

【0008】半導体集積回路において実現可能な抵抗と
しては、ベ−ス拡散抵抗や高抵抗用拡散抵抗の他に、M
OSFETのゲ−ト電極等に使用されているポリシリコ
ン抵抗、タンタルやニクロム等を材料として真空蒸着等
の方法で形成される薄膜抵抗等が挙げられる。上記した
ように前記拡散抵抗には半導体集積回路の耐圧以上の電
圧をかけることができないが、前記ポリシリコン抵抗や
薄膜抵抗には、その構造上、寄生ダイオ−ドが存在せ
ず、ディスクリ−ト抵抗等と同様に取り扱うことができ
る。そのため、前記ポリシリコン抵抗や薄膜抵抗に半導
体集積回路の基板電圧以下の電圧や半導体集積回路の耐
圧以上の電圧がかかっても、これらの抵抗が破壊される
ことはない。
The resistors that can be realized in a semiconductor integrated circuit include a base diffused resistor and a diffused resistor for high resistance,
Examples include a polysilicon resistor used for a gate electrode of an OSFET and the like, and a thin film resistor formed by a method such as vacuum deposition using tantalum or nichrome as a material. As described above, a voltage higher than the withstand voltage of the semiconductor integrated circuit cannot be applied to the diffusion resistor. However, the polysilicon resistor and the thin film resistor have no parasitic diode due to their structure, and the It can be handled in the same way as a resistor. Therefore, even if a voltage lower than the substrate voltage of the semiconductor integrated circuit or a voltage higher than the breakdown voltage of the semiconductor integrated circuit is applied to the polysilicon resistor or the thin film resistor, these resistors are not destroyed.

【0009】従って、上記半導体集積回路(1)によれ
ば、適切な値を有する前記ポリシリコン抵抗あるいは薄
膜抵抗を形成することにより、前記ボンディングパッド
に半導体集積回路の耐圧以上の電圧を有する信号を入力
できることとなり、外付け抵抗を省略しても、十分EM
I対策を図ることも可能となる。また、前記ポリシリコ
ン抵抗あるいは薄膜抵抗は、従来の外付け抵抗と相違
し、半導体集積回路の形成過程において同時的に形成で
きるものであるため、製作が容易で、外付けする手間を
要しない。従って、電子機器全体として見れば、部品点
数の削減、製造工数の削減により、コストダウンを図る
ことができる。
Therefore, according to the semiconductor integrated circuit (1), by forming the polysilicon resistor or the thin film resistor having an appropriate value, a signal having a voltage higher than the withstand voltage of the semiconductor integrated circuit is applied to the bonding pad. Input, and even if external resistors are omitted, sufficient EM
It is also possible to take I measures. In addition, unlike the conventional external resistor, the polysilicon resistor or the thin film resistor can be formed simultaneously in the process of forming the semiconductor integrated circuit, so that it is easy to manufacture and does not require the trouble of external mounting. Therefore, the cost of the electronic device as a whole can be reduced by reducing the number of components and the number of manufacturing steps.

【0010】また、本発明に係る半導体集積回路(2)
は、ボンディングパッドと正の電圧源との間に直列的に
複数個のポリシリコン抵抗あるいは薄膜抵抗が介装さ
れ、これら抵抗の分割点が内部回路と1個以上の静電保
護ダイオ−ドとの接続点に接続されていることを特徴と
している。
[0010] Further, a semiconductor integrated circuit (2) according to the present invention.
A plurality of polysilicon resistors or thin film resistors are interposed in series between a bonding pad and a positive voltage source, and the dividing point of these resistors is divided into an internal circuit and one or more electrostatic protection diodes. Is connected to the connection point.

【0011】上記半導体集積回路(2)によれば、適切
な値を有する前記ポリシリコン抵抗あるいは薄膜抵抗を
形成することにより、前記ボンディングパッドに負の電
圧あるいは半導体集積回路の基板電圧以下の電圧を有す
る信号を入力できることとなる。また、前記ポリシリコ
ン抵抗あるいは薄膜抵抗は、従来の外付け抵抗と相違
し、半導体集積回路の形成過程において同時的に形成で
きるものであるため、製作が容易で、外付けする手間を
要しない。従って、電子機器全体として見れば、部品点
数の削減、製造工数の削減により、コストダウンを図る
ことができる。
According to the semiconductor integrated circuit (2), a negative voltage or a voltage lower than the substrate voltage of the semiconductor integrated circuit is applied to the bonding pad by forming the polysilicon resistor or the thin film resistor having an appropriate value. Signal to be input. In addition, unlike the conventional external resistor, the polysilicon resistor or the thin film resistor can be formed simultaneously in the process of forming the semiconductor integrated circuit, so that it is easy to manufacture and does not require the trouble of external mounting. Therefore, the cost of the electronic device as a whole can be reduced by reducing the number of components and the number of manufacturing steps.

【0012】また、本発明に係る半導体集積回路(3)
は、ボンディングパッドと1個以上の静電保護ダイオ−
ドの接続点との間にポリシリコン抵抗あるいは薄膜抵抗
が介装され、前記静電保護ダイオ−ドと内部回路との間
にサ−ジ吸収用のクランプ回路が介装されていることを
特徴としている。
Further, a semiconductor integrated circuit (3) according to the present invention.
Is a bonding pad and one or more electrostatic protection diodes.
A polysilicon resistor or a thin film resistor is interposed between the gate and the connection point of the gate, and a surge absorbing clamp circuit is interposed between the electrostatic protection diode and an internal circuit. And

【0013】上記半導体集積回路(3)によれば、前記
ボンディングパッドに正あるいは負の過大な電圧が作用
しても、前記内部回路には誤動作を生じさせる電圧や回
路が破壊されるような電圧が作用することはない。
According to the semiconductor integrated circuit (3), even if an excessively large positive or negative voltage acts on the bonding pad, a voltage causing a malfunction or a voltage at which the circuit is broken is applied to the internal circuit. Does not work.

【0014】また、本発明に係る半導体集積回路(4)
は、上記半導体集積回路(1)又は(2)において、前
記静電保護ダイオ−ドの接続点と前記内部回路との間に
サ−ジ吸収用のクランプ回路が介装されていることを特
徴としている。
Further, a semiconductor integrated circuit (4) according to the present invention.
In the semiconductor integrated circuit (1) or (2), a surge absorption clamp circuit is interposed between the connection point of the electrostatic protection diode and the internal circuit. And

【0015】上記半導体集積回路(4)によれば、前記
ボンディングパッドに正あるいは負の過大な電圧が作用
しても、前記内部回路には誤動作を生じさせる電圧や回
路が破壊されるような電圧が作用することはない。
According to the semiconductor integrated circuit (4), even if an excessively large positive or negative voltage acts on the bonding pad, a voltage causing a malfunction or a voltage at which the circuit is broken is applied to the internal circuit. Does not work.

【0016】また、本発明に係る半導体集積回路(5)
は、ボンディングパッドと静電保護ダイオ−ドとの間に
ポリシリコンあるいは薄膜からなる一のゲイン設定抵抗
が介装され、前記静電保護ダイオ−ドと内部回路との間
にポリシリコンあるいは薄膜からなる他のゲイン設定抵
抗が介装され、反転オペアンプの反転入力端子が前記静
電保護ダイオ−ドと前記他のゲイン設定抵抗との接続点
に接続され、非反転入力端子が接地され、出力端子が前
記内部回路と前記他のゲイン設定抵抗との接続点に接続
されていることを特徴としている。
Further, a semiconductor integrated circuit (5) according to the present invention.
A gain setting resistor made of polysilicon or a thin film is interposed between a bonding pad and an electrostatic protection diode, and a polysilicon or thin film is connected between the electrostatic protection diode and an internal circuit. Another gain setting resistor is interposed, the inverting input terminal of the inverting operational amplifier is connected to the connection point between the electrostatic protection diode and the other gain setting resistor, the non-inverting input terminal is grounded, and the output terminal Is connected to a connection point between the internal circuit and the another gain setting resistor.

【0017】上記半導体集積回路(5)によれば、抵抗
を外付けすることなく、前記ボンディングパッドに作用
する負又は半導体集積回路の基板電圧以下の電圧を正の
所望の電圧に変換できることとなる。
According to the semiconductor integrated circuit (5), a negative voltage acting on the bonding pad or a voltage equal to or lower than the substrate voltage of the semiconductor integrated circuit can be converted into a desired positive voltage without externally connecting a resistor. .

【0018】また、本発明に係る半導体集積回路(6)
は、ボンディングパッドと静電保護ダイオ−ドとの間に
ポリシリコンあるいは薄膜からなる一のゲイン設定抵抗
が介装され、前記静電保護ダイオ−ドと内部回路との間
にポリシリコンあるいは薄膜からなる他のゲイン設定抵
抗が介装され、反転オペアンプの反転入力端子が前記静
電保護ダイオ−ドと前記他のゲイン設定抵抗との接続点
に接続され、非反転入力端子が正の基準電圧源に接続さ
れ、出力端子が前記内部回路と前記他のゲイン設定抵抗
との接続点に接続されていることを特徴としている。
A semiconductor integrated circuit according to the present invention (6)
A gain setting resistor made of polysilicon or a thin film is interposed between a bonding pad and an electrostatic protection diode, and a polysilicon or thin film is connected between the electrostatic protection diode and an internal circuit. Another gain setting resistor is interposed, an inverting input terminal of the inverting operational amplifier is connected to a connection point between the electrostatic protection diode and the other gain setting resistor, and a non-inverting input terminal is a positive reference voltage source. And an output terminal is connected to a connection point between the internal circuit and the another gain setting resistor.

【0019】上記半導体集積回路(6)によれば、抵抗
を外付けすることなく、前記ボンディングパッドに作用
する半導体集積回路の電源電圧以上の高電圧を前記電源
電圧以下の正の所望の電圧に変換できることとなる。
According to the semiconductor integrated circuit (6), a high voltage equal to or higher than the power supply voltage of the semiconductor integrated circuit acting on the bonding pad can be converted to a positive desired voltage equal to or lower than the power supply voltage without externally connecting a resistor. It can be converted.

【0020】[0020]

【発明の実施の形態】以下、本発明に係る半導体集積回
路の実施の形態を図面に基づいて説明する。図1は実施
の形態(1)に係る半導体集積回路を示す回路図であ
り、図中BATはバッテリ電源を示しており、バッテリ
電源BATはボンディングパッド11を介して半導体集
積回路ICに接続されている。ボンディングパッド11
とグランドGNDとの間にはポリシリコン抵抗R2、R
3が直列接続されており、これらポリシリコン抵抗R2
とポリシリコン抵抗R3との接続点j1がダイオ−ド1
3とダイオ−ド14との接続点j2、及びコンパレ−タ
15の反転入力端子−に接続されている。コンパレ−タ
15の非反転入力端子+は基準電圧を与える電源Vre
fの+側に接続され、電源Vrefの−側はグランドG
NDに接続され、コンパレ−タ15の出力端子Vout
は内部回路(図示せず)に接続されている。ダイオ−ド
13のカソ−ドは電源Vccに接続され、ダイオ−ド1
4のアノ−ドはグランドGNDに接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the semiconductor integrated circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a semiconductor integrated circuit according to the embodiment (1), in which BAT indicates a battery power supply, and the battery power supply BAT is connected to a semiconductor integrated circuit IC via a bonding pad 11. I have. Bonding pad 11
And the ground GND, the polysilicon resistors R2, R
3 are connected in series.
The connection point j1 between the gate and the polysilicon resistor R3 is the diode 1
3 and a connection point j2 between the diode 14 and the inverting input terminal of the comparator 15. The non-inverting input terminal + of the comparator 15 is a power supply Vre for applying a reference voltage.
f, the negative side of the power supply Vref is the ground G
ND, and the output terminal Vout of the comparator 15
Are connected to an internal circuit (not shown). The cathode of the diode 13 is connected to the power supply Vcc, and the diode 1 is connected to the power supply Vcc.
The node 4 is connected to the ground GND.

【0021】車載用の電子制御機器では、バッテリ電源
BATの電圧をモニタし、制御を行う必要があるものが
多い。上記したように構成された実施の形態(1)に係
る半導体集積回路の場合、分圧抵抗がポリシリコン抵抗
R2、R3で構成されているため、ボンディングパッド
11に、電源Vccの電圧、例えば5Vよりも高いバッ
テリ電源BATの電圧、例えば8Vを印加しても、ポリ
シリコン抵抗R2、R3が破壊されることはない。また
バッテリ電源BATの電圧をポリシリコン抵抗R2とポ
リシリコン抵抗R3とで分圧したもの(適切な値にまで
落したもの)をコンパレ−タ15の反転入力端子−に入
力することができるため、コンパレ−タ15の電源Vc
cの電圧(5V)がバッテリ電源BATの電圧(8V)
よりも低くても抵抗を外付けすることなく、バッテリ電
源BATの電圧をモニタすることができる。
Many electronic control devices for vehicles need to monitor and control the voltage of the battery power supply BAT. In the case of the semiconductor integrated circuit according to the embodiment (1) configured as described above, since the voltage dividing resistor is formed by the polysilicon resistors R2 and R3, the voltage of the power supply Vcc, for example, 5V is applied to the bonding pad 11. Even if a higher voltage of the battery power supply BAT, for example, 8 V is applied, the polysilicon resistors R2 and R3 are not destroyed. Further, a voltage obtained by dividing the voltage of the battery power supply BAT by the polysilicon resistor R2 and the polysilicon resistor R3 (dropped to an appropriate value) can be input to the inverting input terminal of the comparator 15. Power supply Vc of comparator 15
The voltage of c (5 V) is the voltage of the battery power supply BAT (8 V)
Even if the voltage is lower, the voltage of the battery power supply BAT can be monitored without externally connecting a resistor.

【0022】また、ポリシリコン抵抗R2、ポリシリコ
ン抵抗R3は、従来の外付け抵抗と相違し、半導体集積
回路の形成過程において同時的に形成できるものである
ため、製作が容易で、外付けする手間を要しない。従っ
て、電子制御機器全体として見れば、部品点数の削減、
製造工数の削減となり、コストダウンを図ることができ
る。
The polysilicon resistor R2 and the polysilicon resistor R3 are different from conventional external resistors and can be formed simultaneously in the process of forming a semiconductor integrated circuit. No hassle. Therefore, in terms of the electronic control device as a whole, the number of parts can be reduced,
The number of manufacturing steps can be reduced, and costs can be reduced.

【0023】図2は実施の形態(2)に係る半導体集積
回路を示す回路図であり、図中BATはバッテリ電源を
示しており、バッテリ電源BATはボンディングパッド
20を介して半導体集積回路ICに接続されている。ま
たバッテリ電源BATからの出力ラインがボンディング
パッド11を介して半導体集積回路ICに接続されてお
り、ボンディングパッド11とグランドGNDとの間に
はポリシリコン抵抗R4、R5が直列接続され、これら
ポリシリコン抵抗R4とポリシリコン抵抗R5との接続
点j1がダイオ−ド13とダイオ−ド14との接続点j
2、及びエラ−アンプ16の非反転入力端子+に接続さ
れている。エラ−アンプ16の反転入力端子−は基準電
圧を与える電源Vrefの+側に接続され、電源Vre
fの−側はグランドGNDに接続され、エラ−アンプ1
6の出力端子VoutはPWMコンパレ−タ17の反転
入力端子−に接続されている。PWMコンパレ−タ17
の非反転入力端子+には発振器18が接続され、PWM
コンパレ−タ17の出力端子VoutはNPNトランジ
スタTR1のベ−スに接続されている。NPNトランジ
スタTR1のエミッタはグランドGNDに接続され、コ
レクタはボンディングパッド19に接続されている。ダ
イオ−ド13のカソ−ドは電源Vccに接続され、ダイ
オ−ド14のアノ−ドはグランドGNDに接続されてい
る。
FIG. 2 is a circuit diagram showing a semiconductor integrated circuit according to the embodiment (2). In the figure, BAT indicates a battery power supply, and the battery power supply BAT is connected to the semiconductor integrated circuit IC via a bonding pad 20. It is connected. An output line from the battery power supply BAT is connected to the semiconductor integrated circuit IC via the bonding pad 11, and polysilicon resistors R4 and R5 are connected in series between the bonding pad 11 and the ground GND. A connection point j1 between the resistor R4 and the polysilicon resistance R5 is a connection point j between the diode 13 and the diode 14.
2 and the non-inverting input terminal + of the error amplifier 16. The inverting input terminal-of the error amplifier 16 is connected to the + side of a power supply Vref for providing a reference voltage.
The negative side of f is connected to the ground GND, and the error amplifier 1
The output terminal Vout 6 is connected to the inverting input terminal of the PWM comparator 17. PWM comparator 17
The oscillator 18 is connected to the non-inverting input terminal + of the
The output terminal Vout of the comparator 17 is connected to the base of the NPN transistor TR1. The emitter of the NPN transistor TR1 is connected to the ground GND, and the collector is connected to the bonding pad 19. The cathode of the diode 13 is connected to the power supply Vcc, and the anode of the diode 14 is connected to the ground GND.

【0024】また、バッテリ電源BATの出力ラインに
はコイル21とダイオ−ド22が介装され、コイル21
とダイオ−ド22との接続点j3にはボンディングパッ
ド19が接続され、ダイオ−ド22のカソ−ドにはコン
デンサ23の一端が接続され、コンデンサ23の他端は
グランドGNDに接続されている。
A coil 21 and a diode 22 are provided on the output line of the battery power supply BAT.
A bonding pad 19 is connected to a connection point j3 between the diode 22 and the diode 22, a cathode of the diode 22 is connected to one end of a capacitor 23, and the other end of the capacitor 23 is connected to ground GND. .

【0025】車載用の電子制御機器では、バッテリ電源
BATの電圧、例えば14Vよりも高い電圧を必要とす
るものがある。エアバッグシステムなどでは30V程度
の電圧を必要とする。上記したように構成されたスイッ
チングレギュレ−タ(ステップアップレギュレ−タ)で
ある実施の形態(2)に係る半導体集積回路の場合、分
圧抵抗がポリシリコン抵抗R4、R5で構成されている
ため、ボンディングパッド11にはバッテリ電源BAT
の電圧(例えば14V程度)がステップアップされた、
例えば30Vよりも高い電圧であっても問題なくこれを
印加することができる。またステップアップされた電圧
をポリシリコン抵抗R4とポリシリコン抵抗R5とで分
圧したもの(適切な値にまで落したもの)をエラ−アン
プ16の非反転入力端子+に入力することができるた
め、エラ−アンプ16の電源Vccの電圧がステップア
ップされた電圧よりも低くても抵抗を外付けすることな
く、ステップアップされた電圧をモニタすることができ
る。
Some electronic control devices for vehicles require a voltage higher than the voltage of the battery power supply BAT, for example, 14V. An airbag system or the like requires a voltage of about 30V. In the case of the semiconductor integrated circuit according to the embodiment (2) which is the switching regulator (step-up regulator) configured as described above, the voltage dividing resistor is constituted by the polysilicon resistors R4 and R5. And the bonding pad 11 has a battery power supply BAT.
Voltage (for example, about 14 V) was stepped up,
For example, even if the voltage is higher than 30 V, it can be applied without any problem. Further, a voltage obtained by dividing the stepped-up voltage by the polysilicon resistor R4 and the polysilicon resistor R5 (dropped to an appropriate value) can be input to the non-inverting input terminal + of the error amplifier 16. Even if the voltage of the power supply Vcc of the error amplifier 16 is lower than the stepped-up voltage, the stepped-up voltage can be monitored without externally connecting a resistor.

【0026】また、ポリシリコン抵抗R4、ポリシリコ
ン抵抗R5は、従来の外付け抵抗と相違し、半導体集積
回路の形成過程において同時的に形成できるものである
ため、製作が容易で、外付けする手間を要しない。従っ
て、電子制御機器全体として見れば、部品点数の削減、
製造工数の削減となり、コストダウンを図ることができ
る。
Unlike the conventional external resistors, the polysilicon resistors R4 and R5 can be formed simultaneously in the process of forming the semiconductor integrated circuit. No hassle. Therefore, in terms of the electronic control device as a whole, the number of parts can be reduced,
The number of manufacturing steps can be reduced, and costs can be reduced.

【0027】図3は実施の形態(3)に係る半導体集積
回路を示す回路図であり、負の電源電圧がボンディング
パッド11を介して半導体集積回路ICに印加されてい
る。ボンディングパッド11と電源Vccとの間にはポ
リシリコン抵抗R6、R7が直列接続されており、これ
らポリシリコン抵抗R6とポリシリコン抵抗R7との接
続点j1がダイオ−ド13とダイオ−ド14との接続点
j2、及びコンパレ−タ30の反転入力端子−に接続さ
れている。コンパレ−タ30の非反転入力端子+は基準
電圧を与える、電源Vccの抵抗R8と抵抗R9とによ
る分割点j4に接続され、抵抗R8の一端は電源Vcc
に接続され、抵抗R9の一端はグランドGNDに接続さ
れ、コンパレ−タ30の出力端子Voutは内部回路
(図示せず)に接続されている。ダイオ−ド13のカソ
−ドは電源Vccに接続され、ダイオ−ド14のアノ−
ドはグランドGNDに接続されている。
FIG. 3 is a circuit diagram showing a semiconductor integrated circuit according to the embodiment (3). A negative power supply voltage is applied to the semiconductor integrated circuit IC via the bonding pad 11. Polysilicon resistors R6 and R7 are connected in series between the bonding pad 11 and the power supply Vcc, and a connection point j1 between the polysilicon resistors R6 and R7 is connected to the diodes 13 and 14. And the inverting input terminal of the comparator 30. The non-inverting input terminal + of the comparator 30 is connected to a dividing point j4 of the power supply Vcc, which is provided with a resistor R8 and a resistor R9, for applying a reference voltage.
The one end of the resistor R9 is connected to the ground GND, and the output terminal Vout of the comparator 30 is connected to an internal circuit (not shown). The cathode of the diode 13 is connected to the power supply Vcc, and the anode of the diode 14 is connected.
Is connected to the ground GND.

【0028】車載用の電子制御機器のうち、ミリ波レ−
ダの受信回路等に用いられるGaAs半導体集積回路を
用いたRFアンプ等では正負2電源駆動であり、負の電
源電圧を必要とする。上記したように構成された実施の
形態(3)に係る半導体集積回路の場合、分圧抵抗がポ
リシリコン抵抗R6、R7で構成されているため、負の
電圧が作用しても破壊されることはなく、ボンディング
パッド11には負の電圧であってもこれを印加すること
ができる。また負の電源電圧をポリシリコン抵抗R6と
ポリシリコン抵抗R7とで分圧したもの(適切な値に調
整したもの)をコンパレ−タ30の反転入力端子−に入
力することができるため、コンパレ−タ30の電源Vc
cの電圧が正であっても抵抗を外付けすることなく、負
の電圧をモニタすることができる。
Among the electronic control devices mounted on a vehicle, a millimeter-wave laser
An RF amplifier or the like using a GaAs semiconductor integrated circuit used for a receiving circuit or the like is driven by two positive and negative power supplies and requires a negative power supply voltage. In the case of the semiconductor integrated circuit according to the embodiment (3) configured as described above, since the voltage dividing resistor is configured by the polysilicon resistors R6 and R7, even if a negative voltage acts, the semiconductor integrated circuit is destroyed. However, even a negative voltage can be applied to the bonding pad 11. Further, a voltage obtained by dividing the negative power supply voltage by the polysilicon resistor R6 and the polysilicon resistor R7 (adjusted to an appropriate value) can be input to the inverting input terminal of the comparator 30. Power supply Vc
Even if the voltage c is positive, a negative voltage can be monitored without externally connecting a resistor.

【0029】また、ポリシリコン抵抗R6、R7は、従
来の外付け抵抗と相違し、半導体集積回路の形成過程に
おいて同時的に形成できるものであるため、製作が容易
で、外付けする手間を要しない。従って、電子制御機器
全体として見れば、部品点数の削減、製造工数の削減と
なり、コストダウンを図ることができる。
The polysilicon resistors R6 and R7 are different from conventional external resistors and can be formed simultaneously in the process of forming a semiconductor integrated circuit. Therefore, the polysilicon resistors R6 and R7 are easy to manufacture and require time and effort for external mounting. do not do. Therefore, in terms of the entire electronic control device, the number of parts and the number of manufacturing steps are reduced, and the cost can be reduced.

【0030】図4は実施の形態(4)に係る半導体集積
回路を示す回路図であり、入力側のボンディングパッド
11にはポリシリコン抵抗R10の一端が接続されてお
り、ポリシリコン抵抗R10の他端はダイオ−ド13と
ダイオ−ド14との接続点j2、及びコンパレ−タ40
の反転入力端子−に接続されている。コンパレ−タ40
の非反転入力端子+は、基準電圧を与える、電源Vcc
の抵抗R8と抵抗R9とによる分割点j4に接続され、
抵抗R8の一端は電源Vccに接続され、抵抗R9の一
端はグランドGNDに接続され、コンパレ−タ40の出
力端子Voutは内部回路(図示せず)に接続されてい
る。ダイオ−ド13のカソ−ドは電源Vccに接続さ
れ、ダイオ−ド14のアノ−ドはグランドGNDに接続
されている。
FIG. 4 is a circuit diagram showing a semiconductor integrated circuit according to the embodiment (4). One end of a polysilicon resistor R10 is connected to the bonding pad 11 on the input side. The end is a connection point j2 between the diode 13 and the diode 14, and a comparator 40.
Are connected to the inverting input terminal −. Comparator 40
Is connected to a power supply Vcc
Is connected to a dividing point j4 by the resistors R8 and R9 of
One end of the resistor R8 is connected to the power supply Vcc, one end of the resistor R9 is connected to the ground GND, and the output terminal Vout of the comparator 40 is connected to an internal circuit (not shown). The cathode of the diode 13 is connected to the power supply Vcc, and the anode of the diode 14 is connected to the ground GND.

【0031】また、接続点j2と反転入力端子−との間
にはクランプ回路CLが介装されている。クランプ回路
CLはNPNトランジスタTR2、PNPトランジスタ
TR3を含んで構成され、NPNトランジスタTR2の
コレクタは電源Vccに接続され、エミッタは接続点j
5を介してPNPトランジスタTR3のエミッタに接続
され、ベ−スは抵抗R11とダイオ−ド42との接続点
j7に接続されている。PNPトランジスタTR3のコ
レクタはグランドGNDに接続され、ベ−スは抵抗R1
1とダイオ−ド41との接続点j6に接続されている。
ダイオ−ド41のアノ−ドは電源Vccに接続され、ダ
イオ−ド42のカソ−ドはグランドGNDに接続されて
いる。これらNPNトランジスタTR2、PNPトラン
ジスタTR3、ダイオ−ド41、ダイオ−ド42、抵抗
R11を含んでクランプ回路CLが構成されている。
A clamp circuit CL is interposed between the connection point j2 and the inverting input terminal-. The clamp circuit CL includes an NPN transistor TR2 and a PNP transistor TR3. The collector of the NPN transistor TR2 is connected to the power supply Vcc, and the emitter is a connection point j.
5 is connected to the emitter of the PNP transistor TR3, and the base is connected to a connection point j7 between the resistor R11 and the diode 42. The collector of the PNP transistor TR3 is connected to the ground GND, and the base is a resistor R1.
1 and a connection point j6 of the diode 41.
The anode of the diode 41 is connected to the power supply Vcc, and the cathode of the diode 42 is connected to the ground GND. A clamp circuit CL includes these NPN transistor TR2, PNP transistor TR3, diode 41, diode 42, and resistor R11.

【0032】車載用の電子制御機器の半導体集積回路に
は、外部からの電磁波ノイズ等、正負の過大な信号が入
力されることがあるが、上記したように構成された実施
の形態(4)に係る半導体集積回路の場合、ノイズ除去
用の抵抗がポリシリコン抵抗R10で構成されているた
め、ボンディングパッド11に正負の過大な電圧が作用
してもポリシリコン抵抗R10が破壊されることはな
い。しかもコンパレ−タ40の反転入力端子−への入力
はクランプ回路CLを介して行われるため、ボンディン
グパッド11に正負の過大な電圧が作用しても、コンパ
レ−タ40の反転入力端子−へはGND電圧以下、電源
Vccの電圧以上の電圧が入力されることはなくなり、
コンパレ−タ40の誤動作の発生を防止することができ
る。
An excessively large positive or negative signal such as electromagnetic noise from the outside may be input to a semiconductor integrated circuit of a vehicle-mounted electronic control device. The embodiment (4) configured as described above. In the case of the semiconductor integrated circuit according to the above, since the resistor for removing noise is constituted by the polysilicon resistor R10, the polysilicon resistor R10 is not destroyed even if an excessively large positive or negative voltage acts on the bonding pad 11. . Moreover, since the input to the inverting input terminal of the comparator 40 is performed via the clamp circuit CL, even if an excessively large positive or negative voltage acts on the bonding pad 11, the inverting input terminal of the comparator 40 is not applied. A voltage lower than the GND voltage and higher than the voltage of the power supply Vcc will not be input.
A malfunction of the comparator 40 can be prevented.

【0033】また、ポリシリコン抵抗R10は、従来の
外付け抵抗と相違し、半導体集積回路の形成過程におい
て同時的に形成できるものであるため、製作が容易で、
外付けする手間を要しない。従って、電子制御機器全体
として見れば、部品点数の削減、製造工数の削減とな
り、コストダウンを図ることができる。
Also, unlike the conventional external resistor, the polysilicon resistor R10 can be formed simultaneously in the process of forming the semiconductor integrated circuit, so that the polysilicon resistor R10 is easy to manufacture.
No need for external attachment. Therefore, in terms of the entire electronic control device, the number of parts and the number of manufacturing steps are reduced, and the cost can be reduced.

【0034】図5は実施の形態(5)に係る半導体集積
回路を示す回路図であり、負の電源電圧がボンディング
パッド11を介して半導体集積回路ICに印加されてい
る。ボンディングパッド11にはポリシリコン抵抗R1
2の一端が接続されており、ポリシリコン抵抗R12の
他端はダイオ−ド13とダイオ−ド14との接続点j
2、及び反転アンプ50の反転入力端子−に接続されて
いる。反転アンプ50の非反転入力端子+はグランドG
NDに接続され、出力端子Voutはポリシリコン抵抗
R13とコンパレ−タ30の反転入力端子−との接続点
j9に接続されている。コンパレ−タ30の非反転入力
端子+は比較電圧を与える、電源Vccの抵抗R14と
抵抗R15とによる分割点j10に接続され、抵抗R1
4の一端は電源Vccに接続され、抵抗R15の一端は
グランドGNDに接続され、コンパレ−タ30の出力端
子Voutは内部回路(図示せず)および抵抗R16を
介して電源Vccに接続されている。ダイオ−ド13の
カソ−ドは電源Vccに接続され、ダイオ−ド14のア
ノ−ドはグランドGNDに接続されている。
FIG. 5 is a circuit diagram showing a semiconductor integrated circuit according to the embodiment (5). A negative power supply voltage is applied to the semiconductor integrated circuit IC via the bonding pad 11. The bonding pad 11 has a polysilicon resistor R1.
2 is connected to one end, and the other end of the polysilicon resistor R12 is connected to a connection point j between the diode 13 and the diode 14.
2 and the inverting input terminal of the inverting amplifier 50. The non-inverting input terminal + of the inverting amplifier 50 is ground G
The output terminal Vout is connected to a connection point j9 between the polysilicon resistor R13 and the inverting input terminal of the comparator 30. The non-inverting input terminal + of the comparator 30 is connected to a division point j10 of the power supply Vcc, which is provided with a resistor R14 and a resistor R15, for applying a comparison voltage.
4 is connected to the power supply Vcc, one end of the resistor R15 is connected to the ground GND, and the output terminal Vout of the comparator 30 is connected to the power supply Vcc via an internal circuit (not shown) and the resistor R16. . The cathode of the diode 13 is connected to the power supply Vcc, and the anode of the diode 14 is connected to the ground GND.

【0035】車載用の電子制御機器のうち、ミリ波レ−
ダの受信回路等に用いられるGaAs半導体集積回路を
用いたRFアンプ等では正負2電源駆動であり、負の電
源電圧を必要とする。上記したように構成された実施の
形態(5)に係る半導体集積回路の場合、反転アンプ5
0のゲインを決定するゲイン設定抵抗がポリシリコン抵
抗R12、R13で構成されているため、ボンディング
パッド11には負の電圧であってもこれを印加すること
ができる。また負の電圧が反転アンプ50で反転出力さ
れてコンパレ−タ30の反転入力端子−に入力されるた
め、コンパレ−タ30の電源Vccの電圧が前記負の電
圧の絶対値より小さくても抵抗を外付けすることなく、
負の電圧をモニタすることができる。
Among the electronic control devices mounted on a vehicle, a millimeter-wave laser
An RF amplifier or the like using a GaAs semiconductor integrated circuit used for a receiving circuit or the like is driven by two positive and negative power supplies and requires a negative power supply voltage. In the case of the semiconductor integrated circuit according to the embodiment (5) configured as described above, the inverting amplifier 5
Since the gain setting resistor that determines the gain of 0 is made up of the polysilicon resistors R12 and R13, a negative voltage can be applied to the bonding pad 11 even if it is negative. Further, since the negative voltage is inverted and output by the inverting amplifier 50 and input to the inverting input terminal of the comparator 30, even if the voltage of the power supply Vcc of the comparator 30 is smaller than the absolute value of the negative voltage, the resistance is reduced. Without external
Negative voltages can be monitored.

【0036】例えば、接続点j10における比較電圧が
2Vとなるように抵抗R14と抵抗R15との抵抗値が
設定され、反転アンプ50のゲインが5分の1となるよ
うにポリシリコン抵抗R12とポリシリコン抵抗R13
との抵抗値が設定されていると、図6に示したように、
ボンディングパッド11から入力される負の電圧が−1
0Vの時に、反転アンプ50から出力される接続点j9
における電圧が2Vとなり、コンパレ−タ30の出力端
子Voutから出力される電圧がハイからロ−に切り換
わる。したがって、ボンディングパッド11から入力さ
れる−10Vの電圧をモニタすることができる。
For example, the resistance values of the resistors R14 and R15 are set so that the comparison voltage at the connection point j10 is 2 V, and the polysilicon resistor R12 and the polysilicon resistor R12 are set so that the gain of the inverting amplifier 50 becomes 1/5. Silicon resistor R13
When the resistance value is set as shown in FIG. 6, as shown in FIG.
The negative voltage input from the bonding pad 11 is -1.
A connection point j9 output from the inverting amplifier 50 at 0V
Becomes 2 V, and the voltage output from the output terminal Vout of the comparator 30 switches from high to low. Therefore, it is possible to monitor the voltage of −10 V input from the bonding pad 11.

【0037】実施の形態(5)に係る半導体集積回路に
よれば、これらポリシリコン抵抗R12、ポリシリコン
抵抗R13、抵抗R14及び抵抗R15の値を所望の値
に設定することにより、かなり広い範囲における負の入
力電圧をモニタすることができる。
According to the semiconductor integrated circuit of the embodiment (5), by setting the values of the polysilicon resistor R12, the polysilicon resistor R13, the resistor R14 and the resistor R15 to desired values, a wide range can be obtained. Negative input voltages can be monitored.

【0038】また、ポリシリコン抵抗R12、R13
は、従来の外付け抵抗と相違し、半導体集積回路の形成
過程において同時的に形成できるものであるため、製作
が容易で、外付けする手間を要しない。従って、電子制
御機器全体として見れば、部品点数の削減、製造工数の
削減となり、コストダウンを図ることができる。
The polysilicon resistors R12 and R13
Unlike conventional external resistors, they can be formed simultaneously in the process of forming a semiconductor integrated circuit, so that they are easy to manufacture and do not require external time and effort. Therefore, in terms of the entire electronic control device, the number of parts and the number of manufacturing steps are reduced, and the cost can be reduced.

【0039】図7は実施の形態(6)に係る半導体集積
回路を示す回路図であり、図7に示した半導体集積回路
が、図5に示した半導体集積回路と相違している点は反
転アンプ50の非反転入力端子+がグランドGNDにで
はなく、基準電圧を与える電源Vrefに接続されてい
る点である。したがって、ここではその他の詳しい構成
の説明は省略することとする。
FIG. 7 is a circuit diagram showing a semiconductor integrated circuit according to the embodiment (6). The semiconductor integrated circuit shown in FIG. 7 is different from the semiconductor integrated circuit shown in FIG. The point is that the non-inverting input terminal + of the amplifier 50 is connected not to the ground GND but to the power supply Vref for applying the reference voltage. Therefore, description of other detailed configurations is omitted here.

【0040】実施の形態(6)に係る半導体集積回路に
よれば、例えば、接続点j10における比較電圧が3V
となるように抵抗R14と抵抗R15との抵抗値が設定
され、反転アンプ50のゲインが5分の1となるように
ポリシリコン抵抗R12とポリシリコン抵抗R13との
抵抗値が設定され、基準電源Vrefの電圧が5Vに設
定されていると、図8に示したように、ボンディングパ
ッド11から入力される正の電圧が15Vになると、コ
ンパレ−タ30の出力端子Voutから出力される信号
がロ−からハイに切り換わることとなり、電源Vccの
電圧(5V)よりも高い入力電圧(15V)をモニタで
きる。
According to the semiconductor integrated circuit of the embodiment (6), for example, the comparison voltage at the connection point j10 is 3 V
The resistance values of the resistors R14 and R15 are set so that the resistance of the polysilicon resistor R12 and the resistance of the polysilicon resistor R13 are set so that the gain of the inverting amplifier 50 becomes 1/5. When the voltage of Vref is set to 5 V, as shown in FIG. 8, when the positive voltage input from the bonding pad 11 becomes 15 V, the signal output from the output terminal Vout of the comparator 30 becomes low. The input is switched from-to high, and an input voltage (15 V) higher than the voltage (5 V) of the power supply Vcc can be monitored.

【0041】実施の形態(6)に係る半導体集積回路に
よれば、これらポリシリコン抵抗R12、ポリシリコン
抵抗R13、抵抗R14及び抵抗R15の値を所望の値
に設定することにより、かなり広い範囲における正の入
力電圧をモニタすることができる。
According to the semiconductor integrated circuit of the embodiment (6), by setting the values of the polysilicon resistor R12, the polysilicon resistor R13, the resistor R14 and the resistor R15 to desired values, a wide range can be obtained. A positive input voltage can be monitored.

【0042】また、ポリシリコン抵抗R12、R13
は、従来の外付け抵抗と相違し、半導体集積回路の形成
過程において同時的に形成できるものであるため、製作
が容易で、外付けする手間を要しない。従って、電子制
御機器全体として見れば、部品点数の削減、製造工数の
削減となり、コストダウンを図ることができる。
The polysilicon resistors R12 and R13
Unlike conventional external resistors, they can be formed simultaneously in the process of forming a semiconductor integrated circuit, so that they are easy to manufacture and do not require external time and effort. Therefore, in terms of the entire electronic control device, the number of parts and the number of manufacturing steps are reduced, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態(1)に係る半導体集積
回路を示す回路図である。
FIG. 1 is a circuit diagram showing a semiconductor integrated circuit according to a first embodiment of the present invention.

【図2】 本発明の実施の形態(2)に係る半導体集積
回路を示す回路図である。
FIG. 2 is a circuit diagram showing a semiconductor integrated circuit according to a second embodiment of the present invention.

【図3】 本発明の実施の形態(3)に係る半導体集積
回路を示す回路図である。
FIG. 3 is a circuit diagram showing a semiconductor integrated circuit according to a third embodiment of the present invention.

【図4】 本発明の実施の形態(4)に係る半導体集積
回路を示す回路図である。
FIG. 4 is a circuit diagram showing a semiconductor integrated circuit according to an embodiment (4) of the present invention.

【図5】 本発明の実施の形態(5)に係る半導体集積
回路を示す回路図である。
FIG. 5 is a circuit diagram showing a semiconductor integrated circuit according to an embodiment (5) of the present invention.

【図6】 図5に示した半導体集積回路の作動を説明す
るためのコンパレ−タからの出力電圧を示すグラフであ
る。
FIG. 6 is a graph showing an output voltage from a comparator for explaining the operation of the semiconductor integrated circuit shown in FIG.

【図7】 本発明の実施の形態(6)に係る半導体集積
回路を示す回路図である。
FIG. 7 is a circuit diagram showing a semiconductor integrated circuit according to Embodiment (6) of the present invention.

【図8】 図7に示した半導体集積回路の作動を説明す
るためのコンパレ−タからの出力電圧を示すグラフであ
る。
FIG. 8 is a graph showing an output voltage from a comparator for explaining the operation of the semiconductor integrated circuit shown in FIG. 7;

【図9】 従来の半導体集積回路を示す回路図である。FIG. 9 is a circuit diagram showing a conventional semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

BAT バッテリ電源 11 ボンディングパッド 13 ダイオ−ド 14 ダイオ−ド 15 コンパレ−タ R2 ポリシリコン抵抗 R3 ポリシリコン抵抗 j1 接続点 j2 接続点 Vout 出力端子 BAT Battery power supply 11 Bonding pad 13 Diode 14 Diode 15 Comparator R2 Polysilicon resistor R3 Polysilicon resistor j1 Connection point j2 Connection point Vout Output terminal

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ボンディングパッドと接地との間に直列
的に複数個のポリシリコン抵抗あるいは薄膜抵抗が介装
され、これら抵抗の分割点が内部回路と1個以上の静電
保護ダイオ−ドとの接続点に接続されていることを特徴
とする半導体集積回路。
A plurality of polysilicon resistors or thin film resistors are interposed in series between a bonding pad and a ground, and the dividing points of these resistors are divided into an internal circuit and one or more electrostatic protection diodes. A semiconductor integrated circuit characterized by being connected to a connection point of:
【請求項2】 ボンディングパッドと正の電圧源との間
に直列的に複数個のポリシリコン抵抗あるいは薄膜抵抗
が介装され、これら抵抗の分割点が内部回路と1個以上
の静電保護ダイオ−ドとの接続点に接続されていること
を特徴とする半導体集積回路。
2. A plurality of polysilicon resistors or thin film resistors are interposed in series between a bonding pad and a positive voltage source, and the dividing points of these resistors are divided into an internal circuit and one or more electrostatic protection diodes. A semiconductor integrated circuit, which is connected to a connection point with the node.
【請求項3】 ボンディングパッドと1個以上の静電保
護ダイオ−ドとの間にポリシリコン抵抗あるいは薄膜抵
抗が介装され、前記静電保護ダイオ−ドと内部回路との
間にサ−ジ吸収用のクランプ回路が介装されていること
を特徴とする半導体集積回路。
3. A polysilicon resistor or a thin film resistor is interposed between a bonding pad and one or more electrostatic protection diodes, and a surge is provided between the electrostatic protection diode and an internal circuit. A semiconductor integrated circuit, comprising a clamp circuit for absorption.
【請求項4】 前記静電保護ダイオ−ドの接続点と前記
内部回路との間にサ−ジ吸収用のクランプ回路が介装さ
れていることを特徴とする請求項1又は請求項2記載の
半導体集積回路。
4. A surge absorbing clamp circuit is interposed between a connection point of said electrostatic protection diode and said internal circuit. Semiconductor integrated circuit.
【請求項5】 ボンディングパッドと静電保護ダイオ−
ドとの間にポリシリコンあるいは薄膜からなる一のゲイ
ン設定抵抗が介装され、前記静電保護ダイオ−ドと内部
回路との間にポリシリコンあるいは薄膜からなる他のゲ
イン設定抵抗が介装され、反転オペアンプの反転入力端
子が前記静電保護ダイオ−ドと前記他のゲイン設定抵抗
との接続点に接続され、非反転入力端子が接地され、出
力端子が前記内部回路と前記他のゲイン設定抵抗との接
続点に接続されていることを特徴とする半導体集積回
路。
5. A bonding pad and an electrostatic protection diode.
One gain setting resistor made of polysilicon or a thin film is interposed between the static protection diode and another internal gain setting resistor made of polysilicon or a thin film. The inverting input terminal of the inverting operational amplifier is connected to the connection point between the electrostatic protection diode and the other gain setting resistor, the non-inverting input terminal is grounded, and the output terminal is connected to the internal circuit and the other gain setting. A semiconductor integrated circuit connected to a connection point with a resistor.
【請求項6】 ボンディングパッドと静電保護ダイオ−
ドとの間にポリシリコンあるいは薄膜からなる一のゲイ
ン設定抵抗が介装され、前記静電保護ダイオ−ドと内部
回路との間にポリシリコンあるいは薄膜からなる他のゲ
イン設定抵抗が介装され、反転オペアンプの反転入力端
子が前記静電保護ダイオ−ドと前記他のゲイン設定抵抗
との接続点に接続され、非反転入力端子が正の基準電圧
源に接続され、出力端子が前記内部回路と前記他のゲイ
ン設定抵抗との接続点に接続されていることを特徴とす
る半導体集積回路。
6. A bonding pad and an electrostatic protection diode.
One gain setting resistor made of polysilicon or a thin film is interposed between the static protection diode and another internal gain setting resistor made of polysilicon or a thin film. An inverting input terminal of the inverting operational amplifier is connected to a connection point between the electrostatic protection diode and the other gain setting resistor, a non-inverting input terminal is connected to a positive reference voltage source, and an output terminal is connected to the internal circuit. And a connection point between the gain setting resistor and the other gain setting resistor.
JP10183594A 1998-06-30 1998-06-30 Semiconductor integrated circuit Pending JP2000022077A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10183594A JP2000022077A (en) 1998-06-30 1998-06-30 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10183594A JP2000022077A (en) 1998-06-30 1998-06-30 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2000022077A true JP2000022077A (en) 2000-01-21

Family

ID=16138561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10183594A Pending JP2000022077A (en) 1998-06-30 1998-06-30 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2000022077A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005271747A (en) * 2004-03-25 2005-10-06 Soundtech:Kk Method for adjusting automobile using electronic component and automobile
US7233466B2 (en) 2002-08-02 2007-06-19 Nec Electronics Corporation Input protection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233466B2 (en) 2002-08-02 2007-06-19 Nec Electronics Corporation Input protection circuit
JP2005271747A (en) * 2004-03-25 2005-10-06 Soundtech:Kk Method for adjusting automobile using electronic component and automobile

Similar Documents

Publication Publication Date Title
US5781389A (en) Transistor protection circuit
US8478559B2 (en) Semiconductor component and method of making the same
EP0533640B1 (en) Electrostatic discharge protective device having a reduced current leakage
US20070127173A1 (en) Electrostatic discharge protection apparatus for high-voltage products
US3911296A (en) Capacitance multiplier circuit
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
KR950001309B1 (en) Overvoltage protected circuit
KR980012419A (en) Integrated ESD Protection Circuit Using Board-Triggered Lateral NPN
JPH03185916A (en) Adaptive gate charging circuit for power fet
KR100778203B1 (en) Power supply protection circuit for an in-vehicle eletronic device
US20050264964A1 (en) Semiconductor circuit
US5208474A (en) Input circuit of a semiconductor device
JP2000022077A (en) Semiconductor integrated circuit
JPH027461A (en) Integrated circuit protection circuit device
JPH03166816A (en) Semiconductor integrated circuit device
US5670829A (en) Precision current limit circuit
US4709171A (en) Current limiter and method for limiting current
US20220139905A1 (en) Semiconductor Device
US11114849B2 (en) Semiconductor device and semiconductor device system
KR100205463B1 (en) A transient protected isolator output stage
WO2006129613A1 (en) Protection circuit, and semiconductor device and light emitting device using such protection circuit
US6882512B2 (en) Integrated circuit provided with a protection against electrostatic discharges
US4381484A (en) Transistor current source
US5786972A (en) Temperature-compensated voltage clamp with forced pass transistor voltage sharing
US6850111B1 (en) Charge pump circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415