JP2000022076A - Macro module control device and method - Google Patents

Macro module control device and method

Info

Publication number
JP2000022076A
JP2000022076A JP10182770A JP18277098A JP2000022076A JP 2000022076 A JP2000022076 A JP 2000022076A JP 10182770 A JP10182770 A JP 10182770A JP 18277098 A JP18277098 A JP 18277098A JP 2000022076 A JP2000022076 A JP 2000022076A
Authority
JP
Japan
Prior art keywords
macro module
signal
clock
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10182770A
Other languages
Japanese (ja)
Inventor
Atsushi Horie
厚志 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10182770A priority Critical patent/JP2000022076A/en
Publication of JP2000022076A publication Critical patent/JP2000022076A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a macro module in useless power consumption by a method wherein the macro module which is not required to be used is stopped from operating when a MCU is in a standby mode without increasing a circuit in scale and a wiring in area. SOLUTION: When an MCU is in a standby mode, a power control dedicated pin 4 is kept at a high level, an outer pin 5 and a clock control resistor 7 are connected together through the intermediary of a multiplexer 6, control pulse signals of high level are inputted into a control register 7 through an outer pin 5 to set the clock control register 7. By this setup, signals of high level are outputted to a logic circuit 8 from the clock control register 7 to shut off the logic circuit 8, and clock signals are stopped from being supplied to a functional macro module, whereby useless power consumption can be reduced. At this point, a decoder circuit can be dispensed with, so that a circuit is restrained from increasing in scale, and as an existing wiring is used, a wiring is prevented from increasing in area.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、1チップマイクロ
コンピュータ等に内蔵される複数の機能マクロモジュー
ルのスタンバイモード時のマクロモジュールの制御装置
及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for controlling a macro module in a standby mode of a plurality of function macro modules incorporated in a one-chip microcomputer or the like.

【0002】[0002]

【従来の技術】図5は従来のMCU(マイクロコンピュ
ータ)内のタイマーやシリアルインターフェース等の機
能マクロモジュールの制御方法を説明するブロック図で
ある。MCU1内の機能マクロモジュール2A、2B、
2Cのみが動作するスタンバイモード時であっても、入
力アドレス100からアドレスデコーダ3によりデコー
ドされて生成されるマクロモジュールを選択するセレク
ト信号200が共通のため、クロックがマクロモジュー
ル全体に供給されてしまい、使う必要の無いマクロモジ
ュールも動作し、この部分で余分な電力を消費してい
た。
2. Description of the Related Art FIG. 5 is a block diagram for explaining a conventional method for controlling a function macro module such as a timer and a serial interface in an MCU (microcomputer). Function macro modules 2A, 2B in MCU 1
Even in the standby mode in which only 2C operates, the clock is supplied to the entire macro module because the select signal 200 for selecting the macro module decoded and generated by the address decoder 3 from the input address 100 is common. The macro modules that did not need to be used also operated, consuming extra power in this area.

【0003】[0003]

【発明が解決しようとする課題】そこで、従来から上記
のようなスタンバイモード時に使う必要の無いマクロモ
ジュールが消費する電力を削減する対策として、図6に
示すようにアドレスデコーダ3により、機能マクロモジ
ュールを選択するセレクト信号201、202、203
を個別に生成させて、スタンバイモード時に使う必要の
無いマクロモジュールの動作を止めたり、或いは、機能
マクロモジュール内の制御レジスタにそのパワー制御を
行う処理をさせたりする方法がある。しかし、いずれの
方法も、機能マクロモジュール個別のアドレスデコード
を必要とするため、アドレスデコーダ3の回路規模の増
加を伴うという問題点があった。また、各機能マクロモ
ジュール毎のセレクト信号201、202の引き回しが
チップ内の配線面積を増大させるという問題もあった。
As a countermeasure for reducing the power consumed by a macro module which does not need to be used in the standby mode as described above, a functional macro module is provided by an address decoder 3 as shown in FIG. Select signals 201, 202, 203 for selecting
Are generated individually to stop the operation of the macro module that does not need to be used in the standby mode, or to cause a control register in the functional macro module to perform a process of controlling its power. However, each of these methods requires address decoding for each functional macro module, and thus has a problem that the circuit scale of the address decoder 3 is increased. There is also a problem that the routing of the select signals 201 and 202 for each functional macro module increases the wiring area in the chip.

【0004】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、回路規模や配線
面積の増大を伴うことなく、MCUのスタンバイモード
時に使う必要の無いマクロモジュールの動作を停止し
て、無駄な電力消費を削減することができるマクロモジ
ュールの制御装置及び方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a macro module which does not need to be used in a standby mode of an MCU without increasing the circuit scale and wiring area. It is an object of the present invention to provide a macro module control device and method capable of stopping the operation of the macro module and reducing unnecessary power consumption.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は、マイクロコンピュータに内蔵
されているマクロモジュールの動作を制御するマクロモ
ジュールの制御装置において、信号を入出力する外部ピ
ンと、入力される制御信号により前記マクロモジュール
へクロックを供給するか、クロックを停止するかを制御
する制御回路と、前記外部ピンを前記マクロモジュール
に接続するか、或いは前記制御回路に接続するかを選択
して切り換える切替回路と、この切替回路を前記制御回
路側に切り換えるパワーセーブ信号を入力する専用ピン
とを備え、前記マイクロコンピュータのスタンバイモー
ド時に、前記専用ピンから前記パワーセーブ信号を入力
した後、前記制御回路によって前記マクロモジュールへ
のクロックの供給を停止させる制御信号を前記外部ピン
から入力することにある。
In order to achieve the above object, a first aspect of the present invention is a macro module control device for controlling the operation of a macro module built in a microcomputer. An external pin, a control circuit for controlling whether to supply a clock to the macro module or stop the clock according to an input control signal, and connecting the external pin to the macro module or to the control circuit. And a dedicated pin for inputting a power save signal for switching the switching circuit to the control circuit side, and inputting the power save signal from the dedicated pin when the microcomputer is in a standby mode. After that, the control circuit supplies a clock to the macro module. It is to input a control signal for stopping from the external pins.

【0006】この第1の発明によれば、前記マクロモジ
ュールが前記マイクロコンピュータのスタンバイモード
時に動作不要であった場合、前記スタンバイモード時
に、前記パワーセーブ信号を前記専用ピンから入力し
て、前記外部ピンを前記切替回路を介して前記制御回路
に接続しておいてから、前記外部ピンからクロック停止
用の制御信号を前記制御回路に入力して、前記マクロモ
ジュールへのクロックの供給を停止する。これにより、
前記マクロモジュールの動作が停止され、電力消費が削
減される。
According to the first aspect, when the macro module does not need to operate in the standby mode of the microcomputer, the power save signal is input from the dedicated pin in the standby mode, and After the pin is connected to the control circuit via the switching circuit, a control signal for stopping the clock is input from the external pin to the control circuit, and the supply of the clock to the macro module is stopped. This allows
The operation of the macro module is stopped, and power consumption is reduced.

【0007】第2の発明の特徴は、マイクロコンピュー
タに内蔵されているマクロモジュールの動作を制御する
マクロモジュールの制御装置において、信号を入出力す
る外部ピンと、入力される制御信号により前記マクロモ
ジュールへクロックを供給するか、クロックを停止する
かを制御する制御回路と、前記外部ピンを前記マクロモ
ジュールに接続するか、或いは前記制御回路に接続する
かを選択して切り換える切替回路と、前記マイクロコン
ピュータをスタンバイモードにするスタンバイモード信
号から前記切替回路を前記制御回路側に切り換える切替
信号を作成する信号作成回路と、前記外部ピンに所定の
電位を設定する設定回路とを備え、前記マイクロコンピ
ュータがスタンバイモードに入ると、前記外部ピンの電
位状態が前記制御信号として前記切替回路を介して前記
制御回路に入力されることにある。
According to a second aspect of the present invention, in a macro module control device for controlling the operation of a macro module built in a microcomputer, an external pin for inputting / outputting a signal and a control signal input to the macro module. A control circuit that controls whether to supply a clock or stop the clock, a switching circuit that selects and switches whether to connect the external pin to the macro module or to the control circuit, and the microcomputer. A signal generation circuit for generating a switching signal for switching the switching circuit from the standby mode signal to the control circuit side, and a setting circuit for setting a predetermined potential to the external pin. In the mode, the potential state of the external pin is controlled by the control. It is to be inputted to the control circuit via the switching circuit as No..

【0008】この第2の発明によれば、前記マクロモジ
ュールが前記マイクロコンピュータのスタンバイモード
時に動作不要であった場合、前記設定回路によって前記
外部ピンにハイレベルの電位を設定して、前記外部ピン
をプルアップしておく。その後、前記スタンバイモード
に入ると、前記信号作成回路により作成された切替信号
により前記外部ピンが前記切替回路を介して前記制御回
路側に切り換えられ、前記外部ピンのプルアップ信号が
前記制御信号として前記制御回路に入力される。これを
受けて制御回路は前記マクロモジュールのクロックの供
給を停止する。
According to the second aspect, when the macro module does not need to operate during the standby mode of the microcomputer, the setting circuit sets a high-level potential to the external pin, and Pull up. Thereafter, when entering the standby mode, the external pin is switched to the control circuit side via the switching circuit by a switching signal generated by the signal generating circuit, and a pull-up signal of the external pin is used as the control signal. Input to the control circuit. In response to this, the control circuit stops supplying the clock of the macro module.

【0009】これにより、前記マクロモジュールの動作
が停止され、電力消費が削減される。尚、前記外部ピン
に接地電位を印加してプルダウンしておけば、前記スタ
ンバイモード時に、前記外部ピンから前記制御回路にプ
ルダウン電圧が前記制御信号として入力されるため、前
記制御回路は前記マクロモジュールへのクロックの供給
を続行する。
As a result, the operation of the macro module is stopped, and power consumption is reduced. If a ground potential is applied to the external pin and the pull-down voltage is applied, the pull-down voltage is input from the external pin to the control circuit as the control signal in the standby mode. Continue to supply clock to.

【0010】第3の発明の特徴は、前記設定回路は前記
外部ピンにプルアップ電圧又はプルダウン電圧を印加す
る抵抗を有することにある。
A third feature of the invention resides in that the setting circuit has a resistor for applying a pull-up voltage or a pull-down voltage to the external pin.

【0011】第4の発明の特徴は、前記制御回路は入力
される前記制御信号の電位によりセット又はリセットさ
れるレジスタと、このレジスタがセット又はリセットさ
れた時の出力信号によって、クロックを前記マクロモジ
ュールへ供給するか、或いは供給停止するかを制御する
論理回路とから成ることにある。
A fourth aspect of the present invention is characterized in that the control circuit controls the clock by the macro by a register set or reset by the potential of the input control signal and an output signal when the register is set or reset. And a logic circuit for controlling whether to supply or stop supplying the module.

【0012】第5の発明の特徴は、マイクロコンピュー
タに内蔵されているマクロモジュールの動作を制御する
マクロモジュールの制御方法において、前記マイクロコ
ンピュータのスタンバイモード時に、外部から信号を与
えて外部から制御信号をクロックの供給、供給停止を行
うハードウェアへ入力する経路を確保する過程と、前記
外部から前記制御信号を前記ハードウェアへ入力して前
記マクロモジュールへのクロックの供給を選択的に停止
する過程とを備えたことにある。
According to a fifth aspect of the present invention, there is provided a method of controlling a macro module for controlling the operation of a macro module incorporated in a microcomputer, the method comprising: receiving a signal from the outside when the microcomputer is in a standby mode; Providing a path for inputting the clock to the hardware for supplying and stopping the clock, and selectively stopping the supply of the clock to the macro module by inputting the control signal from the outside to the hardware. And that it had.

【0013】この第5の発明によれば、前記マクロモジ
ュールが前記マイクロコンピュータのスタンバイモード
時に動作不要であった場合、スタンバイモード時に、前
記外部から信号を与えて前記ハードウェアに制御信号を
入力する経路を確保した後、更に外部から前記制御信号
を前記ハードウェアに送ることによって、前記マクロモ
ジュールへのクロックの供給を停止する。
According to the fifth aspect, when the macro module does not need to operate in the standby mode of the microcomputer, a control signal is input to the hardware by applying a signal from the outside in the standby mode. After securing the path, the supply of the clock to the macro module is stopped by further sending the control signal from the outside to the hardware.

【0014】第6の発明の特徴は、マイクロコンピュー
タに内蔵されているマクロモジュールの動作を制御する
マクロモジュールの制御方法において、前記マイクロコ
ンピュータをスタンバイモードにする内部信号から切替
信号を作成する過程と、前記切替信号により予め設定さ
れた設定信号をクロックの供給、供給停止を行うハード
ウェアへ入力する経路を確保する過程と、前記ハードウ
ェアが前記設定信号を入力して前記マクロモジュールへ
のクロックの供給を選択的に停止するか又は、クロック
の供給を選択的に続行する過程を含むことにある。
According to a sixth aspect of the present invention, there is provided a method of controlling a macro module which controls the operation of a macro module incorporated in a microcomputer, wherein a switching signal is generated from an internal signal for setting the microcomputer to a standby mode. Supplying a clock with a setting signal set in advance by the switching signal, securing a path for inputting the clock to hardware for stopping the supply, and supplying the setting signal from the hardware to the macro module to supply a clock to the macro module. It consists in selectively stopping the supply or selectively continuing the supply of the clock.

【0015】この第6の発明によれば、前記マクロモジ
ュールが前記マイクロコンピュータのスタンバイモード
時に動作不要であった場合、前記マクロモジュールにク
ロック供給停止の設定を予めしておく。前記スタンバイ
モードになると、前記切替信号が自動的に作成され、前
記設定信号が前記ハードウェア回路に入力されるため、
前記ハードウェア回路は前記マクロモジュールへのクロ
ックの供給を停止する。尚、前記マクロモジュールが動
作必要であった場合は、スタンバイモード時に前記マク
ロモジュールに前記クロックを供給する設定を予め行っ
ておけばよい。
According to the sixth aspect, when the macro module does not need to operate when the microcomputer is in the standby mode, a setting for stopping clock supply to the macro module is made in advance. When the standby mode is entered, the switching signal is automatically created, and the setting signal is input to the hardware circuit.
The hardware circuit stops supplying a clock to the macro module. When the macro module needs to operate, the setting for supplying the clock to the macro module in the standby mode may be performed in advance.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明のマクロモジュール
の制御装置を搭載したMCUの第1の実施の形態を示し
たブロック図である。但し、従来例に対応する部分は同
一符号を用いて説明する。MCU(マイクロコンピュー
タ)1には、機能マクロモジュール2Aの他に、複数の
機能マクロモジュール(図示せず)が内蔵されている。
また、MCU1には、機能マクロモジュール2Aの電力
消費を制御するためのパワー制御専用ピン4が設けられ
ている。パワー制御専用ピン4はMCU1内部に設けら
れたマルチプレクサ6に接続され、また、このマルチプ
レクサ6は機能マクロモジュール2A用の外部ピン5に
接続されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of an MCU equipped with a control device for a macro module according to the present invention. However, portions corresponding to the conventional example will be described using the same reference numerals. The MCU (microcomputer) 1 incorporates a plurality of function macro modules (not shown) in addition to the function macro module 2A.
The MCU 1 is provided with a power control dedicated pin 4 for controlling power consumption of the function macro module 2A. The power control dedicated pin 4 is connected to a multiplexer 6 provided inside the MCU 1, and the multiplexer 6 is connected to an external pin 5 for the function macro module 2A.

【0017】マルチプレクサ6は外部ピン5をクロック
制御レジスタ7に接続するか、機能マクロモジュール2
Aの入力部に接続するかを選択する。クロック制御レジ
スタ7はクロック300の導通、遮断を行う論理回路8
を制御し、クロック300はこの論理回路8を介して機
能マクロモジュール2Aに供給される。
The multiplexer 6 connects the external pin 5 to the clock control register 7 or the function macro module 2
Select whether to connect to the input section of A. The clock control register 7 is a logic circuit 8 for conducting and blocking the clock 300.
And the clock 300 is supplied to the function macro module 2A via the logic circuit 8.

【0018】尚、機能マクロモジュール2AはMCU1
のスタンバイモード時に動作不必要とするものとする。
また、図示されない他の機能マクロモジュール毎に、マ
ルチプレクサ6、クロック制御レジスタ7、論理回路8
が設けられ、同様の回路を構成するが、パワー制御専用
ピン4は共通で1個である。
The function macro module 2A is the MCU 1
Operation is unnecessary in the standby mode.
In addition, a multiplexer 6, a clock control register 7, a logic circuit 8
And a similar circuit is configured, but the power control dedicated pin 4 is common and one.

【0019】次に本実施の形態の動作について図2のタ
イミングチャートを参照して説明する。通常モード時、
マルチプレクサ6は機能マクロモジュール2A側を選択
しているため、外部ピン5は機能マクロモジュール2A
と接続されている。又、この時、クロック制御レジスタ
7はリセットされているため、その出力50は図2
(C)に示すようにローレベルで、論理回路8は導通し
ている。これにより、図2(D)に示すように機能マク
ロモジュール2Aにクロック300が供給され、機能マ
クロモジュール2Aが動作している。従って、機能マク
ロモジュール2Aは、例えば、外部ピン5からの信号な
どを処理する動作を行う。
Next, the operation of this embodiment will be described with reference to the timing chart of FIG. In normal mode,
Since the multiplexer 6 selects the function macro module 2A, the external pin 5 is connected to the function macro module 2A.
Is connected to At this time, since the clock control register 7 has been reset, the output 50 of FIG.
The logic circuit 8 is conducting at a low level as shown in FIG. Thus, the clock 300 is supplied to the function macro module 2A as shown in FIG. 2D, and the function macro module 2A operates. Therefore, the function macro module 2A performs an operation of processing a signal from the external pin 5, for example.

【0020】MCU1のスタンバイモード(機能マクロ
モジュールのみ動くモード)時に、パワー制御専用ピン
4を図2(A)に示すようにハイレベルとしてイネーブ
ルにする。これにより、マルチプレクサ6はクロック制
御レジスタ7側を選択するため、外部ピン5はマルチプ
レクサ6を介してクロック制御レジスタ7に接続され
る。
In the standby mode of the MCU 1 (mode in which only the function macro module operates), the power control dedicated pin 4 is enabled to a high level as shown in FIG. Thus, the multiplexer 6 selects the clock control register 7 side, so that the external pin 5 is connected to the clock control register 7 via the multiplexer 6.

【0021】その後、図2(B)に示すように外部ピン
5からハイレベルのパルス信号がクロック制御レジスタ
7に入力されると、このクロック制御レジスタ7がセッ
トされる。クロック制御レジスタ7はセットされると、
図2(C)に示すようにハイレベルの信号50を論理回
路8に出力して、この論理回路8を遮断状態にする。
Thereafter, when a high-level pulse signal is input from the external pin 5 to the clock control register 7 as shown in FIG. 2B, the clock control register 7 is set. When the clock control register 7 is set,
As shown in FIG. 2C, a high-level signal 50 is output to the logic circuit 8, and the logic circuit 8 is turned off.

【0022】このため、図2(D)に示すように、この
論理回路8を通して機能マクロモジュール2Aに入力さ
れていたクロック300が遮断され、機能マクロモジュ
ール2Aに対するクロック300の供給が停止され、機
能マクロモジュール2Aの動作が停止されることによ
り、この機能マクロモジュール2Aの電力消費がなくな
る。
Therefore, as shown in FIG. 2D, the clock 300 input to the function macro module 2A through the logic circuit 8 is cut off, the supply of the clock 300 to the function macro module 2A is stopped, and the function By stopping the operation of the macro module 2A, the power consumption of the functional macro module 2A is eliminated.

【0023】その後、上記したスタンバイモードを解除
する場合、クロック制御レジスタ7にリセット信号40
0を入力して、クロック制御レジスタ7をリセットす
る。これにより、クロック制御レジスタ7から論理回路
8へローレベルの信号50が出力され、論理回路8を導
通させる。これにより、クロック300が機能マクロモ
ジュール2Aに供給され、機能マクロモジュール2Aを
動作させる。
Thereafter, when the standby mode is released, the reset signal 40 is input to the clock control register 7.
By inputting 0, the clock control register 7 is reset. As a result, a low-level signal 50 is output from the clock control register 7 to the logic circuit 8 to make the logic circuit 8 conductive. As a result, the clock 300 is supplied to the function macro module 2A to operate the function macro module 2A.

【0024】本実施の形態によれば、MCU1のスタン
バイモード時に、パワー制御用専用ピン4をイネーブル
にしてから動作不要のマクロモジュール2Aの外部ピン
5にハイレベルの制御パルス信号を入力することによ
り、動作不要のマクロモジュール2Aへのクロックの供
給を停止でき、これにより、マクロモジュール2Aの動
作を停止して、無駄な電力消費を削減することができ
る。
According to the present embodiment, when the MCU 1 is in the standby mode, the power control dedicated pin 4 is enabled and then a high-level control pulse signal is input to the external pin 5 of the macro module 2A that does not need to operate. The supply of the clock to the macro module 2A which does not need to be operated can be stopped, whereby the operation of the macro module 2A can be stopped and unnecessary power consumption can be reduced.

【0025】しかも、機能マクロモジュール2A等のア
ドレスをデコードする回路が不要となり、しかも、1個
のパワー制御用専用ピン4や、マクロモジュール毎に設
けられるマルチプレクサ6、クロック制御レジスタ7、
論理回路8の回路規模は小さいため、従来ほどMCU1
の回路規模を大きくすることがない。
In addition, a circuit for decoding addresses such as the function macro module 2A becomes unnecessary, and one dedicated power control pin 4, a multiplexer 6 provided for each macro module, a clock control register 7,
Since the circuit scale of the logic circuit 8 is small, the MCU 1 is
Circuit size is not increased.

【0026】又、外部ピンから本機能を実現するロジッ
ク回路までの配線経路は既存のものを使うので、従来の
セレクト信号の引き回しといった配線が不要となり、配
線面積を大きくすることはない。
Further, since the existing wiring path from the external pin to the logic circuit for realizing this function is used, the conventional wiring such as the routing of the select signal is not required, and the wiring area is not increased.

【0027】結局、少ないハードウェア量で選択的に機
能マクロモジュールのクロックを停止でき、MCU1の
低消費電力を実現することができる。
As a result, the clock of the function macro module can be selectively stopped with a small amount of hardware, and low power consumption of the MCU 1 can be realized.

【0028】図3は本発明のマクロモジュールの制御装
置を搭載したMCUの第2の実施の形態を示したブロッ
ク図である。但し、従来例に対応する部分は同一符号を
用いて説明する。MCU(マイクロコンピュータ)1に
は、機能マクロモジュール2A、2Bなど、その他の複
数の機能マクロモジュール(図示せず)が内蔵されてい
る。
FIG. 3 is a block diagram showing a second embodiment of an MCU equipped with a control device for a macro module according to the present invention. However, portions corresponding to the conventional example will be described using the same reference numerals. The MCU (microcomputer) 1 includes a plurality of other function macro modules (not shown) such as function macro modules 2A and 2B.

【0029】外部ピン5Aは、MCU1内部に設けられ
たマルチプレクサ6Aを介して機能マクロモジュール2
A又は、クロック制御レジスタ7Aに接続され、外部ピ
ン5Bはマルチプレクサ6Bを介して機能マクロモジュ
ール2B又は、クロック制御レジスタ7Bに接続されて
いる。クロック制御レジスタ7Aは機能マクロモジュー
ル2Aに対するクロックの導通、遮断を行う論理回路8
Aを制御し、クロック制御レジスタ7Bは機能マクロモ
ジュール2Bに対するクロックの導通、遮断を行う論理
回路8Bを制御している。
The external pin 5A is connected to the function macro module 2 via a multiplexer 6A provided inside the MCU 1.
A or the clock control register 7A, and the external pin 5B is connected to the functional macro module 2B or the clock control register 7B via the multiplexer 6B. The clock control register 7A is a logic circuit 8 that conducts and shuts off the clock to the function macro module 2A.
A, and the clock control register 7B controls the logic circuit 8B that conducts and cuts off the clock to and from the functional macro module 2B.

【0030】また、MCU1をスタンバイモードにする
スタンバイモード信号500は論理回路9を介してマル
チプレクサ制御信号600となってマルチプレクサ6
A、6Bに入力されている。論理回路9は遅延素子10
を接続して、スタンバイモード信号500からワンショ
ットパルスであるマルチプレクサ制御信号600を作成
している。又、外部ピン5Aには高抵抗の抵抗Rを介し
て電圧Vccが印加されることによりプルアップされ、
外部ピン5Bは高抵抗の抵抗Rを介して接地されること
により、プルダウンされている。
A standby mode signal 500 for setting the MCU 1 in a standby mode is supplied to the multiplexer control signal 600 via the logic circuit 9 and becomes a multiplexer 6.
A, 6B. The logic circuit 9 includes a delay element 10
To generate a multiplexer control signal 600 which is a one-shot pulse from the standby mode signal 500. Further, the external pin 5A is pulled up by applying a voltage Vcc through a high-resistance resistor R,
The external pin 5B is pulled down by being grounded via a high-resistance resistor R.

【0031】尚、機能マクロモジュール2AはMCU1
のスタンバイモード時に動作不必要とする。また、図示
されない他の機能マクロモジュール毎に、マルチプレク
サ6、クロック制御レジスタ7、論理回路8が設けら
れ、同様の回路を構成するが、論理回路9からのマルチ
プレクサ制御信号600は全マルチプレクサに共通に入
力される。
The function macro module 2A is the MCU 1
Operation is unnecessary in standby mode. A multiplexer 6, a clock control register 7, and a logic circuit 8 are provided for each of the other function macro modules (not shown) to constitute a similar circuit. However, a multiplexer control signal 600 from the logic circuit 9 is shared by all the multiplexers. Is entered.

【0032】次に本実施の形態の動作について説明す
る。通常動作時、スタンバイモード信号500は図4
(A)に示すようにローレベルで、論理回路9の出力6
00は図4(B)に示すようにローレベルであるため、
マルチプレクサ6A、6Bは機能マクロモジュール2
A、2B側を選択している。これにより、外部ピン5
A、外部ピン5Bはそれぞれマルチプレクサ6A、6B
を介して機能モジュール2A、2Bに接続されている。
又、この場合、クロック制御レジスタ7A、7Bはリセ
ットされて、その出力50が図4(C)に示すようにロ
ーレベルであるため、論理回路8A、8Bは導通状態
で、図4(D)に示すようにクロック300が機能マク
ロモジュール2A、2Bに供給され、各機能マクロモジ
ュール2A、2Bは動作している。
Next, the operation of this embodiment will be described. During normal operation, the standby mode signal 500 is
As shown in (A), when the output 6 of the logic circuit 9 is at the low level,
00 is at a low level as shown in FIG.
The multiplexers 6A and 6B are connected to the function macro module 2
A and 2B sides are selected. Thereby, the external pins 5
A and external pins 5B are multiplexers 6A and 6B, respectively.
Are connected to the function modules 2A and 2B via the.
In this case, the clock control registers 7A and 7B are reset and the output 50 thereof is at the low level as shown in FIG. 4C, so that the logic circuits 8A and 8B are in the conductive state, and FIG. As shown in (1), the clock 300 is supplied to the function macro modules 2A and 2B, and the function macro modules 2A and 2B are operating.

【0033】この状態で、外部ピン5A、又は外部ピン
5Bに信号が入力されると、この信号は機能マクロモジ
ュール2A、2Bに入力されて各機能マクロモジュール
にて処理される。この際、外部ピン5A、5Bは高抵抗
の抵抗Rによってプルアップ又は、プルダウンされてい
るため、入力される信号に影響は与えない。
In this state, when a signal is input to the external pin 5A or the external pin 5B, the signal is input to the function macro modules 2A and 2B and processed by each function macro module. At this time, since the external pins 5A and 5B are pulled up or pulled down by the high-resistance resistor R, the input signals are not affected.

【0034】その後、図4(A)に示すようにスタンバ
イモード信号500がハイレベルになって、MCU1が
スタンバイモードになると、図4(B)に示すように論
理回路9からハイレベルのマルチプレクサ制御信号60
0がマルチプレクサ6A、6Bに出力される。マルチプ
レクサ6A、6Bは前記マルチプレクサ制御信号600
がハイレベルの期間、クロック制御レジスタ7A、7B
側を選択するため、外部ピン5A、5Bはマルチプレク
サ6A、6Bを介してクロック制御レジスタ7A、7B
に接続される。
Thereafter, when the standby mode signal 500 goes high as shown in FIG. 4A and the MCU 1 enters the standby mode, the logic circuit 9 outputs the high level multiplexer control signal as shown in FIG. 4B. Signal 60
0 is output to the multiplexers 6A and 6B. The multiplexers 6A and 6B are connected to the multiplexer control signal 600.
Are high level, the clock control registers 7A, 7B
To select the side, the external pins 5A, 5B are connected to the clock control registers 7A, 7B via multiplexers 6A, 6B.
Connected to.

【0035】この時、外部ピン5Aは抵抗Rを介してプ
ルアップされているため、ハイレベルの制御信号がクロ
ック制御レジスタ7Aに入力され、このクロック制御レ
ジスタ7Aをセットする。セットされたクロック制御レ
ジスタ7Aは図4(C)に示すようにハイレベルの出力
信号50を論理回路8Aに出力するため、論理回路8A
が遮断し、図4(D)に示すように機能マクロモジュー
ル2Aに供給されていたクロック300が停止され、機
能マクロモジュール2Aは動作を停止する。
At this time, since the external pin 5A is pulled up via the resistor R, a high-level control signal is input to the clock control register 7A, and the clock control register 7A is set. The set clock control register 7A outputs a high-level output signal 50 to the logic circuit 8A as shown in FIG.
Is shut off, and the clock 300 supplied to the function macro module 2A is stopped as shown in FIG. 4D, and the function macro module 2A stops operating.

【0036】一方、外部ピン5Bは抵抗Rを介してプル
ダウンされているため、クロック制御レジスタ7Bには
ローレベルの信号が入力されるため、クロック制御レジ
スタ7Bはリセットされたままとなる。このため、クロ
ック制御レジスタ7Bの出力50はローレベルのままで
あり、論理回路8Bは導通状態を維持し、機能マクロモ
ジュール2Bにはクロック300が供給され続け、機能
マクロモジュール2Bはスタンバイモードになっても動
作している。
On the other hand, since the external pin 5B is pulled down via the resistor R, a low-level signal is input to the clock control register 7B, so that the clock control register 7B remains reset. Therefore, the output 50 of the clock control register 7B remains at the low level, the logic circuit 8B maintains the conductive state, the clock 300 continues to be supplied to the functional macro module 2B, and the functional macro module 2B enters the standby mode. Even working.

【0037】本実施の形態によれば、MCU1がスタン
バイモードになると、動作不要な機能マクロモジュール
2Aに供給されていたクロック300は自動的に停止さ
れ、機能マクロモジュール2Aの動作を停止するため、
無駄な電力消費を削減することができ、図1に示した第
1の実施の形態と同様の効果がある。しかも、本例は上
記したパワーセーブ制御を内部のスタンバイモード信号
500を用いて行うため、図1に示した第1の実施の形
態で必要であったパワー制御専用ピンを省略することが
できると共に、外部ピン5Aにパワー制御信号を印加す
る必要がなく、操作性が向上している。
According to the present embodiment, when the MCU 1 is in the standby mode, the clock 300 supplied to the function macro module 2A which does not need to operate is automatically stopped, and the operation of the function macro module 2A is stopped.
Unnecessary power consumption can be reduced, and there is an effect similar to that of the first embodiment shown in FIG. Moreover, in this embodiment, since the above-described power save control is performed using the internal standby mode signal 500, the power control dedicated pin required in the first embodiment shown in FIG. 1 can be omitted, and It is not necessary to apply a power control signal to the external pin 5A, and the operability is improved.

【0038】[0038]

【発明の効果】以上詳細に説明したように、本発明によ
れば、回路規模や配線面積の増大を伴うことなく、スタ
ンバイモード時に使う必要の無いマクロモジュールの動
作を停止して、無駄な電力消費を削減することができ、
MCUの低消費電力を実現することができる。
As described in detail above, according to the present invention, the operation of the macro module which is not required to be used in the standby mode is stopped without increasing the circuit scale and the wiring area, and the wasteful power is consumed. Consumption can be reduced,
Low power consumption of the MCU can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のマクロモジュールの制御装置を搭載し
たMCUの第1の実施の形態を示したブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of an MCU equipped with a macro module control device of the present invention.

【図2】図1におけるパワーセーブ制御動作を説明する
タイミングチャートである。
FIG. 2 is a timing chart illustrating a power save control operation in FIG.

【図3】本発明のマクロモジュールの制御装置を搭載し
たMCUの第2の実施の形態を示したブロック図であ
る。
FIG. 3 is a block diagram showing a second embodiment of an MCU equipped with a control device for a macro module according to the present invention.

【図4】図3におけるパワーセーブ制御動作を説明する
タイミングチャートである。
FIG. 4 is a timing chart illustrating a power save control operation in FIG. 3;

【図5】従来のMCUの構成例を示したブロック図であ
る。
FIG. 5 is a block diagram showing a configuration example of a conventional MCU.

【図6】従来のMCUにおける機能マクロモジュールの
制御方法を説明するブロック図である。
FIG. 6 is a block diagram illustrating a control method of a function macro module in a conventional MCU.

【符号の説明】[Explanation of symbols]

1 MCU 2A、2B 機能マクロモジュール 4 パワー制御専用ピン 5 外部ピン 6、6A、6B マルチプレクサ 7、7A、7B クロック制御レジスタ 8、8A、8B、9 論理回路 10 遅延素子 Reference Signs List 1 MCU 2A, 2B function macro module 4 Power control dedicated pin 5 External pin 6, 6A, 6B multiplexer 7, 7A, 7B Clock control register 8, 8A, 8B, 9 Logic circuit 10 Delay element

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 マイクロコンピュータに内蔵されている
マクロモジュールの動作を制御するマクロモジュールの
制御装置において、 信号を入出力する外部ピンと、 入力される制御信号により前記マクロモジュールへクロ
ックを供給するか、クロックを停止するかを制御する制
御回路と、 前記外部ピンを前記マクロモジュールに接続するか、或
いは前記制御回路に接続するかを選択して切り換える切
替回路と、 この切替回路を前記制御回路側に切り換えるパワーセー
ブ信号を入力する専用ピンとを備え、 前記マイクロコンピュータのスタンバイモード時に、前
記専用ピンから前記パワーセーブ信号を入力した後、前
記制御回路によって前記マクロモジュールへのクロック
の供給を停止させる制御信号を前記外部ピンから入力す
ることを特徴とするマクロモジュールの制御装置。
1. A control device of a macro module for controlling the operation of a macro module built in a microcomputer, comprising: an external pin for inputting / outputting a signal; and supplying a clock to the macro module by an input control signal. A control circuit for controlling whether to stop a clock, a switching circuit for selecting whether to connect the external pin to the macro module or to connect to the control circuit, and switching the switching circuit to the control circuit side A dedicated pin for inputting a power save signal to be switched, and a control signal for stopping supply of a clock to the macro module by the control circuit after the power save signal is input from the dedicated pin in a standby mode of the microcomputer. Is input from the external pin. The control device of the macro module that.
【請求項2】 マイクロコンピュータに内蔵されている
マクロモジュールの動作を制御するマクロモジュールの
制御装置において、 信号を入出力する外部ピンと、 入力される制御信号により前記マクロモジュールへクロ
ックを供給するか、クロックを停止するかを制御する制
御回路と、 前記外部ピンを前記マクロモジュールに接続するか、或
いは前記制御回路に接続するかを選択して切り換える切
替回路と、 前記マイクロコンピュータをスタンバイモードにするス
タンバイモード信号から前記切替回路を前記制御回路側
に切り換える切替信号を作成する信号作成回路と、 前記外部ピンに所定の電位を設定する設定回路とを備
え、 前記マイクロコンピュータがスタンバイモードに入る
と、前記外部ピンの電位状態が前記制御信号として前記
切替回路を介して前記制御回路に入力されることを特徴
とするマクロモジュールの制御装置。
2. A control device for a macro module for controlling operation of a macro module built in a microcomputer, comprising: an external pin for inputting / outputting a signal; and supplying a clock to the macro module according to an input control signal. A control circuit for controlling whether to stop the clock, a switching circuit for selecting and connecting whether to connect the external pin to the macro module or to the control circuit, and a standby for setting the microcomputer to a standby mode A signal generation circuit for generating a switching signal for switching the switching circuit from the mode signal to the control circuit side; and a setting circuit for setting a predetermined potential to the external pin. The potential state of the external pin is used as the control signal to switch off. A control device for a macro module, which is inputted to the control circuit via a switching circuit.
【請求項3】 前記設定回路は前記外部ピンにプルアッ
プ電圧又はプルダウン電圧を印加する抵抗を有すること
を特徴とする請求項2記載のマクロモジュールの制御装
置。
3. The macro module control device according to claim 2, wherein the setting circuit has a resistor for applying a pull-up voltage or a pull-down voltage to the external pin.
【請求項4】 前記制御回路は入力される前記制御信号
の電位によりセット又はリセットされるレジスタと、 このレジスタがセット又はリセットされた時の出力信号
によって、クロックを前記マクロモジュールへ供給する
か、或いは供給停止するかを制御する論理回路とから成
ることを特徴とする請求項1又は2記載のマクロモジュ
ールの制御装置。
4. The control circuit supplies a clock to the macro module according to an output signal when the register is set or reset by a register set or reset by the potential of the input control signal, 3. The control device for a macro module according to claim 1, further comprising a logic circuit for controlling whether to stop the supply.
【請求項5】 マイクロコンピュータに内蔵されている
マクロモジュールの動作を制御するマクロモジュールの
制御方法において、 前記マイクロコンピュータのスタンバイモード時に、外
部から信号を与えて外部から制御信号をクロックの供
給、供給停止を行うハードウェアへ入力する経路を確保
する過程と、 前記外部から前記制御信号を前記ハードウェアへ入力し
て前記マクロモジュールへのクロックの供給を選択的に
停止する過程とを備えたことを特徴とするマクロモジュ
ールの制御方法。
5. A control method of a macro module for controlling an operation of a macro module built in a microcomputer, comprising: supplying a signal from outside and supplying a control signal from outside during a standby mode of the microcomputer; A step of securing a path to be input to hardware for stopping, and a step of selectively stopping supply of a clock to the macro module by inputting the control signal from the outside to the hardware. Characteristic macro module control method.
【請求項6】 マイクロコンピュータに内蔵されている
マクロモジュールの動作を制御するマクロモジュールの
制御方法において、 前記マイクロコンピュータをスタンバイモードにする内
部信号から切替信号を作成する過程と、 前記切替信号により予め設定された設定信号をクロック
の供給、供給停止を行うハードウェアへ入力する経路を
確保する過程と、前記ハードウェアが前記設定信号を入
力して前記マクロモジュールへのクロックの供給を選択
的に停止するか又は、クロックの供給を選択的に続行す
る過程を含むことを特徴とするマクロモジュールの制御
方法。
6. A control method of a macro module for controlling operation of a macro module built in a microcomputer, comprising: a step of generating a switching signal from an internal signal for setting the microcomputer to a standby mode; A step of securing a path for inputting the set setting signal to hardware for supplying and stopping the clock, and selectively stopping supply of the clock to the macro module by inputting the setting signal by the hardware. Or a step of selectively continuing the supply of the clock.
JP10182770A 1998-06-29 1998-06-29 Macro module control device and method Pending JP2000022076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10182770A JP2000022076A (en) 1998-06-29 1998-06-29 Macro module control device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10182770A JP2000022076A (en) 1998-06-29 1998-06-29 Macro module control device and method

Publications (1)

Publication Number Publication Date
JP2000022076A true JP2000022076A (en) 2000-01-21

Family

ID=16124124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10182770A Pending JP2000022076A (en) 1998-06-29 1998-06-29 Macro module control device and method

Country Status (1)

Country Link
JP (1) JP2000022076A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103422A (en) * 2008-10-27 2010-05-06 Kyocera Mita Corp Integrated circuit, circuit substrate having the same, and image forming apparatus
CN111681621A (en) * 2020-06-04 2020-09-18 Tcl华星光电技术有限公司 Communication method and driving structure of time schedule controller and power management chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103422A (en) * 2008-10-27 2010-05-06 Kyocera Mita Corp Integrated circuit, circuit substrate having the same, and image forming apparatus
CN111681621A (en) * 2020-06-04 2020-09-18 Tcl华星光电技术有限公司 Communication method and driving structure of time schedule controller and power management chip

Similar Documents

Publication Publication Date Title
JP2625633B2 (en) How to reduce logic macro power consumption.
KR100231605B1 (en) Apparatus of reduced power consumption for semiconductor memory device
USRE37195E1 (en) Programmable switch for FPGA input/output signals
US6429698B1 (en) Clock multiplexer circuit with glitchless switching
JPH0322072A (en) Data processor having external control multiple/non-multiple address-bus and data output bus
JPH0157378B2 (en)
US6472909B1 (en) Clock routing circuit with fast glitchless switching
US5497107A (en) Multiple, selectable PLAS having shared inputs and outputs
US6147537A (en) Reset circuit for flipflop
EP0642073B1 (en) Microcomputer with clock control apparatus
US4894558A (en) Power saving input buffer for use with a gate array
KR100253443B1 (en) Synchronous memory circuit
JP2000022076A (en) Macro module control device and method
US5587675A (en) Multiclock controller
JPH0756660A (en) Power consumption reduction control method/circuit for bus circuit
JP5457628B2 (en) Semiconductor device and timing control method thereof
KR20030019071A (en) Semiconductor integrated circuit with function to start and stop supply of clock signal
US7208977B2 (en) Tristate startup operating mode setting device
JP3085328B2 (en) Power supply division control circuit between circuits
KR100295987B1 (en) Method for converting suspend/active mode in usb core
JPH03252998A (en) Semiconductor memory device
JPH10256488A (en) Operation mode setting circuit
KR20020080480A (en) Power management for digital processing apparatus
JPH10210100A (en) Method for controlling power source of power source system and device therefor
JP3045002B2 (en) Mode setting circuit for integrated circuits