JP2000020343A - Emulation device - Google Patents

Emulation device

Info

Publication number
JP2000020343A
JP2000020343A JP10192135A JP19213598A JP2000020343A JP 2000020343 A JP2000020343 A JP 2000020343A JP 10192135 A JP10192135 A JP 10192135A JP 19213598 A JP19213598 A JP 19213598A JP 2000020343 A JP2000020343 A JP 2000020343A
Authority
JP
Japan
Prior art keywords
current consumption
circuit
consumption value
value
total current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10192135A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kubo
裕之 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10192135A priority Critical patent/JP2000020343A/en
Publication of JP2000020343A publication Critical patent/JP2000020343A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To accurately grasp a current consumption value in a development stage and further to easily calculate the life of a battery by providing a storage device for storing the current consumption of each artificial circuit, calculating a total current consumption value from the respective current consumption values outputted from the respective storage devices and displaying the calculated value. SOLUTION: Respective circuits 1 to 3 are provided with respective storage devices 104 to 106. When the circuit 1 e.g. is instructed to be operated by a CPU, the storage device 104 belonging to the circuit 1 transfers the current consumption value of the circuit 1 and the operation state of the circuit 1 to a control circuit 2. The circuit 2 in an emulator 102 receives the current consumption values of the respective circuits 1 to 3 and after calculating a total current consumption value, transmits the value to a host machine 103 through a communication circuit 2. In the host machine 103, a control circuit 1 displays the total current consumption value on a display device based on the data received through the communication circuit 2 so that the present total current consumption value can be known.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置をエミ
ュレーションする装置に関する。
The present invention relates to an apparatus for emulating a semiconductor device.

【0002】[0002]

【従来の技術】近年、電子機器の携帯化指向が強まって
おり、その使用部品である半導体装置においては、いろ
いろな回路が集積されるようになった。特にシングルチ
ップマイクロコンピュータにおいては、半導体装置の高
集積化にともない、さまざまの回路を集積し、システム
全体をひとつの半導体装置によって実現できるようにな
った。
2. Description of the Related Art In recent years, electronic devices have become more portable, and various circuits have been integrated in semiconductor devices used as electronic devices. Particularly, in a single-chip microcomputer, various circuits have been integrated with the increase in the degree of integration of a semiconductor device, and the entire system can be realized by one semiconductor device.

【0003】電子機器を携帯する場合、電池による駆動
が必須となり、もっとも重要視されるのが低消費電流化
技術である。しかし、シングルチップマイコンのように
ソフトウエアで同一半導体装置上の各回路を制御するよ
うなシステムにおいては、その開発装置であるエミュレ
ーション装置と、最終的な半導体装置で、消費電流値が
大きく異なる。理由としては、エミュレーション装置
に、ソフトウェアをデバッグするための回路などが付加
され、エミュレーション装置上で最終的な半導体装置と
まったく同じ状況を作り出せないことにある。そのた
め、半導体装置の開発時点においては、該半導体装置の
消費電流値がまったくわからない。
[0003] When carrying an electronic device, it is necessary to drive it with a battery, and the most important is a technology for reducing current consumption. However, in a system such as a single-chip microcomputer in which each circuit on the same semiconductor device is controlled by software, a current consumption value is greatly different between an emulation device as a development device and a final semiconductor device. The reason is that a circuit for debugging software and the like are added to the emulation device, and the same situation as the final semiconductor device cannot be created on the emulation device. Therefore, at the time of development of the semiconductor device, the current consumption value of the semiconductor device is not known at all.

【0004】[0004]

【発明が解決しようとする課題】従来の方法によると、
各回路ごとに発光素子を点灯させるなどして、総消費電
流の概要を掴むようなシステムであったが、極端に消費
電流が多い回路と、極端に消費電流が少ない回路を同一
視するようなシステムで、正確な値がわからなかった。
そのため、シングルチップマイクロコンピュータのソフ
トウェア開発過程などにおいては、なるべく消費電流を
低くするよう開発者が心がけることしかできず、最終的
な消費電流値は、試作品の評価結果を待たなければ判ら
なかった。ゆえに、電池駆動による製品の使用可能時間
の算出は、評価結果からの逆算に過ぎず、電子機器の開
発過程において、電池寿命を考慮した設計ができなかっ
た。
According to the conventional method,
It was a system that grasped the outline of the total current consumption by lighting the light emitting element for each circuit, etc.However, a circuit with extremely high current consumption and a circuit with extremely low current consumption are considered the same. The system did not know the exact value.
For this reason, in the software development process of single-chip microcomputers, developers could only try to reduce the current consumption as much as possible, and the final current consumption value could not be known without waiting for the evaluation result of the prototype . Therefore, the calculation of the usable time of the product driven by the battery is only a backward calculation from the evaluation result, and the design in consideration of the battery life could not be performed in the development process of the electronic device.

【0005】[0005]

【課題を解決するための手段】本発明のエミュレーショ
ン装置は、 a)半導体装置上の各回路と同等の機能を有する各擬似
回路と、 b)前記、各擬似回路の消費電流を記憶する各記憶装置
と、 c)前記、各擬似回路の動作に合わせて、各記憶装置か
ら出力される各消費電流値により、総消費電流値の算出
を行う演算装置と、 d)前記、演算装置から出力された総消費電流値を表示
する表示装置からなることを特長とする。
The emulation apparatus according to the present invention includes: a) pseudo circuits each having the same function as each circuit on the semiconductor device; and b) each storage for storing the current consumption of each pseudo circuit. C) an arithmetic unit for calculating a total current consumption value based on each current consumption value output from each storage device in accordance with the operation of each of the pseudo circuits; and d) an output from the arithmetic device. And a display device for displaying the total current consumption value.

【0006】また、本発明のエミュレーション装置は、 a)前記エミュレーション装置と、 b)エミュレーション装置から得られた総消費電流値を
送信する通信装置と、 c)前記、総消費電流値を受信して表示する制御装置か
らなることを特長とする。
Further, the emulation device of the present invention comprises: a) the emulation device; b) a communication device for transmitting a total current consumption value obtained from the emulation device; and c) receiving the total current consumption value. It is characterized by comprising a control device for displaying.

【0007】また、本発明のエミュレーション装置は、 a)前記エミュレーション装置と、 b)各擬似回路の設定消費電流値を記憶する記憶装置
と、 c)前記、記憶装置からの設定消費電流値を送信する通
信装置と、 d)前記、設定消費電流値を受信し、各擬似回路毎に用
意された記憶装置に再設定する制御装置からなることを
特長とする。
Further, the emulation device of the present invention includes: a) the emulation device; b) a storage device for storing a set current consumption value of each pseudo circuit; and c) transmitting the set current consumption value from the storage device. D) a control device that receives the set current consumption value and resets the storage device prepared for each pseudo circuit.

【0008】[0008]

【作用】半導体装置の各擬似回路が動作することによ
り、各回路毎に用意された記憶装置から、消費電流値デ
ータが出力される。演算装置は各回路の動作状況と消費
電流値データから演算し、総消費電流値を算出する。
When each pseudo circuit of the semiconductor device operates, current consumption value data is output from a storage device prepared for each circuit. The arithmetic unit calculates the total current consumption value by calculating from the operation status of each circuit and the current consumption value data.

【0009】また、算出された総消費電流値は、通信装
置を経由して外部装置に出力され、外部装置によって表
示される。
[0009] The calculated total current consumption value is output to an external device via the communication device and displayed by the external device.

【0010】また、外部装置に記憶されている各回路毎
の消費電流値を、通信装置を経由して、各回路装置毎に
用意された記憶装置に再設定することができる。
Further, the current consumption value of each circuit stored in the external device can be reset to a storage device prepared for each circuit device via the communication device.

【0011】[0011]

【発明の実施の形態】図1は、本発明をシングルチップ
マイクロコンピュータのソフトウェア開発用エミュレー
タに応用した場合を示すブロック図である。
FIG. 1 is a block diagram showing the case where the present invention is applied to an emulator for software development of a single-chip microcomputer.

【0012】103はホストマシンを示し、ここでは汎
用的なパーソナルコンピュータを示す。ホストマシン
は、少なくとも制御回路1と表示装置、さらに通信回路
1からなる。102はエミュレータ本体を示し、101
の擬似回路ブロックと、制御回路2・通信回路2からな
る。
Reference numeral 103 denotes a host machine, here, a general-purpose personal computer. The host machine includes at least a control circuit 1, a display device, and a communication circuit 1. 102 denotes an emulator main body, 101
And a control circuit 2 and a communication circuit 2.

【0013】103のホストマシンに指示を与えること
により、制御回路1から通信回路1を介して102のエ
ミュレータに命令が渡される。102のエミュレータ
は、通信回路2から命令を受け取り、制御回路2によっ
て、101の擬似回路ブロックを動作させる。これによ
り、シングルチップマイクロコンピュータをエミュレー
ションする。
[0013] By giving an instruction to the host machine 103, an instruction is passed from the control circuit 1 to the emulator 102 via the communication circuit 1. The emulator 102 receives an instruction from the communication circuit 2 and causes the control circuit 2 to operate the pseudo circuit block 101. This emulates a single-chip microcomputer.

【0014】101の擬似回路ブロックにおいては、シ
ングルチップマイクロコンピュータとほぼ同一の構成に
なっており、中央処理装置であるCPUと、回路1〜3
にて構成される。しかし、最終的なシングルチップマイ
クロコンピュータとの相違は、各回路1〜3に対して、
それぞれ104から106の記憶装置をもっていること
である。この記憶装置には、それぞれの回路が動作する
ことにより消費される電流値が記憶されており、その値
はエミュレータ内の制御回路2に転送可能である。
The pseudo-circuit block 101 has substantially the same configuration as a single-chip microcomputer, and includes a CPU as a central processing unit, circuits 1-3.
It is composed of However, the difference from the final single-chip microcomputer is that
Each has 104 to 106 storage devices. This storage device stores a current value consumed by the operation of each circuit, and the value can be transferred to the control circuit 2 in the emulator.

【0015】たとえば、CPUによって回路1が動作す
るよう指示された場合、回路1に付属する記憶装置10
4は、回路1の消費電流値と回路1の動作状況を制御回
路2に転送する。エミュレータ内の制御回路2において
は、各回路の消費電流値を受け取り、総消費電流値を算
出後、通信回路2を介してホストマシンへ送信される。
103のホストマシンでは、通信回路1で受信したデー
タを基に制御回路1によって総消費電流値が表示装置に
示され、現状の総消費電流値を知ることができる。
For example, when the CPU instructs the circuit 1 to operate, the storage device 10 attached to the circuit 1
4 transfers the current consumption value of the circuit 1 and the operation state of the circuit 1 to the control circuit 2. The control circuit 2 in the emulator receives the current consumption value of each circuit, calculates the total current consumption value, and transmits it to the host machine via the communication circuit 2.
In the host machine 103, the total current consumption is displayed on the display device by the control circuit 1 based on the data received by the communication circuit 1, and the current total current consumption can be known.

【0016】図2は102のエミュレーションブロック
内制御回路2の動作を示したブロック図である。
FIG. 2 is a block diagram showing the operation of the control circuit 2 in the emulation block 102.

【0017】本装置は、先に説明した図1、104〜1
06の記憶装置からの消費電流値と、各回路の動作状況
を示したデータを入力するようになっており、各回路の
動作状況については、演算制御手段に入力され、各回路
の消費電流値は、一時記憶手段に入力される。
This apparatus is the same as that shown in FIGS.
06, and the data indicating the operation status of each circuit are inputted. The operation status of each circuit is inputted to the arithmetic and control means, and the current consumption value of each circuit is inputted. Is input to the temporary storage means.

【0018】結果記憶手段においては、現状の総消費電
流値が記憶されており、加算・減算手段によって、現状
の総消費電流値と各回路の消費電流値を加算もしくは減
算して、総消費電流値を記憶する。
The result storage means stores the current total current consumption value, and the addition / subtraction means adds or subtracts the current total current consumption value and the current consumption value of each circuit to obtain the total current consumption value. Store the value.

【0019】図3は図1の回路1〜3の詳細と、その消
費電流値を記憶した図1、104〜106の記憶装置の
詳細を示す回路図である。
FIG. 3 is a circuit diagram showing the details of the circuits 1 to 3 of FIG. 1 and the details of the storage device of FIGS.

【0020】305は図1の回路1〜3のいずれかひと
つの本体部を示し、306のレジスタによって動作が制
御されるものとする。306のレジスタに対する書き込
み信号は、CPUからのアドレス信号であるADDRを
301のデコーダによってデコードし、本回路のアドレ
スに一致した場合と、書き込み信号であるWRがイネー
ブルになった場合のみ302のアンド回路によって生成
される。この書き込みタイミング時のデータバスD1の
状態が306のレジスタに書き込まれる。また、306
の回路動作状況は、STAT信号として出力される。
Reference numeral 305 denotes a main body of any one of the circuits 1 to 3 in FIG. 1, and the operation is controlled by a register 306. The write signal to the register 306 is obtained by decoding the address signal ADDR from the CPU by the decoder 301 and matching the address of the circuit and the AND circuit 302 of the write signal WR only when the write signal WR is enabled. Generated by The state of the data bus D1 at the write timing is written to the register 306. Also, 306
Is output as a STAT signal.

【0021】一方、304のレジスタには、305の回
路が動作することによって消費される電流値が記憶され
ており、307のバッファを介してID0〜3の専用デ
ータバスに出力される。なお、専用データバスを介して
304のレジスタに対し、消費電流値を再設定すること
も可能である。
On the other hand, the register 304 stores the current value consumed by the operation of the circuit 305 and outputs it to the dedicated data buses of ID0 to ID3 via the buffer 307. Note that the current consumption value can be reset in the register 304 via the dedicated data bus.

【0022】図4は図3の回路動作を説明したタイミン
グチャートである。CPUの制御によって、ADDRは
本回路のアドレスを示し、本アドレスに対しての書き込
みが行われれば、データバスであるD0とD1のデータ
が変化し、さらに書き込みのタイミングで、WRの信号
が低レベルとなる。
FIG. 4 is a timing chart for explaining the circuit operation of FIG. Under the control of the CPU, ADDR indicates the address of this circuit. If writing to this address is performed, the data on the data buses D0 and D1 will change, and the WR signal will be low at the write timing. Level.

【0023】まず、図3の306は、“0”で初期化さ
れており、図3の306に接続されたSTAT信号は低
レベルである。また、図3の305の回路について初期
時は停止状態である。
First, 306 in FIG. 3 is initialized to "0", and the STAT signal connected to 306 in FIG. 3 is at a low level. In addition, the circuit 305 in FIG.

【0024】次にCPUの制御によってD1に“1”が
出力され、アドレスADDRと書き込み信号WRによっ
て、図3の306に“1”が書き込まれたことを示す。
これにより、図3の306の出力に接続されたSTAT
信号は、高レベルに変化し、図3の305の回路は動作
中であることを示す。このとき、専用バスID0〜3に
対しては、図3の304のレジスタに記憶されているデ
ータ、ここでは“5”が出力されている。
Next, "1" is output to D1 under the control of the CPU, indicating that "1" has been written to 306 in FIG. 3 by the address ADDR and the write signal WR.
Thereby, the STAT connected to the output of 306 in FIG.
The signal changes to a high level, indicating that the circuit at 305 in FIG. 3 is operating. At this time, data stored in the register 304 in FIG. 3, that is, "5" is output to the dedicated bus IDs 0 to 3.

【0025】次にCPUの制御によってD1に“0”が
出力され、アドレスADDRと書き込み信号WRによっ
て、図3の306に“0”が書き込まれたことを示す。
これにより、図3の306の出力に接続されたSTAT
信号は、低レベルに変化し、図3の305の回路は停止
中であることを示す。このとき、専用バスID0〜3に
対しては、図3の304のレジスタに記憶されているデ
ータ、ここでは“5”が出力されている。
Next, "0" is output to D1 under the control of the CPU, indicating that "0" has been written to 306 in FIG. 3 by the address ADDR and the write signal WR.
Thereby, the STAT connected to the output of 306 in FIG.
The signal changes to low, indicating that the circuit at 305 in FIG. 3 is down. At this time, data stored in the register 304 in FIG. 3, that is, "5" is output to the dedicated bus IDs 0 to 3.

【0026】図5は、図3と図4の説明による回路から
出力された、各回路の消費電流値と、各回路の動作状況
を入力し、図1制御回路内における総消費電流値を算出
するためのフローチャートである。
FIG. 5 is a diagram showing the total current consumption in the control circuit shown in FIG. 1 in which the current consumption of each circuit and the operation status of each circuit output from the circuits described in FIGS. 3 and 4 are inputted. It is a flowchart for performing.

【0027】まず、501において一時メモリと、総消
費電流値を示す結果メモリを確保する。このとき結果メ
モリは初期化を行う。次に502においてSTAT信号
に変化があったどうかを監視し、変化のない場合は待機
する。
First, at 501, a temporary memory and a result memory indicating the total current consumption value are secured. At this time, the result memory is initialized. Next, at 502, it is monitored whether or not the STAT signal has changed. If there is no change, the process waits.

【0028】STAT信号が立ち上がった場合、図1の
回路1〜3いずれかが動作を開始したことを示し、50
3で専用データバスのデータを一時メモリに取り込む。
504で結果メモリの値と一時メモリの値を加算し、結
果メモリに戻す。さらに結果メモリの値を通信回路を介
してホストマシンに送り、現在の総消費電流値を表示す
ることが可能である。
When the STAT signal rises, it indicates that one of the circuits 1 to 3 in FIG.
At 3, the data on the dedicated data bus is fetched into the temporary memory.
At 504, the value of the result memory and the value of the temporary memory are added, and the result is returned to the result memory. Further, the value of the result memory can be sent to the host machine via the communication circuit, and the current total current consumption value can be displayed.

【0029】STAT信号が立ち下がった場合、図1の
回路1〜3のいずれかが動作を停止したことを示し、5
05で専用データバスのデータを一時メモリに取り込
む。506で結果メモリの値から一時メモリの値を減算
し、結果メモリに戻す。さらに結果メモリの値を通信回
路を介してホストマシンに送り、現在の総消費電流値を
表示することが可能である。
When the STAT signal falls, it indicates that one of the circuits 1 to 3 in FIG. 1 has stopped operating.
At 05, the data of the dedicated data bus is taken into the temporary memory. At 506, the value of the temporary memory is subtracted from the value of the result memory, and the result is returned to the result memory. Further, the value of the result memory can be sent to the host machine via the communication circuit, and the current total current consumption value can be displayed.

【0030】[0030]

【発明の効果】本発明によれば、携帯機器の開発段階に
おいて最重要項目となる消費電流値を的確に把握ことが
でき、さらに電池寿命の算出を容易にすることができ
る。これにより、システム開発・設計の精度を飛躍的に
向上させることが可能になり、開発・設計時間を大幅に
短縮することが可能である。
According to the present invention, the current consumption value, which is the most important item in the development stage of portable equipment, can be accurately grasped, and the calculation of the battery life can be facilitated. As a result, the accuracy of system development and design can be dramatically improved, and the development and design time can be significantly reduced.

【0031】また、算出した総消費電流値を外部に送信
することにより、ホストマシンの画面などにより、わか
りやすく消費電流値を表示することができ、さらに消費
電流データの管理などに応用することも可能である。
Further, by transmitting the calculated total current consumption value to the outside, the current consumption value can be displayed in an easy-to-understand manner on the screen of the host machine or the like, and further applied to management of current consumption data. It is possible.

【0032】また、ホストマシン上に保持された各回路
の消費電流値を各記憶装置に再設定可能とすることによ
り、各回路の特性や条件の変化にもフレキシブルに対応
することができる。
Further, by making it possible to reset the current consumption value of each circuit held on the host machine in each storage device, it is possible to flexibly cope with changes in the characteristics and conditions of each circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明をシングルチップマイクロコンピュータ
のソフトウェア開発用エミュレータに応用した場合を示
すブロック図。
FIG. 1 is a block diagram showing a case where the present invention is applied to an emulator for software development of a single-chip microcomputer.

【図2】102のエミュレーションブロック内制御回路
2を示したブロック図。
FIG. 2 is a block diagram showing a control circuit 2 in an emulation block 102;

【図3】101の各回路の詳細を示したブロック図。FIG. 3 is a block diagram showing details of each circuit of 101;

【図4】図3の回路動作を説明したタイミングチャー
ト。
FIG. 4 is a timing chart illustrating the operation of the circuit of FIG. 3;

【図5】図3と図4の説明による回路から出力された、
各回路の消費電流値と、各回路の動作状況を入力し、図
1制御回路内における総消費電流値を算出するためのフ
ローチャート。
FIG. 5 shows the output from the circuit according to FIGS. 3 and 4;
1 is a flowchart for calculating a total current consumption value in the control circuit by inputting a current consumption value of each circuit and an operation state of each circuit.

【符号の説明】[Explanation of symbols]

101 被擬似回路 102 エミュレータ 103 ホストマシン 104 記憶装置 105 記憶装置 301 アドレスデコーダ 302 アンド回路 303 データレジスタ 304 データレジスタ 305 被擬似回路 306 被擬似回路制御レジスタ 307 バッファ回路 308 バッファ回路 501 初期化処理 502 被擬似回路制御信号判断処理 503 加算データ待避処理 504 加算演算処理 505 減算データ待避処理 506 減算演算処理 Reference Signs List 101 Simulated circuit 102 Emulator 103 Host machine 104 Storage device 105 Storage device 301 Address decoder 302 AND circuit 303 Data register 304 Data register 305 Simulated circuit 306 Simulated circuit control register 307 Buffer circuit 308 Buffer circuit 501 Initialization processing 502 Simulated circuit Circuit control signal judgment processing 503 Addition data saving processing 504 Addition calculation processing 505 Subtraction data saving processing 506 Subtraction calculation processing

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】a)半導体装置上の各回路と同等の機能を
有する各擬似回路と、 b)前記、各擬似回路の消費電流を記憶する各記憶装置
と、 c)前記、各擬似回路の動作に合わせて、各記憶装置か
ら出力される各消費電流値により、総消費電流値の算出
を行う演算装置と、 d)前記、演算装置から出力された総消費電流値を表示
する表示装置からなるエミュレーション装置。
1. a) each pseudo circuit having the same function as each circuit on a semiconductor device; b) each storage device for storing current consumption of each of the pseudo circuits; c) each of the pseudo circuits A computing device that calculates a total current consumption value based on each current consumption value output from each storage device in accordance with the operation; and d) a display device that displays the total current consumption value output from the computing device. Emulation device.
【請求項2】a)請求項1記載のエミュレーション装置
と、 b)エミュレーション装置から得られた総消費電流値を
送信する通信装置と、 c)前記、総消費電流値を受信して表示する制御装置か
らなるエミュレーション装置。
2. The emulation device according to claim 1, b) a communication device for transmitting a total current consumption value obtained from the emulation device, and c) a control for receiving and displaying the total current consumption value. Emulation device consisting of devices.
【請求項3】a)請求項2記載のエミュレーション装置
と、 b)各擬似回路の設定消費電流値を記憶する記憶装置
と、 c)前記、記憶装置からの設定消費電流値を送信する通
信装置と、 d)前記、設定消費電流値を受信し、各擬似回路毎に用
意された記憶装置に再設定する制御装置からなるエミュ
レーション装置。
3. The emulation device according to claim 2, b) a storage device for storing a set current consumption value of each pseudo circuit, and c) a communication device for transmitting the set current consumption value from the storage device. And d) an emulation device comprising a control device that receives the set current consumption value and resets the storage device prepared for each pseudo circuit.
JP10192135A 1998-07-07 1998-07-07 Emulation device Withdrawn JP2000020343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10192135A JP2000020343A (en) 1998-07-07 1998-07-07 Emulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10192135A JP2000020343A (en) 1998-07-07 1998-07-07 Emulation device

Publications (1)

Publication Number Publication Date
JP2000020343A true JP2000020343A (en) 2000-01-21

Family

ID=16286276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10192135A Withdrawn JP2000020343A (en) 1998-07-07 1998-07-07 Emulation device

Country Status (1)

Country Link
JP (1) JP2000020343A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795278B1 (en) * 2000-05-26 2008-01-15 소니 가부시끼 가이샤 Electronic device, and apparatus and system using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795278B1 (en) * 2000-05-26 2008-01-15 소니 가부시끼 가이샤 Electronic device, and apparatus and system using the same

Similar Documents

Publication Publication Date Title
US5850562A (en) Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code
US5392420A (en) In circuit emulator(ICE) that flags events occuring in system management mode(SMM)
US20020010882A1 (en) Integrated circuit device and its control method
KR20070012845A (en) Masking within a data processing system having applicability for a development interface
US8793364B1 (en) Remote power controller
JPS5975347A (en) Simulation device of logical circuit
JP2001504959A (en) 8-bit microcontroller with RISC architecture
US10705993B2 (en) Programming and controlling compute units in an integrated circuit
EP2325747A2 (en) Virtual platform for prototyping system-on-chip designs
US7315905B2 (en) Software controlled hard reset of mastering IPS
JP2007310714A (en) Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic apparatus
JP2003263337A (en) Debug function-incorporated microcomputer
US10962593B2 (en) System on chip and operating method thereof
AU2017438670B2 (en) Simulation device, simulation method, and simulation program
JP2000020343A (en) Emulation device
TW201816639A (en) FPGA-based system power estimation apparatus and method
CN105068835B (en) Mobile terminal and debugging information display method thereof
Intel
CN114385524A (en) Embedded firmware simulation system and method and device thereof, and electronic equipment
US20070239976A1 (en) Message displaying system and method
US10782764B2 (en) Techniques of emulating an ACPI controller on a service processor
US20080016264A1 (en) Method and system for handling user-defined interrupt request
CN113093622B (en) Interconnection formula simulation training emulation machine
US20230020672A1 (en) Methods and apparatus to implement off-screen indication of battery charge status in mobile platforms
JP3000779B2 (en) Information collection method of processor execution status

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004