JP2000010951A - Asynchronous data reader, asynchronous data reading method and recording medium - Google Patents

Asynchronous data reader, asynchronous data reading method and recording medium

Info

Publication number
JP2000010951A
JP2000010951A JP10187011A JP18701198A JP2000010951A JP 2000010951 A JP2000010951 A JP 2000010951A JP 10187011 A JP10187011 A JP 10187011A JP 18701198 A JP18701198 A JP 18701198A JP 2000010951 A JP2000010951 A JP 2000010951A
Authority
JP
Japan
Prior art keywords
asynchronous data
clock
latch
reading
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10187011A
Other languages
Japanese (ja)
Inventor
Takashi Oya
隆司 大屋
Takanori Ishino
敬則 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP10187011A priority Critical patent/JP2000010951A/en
Publication of JP2000010951A publication Critical patent/JP2000010951A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To read stable asynchronous data. SOLUTION: When a multiprocessor part 1 executes write access, a write control signal generation part 2 generates a write control signal and it is supplied to a latch stop signal generation part 3. The latch stop signal generation part 3 generates a latch stop signal when the write control signal is supplied and supplies it to a latch clock generation part 4. When the latch clock generation part 4 receives the latch stop signal, it stops a latch clock. When the micro processor part 1 executes read access, a read control signal generation part 5 supplies a read control signal to a latch part 6 and asynchronous data latched by the latch part 6 is read.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非同期データ読み
出し装置および非同期データ読み出し方法、並びに記録
媒体に関し、特に、非同期データを安定して読み出すこ
とができる非同期データ読み出し装置および非同期デー
タ読み出し方法、並びに記録媒体に関する。
The present invention relates to an asynchronous data reading device, an asynchronous data reading method, and a recording medium, and more particularly to an asynchronous data reading device, an asynchronous data reading method, and a recording device capable of stably reading asynchronous data. Regarding the medium.

【0002】[0002]

【従来の技術】従来、非同期入力データを読み出す読み
出し回路においては、マルチプロセッサが非同期データ
を読み出している最中に、読み出しデータが変化しない
ようにしている。
2. Description of the Related Art Conventionally, in a read circuit for reading asynchronous input data, the read data does not change while the multiprocessor is reading the asynchronous data.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記非
同期入力データの読み出し回路においては、マルチプロ
セッサが非同期データの読み出しを開始した時刻と、非
同期データの変化点の時刻とが重なった場合、不確定な
データが読み出される場合がある課題があった。
However, in the above asynchronous input data read circuit, if the time at which the multiprocessor starts reading asynchronous data and the time at which the asynchronous data changes point overlap, uncertainty may occur. There is a problem that data may be read.

【0004】本発明はこのような状況に鑑みてなされた
ものであり、安定した非同期データを読み出すことがで
きるようにするものである。
[0004] The present invention has been made in view of such a situation, and is to enable stable asynchronous data to be read.

【0005】[0005]

【課題を解決するための手段】請求項1に記載の非同期
データ読み出し装置は、非同期データに同期したクロッ
クを生成する生成手段と、生成手段により生成されたク
ロックに同期して、非同期データをラッチするラッチ手
段と、生成手段により生成されるクロックを停止させる
停止手段と、クロックが停止しているとき、ラッチ手段
によりラッチされた非同期データを読み出す読み出し手
段とを備えることを特徴とする。請求項2に記載の非同
期データ読み出し装置は、非同期データに同期したクロ
ックの生成を指示する指示手段と、指示手段によってク
ロックの生成が指示されたとき、非同期データに同期し
たクロックを生成する生成手段と、生成手段により生成
されたクロックに同期して、非同期データをラッチする
ラッチ手段と、ラッチ手段により非同期データがラッチ
されたとき、ラッチ手段から非同期データを読み出す読
み出し手段とを備えることを特徴とする。また、停止手
段は、非同期データの読み出し時に、クロック生成手段
に対してクロックの停止を指示するようにすることがで
きる。また、停止手段は、非同期データの読み出し時
に、クロック生成手段に対してクロックの生成を指示す
るようにすることができる。請求項5に記載の非同期デ
ータ読み出し方法は、非同期データに同期したクロック
を生成する生成ステップと、生成ステップにおいて生成
されたクロックに同期して、非同期データをラッチする
ラッチステップと、生成ステップにおいて生成されるク
ロックを停止させる停止ステップと、クロックが停止し
ているとき、ラッチステップにおいてラッチされた非同
期データを読み出す読み出しステップとを備えることを
特徴とする。請求項6に記載の非同期データ読み出し方
法は、非同期データに同期したクロックの生成を指示す
る指示ステップと、指示ステップにおいてクロックの生
成が指示されたとき、非同期データに同期したクロック
を生成する生成ステップと、生成ステップにおいて生成
されたクロックに同期して、非同期データをラッチする
ラッチステップと、ラッチステップにおいて非同期デー
タがラッチされたとき、ラッチステップにおいてラッチ
された非同期データを読み出す読み出しステップとを備
えることを特徴とする。請求項7に記載の記録媒体は、
請求項5または6に記載の非同期データ読み出し方法を
実行可能なプログラムを記録したことを特徴とする。本
発明に係る非同期データ読み出し装置および非同期デー
タ読み出し方法、並びに記録媒体においては、非同期デ
ータを読み出すとき、非同期データをラッチするための
クロックを停止させ、すでにラッチされた非同期データ
を読み出す。または、非同期データを読み出すとき、非
同期データをラッチするためのクロックを生成し、クロ
ックに同期してラッチされた非同期データを読み出す。
According to a first aspect of the present invention, there is provided an asynchronous data readout device for generating a clock synchronized with the asynchronous data, and latching the asynchronous data in synchronization with the clock generated by the generator. Latch means, a stop means for stopping a clock generated by the generation means, and a reading means for reading out asynchronous data latched by the latch means when the clock is stopped. 3. An asynchronous data reading device according to claim 2, wherein said instruction means instructs generation of a clock synchronized with said asynchronous data, and said generation means generates a clock synchronized with said asynchronous data when said instruction means instructs generation of said clock. And latch means for latching asynchronous data in synchronization with a clock generated by the generating means, and reading means for reading out the asynchronous data from the latch means when the asynchronous data is latched by the latch means. I do. The stopping means may instruct the clock generating means to stop the clock when reading the asynchronous data. Further, the stopping means can instruct the clock generating means to generate a clock when reading out asynchronous data. 6. The asynchronous data reading method according to claim 5, wherein the generating step generates a clock synchronized with the asynchronous data, the latching step latches the asynchronous data in synchronization with the clock generated in the generating step, and the generating step generates the clock in the generating step. And a reading step for reading out asynchronous data latched in the latching step when the clock is stopped. 7. The asynchronous data reading method according to claim 6, wherein: an instruction step of instructing generation of a clock synchronized with the asynchronous data; and a generation step of generating a clock synchronized with the asynchronous data when a clock generation is instructed in the instruction step. A latch step of latching asynchronous data in synchronization with a clock generated in the generation step, and a reading step of reading the asynchronous data latched in the latch step when the asynchronous data is latched in the latch step It is characterized by. The recording medium according to claim 7,
A program capable of executing the asynchronous data reading method according to claim 5 or 6 is recorded. In the asynchronous data reading device, the asynchronous data reading method, and the recording medium according to the present invention, when reading the asynchronous data, the clock for latching the asynchronous data is stopped, and the already latched asynchronous data is read. Alternatively, when reading asynchronous data, a clock for latching the asynchronous data is generated, and the asynchronous data latched in synchronization with the clock is read.

【0006】[0006]

【発明の実施の形態】図1は、本発明の非同期データ読
み出し装置の一実施の形態の構成例を示すブロック図で
ある。同図に示すように、マルチプロセッサ部1は、書
き込みアクセス、及び読み出しアクセスを行うようにな
されている。書き込み制御信号生成部2は、マルチプロ
セッサ部1から供給される制御信号により、書き込み制
御信号を生成するようになされている。
FIG. 1 is a block diagram showing a configuration example of an embodiment of an asynchronous data reading device according to the present invention. As shown in FIG. 1, the multiprocessor unit 1 performs a write access and a read access. The write control signal generator 2 generates a write control signal based on a control signal supplied from the multiprocessor 1.

【0007】ラッチ停止信号生成部3は、書き込み制御
信号生成部2より書き込み制御信号が供給されたとき、
後述するラッチクロック生成部4により生成されるラッ
チクロックを停止するよう指示するラッチクロック停止
信号を生成し、ラッチクロック生成部4に供給するよう
になされている。ラッチクロック生成部4は、通常は非
同期入力データと同期している非同期クロックをラッチ
クロックとして出力し、ラッチクロック停止信号生成部
3よりラッチクロック停止信号が供給されたとき、ラッ
チクロックを停止するようになされている。
When the write control signal is supplied from the write control signal generator 2, the latch stop signal generator 3
A latch clock stop signal for instructing to stop a latch clock generated by a latch clock generation unit 4 described later is generated and supplied to the latch clock generation unit 4. The latch clock generation unit 4 outputs an asynchronous clock which is normally synchronized with the asynchronous input data as a latch clock, and stops the latch clock when the latch clock stop signal is supplied from the latch clock stop signal generation unit 3. Has been made.

【0008】読み出し制御信号生成部5は、マルチプロ
セッサ部1より供給される制御信号に従って、読み出し
制御信号を生成し、ラッチ部6に供給するようになされ
ている。ラッチ部6は、ラッチクロック生成部4より供
給されるラッチクロックに同期して、非同期入力データ
をラッチするようになされている。また、読み出し制御
信号生成部5より読み出し制御信号が供給されたとき、
ラッチしている非同期入力データを、読み出しデータと
してマルチプロセッサ部1に供給するようになされてい
る。
The read control signal generator 5 generates a read control signal in accordance with the control signal supplied from the multiprocessor 1, and supplies the read control signal to the latch 6. The latch unit 6 latches asynchronous input data in synchronization with the latch clock supplied from the latch clock generation unit 4. When a read control signal is supplied from the read control signal generator 5,
The latched asynchronous input data is supplied to the multiprocessor unit 1 as read data.

【0009】次に、図1に示した実施の形態の動作につ
いて説明する。非同期入力データを読み出したい場合、
まず、マルチプロセッサ部1は、「今からデータを読み
出したいので、非同期データをラッチしなさい。」とい
う意味の書き込みアクセスを行う。この書き込みアクセ
スは、書き込み制御信号生成部2で認識され、書き込み
制御信号が生成される。
Next, the operation of the embodiment shown in FIG. 1 will be described. If you want to read asynchronous input data,
First, the multiprocessor unit 1 performs a write access meaning "latch asynchronous data because we want to read data now." This write access is recognized by the write control signal generator 2, and a write control signal is generated.

【0010】書き込み制御信号生成部2により生成され
た書き込み制御信号は、ラッチ停止信号生成部3に供給
される。ラッチ停止信号生成部3は、書き込み制御信号
生成部2より書き込み制御信号が供給されると、ラッチ
クロック生成部4によって生成されるラッチクロックの
停止を指示するラッチクロック停止信号を生成し、ラッ
チクロック生成部4に供給する。
The write control signal generated by the write control signal generator 2 is supplied to a latch stop signal generator 3. When the write control signal is supplied from the write control signal generator 2, the latch stop signal generator 3 generates a latch clock stop signal for instructing the latch clock generator 4 to stop the latch clock. It is supplied to the generator 4.

【0011】ラッチクロック生成部4は、ラッチクロッ
ク停止信号生成部3よりラッチクロック停止信号が供給
されると、ラッチクロックを停止させる。これにより、
ラッチ部6は、新たな非同期入力データの入力を停止
し、ラッチクロックを停止する前のデータをラッチして
おき、読み出し前のデータの準備を完了する。
The latch clock generation unit 4 stops the latch clock when the latch clock stop signal is supplied from the latch clock stop signal generation unit 3. This allows
The latch unit 6 stops inputting new asynchronous input data, latches data before stopping the latch clock, and completes preparation of data before reading.

【0012】次に、マルチプロセッサ部1により、読み
出しアクセスがなされ、読み出し制御信号生成部5によ
り読み出し制御信号が生成される。この読み出し制御信
号は、ラッチ部6に供給される。読み出し制御信号がラ
ッチ部6に供給されると、ラッチ部6により、いまラッ
チしているデータが読み出しデータとしてマルチプロセ
ッサ部1に供給される。
Next, a read access is made by the multiprocessor 1 and a read control signal is generated by the read control signal generator 5. This read control signal is supplied to the latch unit 6. When the read control signal is supplied to the latch unit 6, the latch unit 6 supplies the currently latched data to the multiprocessor unit 1 as read data.

【0013】このように、非同期データの読み出し時に
は、非同期データの入力が停止されるので、安定した非
同期入力データを読み出すことができる。
As described above, when reading asynchronous data, the input of asynchronous data is stopped, so that stable asynchronous input data can be read.

【0014】即ち、非同期データを読み出す時、読み出
し開始時、及び読み出し中に、非同期入力データが変化
しても、ラッチ部6から読み出す読み出しデータは変化
しないため、安定してデータを読み出すことができる。
その理由は、読み出し前の書き込みアクセスにより、非
同期データをラッチしているためである。
That is, even when the asynchronous input data changes at the time of reading the asynchronous data, at the start of reading, and during the reading, the read data read from the latch unit 6 does not change, so that the data can be read stably. .
The reason is that asynchronous data is latched by write access before reading.

【0015】図2は、本発明の非同期データ読み出し装
置の他の実施の形態の構成例を示すブロック図である。
FIG. 2 is a block diagram showing a configuration example of another embodiment of the asynchronous data reading device of the present invention.

【0016】図2に示した実施の形態においては、図1
に示した実施の形態において、ラッチ停止信号生成部
3、及びラッチクロック生成部4を、ラッチパルス生成
部34で置き換えた構成となっている。その他の構成
は、図1に示した実施の形態の場合と同様であるので、
ここではその説明は省略する。
In the embodiment shown in FIG. 2, FIG.
In this embodiment, the latch stop signal generator 3 and the latch clock generator 4 are replaced by a latch pulse generator 34. Other configurations are the same as those in the embodiment shown in FIG.
Here, the description is omitted.

【0017】マルチプロセッサ部1より書き込みアクセ
スがなされると、書き込み制御信号生成部2は、書き込
み制御信号を生成し、ラッチパルス生成部34に供給す
る。ラッチパルス生成部34は、書き込み制御信号生成
部2より書き込み制御信号の供給を受けると、非同期ク
ロックに同期したラッチパルスを生成する。
When a write access is made by the multiprocessor 1, the write control signal generator 2 generates a write control signal and supplies it to the latch pulse generator 34. Upon receiving the supply of the write control signal from the write control signal generator 2, the latch pulse generator 34 generates a latch pulse synchronized with the asynchronous clock.

【0018】ラッチパルス生成部34により生成された
ラッチパルスは、ラッチ部6に供給される。ラッチ部6
は、ラッチパルス生成部34より供給されるラッチパル
スに同期して、非同期入力データをラッチする。その
後、マルチプロセッサ部1により読み出しアクセスがな
されると、読み出し制御信号生成部5は、読み出し制御
信号をラッチ部6に供給する。ラッチ部6は、読み出し
制御信号生成部5より読み出し制御信号の供給を受ける
と、先にラッチパルスに同期してラッチしたデータを、
読み出しデータとしてマルチプロセッサ部1に供給す
る。
The latch pulse generated by the latch pulse generator 34 is supplied to the latch 6. Latch section 6
Latches asynchronous input data in synchronization with the latch pulse supplied from the latch pulse generator 34. Thereafter, when read access is performed by the multiprocessor unit 1, the read control signal generation unit 5 supplies a read control signal to the latch unit 6. Upon receiving the supply of the read control signal from the read control signal generation unit 5, the latch unit 6 converts the data previously latched in synchronization with the latch pulse into data.
The data is supplied to the multiprocessor 1 as read data.

【0019】以上のように、上記実施の形態は、読み出
しアクセスの前に「今からデータを読み出したいので、
非同期データをラッチ(保持)しなさい。」という意味
の書き込みアクセスをすることにより、次の読み出しア
クセス時には安定したデータの読み出しを可能とするも
のである。即ち、上述したように、マルチプロセッサ部
1から「今からデータを読み出したいので、非同期デー
タをラッチしなさい。」という意味の書き込みアクセス
があると、ラッチ部6に対して非同期データのラッチを
指示し、ラッチ部6は非同期データをラッチしておく。
次に、マルチプロセッサ部1から読み出しアクセスがあ
ると、読み出し制御信号生成部5の制御により、ラッチ
部6を経由して安定したデータが出力される。
As described above, according to the above-described embodiment, before the read access, "Since we want to read data from now,
Latch (hold) asynchronous data. Is performed, the data can be stably read at the time of the next read access. That is, as described above, when there is a write access from the multiprocessor unit 1 that means "I want to read data now, latch the asynchronous data.", Instruct the latch unit 6 to latch the asynchronous data. Then, the latch unit 6 latches the asynchronous data.
Next, when there is a read access from the multiprocessor unit 1, under the control of the read control signal generation unit 5, stable data is output via the latch unit 6.

【0020】なお、上記各実施の形態においては、マル
チプロセッサを用いるようにしたが、その他のプロセッ
サを用いるようにすることも可能である。
In each of the above embodiments, a multiprocessor is used, but another processor may be used.

【0021】[0021]

【発明の効果】以上の如く、本発明に係る非同期データ
読み出し装置および非同期データ読み出し方法、並びに
記録媒体によれば、非同期データを読み出すとき、非同
期データをラッチするためのクロックを停止させ、すで
にラッチされた非同期データを読み出す。または、非同
期データを読み出すとき、非同期データをラッチするた
めのクロックを生成し、クロックに同期してラッチされ
た非同期データを読み出すようにしたので、安定した非
同期データを読み出すことができる。
As described above, according to the asynchronous data reading device, the asynchronous data reading method, and the recording medium of the present invention, when reading asynchronous data, the clock for latching the asynchronous data is stopped, and the data is already latched. The read asynchronous data is read. Alternatively, when asynchronous data is read, a clock for latching the asynchronous data is generated and the asynchronous data latched in synchronization with the clock is read, so that stable asynchronous data can be read.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の非同期データ読み出し装置の一実施の
形態の構成例を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of an embodiment of an asynchronous data reading device according to the present invention.

【図2】本発明の非同期データ読み出し装置の他の実施
の形態の構成例を示すブロック図である。
FIG. 2 is a block diagram showing a configuration example of another embodiment of the asynchronous data reading device of the present invention.

【符号の説明】[Explanation of symbols]

1 マルチプロセッサ部 2 書き込み制御信号生成部 3 ラッチ停止信号生成部 4 ラッチクロック生成部 5 読み出し制御信号生成部 6 ラッチ部 34 ラッチパルス生成部 DESCRIPTION OF SYMBOLS 1 Multiprocessor part 2 Write control signal generation part 3 Latch stop signal generation part 4 Latch clock generation part 5 Read control signal generation part 6 Latch part 34 Latch pulse generation part

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 非同期データに同期したクロックを生成
する生成手段と、 前記生成手段により生成された前記クロックに同期し
て、前記非同期データをラッチするラッチ手段と、 前記生成手段により生成される前記クロックを停止させ
る停止手段と、 前記クロックが停止しているとき、前記ラッチ手段によ
りラッチされた前記非同期データを読み出す読み出し手
段とを備えることを特徴とする非同期データ読み出し装
置。
A generating means for generating a clock synchronized with the asynchronous data; a latching means for latching the asynchronous data in synchronization with the clock generated by the generating means; An asynchronous data reading device, comprising: stopping means for stopping a clock; and reading means for reading out the asynchronous data latched by the latching means when the clock is stopped.
【請求項2】 非同期データに同期したクロックの生成
を指示する指示手段と、 前記指示手段によって前記クロックの生成が指示された
とき、前記非同期データに同期した前記クロックを生成
する生成手段と、 前記生成手段により生成された前記クロックに同期し
て、前記非同期データをラッチするラッチ手段と、 前記ラッチ手段により前記非同期データがラッチされた
とき、前記ラッチ手段から前記非同期データを読み出す
読み出し手段とを備えることを特徴とする非同期データ
読み出し装置。
2. Instructing means for instructing generation of a clock synchronized with asynchronous data; generating means for generating the clock synchronized with the asynchronous data when the instruction means instructs generation of the clock; Latch means for latching the asynchronous data in synchronization with the clock generated by the generating means; and reading means for reading the asynchronous data from the latch means when the asynchronous data is latched by the latch means. An asynchronous data reading device characterized by the above-mentioned.
【請求項3】 前記停止手段は、前記非同期データの読
み出し時に、前記生成手段に対して前記クロックの停止
を指示することを特徴とする請求項1に記載の非同期デ
ータ読み出し装置。
3. The asynchronous data reading device according to claim 1, wherein the stopping unit instructs the generating unit to stop the clock when reading the asynchronous data.
【請求項4】 前記停止手段は、前記非同期データの読
み出し時に、前記生成手段に対して前記クロックの生成
を指示することを特徴とする請求項2に記載の非同期デ
ータ読み出し装置。
4. The asynchronous data reading device according to claim 2, wherein the stopping unit instructs the generating unit to generate the clock when reading the asynchronous data.
【請求項5】 非同期データに同期したクロックを生成
する生成ステップと、 前記生成ステップにおいて生成された前記クロックに同
期して、前記非同期データをラッチするラッチステップ
と、 前記生成ステップにおいて生成される前記クロックを停
止させる停止ステップと、 前記クロックが停止しているとき、前記ラッチステップ
においてラッチされた前記非同期データを読み出す読み
出しステップとを備えることを特徴とする非同期データ
読み出し方法。
5. A generating step of generating a clock synchronized with asynchronous data; a latching step of latching the asynchronous data in synchronization with the clock generated in the generating step; An asynchronous data reading method, comprising: a stopping step of stopping a clock; and a reading step of reading out the asynchronous data latched in the latching step when the clock is stopped.
【請求項6】 非同期データに同期したクロックの生成
を指示する指示ステップと、 前記指示ステップにおいて前記クロックの生成が指示さ
れたとき、前記非同期データに同期した前記クロックを
生成する生成ステップと、 前記生成ステップにおいて生成された前記クロックに同
期して、前記非同期データをラッチするラッチステップ
と、 前記ラッチステップにおいて前記非同期データがラッチ
されたとき、前記ラッチステップにおいてラッチされた
前記非同期データを読み出す読み出しステップとを備え
ることを特徴とする非同期データ読み出し方法。
6. An instruction step for instructing generation of a clock synchronized with asynchronous data; and a generation step of generating the clock synchronized with the asynchronous data when the generation of the clock is instructed in the instruction step. A latch step of latching the asynchronous data in synchronization with the clock generated in the generation step; and a read step of reading the asynchronous data latched in the latch step when the asynchronous data is latched in the latch step And a method for reading asynchronous data.
【請求項7】 請求項5または6に記載の非同期データ
読み出し方法を実行可能なプログラムを記録したことを
特徴とする記録媒体。
7. A recording medium on which a program capable of executing the asynchronous data reading method according to claim 5 is recorded.
JP10187011A 1998-06-18 1998-06-18 Asynchronous data reader, asynchronous data reading method and recording medium Pending JP2000010951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10187011A JP2000010951A (en) 1998-06-18 1998-06-18 Asynchronous data reader, asynchronous data reading method and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10187011A JP2000010951A (en) 1998-06-18 1998-06-18 Asynchronous data reader, asynchronous data reading method and recording medium

Publications (1)

Publication Number Publication Date
JP2000010951A true JP2000010951A (en) 2000-01-14

Family

ID=16198649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10187011A Pending JP2000010951A (en) 1998-06-18 1998-06-18 Asynchronous data reader, asynchronous data reading method and recording medium

Country Status (1)

Country Link
JP (1) JP2000010951A (en)

Similar Documents

Publication Publication Date Title
JP3516501B2 (en) Data processing apparatus and method
JP2000347761A (en) Control circuit
JP3191701B2 (en) Transmission frame format conversion circuit
JP2000010951A (en) Asynchronous data reader, asynchronous data reading method and recording medium
JP3348616B2 (en) Magnetic recording / reproducing device
JP2535848B2 (en) Method and device for changing synchronous clock
JPS61147324A (en) Clock control circuit
KR100465430B1 (en) Apparatus for control memory initialization in time switch
JPH06251521A (en) Controlling device for disk device
JPH0974401A (en) Clock frame replacement circuit
JP2860710B2 (en) Memory control device
JP2697772B2 (en) Information processing device
JPH11133121A (en) Serial pattern generating device
JPS61202238A (en) Dynamic burn-in method for microprocessor
JP2001166848A (en) Method for selecting signal having compatibility with iso 7816 standard
JPH01297747A (en) Bus tracer
JPH01243164A (en) Single chip microcomputer incorporated with eprom
JPS61151879A (en) Data transfer system
JPH11203899A (en) Semiconductor integrated circuit
JPH04344960A (en) Lsi sense method
JPS5924346A (en) Microprogram controller
JPH11146165A (en) Image processing method
JPH04263104A (en) Magnetic disk recording device
JPH03254469A (en) Connection circuit for disk controller and data separator
JP2000010850A (en) Memory access system