ITTO980556A1

ITTO980556A1 - Procedimento di fabbricazione di dispositivi integrati con protezione dell'ossido di porta da danni di processo e relativa struttura di

Info

Publication number: ITTO980556A1
Application number: IT98TO000556A
Authority: IT
Inventors: Federico Pio; Matteo Patelmo
Original assignee: St Microelectronics Srl
Priority date: 1998-06-26
Filing date: 1998-06-26
Publication date: 1999-12-26
Also published as: US20010036707A1; US6278159B1; ITTO980556A0; US6551892B2

Description

D E S C R I Z I O N E

del brevetto per invenzione industriale

La presente invenzione riguarda un procedimento di fabbricazione di dispositivi integrati con protezione dell'ossido di porta da danni di processo e la relativa struttura di protezione. In particolare, la presente invenzione si riferisce ad un procedimento di fabbricazione di dispositivi integrati comprendenti regioni di porta di materiale conduttivo isolate elettricamente rispetto al substrato da uno strato isolante (ossido di porta) .

Come è noto, durante la fabbricazione dei dispositivi integrati indicati, sono presenti alcune fasi tecnologiche (quali gli attacchi RIE, dall'inglese Reactive Ion Etching, attacco ionico reattivo, o deposizioni e/o attacchi in plasma) che inducono il caricamento di alcuni strati della fetta in lavorazione, e specificamente dello strato più esposto. Nel caso che lo strato più esposto sia uno strato conduttore (definente linee di silicio policristallino o di metallo) la tensione si trasferisce su tutta la linea conduttiva e il sistema tende a scaricarsi attraverso il punto più debole, solitamente costituito dalla regione di ossido di porta. Tale situazione è tuttavia indesiderata in quanto pregiudica l'affidabilità del dispositivo finale.

Le soluzioni fino ad ora note sono le seguenti: • ridurre il "rapporto antenna", definito dal rapporto fra l'area del percorso conduttivo e l'area della regione di ossido di porta. In tal modo, si diminuisce la capacità totale dello strato conduttore che si scarica attraverso la regione di ossido di porta, e quindi diminuisce la quantità di carica presente a pari tensione.

• inserire lungo le interconnessioni opportuni diodi N+/substrato oppure P+/sacche N che limitano la tensione massima raggiungibile dallo strato conduttore e, se polarizzati in diretta, impediscono che lo strato conduttore si carichi con tensione negativa.

Il problema esistente nella realizzazione di diodi di protezione normalmente inseriti nei dispositivi integrati consiste nel fatto che l'intervallo di tensioni permesse (per le quali non si ha quindi protezione) è troppo ampio rispetto alle attuali esigenze, dato che esso è limitato dalla tensione di rottura del diodo, tipicamente maggiore di 10 V. D'altra parte, la presenza di tensioni maggiori di 10 V su regioni di ossido di porta di spessore pari a 12 nm equivale all'applicazione di campi elettrici superiori a 8 MV/cm; nel caso di ossidi di porta aventi spessore di 7 nm, si hanno campi elettrici addirittura maggiori di 14 MV/cm. Tali tensioni sono molto superiori alle normali condizioni operative e sono superiori anche ai valori ai quali iniziano i meccanismi di conduzione per effetto tunnel Fowler-Nordheim che possono condurre al degrado delle regioni di ossido. In pratica, con gli spessori attualmente previsti, i diodi tradizionali non sono in grado di intervenire prima che si instaurino tensioni pericolose per gli strati di ossido e quindi non forniscono una protezione efficace contro il danneggiamento degli strati di ossido di porta stessi.

Scopo dell'invenzione è quindi mettere a disposizione una struttura di protezione che eviti il danneggiamento dello strato di ossido di porta durante il procedimento di fabbricazione di dispositivi integrati.

Secondo la presente invenzione vengono realizzati un procedimento di fabbricazione di dispositivi integrati con protezione dell'ossido di porta da danni di processo e una struttura di protezione, come definiti nelle rivendicazioni 1 e, rispettivamente, 9.

L'invenzione consiste nell'inserire, sulle linee di interconnessione collegate a regioni di porta, al posto dei diodi N+/substrato o P+/sacca N, diodi zener, la cui tensione di rottura è di circa 5 V. L'inserimento di diodi zener riduce notevolmente l'intervallo di tensioni applicate alle regioni di ossido di porta senza che intervenga la struttura di protezione. Ciò è particolarmente vantaggioso nei dispositivi a tecnologia avanzata, nei quali lo spessore dell'ossido di porta può essere pari a 12 nm (tecnologia a 0.5 pm), 7 nm (tecnologia a 0,35 μm) o 5 nm (tecnologia a 0,25 μm). Il funzionamento del dispositivo non ne viene influenzato, in quanto, a tecnologie così avanzate, anche la tensione operativa è scalata ed è al massimo di 3,3 V+10.%; il valore della tensione di intervento garantita dai diodi zener è quindi più che adeguato.

Nel caso di transistori e interconnessioni ad alta tensione, che devono gestire tensioni maggiori (quali ad esempio quelle necessarie per il funzionamento dei dispositivi comprendenti memorie non volatili) è possibile mettere in serie più diodi zener in modo da elevare la tensione di rottura complessiva.

Per la comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:

- le figure 1-4 mostrano sezioni trasversali attraverso una fetta di materiale semiconduttore in successive fasi di fabbricazione di una prima forma di realizzazione del presente metodo;

- le figure 5-7 mostrano sezioni trasversali attraverso una fetta di materiale semiconduttore in successive fasi di fabbricazione di una seconda forma di realizzazione del presente metodo;

- la figura 8 presenta uno schema elettrico equivalente di un dispositivo integrato comprendente la struttura di protezione ottenibile con il presente metodo ; e

- la figura 9 mostra una differente struttura di protezione.

In figura 1, in cui è mostrata una sezione trasversale attraverso una fetta l comprendente un substrato 2 di silicio monocristallino, di tipo P, in una fase iniziale del processo di fabbricazione. In particolare, la figura 1 mostra una fase di impianto ionico con specie droganti atte a determinare una conducibilità di tipo N (ad esempio, fosforo o arsenico). In dettaglio, in fig. 1, il substrato 2, avente una superficie 3, è coperto da uno strato di ossido sacrificale 4 al di sopra del quale è presente una maschera di resist 5; frecce 6 rappresentano l'impianto di tipo N che porta alla formazione di sacche 7 di tipo N nelle zone della fetta 1 in cui devono essere realizzate le strutture di protezione (una sola delle quali è visibile nelle figure).

Dopo la crescita di regioni di ossido di campo spesso 10a, 10b, 10c, in modo di per sé noto, viene eseguito l'impianto di specie droganti di tipo N, come rappresentato in figura 2 da frecce 11. Tale impianto, mascherato tramite una maschera di resist 12, porta alla formazione di regioni N+ aventi una prima profondità. Nell'esempio mostrato, sono formate due regioni N+, delle quali una è destinata a formare una regione di catodo (indicata 13a) e l'altra è destinata a formare una regione di contatto di catodo (indicata con 13b); le due regioni di catodo 13a e di contatto di catodo 13b sono separate reciprocamente dalla regione di ossido di campo 10b. Nel caso di dispositivo integrato comprendente una memoria EEPROM, l'impianto N per la formazione delle regioni 13a, 13b può essere realizzato dall'impianto condensatori, già presente; in questo caso, contemporaneamente alle regioni 13a, I3b si formano le regioni di continuità (non mostrate) che, nel dispositivo finito, si estendono fra la regione di tunnel e il transistore di selezione, in modo di per sé noto.

Dopo la rimozione dello strato di ossido sacrificale 4, viene deposto lo strato di ossido di porta 14 (o vengono deposti più strati, se lo prevede il processo principale); nel caso che il processo preveda due strati di polisilicio viene deposto e definito un primo strato di silicio policristallino e viene formato uno strato di dielettrico interpoly. Quindi, viene deposto e definito un (ulteriore) strato di silicio policristallino; vengono eventualmente effettuati impianti leggeri di pozzo/sorgente; vengono eventualmente realizzati spaziatori lateralmente alle regioni di porta dei transistori e delle celle di memoria; e vengono effettuati impianti pesanti di pozzo/sorgente.

La figura 3 mostra appunto un impianto pesante di sorgente/pozzo di tipo P, mascherato da una maschera di resist 15 e rappresentato da frecce 16; nella 2ona dove deve essere realizzata la struttura di protezione, la maschera di resist 15 copre la regione di contatto di catodo 13b, ma lascia scoperto il substrato 2 nella zona compresa -fra le regioni di ossido di campo 10a e ìob dove è disposta la regione di catodo 13a nonché esternamente alla sacca N, 7. In tali aree scoperte si formano quindi regioni di tipo P+ aventi una seconda profondità inferiore alla profondità delle regioni di catodo 13a e di contatto di catodo 13b; in particolare, la regione P+, all'interno della sacca N, 7, ha un'area molto maggiore dell'area della regione di catodo 13a. La regione P+ formata nella sacca 7 definisce una regione di anodo 18 di un diodo zener; date le differenti aree e le differenti profondità delle regioni 13a e 18, la regione di anodo 18 occupa tutta la porzione superficiale della sacca 7 compresa fra le due regioni di ossido di campo 10a e 10b mentre la regione di catodo 13a rimane solo al di sotto della regione di anodo 18. La regione P+ esterna alla sacca N, 7 definisce una regione di contatto di substrato 19, per consentire un buon collegamento elettrico del diodo zener con il substrato (rappresentante la massa del dispositivo) , come sotto chiarito.

Infine, viene deposto uno strato di dielettrico di protezione (indicato con 22 in figura 4); vengono aperti i contatti, e viene deposto e definito uno strato di metallizzazione. Si ottiene la struttura di figura 4, nella quale sono visibili i collegamenti metallici includenti una prima regione di metallo 23 che collega elettricamente la regione di contatto di catodo 13b con la regione di porta di un transistore MOS 25, mostrato solo schematicamente e avente una regione di ossido di porta 26 ed un regione di porta 27 pure mostrate solo schematicamente, ed una seconda regione di metallo 24 che collega elettricamente la regione di anodo 18 con la regione di contatto di substrato 19. Il procedimento termina con le fasi finali di copertura con un strato di passivazione, apertura delle piazzole di contatto, taglio, ecc.

Al termine, si ottiene quindi un diodo zener 28 formato dalle regioni 18, 13a, collegato ad una regione di porta (transistore 25) attraverso la sacca 7, la regione di contatto di catodo 13b e la prima regione di metallo 23 e a massa attraverso la seconda regione di metallo 24 e la regione di contatto di substrato 19. Il diodo zener 28 è attivo già a partire dalla fase di deposizione dello strato di metallo, e protegge il dispositivo integrato (e in particolare la regione di ossido di porta del transistore 25) nelle successive fasi di fabbricazione.

Secondo una differente forma di realizzazione, è possibile ottenere una protezione già a partire dalla fase di deposizione del (secondo) strato di silicio policristallino. In dettaglio, utilizzando gli stessi numeri di riferimento delle figure 1-4, il procedimento comprende le stesse fasi iniziali descritte con riferimento alle figure 1 e 2 relativamente alla formazione della sacca 7, alla crescita delle regioni di ossido di campo 10a, 10b, lOc, alla formazione della regione di catodo 13a e della regione di contatto di catodo 13b, alla deposizione e sagomatura dello strato di ossido di porta 14, e all'eventuale deposizione e definizione del primo strato di silicio policristallino e dello strato di dielettrico interpoly, con l'unica differenza che lo strato di ossido di porta 14 viene parzialmente rimosso al di sopra della regione di contatto di catodo 13b (apertura 14a nello strato di ossido di porta 14, visibile in fig. 5).

Quindi, analogamente alla forma di realizzazione secondo le figure 1-4, viene deposto un (secondo) strato di silicio policristallino e questo viene sagomato; in particolare, nella seconda forma di realizzazione, il (secondo) strato di silicio policristallino viene lasciato al di sopra della regione di contatto di catodo 13b dove forma una regione di poly, 30 integrale ad una regione di porta del transistore 25. La regione di poly 30 è in contatto elettrico diretto con la regione di contatto di catodo 13b attraverso l'apertura 14a nello strato di ossido di porta 14. In pratica, la regione di poly 30 è collegata con il substrato 2 da un diodo N+/N/P, indicato con 31 e formato dalla regione di contatto di catodo 13b e dal substrato stesso, attraverso la sacca 7 e il diodo 31 è attivo sin dalla deposizione del (secondo) strato di polisilicio in modo da evitare il caricamento con cariche negative dello strato di polisilicio stesso ed impedire il caricamento positivo dello strato di polisilicio ad una tensione maggiore della sua tensione di rottura.

In seguito, il procedimento comprende fasi analoghe a quelle descritte in precedenza con riferimento alle figure 3-4; in particolare, vengono eventualmente effettuati impianti leggeri di pozzo/sorgente; vengono realizzati spaziatori (indicati con 32 in fig. 6) lateralmente alle regioni di porta dei transistori e delle celle di memoria nonché lateralmente alla regione di poly 30; vengono effettuati impianti pesanti di pozzo/sorgente sia di tipo P, nel corso del quale vengono realizzate le regioni P+ di anodo 18 e di contatto di substrato 19 (frecce 16, usando la maschera 15, fig. 6), sia di tipo N (in modo non mostrato); viene deposto lo strato di dielettrico di protezione 22; vengono aperti i contatti, e viene deposto e definito lo strato di metallizzazione. Si ottiene la struttura di figura 7, analoga alla figura 4, nella quale tuttavia la prima regione di metallo 23 serve per polarizzare le regioni di porta collegate alla regione di poly 30. Il procedimento termina con le fasi finali già descritte.

I due procedimenti sopra descritti consentono di realizzare ad esempio il circuito di protezione mostrato in fig. 8 o in fig. 9.

In dettaglio, in fig. 8 è mostrato un dispositivo integrato 35 comprendente un invertitore 36 avente un nodo di ingresso 37 ed un nodo di uscita 38 e formato da un primo transistore 40, di tipo PMOS, ed un secondo transistore 41, di tipo NMOS. Il nodo di ingresso 37 è collegato ai terminali di porta dei transistori 40, 41, disposti fra loro in serie fra una linea di alimentazione 44 posta a Vcc ed una linea (o regione) di massa 45. Fra il nodo di ingresso 37 e la linea di alimentazione 44 è disposto un diodo zener 281; fra il nodo di ingresso 37 e la linea (o regione) di massa 45 è disposto un diodo zener 282. Il diodo zener 282 è realizzato e collegato esattamente come mostrato in fig. 4 o in fig. 7, con la regione di anodo collegata alla regione di contatto di substrato 19 attraverso la seconda regione di metallo 24 e la regione di catodo collegata alle regioni di porta dei transistori 40, 41 attraverso la prima regione di metallo 23 o la regione di poly 30. Viceversa, il diodo 281 presenta struttura identica a guella mostrata in fig. 4 o in fig. 7 ma differente collegamento; in particolare, esso è collegato con il proprio anodo (regione di anodo 18) alle regioni di porta dei transistori 40, 41 attraverso la seconda regione di metallo 24 e con il proprio catodo (regione di catodo 13a) alla linea di alimentazione 44 attraverso la sacca 7, la regione di contatto di catodo 13b e la prima regione di metallo 23. In pratica, il diodo 281 differisce da quanto mostrato nelle figure 4 e 7 solo per quanto riguarda la conformazione delle regioni di metallo 23, 24.

Nel circuito di protezione di fig. 8, chiamando BVz la tensione di rottura dei diodi zener 281 e 282 (ad esempio 4,5 V), Vpn la tensione di accensione dei diodi 281, 282 quando polarizzati direttamente (tipicamente, 0,7 V) e assumendo che:

Vcc < BVz-Vpn

(ad esempio Vcc = 3 V), si ha che, durante il funzionamento del circuito 35, il circuito di protezione impedisce che la tensione sul nodo di ingresso 37 scenda al di sotto di -Vpn o superi Vcc+Vpn; durante il procedimento di fabbricazione (dopo la deposizione dello strato di metallizzazione), la tensione sul nodo di ingresso 37 è compresa nell'intervallo definito da -Vpn e BVz; e, nel caso della forma di realizzazione delle figg. 5-7, dopo la deposizione del secondo strato di polisilicio, la tensione sul nodo di ingresso 37 è compresa nell'intervallo definito da -Vpn e BVd (con BVd, tensione di rottura del diodo 31). Qualora venga omesso il diodo zener 281, durante il funzionamento del circuito 35, la tensione sul nodo di ingresso 37 potrebbe variare solo fra -Vpn e BVz.

Qualora il circuito 35 debba operare a potenziali più elevati (e gli strati di ossido di porta fossero quindi progettati per resistere a tali elevati potenziali, ad es. a 15 V), è possibile sostituire i diodi 281 e 282 con una pluralità di diodi zener.

Una tale soluzione è mostrata in fig. 9, nella quale il diodo 282 di fig. 8 è stato sostituito dal collegamento in serie di due diodi zener 283, 284, che hanno struttura identica a quella del diodo 28 di fig.

4 o di fig. 7 e differiscono solo per le connessioni.

Con il circuito di protezione di fig. 9, la tensione sul nodo di ingresso 37 può variare fra -2Vpn e 2BVz durante il funzionamento del circuito e durante il procedimento di fabbricazione (dopo la deposizione dello strato d-i metallizzazione); nel caso della forma di realizzazione delle figg. 5-7, dopo la deposizione del secondo strato di polisilicio, la tensione può variare fra -2Vpn e BVd (tensione di rottura del diodo 31).

I vantaggi ottenibili con il procedimento e la struttura di protezione descritti sono i seguenti. In primo luogo, essi garantiscono la protezione degli strati di ossido di porta nei confronti di scariche ESD (Electro-Static Discharges) già durante la fabbricazione del dispositivo integrato associato. Se viene utilizzata la forma di realizzazione delle fig. 5-7, il processo descritto garantisce una protezione parziale già dopo la deposizione del (secondo) strato di polisilicio. Inoltre, il procedimento non richiede generalmente fasi di processo apposite, dato che è possibile in generale sfruttare fasi di processo già presenti per altri scopi, modificando opportunamente le maschere utilizzate; di conseguenza i costi di fabbricazioni sono uguali a quelli di procedimenti analoghi noti senza protezione ESD.

Risulta infine chiaro che al procedimento di fabbricazione e alla struttura di protezione qui descritti ed illustrati possono essere apportate numerose modifiche e varianti, tutte rientranti nell'ambito del concetto inventivo, come definito nelle rivendicazioni allegate. In particolare, si sottolinea il fatto che le connessioni metalliche illustrate sono solo esemplificative, così come il dispositivo integrato cui è applicabile la presente invenzione. Inoltre, i diodi zener possono essere realizzati anche in modo complementare (P+ invece che N+ e viceversa), disponendo di un impianto P+ nelle prime fasi del procedimento di fabbricazione; infine, utilizzando un impianto P+ ed una maschera aggiuntiva in una fase iniziale del procedimento, è possibile ottenere una protezione completa sin dalla deposizione dello strato di polisilicio.

Claims

R I V E N D I C A Z I O N I 1. Procedimento di fabbricazione di dispositivi integrati con protezione dell'ossido di porta da danni di processo, caratterizzato dal fatto di comprendere la fase di realizzare un diodo zener (28), detta fase di realizzare un diodo zener comprendendo le fasi di: a) in un substrato (2) di un primo tipo di conducibilità, impiantare specie droganti di un secondo tipo di conducibilità per formare una sacca (7) in detto substrato avente un primo livello di conducibilità; b) impiantare specie droganti di detto secondo tipo di conducibilità in una prima zona di detta sacca (7) per formare una prima regione conduttiva (13a) avente un secondo livello di conducibilità, maggiore di detto primo livello; e c) impiantare specie droganti di detto primo tipo di conducibilità in detta sacca, almeno parzialmente in posizione adiacente a detta prima zona, in modo da formare una seconda regione conduttiva (18) formante, con detta prima regione conduttiva (13a), detto diodo zener (28).
2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detta fase c) comprende un impianto pesante in una porzione superficiale di sacca (7) alloggiante una porzione superiore di detta prima regione conduttiva (13a) in modo che detta seconda regione conduttiva (18) abbia area maggiore e profondità minore di detta prima regione conduttiva (13a).
3. Procedimento secondo la rivendicazione l o 2, caratterizzato dal fatto che detta fase b) comprende inoltre l'impianto di dette specie droganti di detto secondo tipo di conducibilità in una seconda zona di detta sacca (7), remota da detta prima zona, in modo da formare una terza regione conduttiva (13b) di detto secondo tipo di conducibilità e detto secondo livello di conducibilità, non intersecantesi con detta seconda regione conduttiva (18).
4. Procedimento secondo la rivendicazione 3, caratterizzato dal fatto di comprendere inoltre le fasi di formare una regione elettricamente isolante (14, 22) coprente detto substrato (2) e formare una prima regione metallica (23) estendentesi al di sopra di detta regione elettricamente isolante, detta prima regione metallica avendo una porzione attraversante detta regione elettricamente isolante e in contatto elettrico diretto con detta terza regione conduttiva (13b).
5. Procedimento secondo la rivendicazione 3, caratterizzato dal fatto di comprendere le fasi di: depositare uno strato di ossido di porta (16) al di sopra di detto substrato; rimuovere selettivamente detto strato di ossido di porta (16) al di sopra di almeno parte di detta terza regione conduttiva (13b); e depositare uno strato di materiale conduttore (30) a contatto elettrico diretto con detta terza regione conduttiva.
6. Procedimento secondo la rivendicazione 5, caratterizzato dal fatto che detto strato di materiale semiconduttore (30) è di silicio policristallino e dal fatto di comprendere inoltre la fase di definire detto strato di materiale conduttore per formare regioni di porta di elementi MOS (25) collegate a detta terza regione conduttiva (13b).
7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detta fase c) comprende inoltre l'impianto di dette specie droganti di detto primo tipo di conducibilità in una zona di detto substrato (2), esterna a detta sacca (7), in modo da formare una quarta regione conduttiva (19) di detto primo tipo di conducibilità e livello di conducibilità maggiore di detto substrato e dal fatto di comprendere una fase di realizzazione di una seconda regione metallica (24) estendentesi al di sopra di detto substrato (2) e isolata da questo, detta seconda regione metallica collegando fra loro elettricamente detta seconda (18) e quarta (19) regione conduttiva.
8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto primo tipo di conducibilità è tipo P e detto secondo tipo di conducibilità è tipo N.
9. Struttura di protezione dell'ossido di porta di dispositivi integrati da danni di processo, comprendente un substrato (2) di un primo tipo di conducibilità alloggiante una sacca (7) di un secondo tipo di conducibilità e primo livello di conducibilità, caratterizzato dal fatto di comprendere un diodo zener (28) formato in detta sacca (7) e includente una prima regione conduttiva (13a) avente detto secondo tipo di conducibilità ed un secondo livello di conducibilità, maggiore di detto primo livello; e una seconda regione conduttiva (19) di detto primo tipo di conducibilità disposta in posizione adiacente a detta prima regione conduttiva (13a) e formante, con detta prima regione conduttiva, detto diodo zener (28), detta prima regione conduttiva (13a) essendo collegata ad uno strato di materiale conduttore (30) sovrastante detto strato di ossido di porta (26) da proteggere.
10. Struttura secondo la rivendicazione 9, caratterizzata dal fatto che detta seconda regione conduttiva (19) è disposta in una porzione superficiale di detta sacca (7) e presenta una prima area, e detta prima regione conduttiva (13a) è disposta al di sotto e ha area minore di detta seconda regione conduttiva.
11. Struttura secondo la rivendicazione 9 o 10, caratterizzata dal fatto di comprendere una terza regione conduttiva (13b) di detto secondo tipo di conducibilità e detto secondo livello di conducibilità, detta terza regione conduttiva estendendosi in una zona di detta sacca (7) remota da dette prima (13a) e seconda (18) regione conduttiva.
12. Struttura secondo la rivendicazione 11, caratterizzata dal fatto di comprendere una regione elettricamente isolante (14, 22) coprente detto substrato (2) ed una prima regione metallica (23) estendentesi al di sopra di detta regione elettricamente isolante, detta prima regione metallica (23) avendo una porzione attraversante detta regione elettricamente isolante (14, 22) ed in contatto elettrico diretto con detta terza regione conduttiva .(13b), detta prima regione metallica èssendo collegata ad una regione di porta (27) di un elemento transistore MOS (25).
13. Struttura secondo la rivendicazione 11, caratterizzata dal fatto di comprendere una regione di materiale conduttivo (30) avente una porzione estendentesi al di sopra e in contatto elettrico diretto con detta terza regione conduttiva (13b) ed una porzione definente una regione di porta (27) di un elemento transistore MOS (25).
14. Struttura secondo la rivendicazione 13, caratterizzata dal fatto che detto strato di materiale semiconduttore è di silicio policristallino.
15. Struttura secondo una qualsiasi delle rivendicazioni 9-14, caratterizzata dal fatto di comprendere una quarta regione conduttiva (19) estendentisi in detto substrato (2) esternamente a detta sacca (7) ed una seconda regione metallica (24) estendentesi al di sopra di detto substrato e isolata da questo; detta quarta regione conduttiva (19) avendo detto primo tipo di conducibilità e livello di conducibilità maggiore di detto substrato (2) e detta seconda regione metallica (24) collegando elettricamente fra loro detta seconda (19) e quarta (19) regione conduttiva.
16. Struttura secondo una qualsiasi delle rivendicazioni 9-15, ..caratterizzata dal fatto che detto primo tipo di conducibilità è tipo P e detto secondo tipo di conducibilità è tipo N.
17. Procedimento di fabbricazione di dispositivi integrati con protezione dell'ossido di porta da danni di processo e struttura di protezione dell'ossido di porta di dispositivi integrati da danni di processo, sostanzialmente come descritti con riferimento alle figure annesse