ITTO980073A1

ITTO980073A1 - VEHICLE COMMUNICATION SYSTEM.

Info

Publication number: ITTO980073A1
Application number: IT98TO000073A
Authority: IT
Inventors: Katsuhiro Ohuchi; Morio Sato
Original assignee: Honda Motor Co Ltd
Priority date: 1997-01-30
Filing date: 1998-01-29
Publication date: 1999-07-29
Also published as: JP3828224B2; US6246734B1; JPH10215270A

Description

DESCRIZIONE dell'invenzione industriale dal titolo: DESCRIPTION of the industrial invention entitled:

Sistema di comunicazione per veicolo Vehicle communication system

La presente invenzione si riferisce ad un sistema di comunicazione per veicolo utilizzabile in una motocicletta, autoevettura o veicolo simile, ed in particolare ad un sistema di comunicazione per veicolo adatto per una comunicazione ad alta velocità con una distorsione ridotta della forma d'onda di un segnale impulsivo. The present invention relates to a vehicle communication system usable in a motorcycle, car or similar vehicle, and in particular to a vehicle communication system suitable for high-speed communication with reduced distortion of the waveform of a impulsive signal.

Nella pubblicazione di brevetto giapponese N. Hei 7-22431, è descritto un sistema di comunicazione mobile in cui diversi insiemi di unità ricetrasmettitrice (nodo) sono collegati da singole linee di segnale, ed una riduzione di peso e di costo, nonché un miglioramento dell'efficienza di comunicazione, è resa possibile mediante semplificazione della costruzione. In Japanese Patent Publication No. Hei 7-22431, a mobile communication system is described in which several sets of transceiver units (node) are connected by individual signal lines, and a reduction in weight and cost, as well as an improvement in communication efficiency is made possible by simplifying the construction.

Un diagramma circuitale di un sistema tradizionale di comunicazione per veicolo per realizzare una comunicazione tra nodi è illustrato nella Fig. 6. Un cavo compensato 5 è utilizzato quale linea di segnale, ed è costituito da un cavo a doppino ritorno. A circuit diagram of a traditional vehicle communication system for realizing communication between nodes is shown in Fig. 6. A compensated cable 5 is used as the signal line, and consists of a twisted pair cable.

Il nodo 16 ha la stessa configurazione del nodo 12. Il nodo 12 è provvisto di un circuito di trasmissione 121, di un circuito ricevente 125, e di un microcalcolatore 3. Node 16 has the same configuration as node 12. Node 12 is provided with a transmission circuit 121, with a receiving circuit 125, and with a microcomputer 3.

Il microcalcolatore 3 fornisce in uscita un segnale di trasmissione attraverso un terminale di uscita 3a, e questo segnale di trasmissione agisce come segnale di controllo per controllare simultaneamente i due transistori Q1 e Q3. The microcomputer 3 outputs a transmission signal through an output terminal 3a, and this transmission signal acts as a control signal to simultaneously control the two transistors Q1 and Q3.

Il circuito ricevente 125 è provvisto di un comparato re CP per fornire in uscita un segnale di ricezione al terminale di ingresso 3b del microcalcolatore 3, e di resistori RI, R3. The receiving circuit 125 is provided with a comparator CP to output a reception signal to the input terminal 3b of the microcomputer 3, and with resistors R1, R3.

Il terminale di ingresso non di inversione del comparatore CP (terminale ) è collegato ad un terminale 12a attraverso il resistore RI, mentre il terminale di ingresso di inversione (terminale —) è collegato ad un terminale 12b attraverso il resistore R3. The non-reversing input terminal of the comparator CP (terminal) is connected to a terminal 12a through the resistor R1, while the reversing input terminal (terminal -) is connected to a terminal 12b through the resistor R3.

Il circuito di trasmissione 121 è provvisto di transi stori Q1 e Q3, di un invertitore NI per generare un segnale di controllo per il transistore Q1 mediante inversione del segnale trasmesso dal microcalcolatore 3 attraverso il terminale di uscita 3a, di un invertitore N3 per generare un segnale di controllo per il transistore Q3 mediante inversione di questo segnale di controllo, di diodi D1-D4, e di resistori elevatori di tensione RL, RL. The transmission circuit 121 is provided with transistors Q1 and Q3, with an inverter NI to generate a control signal for the transistor Q1 by inversion of the signal transmitted by the microcomputer 3 through the output terminal 3a, with an inverter N3 to generate a control signal for the transistor Q3 by inversion of this control signal, of diodes D1-D4, and of voltage boosting resistors RL, RL.

Una tensione di alimentazione Vdd è applicata al collettore del transistore Q1 attraverso un resistore elevatore di tensione RL, ed il collettore del transistore Q3 è collegato a massa attraverso un resistore elevatore di tensione RL. A supply voltage Vdd is applied to the collector of transistor Q1 through a voltage step-up resistor RL, and the collector of transistor Q3 is connected to ground through a voltage step-up resistor RL.

Inoltre , il conduttore di un primo cavo 5a del cavo compensato 5 è collegato al collettore del transistore Q1 attraverso il terminale 12a, mentre il conduttore dell'altro cavo 5b del cavo compensato 5 è collegato al collettore del transistore Q3 attraverso il terminale 12b. Furthermore, the conductor of a first cable 5a of the compensated cable 5 is connected to the collector of the transistor Q1 through the terminal 12a, while the conductor of the other cable 5b of the compensated cable 5 is connected to the collector of the transistor Q3 through the terminal 12b.

Nel nodo 12, quando il microcalcolatore 3 imposta il terminale di uscita 3a ad un livello H (alto) trasmettendo un segnale di livello H, i transistori Q1 e Q3 sono resi entrambi non conduttori. In node 12, when the microcomputer 3 sets the output terminal 3a to a (high) level H by transmitting an H level signal, the transistors Q1 and Q3 are both rendered non-conductive.

Come risultato, il potenziale del terminale 12a del nodo 12, il cavo 5a collegato al terminale 12a ed il terminale 16a del nodo 16 collegato al cavo 5a, assumono la tensione di alimentazione Vdd e si trovano ad un livello H. As a result, the potential of the terminal 12a of the node 12, the cable 5a connected to the terminal 12a and the terminal 16a of the node 16 connected to the cable 5a, assume the supply voltage Vdd and are at a level H.

Il potenziale del terminale 12b del nodo 12, ed il ca vo 5b collegato al terminale 12a ed il terminale 16b del nodo 16 collegato al cavo 5a, assumono il potenziale di massa (0 volt) e si trovano ad un livello L. The potential of the terminal 12b of the node 12, and the cable 5b connected to the terminal 12a and the terminal 16b of the node 16 connected to the cable 5a, assume the ground potential (0 volts) and are at a level L.

Se un segnale è trasmesso dal nodo 16 attraverso il cavo compensato 5 utilizzando un funzionamento simile del circuito del nodo 16, il comparatore CP del nodo 12 riceve un segnale di ricezione (segnale di livello H) mediante amplificazione differenziale del segnale dal cavo compensato 5 e fornisce in uscita un livello H al microcalcolatore 3. If a signal is transmitted from node 16 through compensated bus 5 using a similar operation of the circuit of node 16, comparator CP of node 12 receives a receive signal (H-level signal) by differential amplification of the signal from compensated bus 5 and outputs an H level to the microcomputer 3.

D'altra parte, se il terminale di uscita 3 è impostato ad un livello L (basso; come risultato della trasmissione da parte del microcalcolatore 3 di un segnale di livello L, i transistori Q1 e Q3 sono resi entrambi conduttori. On the other hand, if the output terminal 3 is set to a level L (low; as a result of the transmission by the microcomputer 3 of a signal of level L, the transistors Q1 and Q3 are both made conductors.

Come risultato, il potenziale del terminale 12a del nodo 12, il cavo 5a collegato al terminale 12a ed il terminale 16a del nodo 16 collegato al cavo 5a assumono il potenziale di massa (0 volt) e si trovano ad un livello L. As a result, the potential of the terminal 12a of the node 12, the cable 5a connected to the terminal 12a and the terminal 16a of the node 16 connected to the cable 5a assume the ground potential (0 volts) and are at a level L.

Il potenziale del terminale 12b del nodo 12, il cavo 5b collegato al terminale 12b ed il terminale 16b del nodo 16 collegato al cavo 5b assumono la tensione di alimentazione Vdd e si trovano ad un livello H. The potential of the terminal 12b of the node 12, the cable 5b connected to the terminal 12b and the terminal 16b of the node 16 connected to the cable 5b assume the supply voltage Vdd and are at a level H.

Se un segnale è trasmesso dal nodo 16 attraverso il cavo compensato 5 utilizzando un funzionamento simile del circuito del nodo 16, il comparatore CP del nodo 12 ricava un segnale di ricezione (segnale di livello L) mediante amplificazione differenziale del segnale dal cavo compensato 5 e fornisce in uscita un livello L al microcalcolatore 3. If a signal is transmitted from node 16 through compensated bus 5 using a similar operation of the circuit of node 16, comparator CP of node 12 derives a receive signal (level signal L) by differential amplification of the signal from compensated bus 5 and outputs an L level to the microcomputer 3.

Quando il terminale di uscita 3a commuta da un livello L ad un livello H, gli istanti di salita e di discesa di un segnale impulsivo sono determinati da un resistore elevatore di tensione RL, e dalla capacità distribuita della linea di segnale, ecc., il che significa che, quando la linea di segnale è lunga, la forma d'onda del segnale impulsivo è distorta. When the output terminal 3a switches from a level L to a level H, the rising and falling instants of an impulse signal are determined by a voltage step-up resistor RL, and by the distributed capacitance of the signal line, etc., the which means that, when the signal line is long, the waveform of the pulse signal is distorted.

Per risolvere questo problema, la pubblicazione di brevetto giapponese a disposizione del pubblico N. Hei 5-292101 descrive un sistema di comunicazione per un veicolo provvisto di un resistere elevatore di tensione e di una linea di segnale collegata ad un transistore, per realizzare una comunicazione tra rispettivi nodi attraverso la linea di segnale mediante controllo del transistore, che è anche provvisto di mezzi di carica e scarica per far si che la capacità distribuita della linea di segnale sia scaricata facendo in modo che una carica accumulata bypassi un resistore elevatore di tensione, o per far sì che la capacità distribuita della linea di segnale sia caricata facendo in modo che una carica bypassi un resistore elevatore di tensione, in cui i mezzi di carica e scarica provocano una carica o una scarica soltanto per un periodo di tempo fisso che è più corto del tempo corrispondente alla lunghezza di 1 bit di un segnale da quando il transistore è commutato dalla condizione di conduzione alla condizione di assenza di conduzione. To solve this problem, Japanese publicly available patent publication No. Hei 5-292101 discloses a communication system for a vehicle provided with a voltage step-up resistor and a signal line connected to a transistor, to realize a communication. between respective nodes through the signal line by controlling the transistor, which is also provided with charging and discharging means for causing the distributed capacitance of the signal line to be discharged by causing an accumulated charge to bypass a voltage step-up resistor, or to cause the distributed capacitance of the signal line to be charged by causing a charge to bypass a voltage step-up resistor, wherein the charging and discharging means causes a charge or discharge only for a fixed period of time which is shorter than the time corresponding to the 1 bit length of a signal from when the transistor is switched from the condition of conduction to the condition of absence of conduction.

Prevedendo i mezzi di carica e scarica, rispetto al caso in cui la capacità distribuita della linea di segnale è scaricata facendo passare una carica accumulata attraverso un resistore elevatore di tensione, e la capacità distribuita della linea di segnale è caricata facendo passare una carica attraverso un resistore elevatore di tensione, la salita (e discesa) di un segnale può essere accelerata, e la distorsione della forma d'onda di un segnale impulsivo può essere ridotta. By providing the means of charging and discharging, compared to the case where the distributed capacitance of the signal line is discharged by passing an accumulated charge through a voltage step-up resistor, and the distributed capacitance of the signal line is charged by passing a charge through a voltage boost resistor, the rise (and fall) of a signal can be accelerated, and the distortion of the waveform of an impulsive signal can be reduced.

Inoltre, poiché il transistore si trova in una condizione di assenza di conduzione almeno per i.1 tempo corrispondente alla lunghezza di 1 bit del segnale da quando il transistore commuta dalla condizione di conduzione alla condizione di assenza di conduzione, la carica o la scarica può essere realizzata bypassando il resistore elevatore di tensione mentre questo transistore si trova nella condizione di assenza di conduzione, ed anche nel caso in cui il valore di resistenza dei mezzi di carica e scarica è basso al momento della carica e della scarica, poiché il transistore si trova nella condizione di assenza di conduzione, è possibile impedire che passi una forte corrente attraverso il collettore e l'emettitore del transistore ed è possibile impedire il danneggiamento del transistore. Furthermore, since the transistor is in a non-conducting condition at least for the time corresponding to the 1-bit length of the signal from when the transistor switches from the conducting condition to the non-conducting condition, charging or discharging can be achieved by bypassing the voltage step-up resistor while this transistor is in the non-conducting condition, and also in the case in which the resistance value of the charging and discharging means is low at the time of charging and discharging, since the transistor is found in the condition of absence of conduction, it is possible to prevent a strong current from passing through the collector and emitter of the transistor and it is possible to prevent damage to the transistor.

Tuttavia, nel tempo in cui i mezzi di ricezione sono commutati on/off, nel caso in cui la carica o la scarica mediante i mezzi di carica e scarica sia completata ed entri rumore nella linea di segnale, vi è il pericolo che la commutazione on/off dei mezzi di ricezione diventi lenta a causa dell'effetto secondo il quale il valore di livello di un segnale sulla linea di segnale diventa momentaneamente opposto (invertito; ritornando quindi al valore di livello originale. However, by the time the receiving means are switched on / off, in the event that charging or discharging by the charging and discharging means is completed and noise enters the signal line, there is a danger that switching on / off of the receiving means becomes slow due to the effect that the level value of a signal on the signal line becomes momentarily opposite (inverted; thus returning to the original level value.

La presente invenzione è destinata a risolvere i problemi precedentemente descritti., e prevede quale suo obiettivo un sistema di comunicazione per veicolo avente un resistore elevatore di tensione ed una linea di segnale collegata ad un transistore, per realizzare una comunicazione tra rispettivi nodi mediante controllo del transistore, in cui la distorsione della forma d'onda di un segnale impulsivo è limitata e adatta per una comunicazione ad alta velocità. The present invention is intended to solve the problems described above, and provides as its objective a vehicle communication system having a voltage boost resistor and a signal line connected to a transistor, to achieve a communication between respective nodes by controlling the transistor, in which the distortion of the waveform of an impulsive signal is limited and suitable for high-speed communication.

Il sistema di comunicazione per veicolo secondo la presente invenzione è provvisto di mezzi di carica e scarica per far sì che la capacità distribuita della linea del segnale sia scaricata facendo in modo che una carica accumulata bypassi un resistore elevatore di tensione o per fare in modo che la capacità distribuita della linea di segnale sia caricata facendo in modo che una carica bypassi un resistore elevatore di tensione, in cui i mezzi di carica e scarica eseguono la carica o la scarica soltanto per un periodo di tempo fisso, più corto del tempo corrispondente alla lunghezza di un bit del segnale, da quando il transistore è commutato da on ad off, e per un nodo collegato attraverso la linea di segnale, questo periodo di tempo fisso è più lungo del tempo impiegato affinché i mezzi di ricezione che forniscono un segnale di ricezione dalla linea di segnale commutino da on ad off, e da off ad on. The vehicle communication system according to the present invention is provided with charging and discharging means for causing the distributed capacitance of the signal line to be discharged by causing an accumulated charge to bypass a voltage step-up resistor or to cause the distributed capacitance of the signal line is charged by causing a charge to bypass a voltage step-up resistor, in which the charging and discharging means only charge or discharge for a fixed period of time, shorter than the time corresponding to the length of a signal bit, since the transistor is switched from on to off, and for a node connected across the signal line, this fixed time period is longer than the time it takes for the receiving means providing a signal to reception from the signal line switch from on to off, and from off to on.

Mediante la carica o la scarica tramite i mezzi di ca rica e scarica per un periodo più lungo del tempo di commutazione,· è possibile da una parte commutare in modo forzato i mezzi di ricezione on o off ad alta velocità in risposta ad un segnale di ricezione, è possibile impedire che la commutazione dei mezzi di ricezione diventi lenta, e come risultato è possibile impedire una ricezione erronea. By charging or discharging by the charging and discharging means for a period longer than the switching time, it is possible on the one hand to force-switch the receiving means on or off at high speed in response to a reception, it is possible to prevent the switching of reception media from becoming slow, and as a result erroneous reception can be prevented.

La presente invenzione sarà descritta nel seguito in base a forme di attuazione illustrate nei disegni, nei quali: The present invention will be described below on the basis of embodiments illustrated in the drawings, in which:

la Fig. 1 rappresenta un diagramma circuitale di un sistema di comunicazione per veicolo secondo la presente invenzione; Fig. 1 represents a circuit diagram of a vehicle communication system according to the present invention;

la Fig. 2 rappresenta un diagramma che spiega fluttuazioni della tensione sul terminale di ingresso del comparatore prodotte da rumore; Fig. 2 represents a diagram explaining fluctuations in the voltage on the input terminal of the comparator produced by noise;

la Fig. 3 rappresenta un diagramma temporale di ciascuno dei segnali di controllo per i transistori Q1-Q4; la Fig. 4 rappresenta un disegno che mostra fluttuazioni della tensione sul terminale di ingresso del comparatore al momento della commutazione di un segnale: la Fig. 5 rappresenta un disegno che mostra fluttuazioni della tensione sul terminale di ingresso del comparatore al momento della commutazione di un segnale: e la Fig. 6 rappresenta un diagramma circuitale di un sistema di comunicazione per veicolo secondo la tecnica anteriore. Fig. 3 represents a time diagram of each of the control signals for the transistors Q1-Q4; Fig. 4 represents a drawing showing fluctuations of the voltage on the input terminal of the comparator at the moment of switching a signal: Fig. 5 represents a drawing showing fluctuations of the voltage on the input terminal of the comparator at the moment of switching a signal signal: and Fig. 6 represents a circuit diagram of a vehicle communication system according to the prior art.

La Fig. 1 rappresenta un diagramma circuitale di un sistema di comunicazione per veicolo secondo la presente invenzione. Fig. 1 represents a circuit diagram of a vehicle communication system according to the present invention.

Un cavo compensato 5 è utilizzato quale linea di segnale, in particolare un cavo a doppino ritorto. A compensated cable 5 is used as the signal line, in particular a twisted pair cable.

Il nodo 6 ha la stessa configurazione del nodo 2, e i terminali 6a e 6b corrispondono ai terminali 2a e 2b, e sono collegati attraverso il cavo compensato 5. Il sistema di comunicazione per veicolo 1 realizza una comunicazione tra nodi attraverso il cavo compensato 5. Node 6 has the same configuration as node 2, and terminals 6a and 6b correspond to terminals 2a and 2b, and are connected through the compensated cable 5. The vehicle communication system 1 realizes a communication between nodes through the compensated cable 5.

Un microcalcolatore 3 fornisce in .uscita un segnale di trasmissione attraverso il terminale di uscita 3a, e questo segnale di trasmissione è utilizzato simultaneamente come segnale di controllo per controllare i due transistori Q1 e Q3. A microcomputer 3 outputs a transmission signal through the output terminal 3a, and this transmission signal is used simultaneously as a control signal to control the two transistors Q1 and Q3.

Il nodo 2 è provvisto di un circuito di trasmissione 21, di un circuito generatore di impulsi di sgancio 22, di mezzi di carica e scarica 23, 24, di un circuito di ricezione 25 e di un microcalcolare 3. The node 2 is provided with a transmission circuit 21, a release pulse generator circuit 22, charging and discharging means 23, 24, a receiving circuit 25 and a microcomputer 3.

Il circuito di trasmissione 21 è provvisto di transistori Q1 e Q3, di un invertitore NI per generare un segnale di controllo per il transistore Q1 mediante inversione di un segnale che il microcalcolatore 3 ha trasmesso attraverso il terminale di uscita 3a, di un invertitore N3 per generare un segnale di controllo per il transistore Q3 mediante inversione del primo segnale di controllo, di diodi D1-D4, e di resistori elevatori di tensione RL, RL. The transmission circuit 21 is provided with transistors Q1 and Q3, with an inverter NI to generate a control signal for the transistor Q1 by inversion of a signal that the microcomputer 3 has transmitted through the output terminal 3a, with an inverter N3 for generating a control signal for the transistor Q3 by inversion of the first control signal, of diodes D1-D4, and of voltage step-up resistors RL, RL.

La tensione di alimentazione Vdd è applicata al collettore del transistore Q1 attraverso un resistore elevatore di tensione RL, ed il collettore del transistore Q3 è collegato a terra attraverso un resistore elevatore di tensione RL. The supply voltage Vdd is applied to the collector of transistor Q1 through a voltage step-up resistor RL, and the collector of transistor Q3 is connected to ground through a voltage step-up resistor RL.

Inoltre, il collettore del transistore Q1 è collegato ad un primo conduttore 5a del cavo compensato 5 attraverso il terminale 2a, ed il collettore del transistore 03 è collegato all'altro conduttore 5b del cavo compensato 5 attraverso il terminale 2b. Furthermore, the collector of the transistor Q1 is connected to a first conductor 5a of the compensated cable 5 through the terminal 2a, and the collector of the transistor 03 is connected to the other conductor 5b of the compensated cable 5 through the terminal 2b.

Con riferimento al nodo 2, se il terminale di uscita 3a è impostato ad un livello H (alto) dal microcalcolatore 3 che trasmette un segnale di livello H, il transistore Q1 ed il transistore Q3 sono entrambi resi non conduttori. With reference to node 2, if the output terminal 3a is set to a level H (high) by the microcomputer 3 which transmits a signal of level H, the transistor Q1 and the transistor Q3 are both rendered non-conductive.

Come risultato, il potenziale del terminale 2a del no do 2, il conduttore 5a collegato al terminale 2a, ed il terminale 6a del nodo 6 collegato al conduttore 5a assumono un livello H, ossia il potenziale di alimentazione Vdd. As a result, the potential of the terminal 2a of the no do 2, the conductor 5a connected to the terminal 2a, and the terminal 6a of the node 6 connected to the conductor 5a take on a level H, i.e. the power supply potential Vdd.

Il potenziale del terminale 2b del nodo 2, del conduttore 5b collegato al terminale 2b, e del terminale 6b del nodo 6 collegato al conduttore 5b assume un livello L, ossia il potenziale di terra (volt). The potential of the terminal 2b of the node 2, of the conductor 5b connected to the terminal 2b, and of the terminal 6b of the node 6 connected to the conductor 5b assumes a level L, ie the ground potential (volts).

Se un segnale è trasmesso dal nodo 6 attraverso il ca vo compensato 5 utilizzando un funzionamento simile del circuito del nodo 6, il comparatore CP all'interno del circuito ricevente 25 del nodo 2 ricava un segnale di ricezione (segnale di livello HJ mediante amplificazione differenziale del segnale dal cavo compensato 5 e fornisce in uscita un livello H al microcalcolatore 3. If a signal is transmitted from node 6 through compensated cable 5 using similar operation of the circuit of node 6, the comparator CP within the receiving circuit 25 of node 2 derives a receive signal (HJ level signal by differential amplification signal from the compensated cable 5 and outputs a level H to the microcomputer 3.

D'altra parte, se il.terminale di uscita 3 è impostato ad un livello L (basso) come risultato della trasmissione da parte del microcalcolatore 3 di un segnale di livello L, i transistori 01 e Q3 sono resi entrambi conduttori. On the other hand, if the output terminal 3 is set to a level L (low) as a result of the transmission by the microcomputer 3 of a signal of level L, the transistors 01 and Q3 are both made conductive.

Come risultato, il potenziale del terminale 2a del nodo 2, del cavo 5a collegato al terminale 2a e del terminale 6a del nodo 6 collegato al cavo 5a diventa il potenziale di massa (0 volt) ed assume un livello L. As a result, the potential of terminal 2a of node 2, of cable 5a connected to terminal 2a and of terminal 6a of node 6 connected to cable 5a becomes the ground potential (0 volts) and assumes a level L.

Il potenziale del terminale 2b del nodo 2, del cavo 5b collegato al terminale 2a e del terminale 6b del nodo 6 collegato al cavo 5a diventa la tensione di alimentazione Vdd ed assume un livello H. The potential of terminal 2b of node 2, of cable 5b connected to terminal 2a and of terminal 6b of node 6 connected to cable 5a becomes the supply voltage Vdd and assumes a level H.

Se un segnale è trasmesso dal nodo 6 attraverso il ca vo compensato 5 utilizzando un funzionamento simile del circuito del nodo 6, il comparatore CP del nodo 2 ricava un segnale di ricezione (segnale di livello L) mediante amplificazione differenziale del segnale dal cavo compensato 5 e fornisce in uscita un livello L al microcalcolatore 3. If a signal is transmitted from node 6 through compensated cable 5 using a similar operation of the circuit of node 6, comparator CP of node 2 derives a receive signal (level signal L) by differential amplification of the signal from compensated bus 5 and outputs a level L to the microcomputer 3.

Il circuito ricevente 25 è provvisto di un comparatore CP per fornire in uscita un segnale di ricezione al terminale di ingresso 3b del microcalcolatore 3, di resistori R0-R5, e di un condensatore. The receiving circuit 25 is provided with a comparator CP to output a reception signal to the input terminal 3b of the microcomputer 3, with resistors R0-R5, and with a capacitor.

Il terminale di ingresso di inversione (terminale ed il terminale di ingresso non di inversione (terminale ) del comparatore CP sono collegati 'attraverso un condensatore per eliminare il rumore. The reversing input terminal (terminal and the non-reversing input terminal (terminal) of the comparator CP are connected across a capacitor to eliminate noise.

Il terminale di ingresso non di inversione (terminale ) del comparatore CP ed il conduttore 5a sono collegati attraverso il terminale 2a ed il resistore RI, il terminale di ingresso di inversione (terminale -) ed il conduttore 5b sono collegati attraverso il terminale 2b ed il resistore R3, ed i valori di resistenza del resistore RI e del resistore R3 sono gli stessi. The non-reversing input terminal (terminal) of the comparator CP and conductor 5a are connected across terminal 2a and the resistor RI, the reversing input terminal (terminal -) and conductor 5b are connected across terminal 2b and the resistor R3, and the resistance values of resistor RI and resistor R3 are the same.

Il terminale di ingresso di inversione (terminale -} del comparatore CP è collegato al terminale di alimentazione della tensione di alimentazione Vdd attraverso un resistore R5 avente un valore di resistenza doppio di quello del resistore RI, ed è collegato a terra attraverso un resistore R4 avente anch'esso un valore di resistenza doppio di quello del resistore RI. The inversion input terminal (terminal -} of the comparator CP is connected to the supply terminal of the supply voltage Vdd through a resistor R5 having a resistance value double that of the resistor RI, and is connected to ground through a resistor R4 having also a resistance value double that of the resistor RI.

Il terminale di ingresso non di inversione (terminale +) ed il terminale di uscita del comparatore CP sono collegati attraverso un resistore R5 avente lo stesso valore di resistenza del resistore RI, ed il terminale di uscita del comparatore CP ed il terminale di alimentazione della tensione di alimentazione Vdd sono collegati. The non-reversing input terminal (terminal +) and the output terminal of the comparator CP are connected across a resistor R5 having the same resistance value as the resistor RI, and the output terminal of the comparator CP and the voltage supply terminal power supply Vdd are connected.

Il terminale di uscita del comparatore CP ed il termi naie di alimentazione della tensione di alimentazione Vdd sono collegati attraverso un resistore RO di collettore aperto avente un valore di resistenza molto minore di quello del resistore RI. The output terminal of the comparator CP and the supply terminal of the supply voltage Vdd are connected through an open collector resistor RO having a resistance value much lower than that of the resistor RI.

Le equazioni che rappresentano la relazione tra i valori di resistenza possono essere espresse come segue: The equations representing the relationship between the resistance values can be expressed as follows:

R0<<R1,R3 = RI,R2 = R1,R4 = 2 x R1,R5 = 2 x RI. R0 << R1, R3 = RI, R2 = R1, R4 = 2 x R1, R5 = 2 x RI.

In particolare, RO = 1 k Ω , RI = R2 = R3 = 24 k Ω , R4 = R5 = 47 k Ω . In particular, RO = 1 k Ω, RI = R2 = R3 = 24 k Ω, R4 = R5 = 47 k Ω.

Anche se un rumore che supera Vdd entra nel cavo compensato 5, il rumore può essere tagliato a Vdd da diodi D2 e D3, ed anche se il potenziale dei terminali 2a e 2b fluttua, esso può essere limitato ad un massimo di Vdd. Even if a noise exceeding Vdd enters the compensated cable 5, the noise can be cut to Vdd by diodes D2 and D3, and even if the potential of terminals 2a and 2b fluctuates, it can be limited to a maximum of Vdd.

Anche se un rumore inferiore al potenziale di terra di 0 (volt; entra nel cavo compensato 5, il rumore può essere tagliato a 0 (volt) da diodi DI e D4, ed anche se il potenziale dei terminali 2a e 2b fluttua, esso può essere limitato ad un minimo di 0 (volt). Even if a noise below ground potential of 0 (volts; enters compensated wire 5, the noise can be cut to 0 (volts) by diodes DI and D4, and even if the potential of terminals 2a and 2b fluctuates, it can be limited to a minimum of 0 (volts).

La Fig. 2 rappresenta un disegno per descrivere fluttuazioni del potenziale del terminale di ingresso del comparatore CP prodotte da rumore. Fig. 2 is a drawing for describing fluctuations in the potential of the input terminal of the comparator CP produced by noise.

La Fig. 2 [A] mostra un caso in cui il comparatore CP sta ricevendo un segnale di livello H, e la Fig. 2 [B] mostra un caso in cui il comparatore CP sta ricevendo (uscita; un segnale di livello L. Fig. 2 [A] shows a case where comparator CP is receiving an H level signal, and Fig. 2 [B] shows a case where comparator CP is receiving (output; an L level signal.

Il comparatore CP riceve un segnale di livello H, e nel caso in cui il terminale di ingresso non di inversione (terminale ) sia a Vdd ed il terminale di ingresso di inversione (terminale -) sia a (1/4) Vdd,. quando entra rumore nel cavo compensato 5 ed i terminali 2a e 2b passano momentaneamente a Vdd, è possibile dividere questo Vdd per 1/2 utilizzando il resistore R3 ed i resistori R4,R5 (R4//R5), ed è possibile limitare la salita della tensione di ingresso del terminale di ingresso di inversione (terminale -) a (3/4) Vdd. The comparator CP receives an H level signal, and in case the non-inverting input terminal (terminal) is at Vdd and the inversion input terminal (- terminal) is at (1/4) Vdd ,. when noise enters compensated cable 5 and terminals 2a and 2b momentarily pass to Vdd, it is possible to divide this Vdd by 1/2 using resistor R3 and resistors R4, R5 (R4 // R5), and it is possible to limit the rise of the input voltage of the reverse input terminal (- terminal) to (3/4) Vdd.

La tensione di ingresso del terminale di ingresso non di.inversione (terminale ) può essere mantenuta a Vdd. The input voltage of the non-reverse input terminal (terminal) can be kept at Vdd.

Quando entra rumore nel cavo compensato 5 ed i terminali 2a e 2b passano momentaneamente a 0 (volt), la discesa della tensione di ingresso del terminale di ingresso non di inversione (terminale ) può essere limitata a (1/2) Vdd mediante divisione utilizzando i resistori RI ed R2. When noise enters compensated wire 5 and terminals 2a and 2b momentarily switch to 0 (volts), the drop in input voltage of the non-reversing input terminal (terminal) can be limited to (1/2) Vdd by division using the resistors RI and R2.

La tensione di ingresso del terminale di ingresso di inversione (terminale —) può essere mantenuta a (1/4) Vdd mediante divisione di Vdd utilizzando il resistore R4 ed i resistori R4,R3 (R4//R3). The input voltage of the inversion input terminal (terminal -) can be kept at (1/4) Vdd by dividing Vdd using resistor R4 and resistors R4, R3 (R4 // R3).

Se il comparatore CP riceve un livello L, nel caso in cui il terminale di ingresso non di inversione (terminale ) sia a 0 (volt) ed il terminale di ingresso di inversione (terminale —) sia a (3/4) Vdd, quando entra rumore nel cavo compensato 5 ed i terminali 2a e 2b passano momentaneamente a Vdd, è possibile dividere questa Vdd per 1/2 utilizzando il resistore RI ed i resistori R2, ed è possibile limitare la salita della tensione di ingresso del terminale di ingresso non di inversione (terminale ) a (1/2) Vdd. If the comparator CP receives a level L, in case the non-reversing input terminal (terminal) is at 0 (volts) and the reversing input terminal (- terminal) is at (3/4) Vdd, when noise enters the compensated cable 5 and the terminals 2a and 2b momentarily pass to Vdd, it is possible to divide this Vdd by 1/2 using the resistor RI and the resistors R2, and it is possible to limit the rise of the input voltage of the input terminal not of inversion (terminal) to (1/2) Vdd.

La tensione di ingresso del terminale di ingresso di inversione (terminale -) può essere mantenuta a (3/4) Vdd. The input voltage of the reverse input terminal (- terminal) can be held at (3/4) Vdd.

Quando entra rumore nel cavo compensato 5 ed i terminali 2a e 2b passano momentaneamente a 0 (volt), la discesa della tensione di ingresso del terminale di ingresso di inversione (terminale -) può essere limitata a (1/4) Vdd mediante divisione utilizzando il resistore R5 ed i resistori R4 ed R3 (R4//R3). When noise enters compensated wire 5 and terminals 2a and 2b momentarily switch to 0 (volts), the input voltage drop of the reverse input terminal (- terminal) can be limited to (1/4) Vdd by division using the resistor R5 and the resistors R4 and R3 (R4 // R3).

La tensione di ingresso del terminale di ingresso non di inversione (terminale ) può essere mantenuta a 0 (volt). The input voltage of the non-reversing input terminal (terminal) can be kept at 0 (volts).

I mezzi di carica e scarica 23 e 24 sono rispettivamente dotati di transistori Q2 e Q4, resistori di polarizzazione collegati attraverso la base e l'emettitore di questi transistori Q2 e Q4, e resistori di base collegati alle basi. The charging and discharging means 23 and 24 are respectively provided with transistors Q2 and Q4, bias resistors connected through the base and the emitter of these transistors Q2 and Q4, and base resistors connected to the bases.

La struttura del circuito è tale per cui il terminale 2a sia collegato al collettore del transistore Q2 che costituisce un elemento di commutazione, e la tensione di alimentazione Vdd sia applicata all'emettitore, e questo elemento di commutazione è collegato in parallelo con un resistore elevatore di tensione RL. The circuit structure is such that the terminal 2a is connected to the collector of the transistor Q2 which constitutes a switching element, and the supply voltage Vdd is applied to the emitter, and this switching element is connected in parallel with a step-up resistor voltage RL.

La struttura del circuito è tale per cui il terminale 2b sia collegato al collettore del transistore Q4 che costituisce un elemento di commutazione, l'emettitore sia collegato a terra, e questo elemento di commutazione sia collegato in parallelo con un resistore elevatore di tensione RL. The circuit structure is such that the terminal 2b is connected to the collector of the transistor Q4 which constitutes a switching element, the emitter is connected to ground, and this switching element is connected in parallel with a voltage step-up resistor RL.

Prevedendo i mezzi di carica e scarica 23 per far si che la capacità distribuita del conduttore 5a del cavo compensato 5 sia caricata facendo in modo che una carica bypassi il resistore elevatore di tensione RL, è possibile accelerare il tempo di salita di un segnale rispetto al caso in cui la capacità distribuita del cavo compensato 5 è caricata bypassando un resistere elevatore di tensione RL, e la distorsione di una forma d'onda del segnale può essere resa limitata. By providing the charging and discharging means 23 for causing the distributed capacitance of the conductor 5a of the compensated cable 5 to be charged by causing a charge to bypass the voltage boosting resistor RL, it is possible to accelerate the rise time of a signal with respect to the case in which the distributed capacitance of the compensated cable 5 is charged by bypassing a voltage step-up resistor RL, and the distortion of a waveform of the signal can be made limited.

Prevedendo i mezzi di carica e scarica 24 per far sì che la capacità distribuita del conduttore 5b del cavo compensato 5 sia scaricata facendo in modo che una carica accumulata bypassi il resistere elevatore di tensione RL, è possibile accelerare il tempo di discesa di un segnale rispetto al caso in cui la capacità distribuita del cavo compensato 5 è caricata facendo in modo che una carica bypassi un resistere elevatore di tensione RL, e la distorsione di una forma d'onda del segnale può essere resa limitata. By providing the charging and discharging means 24 for causing the distributed capacitance of the conductor 5b of the compensated cable 5 to be discharged by causing an accumulated charge to bypass the resistor voltage booster RL, it is possible to accelerate the descent time of a signal with respect to to the case where the distributed capacitance of the compensated cable 5 is charged by causing a charge to bypass a resistor voltage boost RL, and the distortion of a signal waveform can be made limited.

Il segnale di controllo per i transistori Q2 e Q4 è costituito da un impulso di sgancio generato da un segnale di controllo del transistore Ql. La Fig. 3. mostra un diagramma temporale di ciascuno dei segnali di controllo per i transistori Q1-Q4. The control signal for the transistors Q2 and Q4 consists of a release pulse generated by a control signal of the transistor Q1. Fig. 3. shows a timing diagram of each of the control signals for transistors Q1-Q4.

Come illustrato nella Fig. 1, con la trasmissione di un segnale di livello H/L dal terminale di uscita 3a del microcalcolatore 3, il segnale di controllo per il transistore Ql è generato attraverso l'invertitore NI, ed il segnale di controllo per il transistore Q3 è prodotto mediante inversione di questo segnale di controllo utilizzando l'invertitore N3. As shown in Fig. 1, with the transmission of an H / L level signal from the output terminal 3a of the microcomputer 3, the control signal for the transistor Q1 is generated through the inverter NI, and the control signal for the transistor Q3 is produced by inversion of this control signal using inverter N3.

Il segnale di controllo per il transistore Q4 è generato dal segnale di controllo per il transistore 01 dopo che The control signal for transistor Q4 is generated by the control signal for transistor 01 after that

è passato attraverso un circuito differenziatore costituito it passed through a constituted differentiator circuit

dal condensatore C e dal resistore R9, ed un circuito from capacitor C and resistor R9, and a circuit

modellatore d'onda costituito dall'invertitore N4, ed il wave modeller consisting of the N4 inverter, and the

segnale di controllo per il transistore 02 è generato control signal for transistor 02 is generated

mediante inversione di questo segnale di controllo by inversion of this control signal

utilizzando l'invertitore N2. using the N2 inverter.

Quando il segnale di controllo del transistore Q1 rimane ad un livello L, il segnale di controllo del When the control signal of the transistor Q1 remains at a level L, the control signal of the

transistore Q3 rimane ad un livello H, ed i transistori transistor Q3 remains at a level H, and the transistors

Q1-Q4 sono tutti non conduttori. Q1-Q4 are all non-conducting.

Il conduttore 5a collegato al terminale 2a si trova The conductor 5a connected to the terminal 2a is located

ad un livello H, ed il conduttore 5b collegato al terminale at a level H, and the conductor 5b connected to the terminal

2b si trova ad un livello L. 2b is located at an L level.

Il segnale trasmesso dal microcalcolatore attraverso The signal transmitted by the microcomputer through

il terminale di uscita 3a è commutato ad una lunghezza che the output terminal 3a is switched to a length which

corrisponde ad un numero intero di volte la lunghezza di un corresponds to an integer number of times the length of a

unico bit. single bit.

Se il segnale di controllo del transistore Q1 è commu -tato ad un livello H, i transistori Q1 e Q3 sono resi If the control signal of the transistor Q1 is switched to a level H, the transistors Q1 and Q3 are made

conduttori, mentre i transistori Q2 e Q4 rimangono non conductors, while the transistors Q2 and Q4 remain non

conduttori. conductors.

Il conduttore 5a collegato al terminale 2a assume un The conductor 5a connected to the terminal 2a assumes a

livello L, ed il conduttore 5b collegato al terminale 5b assume un livello H. level L, and the conductor 5b connected to terminal 5b assumes a level H.

Il segnale di controllo del transistore Q1 è commutato ad un livello L, i transistori Q1 e Q3 sono resi non conduttori. The control signal of the transistor Q1 is switched to a level L, the transistors Q1 and Q3 are rendered non-conducting.

I transistori Q2 e 04 sono resi conduttori simultanea mente, ma sono resi non conduttori rapidamente entro il tempo corrispondente alla lunghezza di 1 bit. The transistors Q2 and 04 are rendered conductive simultaneously, but are rapidly rendered non-conductive within the time corresponding to the length of 1 bit.

In particolare, la struttura del circuito è tale per cui, se il segnale di controllo per il transistore Q1 è commutato da un livello H ad un livello L, ed il segnale di controllo del transistore Q2 è commutato da un livello H ad un livello L, ma poiché la tensione di alimentazione Vdd è applicata ad un’estremità del condensatore C attraverso il resistore R ed il condensatore è caricato secondo la costante di tempo determinata da questi C ed R, il segnale di controllo del transistore Q2 è commutato da un livello L ad un livello H in breve tempo, e viene generato un impulso di sgancio. In particular, the structure of the circuit is such that, if the control signal for the transistor Q1 is switched from a level H to a level L, and the control signal of the transistor Q2 is switched from a level H to a level L , but since the supply voltage Vdd is applied to one end of the capacitor C through the resistor R and the capacitor is charged according to the time constant determined by these C and R, the control signal of the transistor Q2 is switched by a level L to a level H in a short time, and a trip pulse is generated.

II circuito generatore di impulsi di sgancio 22 è provvisto di resistore R ed R9, di un diodo avente la tensione di alimentazione Vdd sul catodo e collegato in parallelo con il resistore R, di un condensatore C avente un'estremità collegata ad un terminale di ingresso dell'invertitore NI ed un'altra estremità alimentata con la tensione di.alimentazione Vdd attraverso il resistore R, di un invertitore N4 collegato all'altra estremità del condensatore attraverso il resistore R9, e di Un invertitore N2. The release pulse generator circuit 22 is provided with resistor R and R9, with a diode having the supply voltage Vdd on the cathode and connected in parallel with the resistor R, with a capacitor C having one end connected to an input terminal of the inverter NI and another end fed with the supply voltage Vdd through the resistor R, of an inverter N4 connected to the other end of the capacitor through the resistor R9, and of an inverter N2.

La larghezza dell'impulso di sgancio è resa minore ad un valore inferiore alla lunghezza di 1 bit mediante l'azione della costante di tempo determinata da C ed R. Come risultato, il transistore Q2 è conduttore soltan to per un periodo di tempo fisso (il tempo della larghezza di impulso di sgancio) che è più corto della lunghezza di 1 bit di un segnale dall'istante in cui il transistore Q1 è commutato da on ad off, e la capacità distribuita del conduttore 5a è caricata facendo in modo che una carica bypassi il resistore elevatore di tensione RL. The width of the trip pulse is made smaller to a value less than 1 bit length by the action of the time constant determined by C and R. As a result, the transistor Q2 is conductive only for a fixed period of time ( the time of the release pulse width) which is shorter than the 1 bit length of a signal from the instant the transistor Q1 is switched from on to off, and the distributed capacitance of the conductor 5a is charged by causing a charge bypasses the surge resistor RL.

Con riferimento al funzionamento dei transistori Q3 e Q4, il loro funzionamento è uguale al funzionamento dei transistori Q1 e Q2 precedentemente descritti. With reference to the operation of the transistors Q3 and Q4, their operation is the same as the operation of the transistors Q1 and Q2 previously described.

Tuttavia, il transistore Q2 carica la capacità distri buita del conduttore 5a facendo in modo che una carica bypassi il resistore elevatore di tensione RL, ma il transistore Q4 carica la capacità distribuita del cavo 5b facendo in modo che una carica bypassi il resistore elevatore di tensione RL. However, the transistor Q2 charges the distributed capacitance of the conductor 5a causing a charge to bypass the voltage boost resistor RL, but the transistor Q4 charges the distributed capacitance of the lead 5b causing a charge to bypass the voltage boost resistor RL.

La Fig. 4 rappresenta un disegno per descrivere fluttuazioni della tensione sul terminale di ingresso del comparatore CP al momento della commutazione del segnale. Fig. 4 represents a drawing for describing voltage fluctuations at the input terminal of the comparator CP at the time of signal switching.

Come illustrato nella Fig. 4 [AJ , quando l'uscita del comparatore CP si trova ad un livello L, il terminale di ingresso di inversione (terminale -) si trova a (3/4) Vdd ed il terminale di ingresso non di inversione (terminale ) si trova al potenziale di terra 0 (volt). As shown in Fig. 4 [AJ, when the comparator CP output is at an L level, the reversing input terminal (- terminal) is at (3/4) Vdd and the non-reversing input terminal (terminal) is at ground potential 0 (volts).

Se i transistori Q1 e Q3 sono resi non conduttori ed i transistori Q2 e Q4 sono resi conduttori, il terminale di ingresso non di inversione (terminale ) passa a (1/2) Vdd ed il terminale di ingresso di inversione (terminale -) passa a (1/4) Vdd. If transistors Q1 and Q3 are rendered non-conducting and transistors Q2 and Q4 are rendered conductive, the non-reversing input terminal (terminal) switches to (1/2) Vdd and the reversing input terminal (terminal -) passes a (1/4) See

Quindi, entro il periodo di tempo di commutazione in cui il comparatore CP è commutato da off ad on (in cui l'uscita del comparatore commuta da un livello L ad un livello H), se i transistori Q2 e Q4 sono resi non conduttori, il terminale di ingresso di inversione (terminale -) rimane a (1/4) Vdd ma il terminale di ingresso non di inversione (terminale ) passa a {R2/(R1+R2+RL )} . Hence, within the switching time period in which the comparator CP is switched from off to on (in which the comparator output switches from a level L to a level H), if transistors Q2 and Q4 are rendered non-conducting, the reverse input terminal (- terminal) remains at (1/4) Vdd but the non-reverse input terminal (terminal) changes to {R2 / (R1 + R2 + RL)}.

Se l'uscita del comparatore è commutata da un livello L ad un livello H, il terminale di ingresso di inversione (terminale -) rimane a (1/4) Vdd ed il terminale di ingresso non di inversione (terminale ) passa a Vdd. If the comparator output is switched from an L level to a H level, the inverting input terminal (- terminal) remains at (1/4) Vdd and the non-inverting input terminal (terminal) changes to Vdd.

Entro questo tempo di commutazione, nel caso in cui entri rumore nel cavo compensato 5 poiché i transistori Q2 e Q4 sono non conduttori e la carica e la scarica attraverso i transistori Q2 e Q4 è completata, poiché il circuito diventa sensibile al rumore a causa di una riduzione della tensione differenziale di ingresso, il valore del livello dei segnali sui rispettivi conduttori 5a, 5b è talvolta momentaneamente rovesciato (invertito) a causa del rumore, e la commutazione on/off del comparatore CP è rallentata come conseguenza. Within this switching time, in the event that noise enters the compensated cable 5 since the transistors Q2 and Q4 are non-conducting and the charging and discharging through the transistors Q2 and Q4 is completed, as the circuit becomes sensitive to noise due to a reduction of the differential input voltage, the value of the signal level on the respective conductors 5a, 5b is sometimes momentarily reversed (inverted) due to the noise, and the on / off switching of the comparator CP is slowed down as a consequence.

Fluttuazioni della tensione sul terminale di ingresso prodotte dal rumore al momento della commutazione, e un'inversione (rovesciamento) momentanea del valore di livello del segnalò sono rappresentate nella Fig. 4 [B]}. Voltage fluctuations at the input terminal produced by noise at the moment of switching, and a momentary inversion (reversal) of the signal level value are shown in Fig. 4 [B]}.

Quando non vi è rumore, il terminale di ingresso di inversione (terminale -) rimane a (1/4) Vdd, ed il terminale di ingresso non di inversione (terminale ) rimane a {R2/(R1+R2+RL)} . Tuttavia, RL < 2 x RI. When there is no noise, the reverse input terminal (- terminal) remains at (1/4) Vdd, and the non-reverse input terminal (terminal) remains at {R2 / (R1 + R2 + RL)}. However, RL <2 x RI.

Nel caso in cui entri rumore nel cavo compensato 5 ed il cavo compensato 5 passi momentaneamente a Vdd, il terminale di ingresso di inversione (terminale -) sale a (3/4) Vdd, il terminale di ingresso non di inversione (terminale ) sale a (1/2) Vdd, ed il valore di livello dei segnale è invertito. In case noise enters compensated cable 5 and compensated cable 5 steps momentarily to Vdd, the reverse input terminal (- terminal) rises to (3/4) Vdd, the non-reverse input terminal (terminal) rises to (1/2) Vdd, and the signal level value is inverted.

Nel caso in cui entri rumore nel cavo compensato 5 ed il cavo compensato 5 passi momentaneamente a 0 (volt), il terminale di ingresso di inversione (terminale -) rimane a (1/4) Vdd ed il terminale di ingresso non di inversione (terminale ) scende a 0 (volt), ed il valore di livello del segnale è invertito. In the event that noise enters the compensated wire 5 and the compensated wire 5 steps momentarily at 0 (volts), the reverse input terminal (- terminal) remains at (1/4) Vdd and the non-reverse input terminal ( terminal) drops to 0 (volts), and the signal level value is inverted.

Fluttuazioni di tensione sul terminale di ingresso per il caso in cui il tempo di larghezza di impulsò sia reso più lungo del tempo di commutazione e la carica o la scarica sia eseguita mediante i mezzi di carica e scarica per un tempo maggiore del tempo di commutazione, sono illustrate nella Fig. 5. Voltage fluctuations at the input terminal for the case where the pulse width time is made longer than the switching time and the charging or discharging is performed by the charging and discharging means for a longer time than the switching time, are shown in Fig. 5.

Mediante carica e scarica in questo modo, è possibile da una parte commutare in modo forzato i mezzi di ricezione 25 on oppure off ad alta velocità in risposta ad un segnale di ricezione, e, con riferimento al comparatore CP, è possibile impedire che la commutazione dei mezzi di ricezione diventi lenta, e come risultato è possibile impedire una ricezione erronea. By charging and discharging in this way, it is possible on the one hand to forcibly switch the receiving means 25 on or off at high speed in response to a reception signal, and, with reference to the comparator CP, it is possible to prevent switching reception media becomes slow, and as a result erroneous reception can be prevented.

E' possibile prevedere una configurazione in cui soltanto il nodo 2 esegue la ricezione, ed il nodo 6 esegue soltanto la trasmissione. Il cavo compensato 5 è preferibilmente un cavo a doppino ritorto (linea compensata) ma può anche essere un unico conduttore doppio (linea compensata). It is possible to provide a configuration in which only the node 2 performs the reception, and the node 6 only performs the transmission. The compensated cable 5 is preferably a twisted pair cable (compensated line) but can also be a single double conductor (compensated line).

Vdd è preferibilmente applicata all'emettitore del transistore Q2 attraverso un resistore avente un valore di resistenza molto minore di quello delresistore elevatore di tensione RL. Vdd is preferably applied to the emitter of the transistor Q2 through a resistor having a resistance value much lower than that of the step-up resistor RL.

La tensione di alimentazione Vdd è preferibilmente, ad esempio, 5V. The supply voltage Vdd is preferably, for example, 5V.

I segnali di controllo del transistore Q2 e del transistore Q4 possono essere generati per mezzo di un altro convertitore disposto in modo da essere collegato al terminale di uscita 3a, invece dell'invertitore NI. The control signals of the transistor Q2 and of the transistor Q4 can be generated by means of another converter arranged so as to be connected to the output terminal 3a, instead of the inverter N1.

Inoltre, le forme di attuazione precedenti sono soltanto esempi della presente invenzione, e la presente invenzione non è limitata alle forme di attuazione precedentemente descritte. Furthermore, the foregoing embodiments are only examples of the present invention, and the present invention is not limited to the previously described embodiments.

In accordo con il dispositivo di comunicazione per veicolo secondo la presente invenzione, mediante carica o scarica tramite i mezzi di carica e scarica per un tempo più lungo del tempo di commutazione, è possibile da una parte commutare in modo forzato i mezzi di ricezione on oppure off ad alta velocità in risposta ad un segnale di ricezione, è possibile impedire che la commutazione dei mezzi di ricezione diventi lenta, e come risultato è possibile impedire una ricezione erronea. In accordance with the vehicle communication device according to the present invention, by charging or discharging through the charging and discharging means for a time longer than the switching time, it is possible on the one hand to switch the receiving means on or off in a forced manner. off at high speed in response to a receive signal, it is possible to prevent the switching of the receiving media from becoming slow, and as a result erroneous reception can be prevented.

In accordo con la presente invenzione come è stato precedentemente descritto, è possibile produrre una forma d'onda di segnale impulsivo avente una piccola distorsione limitando il consumo di energia elettrica utilizzando un segnale per un procedimento di comunicazione che assume un conflitto (di dati), ed è possibile realizzare un sistema di comunicazione per veicolo molto affidabile adatto per comunicazioni ad alta velocità. In accordance with the present invention as previously described, it is possible to produce an impulsive signal waveform having a small distortion by limiting the consumption of electrical energy by using a signal for a communication method that assumes a (data) conflict, and it is possible to realize a very reliable vehicle communication system suitable for high speed communication.

Claims

CLAIM Vehicle communication system comprising a voltage step-up resistor and a signal line connected to a transistor, for realizing a communication between respective nodes by controlling the transistor; provided with charging and discharging means for causing a distributed capacitance of the signal line to be discharged by causing an accumulated charge to bypass a voltage step-up resistor, or for causing the distributed capacitance of the signal line to be charged by so that the charge bypasses a voltage step-up resistor; in which the charging and discharging means carry out the charging or discharging only for a fixed period of time, shorter than the time corresponding to the length of 1 bit of the signal, from when the transistor is switched from on to off: and, for a node connected across the signal line, this fixed period of time is longer than the time it takes for the receiving means taking a receive signal from the signal line to switch from on to off, or from off to on. .