ITTO20090486A1

ITTO20090486A1 - Controllore dinamico della velocita' di trasmissione indipendente dal gruppo di immagini

Info

Publication number: ITTO20090486A1
Application number: IT000486A
Authority: IT
Inventors: Emiliano Mario Piccinelli; Subarna Tripathi
Original assignee: St Microelectronics Pvt Ltd; St Microelectronics Srl
Priority date: 2009-06-25
Filing date: 2009-06-25
Publication date: 2010-12-26
Also published as: IT1398196B1; US20110142125A1; US9497464B2; US8913658B2; US20130202031A1

Description

DESCRIZIONE

del brevetto per invenzione industriale dal titolo: â€œCONTROLLORE DINAMICO DELLA VELOCITA' DI TRASMISSIONE INDIPENDENTE DAL GRUPPO DI IMMAGINIâ€

La presente invenzione Ã ̈ relativa ad un controllore dinamico della velocitÃ di trasmissione indipendente da GOP (gruppo di immagini).

Oggigiorno, le sequenze video codificate in una pluralitÃ di standard di codifica video quali MPEG-2, MPEG-4, H.263, e H.264 sono trasmesse in tempo reale in una varietÃ di reti, per esempio reti cablate, reti senza fili, reti di area locali, ecc. A questo scopo, queste sequenze video sono transcodificate da uno standard di codifica video ad un altro basandosi sui requisiti degli utenti, sulle caratteristiche di rete (per esempio ampiezza di banda) e sulle proprietÃ (quali capacitÃ di visualizzazione, capacitÃ di buffer, ecc.) dei dispositivi terminali utilizzati dagli utenti.

Un transcodificatore converte un flusso di bit precompresso codificato in un particolare standard di codifica video e avente una velocitÃ di trasmissione specifica in un altro flusso di bit compresso avente una velocitÃ di trasmissione diversa per uno standard di codifica video identico o diverso, utilizzando controllori di velocitÃ di trasmissione. Un controllore di velocitÃ di trasmissione, come quelli utilizzati all'interno dei transcodificatori, regola in modo dinamico i parametri del transcodificatore in modo tale che le velocitÃ di trasmissione generate dal transcodificatore siano quanto piÃ¹ vicine possibile alla velocitÃ di trasmissione desiderata. La velocitÃ di trasmissione desiderata di solito Ã ̈ calcolata all'inizio della codifica della sequenza video. Vari controllori di velocitÃ di trasmissione sono stati proposti nel passato per adattare la velocitÃ di trasmissione generata da un transcodificatore in modo che corrisponda alla velocitÃ di trasmissione e all'ampiezza disponibile/effettiva di un canale di trasmissione.

I controllori di velocitÃ di trasmissione allocano bit a tipi diversi di trame di immagini, cioÃ ̈ alle trame di immagini I, P e B, in una sequenza video in ingresso in un transcodificatore. Queste trame di immagini, tipicamente dodici di numero, costituiscono una struttura di gruppo di immagini (GOP). Tipicamente, una struttura di GOP comincia con una trama di immagini I e non ha piÃ¹ di una trama di immagini I. In generale, le immagini I richiedono un maggior numero di bit rispetto alle trame di immagini P e B poichÃ© non utilizzano la correlazione temporale tra immagini successive. Pertanto, allo scopo di utilizzare la distribuzione di bit in modo fattibile sui tre tipi di immagine in un GOP, Ã ̈ necessario avere una conoscenza a priori della struttura di GOP del flusso di bit in ingresso. Un modulo codificatore, che invia un segnale di ingresso pre-compresso al transcodificatore, ha informazioni relative alla distribuzione di bit e puÃ² impostare un parametro di quantizzazione (QP) basandosi sulle informazioni a priori. Tuttavia, il transcodificatore non ha tale conoscenza e pertanto non Ã ̈ certo relativamente alla distribuzione di bit. Un transcodificatore, sostanzialmente, non ha alcun controllo sulle strutture di GOP del nuovo flusso di bit in uscita.

Nei transcodificatori convenzionali, i controllori di velocitÃ di trasmissione esistenti ipotizzano o prevedono una particolare struttura di GOP basandosi sulla storia dei precedenti flussi di bit in ingresso. Tuttavia, questo tipo di previsione fallisce se la struttura di GOP cambia radicalmente o se la lunghezza di GOP corrente Ã ̈ molto elevata o molto bassa, determinata sulla base delle storie passate. Inoltre, alcuni controllori di velocitÃ di trasmissione possono fornire soltanto uno standard di codifica video transcodificato nello stesso standard di codifica video del flusso di bit in ingresso. Dato che l'interpretazione di QP Ã ̈ diversa per standard diversi, non esiste alcuna soluzione efficiente per una transcodifica da un primo standard di codifica video ad un secondo standard di codifica video.

Le soluzioni esistenti per controllori di velocitÃ di trasmissione funzionano bene per una transcodifica video a basso ritardo, ma non possono essere estese per immagini B, che sono molto comuni attualmente. Pertanto, la dipendenza dalle tecniche di previsione di una struttura di GOP, cosÃ¬ come l'utilizzo di queste tecniche nei controllori di velocitÃ di trasmissione per un transcodificatore convenzionale sono soggette a errore e inefficienti.

BREVE RIEPILOGO

Uno scopo dell'invenzione Ã ̈ quello di risolvere il suddetto problema.

Secondo la presente invenzione, sono previsti un sistema con un controllore dinamico della velocitÃ di trasmissione indipendente da GOP, il relativo metodo e un supporto leggibile da computer, come definiti rispettivamente nelle rivendicazioni 1, 8 e 16.

In una implementazione, un transcodificatore comprende un codificatore, un decodificatore ed un controllore dinamico della velocitÃ di trasmissione indipendente da GOP, chiamato anche controllore, in modo interscambiabile, da qui in avanti. Il codificatore utilizza il controllore per fornire un flusso di bit di uscita a una velocitÃ di trasmissione desiderata. Pertanto, in aggiunta alla velocitÃ di trasmissione desiderata, altri parametri quali velocitÃ di reazione, velocitÃ di trasmissione istantanea massima e minima, parametri di quantizzazione minimo e massimo possono essere forniti in ingresso da un utente. Questi parametri, in particolare la velocitÃ di reazione e la velocitÃ di trama del flusso di bit in ingresso, facilitano il calcolo di un periodo di convergenza. L'utilizzo del periodo di convergenza garantisce che la velocitÃ di trasmissione del flusso di bit di uscita converga verso la velocitÃ di trasmissione desiderata all'interno del periodo di convergenza richiesto dall'utente.

A seconda del valore calcolato del periodo di convergenza, un modulo di controllo, incluso nel controllore, seleziona il comportamento di uscita da una modalitÃ a velocitÃ di trasmissione costante (CBR) a una modalitÃ di velocitÃ di trasmissione variabile (VBR).

Basandosi sulla velocitÃ di trasmissione ottenuta dalla modalitÃ selezionata, un parametro di quantizzazione Ã ̈ generato dal controllore per ottenere la velocitÃ di trasmissione desiderata, specificata dall'utente.

In questo caso, quando il periodo di convergenza Ã ̈ al di sotto di un valore di soglia euristico predefinito, il controllore opera in una modalitÃ simile a CBR e quando il periodo di convergenza Ã ̈ al di sopra del valore di soglia euristico, il controllore opera in una modalitÃ simile a VBR.

In ogni condizione operativa, il controllore stima in modo dinamico il numero di bit da allocare ad ogni trama di immagine a seconda del suo tipo e della complessitÃ in ogni periodo di convergenza e secondo una misura di pienezza di buffer. CosÃ¬, si garantisce sia la convergenza della velocitÃ di trasmissione sia la conformitÃ di buffer del flusso di bit di uscita alla capacitÃ del dispositivo ricevente e quella di un canale di trasmissione sul lato ricevente.

L'utilizzo del periodo di convergenza per la selezione di modalitÃ rende il controllore indipendente dalla conoscenza a priori delle strutture di GOP per transcodificare il flusso di bit di ingresso nel flusso di bit di uscita transcodificato. In altre parole, il controllore non deve conoscere in anticipo la struttura di GOP esatta, ma opera su una base immagine per immagine, cumulando le statistiche relative alle trame di immagine giÃ elaborate regolando le sue ipotesi al momento del funzionamento. A causa di questo forte vincolo, imposto dalla struttura, il controllore puÃ² essere classificato come controllore a basso ritardo, consentendo cosÃ¬ un costo di implementazione fattibile, sia in termini di complessitÃ di calcolo efficiente sia di requisiti di sistema, come ad esempio i requisiti di memoria e ampiezza di banda di comunicazione minimizzati.

BREVE DESCRIZIONE DEI DISEGNI

Forme di realizzazione della presente invenzione saranno ora descritte con riferimento alle figure allegate, in cui la cifra (le cifre) piÃ¹ a sinistra di un numero di riferimento identifica (identificano) la figura in cui il numero di riferimento appare per la prima volta. Gli stessi numeri sono utilizzati per tutti i disegni con riferimento a caratteristiche e componenti simili. In dettaglio:

- la Figura 1a illustra un sistema esemplificativo che implementa un transcodificatore con controllore dinamico della velocitÃ di trasmissione indipendente da GOP (GI-DBRC).

- La Figura 1b illustra un altro sistema esemplificativo che implementa un transcodificatore con controllore dinamico della velocitÃ di trasmissione indipendente da GOP (GI-DBRC).

- La Figura 2 illustra un diagramma a blocchi esemplificativo di un transcodificatore.

- La Figura 3 illustra un GI-DBRC esemplificativo.

- La Figura 4a rappresenta un grafico che rappresenta il comportamento di velocitÃ di trasmissione costante (CBR) per un flusso di bit di uscita nello standard di codifica video H.264.

- La Figura 4b illustra un grafico che rappresenta il comportamento di velocitÃ di trasmissione variabile (VBR) per un flusso di bit di uscita nello standard di codifica video H.264.

- La Figura 5 illustra un diagramma di flusso esemplificativo per controllare la velocitÃ di trasmissione da parte del GI-DBRC di Figura 3.

DESCRIZIONE DETTAGLIATA

La descrizione che segue Ã ̈ relativa a un controllore dinamico della velocitÃ di trasmissione indipendente dal gruppo di immagini (GOP) (GI-DBRC), in particolare ad un controllore in grado di allocare in modo efficiente e dinamico bit a tipi diversi di trame di immagini senza la conoscenza di una struttura di GOP di un flusso di bit in ingresso pre-compresso.

In una implementazione, il GI-DBRC, chiamato da qui in avanti controllore, puÃ² essere utilizzato per selezionare tra due modalitÃ principali, una modalitÃ CBR e una modalitÃ VBR, a seconda delle diverse condizioni operative impostate da un utente e altre condizioni operative prevalenti, come ad esempio ampiezza di banda di un canale di trasmissione, dimensione di buffer, ecc. In particolare, invece di utilizzare la conoscenza a priori del GOP, il controllore utilizza un parametro chiamato periodo di convergenza per fornire la velocitÃ di trasmissione desiderata. Basandosi sul valore del periodo di convergenza confrontato con un valore di soglia euristico, e attraverso la scelta della modalitÃ CBR o la modalitÃ VBR, il controllore garantisce che la velocitÃ di trasmissione media generata converga a una velocitÃ di trasmissione desiderata all'interno del periodo di convergenza. Pertanto, il controllore Ã ̈ indipendente dalla struttura di GOP di un flusso di bit in ingresso. Inoltre, il controllore puÃ² dedicarsi alla distribuzione di bit nelle trame di immagini B.

I dispositivi che possono implementare il controllore descritto comprendono, ma non sono limitati a, set-top box, dispositivi di calcolo, televisioni digitali, telefoni mobili, portatili, assistenti digitali personali (PDA), video registratori personali e in generale qualsiasi sistema video con capacitÃ di transcodifica (per la memorizzazione, lo streaming o lo spostamento di posti).

Questi dispositivi possono essere impiegati in una varietÃ di applicazioni quali streaming, conferenza, sorveglianza, registrazione e memorizzazione di contenuto audio/video digitale, ecc.

SISTEMI ESEMPLIFICATIVI

La Figura 1 illustra un sistema 100 esemplificativo che implementa un transcodificatore con un controllore dinamico della velocitÃ di trasmissione indipendente da GOP (GI-DBRC). Il sistema 100 comprende un dispositivo 102 e una varietÃ di dispositivi riceventi, quali un assistente digitale personale 104-1, un telefono mobile 104-2, un portatile 104-3, e una televisione 104-4, da qui in avanti chiamati dispositivi riceventi 104. Il dispositivo 102 e i dispositivi riceventi 104 possono comunicare attraverso una rete 106. Esempi del dispositivo 102 possono comprendere, ma non sono limitati a, un set-top box, un sistema ricetrasmettitore di stazione base, un video registratore personale, o qualsiasi altro sistema video con capacitÃ di transcodifica e/o spostamento di posti. Il dispositivo 102 comprende uno o piÃ¹ processori 108, una o piÃ¹ interfacce 110, una memoria 112, e un transcodificatore 114.

La rete 106 puÃ² essere una rete senza fili o una cablata, o una loro combinazione. La rete 106 puÃ² comprendere singole reti interconnesse una con l'altra e che funzionano come singola rete grande, ad esempio Internet o un intranet. La rete 106 puÃ² essere una dedicata o condivisa, cioÃ ̈ fornita e mantenuta da un singolo fornitore di servizi o da un certo numero di fornitori di servizi. Esempi della rete 106 comprendono, ma non sono limitati a, Rete di Area Locale (LAN), Rete di Area Larga (WAN), e cosÃ¬ via.

Inoltre, il processore (i processori) 108 puÃ² (possono) comprendere, per esempio, microprocessori, microcomputer, microcontrollori, processori di segnali digitali, unitÃ di elaborazione centrale, macchine a stati, circuiterie logiche e/o qualsiasi dispositivo che manipola segnali basandosi su istruzioni operative. Tra le altre capacitÃ , i processori 108 sono configurati in modo da localizzare, caricare ed eseguire istruzioni memorizzate nella memoria 112.

L'interfaccia (le interfacce) 110 puÃ² (possono) comprendere una varietÃ di interfacce software e hardware, per esempio interfacce di rete quali un circuito ricetrasmettitore radio, interfacce utente quali sistemi di ingresso/uscita, interfacce di programmazione di applicazioni (API), quali un clock di apparecchiatura interna, un calendario, ecc., o una combinazione di molte di tali interfacce. L'interfaccia (le interfacce) 110 facilita (facilitano) l'interazione utente con il dispositivo 102, e l'interazione del dispositivo 102 con i dispositivi riceventi 104 sulla rete 106.

La memoria 112 puÃ² comprendere qualsiasi supporto leggibile da computer noto nella tecnica comprendente, per esempio, una memoria volatile, ad esempio SRAM e DRAM e/o una memoria non volatile, ad esempio EPROM, memorie flash, ecc.).

Il transcodificatore 114 converte un flusso di bit in ingresso pre-compresso codificato in un formato, per esempio MPEG-2, AVI, ecc., ricevuto da un modulo codificatore (non illustrato nel diagramma) in un flusso di bit di uscita avente un formato diverso, per esempio H.264, WMA, ecc. e/o una velocitÃ di trasmissione diversa da quella del flusso di bit in ingresso. Il transcodificatore 114 comprende inoltre un controllore dinamico ad intensitÃ di trasmissione indipendente da GOP 116, chiamato in modo interscambiabile da qui in avanti controllore 116. Occorre notare che il controllore 116 puÃ² essere connesso in qualsiasi implementazione di transcodificatore, dalla piena decodifica e piena codifica all'anello aperto, passando attraverso qualsiasi implementazione ad anello chiuso. Il controllore 116 puÃ² essere attivato in due modalitÃ operative, cioÃ ̈ modalitÃ a velocitÃ di trasmissione costante (CBR) e modalitÃ a velocitÃ di trasmissione variabile (VBR). Il controllore 116 mentre Ã ̈ operativo nella modalitÃ CBR genera un flusso di bit di uscita a una velocitÃ di trasmissione costante. Analogamente, il controllore 116, mentre Ã ̈ operativo nella modalitÃ VBR, genera un flusso di bit di uscita a una velocitÃ di trasmissione variabile. In questa implementazione, il flusso di bit di uscita transcodificato avente la velocitÃ di trasmissione desiderata Ã ̈ anche conforme al buffer.

Il controllore 116 verifica il flusso di bit di uscita transcodificato per evitare qualsiasi condizione di superamento e superamento negativo di buffer di uscita. Dopo una verifica con successo, il transcodificatore 114 invia il flusso di bit di uscita transcodificato ai dispositivi riceventi 104 attraverso la rete 106. Occorre notare che il modulo codificatore riceve un flusso di bit in ingresso da una varietÃ di sorgenti quali un satellite o un server di sezione di diffusione (non illustrati nel diagramma).

La Figura 1b illustra un altro sistema 118 esemplificativo che implementa un transcodificatore 114 con il controllore 116. In questa implementazione, il sistema 118 comprende il dispositivo 102 e un dispositivo di memorizzazione 120. Il dispositivo 102 comprende inoltre un transcodificatore 114 e il controllore 116. Il dispositivo 102 Ã ̈ giÃ stato discusso in dettaglio nella Figura 1a.

Il dispositivo di memorizzazione 120 puÃ² essere un compact disc (CD), un video disco digitale (DVD), una unitÃ a disco rigido (HDD), tipicamente utilizzata nella modalitÃ VBR come supporto di memorizzazione in applicazioni quali un video registratore personale (PVR), lettori mediali portatili, ecc. Durante il funzionamento, il dispositivo 102 accede a una sequenza video memorizzata nel dispositivo di memorizzazione 120. Il transcodificatore 114 all'interno del dispositivo 102 transcodifica la sequenza video e la invia ad un altro dispositivo ricevente che accetta un flusso di bit video di uscita transcodificato. CosÃ¬, consentendo la riproduzione video dal dispositivo di memorizzazione 120. In maniera simile, un flusso di bit transcodificato puÃ² essere registrato sul dispositivo di memorizzazione 120.

La Figura 2 illustra un diagramma a blocchi esemplificativo del transcodificare 114. Il transcodificare 114, in aggiunta al controllore 116, comprende un decodificatore 202 e un codificatore 204. Il decodificatore 202 riceve un flusso di bit pre-compresso 206. In una implementazione, il flusso di bit pre-compresso 206 Ã ̈ ricevuto da un modulo codificatore (non illustrato nella figura) che Ã ̈ esterno al transcodificatore 114 e ha un primo standard di codifica video, una velocitÃ di trasmissione, una risoluzione, ecc. Il decodificatore 202 decodifica il flusso di bit pre-compresso 206 in modo da dare come risultato un flusso di bit decodificato 208, da qui in avanti chiamato flusso di bit di ingresso 208. Il flusso di bit di ingresso 208 Ã ̈ quindi ri-codificato dal codificatore 204 per fornire un flusso di bit di uscita compresso 210, da qui in avanti chiamato flusso di bit di uscita 210. Il flusso di bit di uscita 210 Ã ̈ codificato in un secondo standard di codifica video a una velocitÃ di trasmissione desiderata e inviato ad un modulo decodificatore (non illustrato nella figura) esterno al transcodificatore 114.

In questa implementazione, la velocitÃ di trasmissione desiderata puÃ² essere specificata da un utente. La velocitÃ di trasmissione desiderata specificata puÃ² fornire risultati ottimizzati e affidabili se la velocitÃ di trasmissione desiderata Ã ̈ specificata prendendo in considerazione pochi fattori. Questi fattori comprendono capacitÃ dei dispositivi riceventi 104, complessitÃ della sequenza video in ingresso, e l'ampiezza di banda disponibile della rete 106. Il controllore 116, incluso nel transcodificatore 114, stima un valore del numero di bit da allocare ad ogni trama di immagine, da qui in avanti chiamata stima di bit. Basandosi sulla stima di bit e su una misura di pienezza di buffer, il controllore 116 controlla la velocitÃ di trasmissione generata regolando una dimensione di passo di quantizzazione (QSTEP) che si basa su un parametro di quantizzazione (QP). Questo valore di QP quando Ã ̈ applicato sul flusso di bit di ingresso 208 dal codificatore 204 genera un flusso di bit di uscita 210 alla velocitÃ che corrisponde alla velocitÃ di trasmissione desiderata. Per esempio, il QP e il QSTEPnello standard di codifica video H.264/AVC sono tipicamente correlati uno all'altro attraverso l'equazione sotto citata:

(QP -4 )

<Q>STEP=2 6(1)Basandosi sull'equazione (1), vi Ã ̈ un aumento di QSTEPdel dodici per cento per ogni aumento di QP, cosicchÃ© ogni incremento di sei nel QP raddoppia il QSTEP. Inoltre, il QSTEPÃ ̈ quasi inversamente proporzionale al numero di bit generati dal controllore 116. CosÃ¬, se i bit generati al secondo, o velocitÃ di trasmissione, sono elevati, si utilizza una dimensione di passo inferiore da parte del controllore 116, e viceversa. Pertanto, una velocitÃ di trasmissione superiore dÃ come risultato una migliore qualitÃ visiva, mentre una velocitÃ di trasmissione inferiore dÃ come risultato una qualitÃ visiva peggiore. CosÃ¬, la sintonizzazione della distribuzione di bit o la stima di bit fornisce all'utente una scelta tra una migliore qualitÃ di immagini e il risparmio di bit. A seconda della applicazione e dei requisiti dell'utente, il valore della stima di bit e pertanto di QSTEPdeve essere scelto in modo appropriato. In una forma di realizzazione, il controllore 116 fornisce dinamicamente un valore di stima di bit basato su un parametro chiamato periodo di convergenza, discusso piÃ¹ avanti. Il periodo di convergenza non Ã ̈ dipendente dalla conoscenza precedente delle strutture di GOP del flusso di bit di ingresso 208 come Ã ̈ il caso nella soluzione convenzionale. Pertanto, il controllore 116 fornisce il flusso di bit di uscita 210 alla velocitÃ di trasmissione quanto piÃ¹ vicina possibile alla velocitÃ di trasmissione desiderata. Il controllore 116 Ã ̈ un controllore di velocitÃ di trasmissione a singola passata, cioÃ ̈ il processo di codifica Ã ̈ eseguito una volta per trama di immagine dal codificatore 204.

In una implementazione, il controllore 116 esegue anche automaticamente controlli di conformitÃ di buffer dei flussi di bit di uscita 210, per evitare superamento negativo/superamento di buffer utilizzando un modulo di conformitÃ 212. Il modulo di conformitÃ 212 funziona in modo diverso per le due modalitÃ di funzionamento principali nel controllore 116, cioÃ ̈ modalitÃ a velocitÃ di trasmissione costante e modalitÃ a velocitÃ di trasmissione variabile, controllando parametri specifici che sono piÃ¹ adatti per le due principali modalitÃ operative, consentendo un controllo migliore e piÃ¹ fine, insieme ad una migliore qualitÃ di uscita. Per la modalitÃ a velocitÃ di trasmissione costante, il controllo di conformitÃ di buffer comporta la modifica del QSTEPin modo tale che la pienezza di buffer si mantenga sul modulo decodificatore (non illustrato nella figura) nel dispositivo ricevente 104. Basandosi sulla modifica del QSTEP, il QP che era stato calcolato utilizzando la stima di bit Ã ̈ anche regolato di conseguenza. CosÃ¬, si garantiscono sia convergenza di velocitÃ di trasmissione sia conformitÃ di buffer nella modalitÃ a velocitÃ di trasmissione costante.

Per la modalitÃ a velocitÃ di trasmissione variabile, il fattore determinante per garantire la conformitÃ sono i parametri di temporizzazione di arrivo e rimozione di una trama di immagine nel buffer. Controllando i parametri di temporizzazione, si garantisce la conformitÃ senza la necessitÃ di riempimento di bit e salto di trame. In questo modo, il flusso di bit generato dal transcodificatore 114 Ã ̈ sempre conforme con i vincoli di buffer di vari standard di codifica video quali H.264, MPEG-4, ecc.

La Figura 3 illustra un controllore dinamico della velocitÃ di trasmissione indipendente da GOP (GI-DBRC) 116 per il transcodificatore 114, secondo una forma di realizzazione del presente oggetto. Il controllore 116 comprende una pluralitÃ di componenti, per esempio un'interfaccia utente 302, un modulo di controllo 304, un modulo CBR 306, un modulo VBR 308 e il modulo di conformitÃ 212. Questi componenti facilitano la transcodifica di un flusso di bit di ingresso, per esempio il flusso di bit di ingresso pre-compresso 206 avente una particolare velocitÃ di trasmissione nel flusso di bit di uscita 210 di un'altra velocitÃ di trasmissione, basandosi sulla rete 106 e i parametri di ingresso impostati dall'utente.

In una implementazione, il controllore 116 riceve una varietÃ di parametri di ingresso attraverso l'interfaccia utente 302. Esempi di parametri di ingresso comprendono, ma non sono limitati a, una velocitÃ di trasmissione desiderata 310, una velocitÃ di trasmissione istantanea massima 312, una velocitÃ di trasmissione istantanea minima 314, una qualitÃ massima 316, una qualitÃ minima 318, e una velocitÃ di reazione 320, come ingressi attraverso l'interfaccia utente 302. In una implementazione, questi ingressi possono essere specificati da un utente attraverso una interfaccia di programmazione di applicazione (API). La velocitÃ di trasmissione desiderata 310 Ã ̈ il valore della velocitÃ di trasmissione desiderata richiesta dall'utente. Altri parametri, quali la qualitÃ massima 316 e la qualitÃ minima 318 determinano il parametro di quantizzazione (QP). Il concetto di QP Ã ̈ giÃ stato discusso con riferimento alla Figura 2. Ogni standard di codifica video consente un campo di valori di QP da cui l'utente puÃ² scegliere un particolare valore. Per esempio, la transcodifica di un dato standard di codifica video nello standard di codifica video H.263/H.264, il valore di valori per i valori massimo e minimo di QP Ã ̈ da zero a cinquantuno. In un'altra implementazione, per lo standard di codifica video MPEG-2 oppure MPEG-4, i valori massimo e minimo di QP sono nel campo da uno a trentuno. Da qui in avanti, H.264 Ã ̈ stato utilizzato come esempio nella spiegazione, dato che il campo di QP consentito dello standard di codifica video H.264 Ã ̈ superiore a confronto di quello dello standard di codifica video MPEG-2 oppure MPEG-4. Questo campo di QP consentito comprende campi di QP della maggior parte degli standard di codifica video popolari, per esempio MPEG-2/MPEG-4. Il controllore 116 cosÃ¬ Ã ̈ reso abbastanza generico da tener conto di transcodificatori operativi su standard diversi.

Inoltre, la velocitÃ di reazione 320 Ã ̈ un parametro che definisce il tempo dopo il quale il controllore 116 garantisce la convergenza della velocitÃ di trasmissione del flusso di bit di ingresso 208 con la velocitÃ di trasmissione desiderata 310 richiesta dall'utente. In una implementazione, il modulo di controllo 304 calcola un parametro chiamato periodo di convergenza utilizzando la velocitÃ di reazione 320 fornita dall'utente. Il periodo di convergenza Ã ̈ definito come tempo espresso in termini di numero di trame, chiamato numero di trame di convergenza, e puÃ² essere calcolato dal prodotto della velocitÃ di reazione 320, in millisecondi, e il numero di trame al secondo, o velocitÃ di trama, come citato piÃ¹ avanti:

PeriodoConvergenza =VelocitÃ Reazione xVelocitÃ trama(2)

1000

Il periodo di convergenza Ã ̈ diverso dal concetto di Gruppo di Immagini (GOP), che Ã ̈ definito in termini di numero di trame al secondo. In generale, la struttura di GOP comincia sempre con la trama di immagini I e comprende inoltre una trama di immagini P e una trama di immagini B. Inoltre, non ci puÃ² essere piÃ¹ di una trama di immagini I in una lunghezza di trama, che costituisce la struttura di GOP. D'altra parte, il periodo di convergenza specifica la lunghezza di trama. Per esempio, la lunghezza di trama o, in altre parole, il periodo di convergenza puÃ² essere metÃ della lunghezza della struttura di GOP. CosÃ¬, a differenza delle strutture di GOP tradizionali, la lunghezza di trama corrispondente al periodo di convergenza puÃ² avere piÃ¹ di una trama di immagine I e puÃ² non avere affatto alcuna trama di immagine.

Durante il funzionamento, a seconda del valore calcolato del periodo di convergenza, il modulo di controllo 304, incluso nel controllore 116, seleziona il comportamento del flusso di bit di uscita 210 da una modalitÃ a velocitÃ di trasmissione costante (CBR) pura ad una modalitÃ a velocitÃ di trasmissione variabile (VBR) pura. La modalitÃ CBR pura facilita la generazione del flusso di bit di uscita 201 a una velocitÃ di trasmissione costante, mentre la modalitÃ VBR pura facilita il flusso di bit di uscita 210 a una qualitÃ costante, consentendo cosÃ¬ variazioni superiori nella velocitÃ di trasmissione istantanea. Basandosi sulla velocitÃ di trasmissione ottenuta dalla modalitÃ selezionata, il QP Ã ̈ generato dal controllore per ottenere la velocitÃ di trasmissione desiderata, come specificato dall'utente.

Qui, quando il periodo di convergenza Ã ̈ al di sotto di un valore di soglia euristico, il controllore 116 opera nella modalitÃ simile a CBR e quando il periodo di convergenza Ã ̈ al di sopra del valore di soglia euristico, il controllore 116 opera in una modalitÃ simile a VBR. A questo scopo, il controllore 116 comprende un modulo orientato a CBR 306 e un modulo orientato a VBR 308. Il modulo orientato a CBR 306 e il modulo orientato a VBR 308 saranno da qui in avanti chiamati rispettivamente modulo CBR 306 e modulo VBR 308. E' importante notare che concettualmente una distinzione reale tra le due modalitÃ operative principali non Ã ̈ definita, ma Ã ̈ previsto un passaggio continuo e uniforme da una all'altra, consentendo cosÃ¬ anche qualsiasi modalitÃ operativa ibrida aggiuntiva. In generale, a causa di un periodo di convergenza piÃ¹ breve, la modalitÃ operativa si avvicina alla modalitÃ CBR pura e la varianza consentita della velocitÃ di trasmissione istantanea Ã ̈ inferiore, consentendo cosÃ¬ un controllo di velocitÃ di trasmissione molto fine, per esempio nel caso di uno streaming di un video su un canale ad ampiezza di banda fissa. Analogamente, a causa di un periodo di convergenza piÃ¹ lungo, la modalitÃ operativa si avvicina a una modalitÃ VBR pura e la variazione di velocitÃ di bit istantanea consentita Ã ̈ superiore per ottenere una qualitÃ di immagine di uscita costante quanto piÃ¹ possibile, per esempio nel caso di una sequenza video memorizzata su un DVD o HDD.

In entrambe le modalitÃ operative, il controllore 116 stima in modo dinamico il numero di bit da allocare ad ogni trama di immagine a seconda del suo tipo e complessitÃ in ogni periodo di convergenza per ottenere la velocitÃ di trasmissione desiderata del flusso di bit di uscita garantendo cosÃ¬ la convergenza di velocitÃ di trasmissione. Contemporaneamente, il numero di bit da allocare Ã ̈ anche modificato secondo la misura di pienezza di buffer come discusso nella descrizione di figura 2. Questa misura Ã ̈ eseguita per garantire la conformitÃ del flusso di bit di uscita con la capacitÃ del dispositivo ricevente e quella di un canale di trasmissione sul lato ricevente per tener conto del flusso di bit di uscita transcodificato alla velocitÃ di trasmissione generata. In questo modo, le condizioni di superamento e superamento negativo del dispositivo ricevente per una particolare velocitÃ di trasmissione del flusso di bit di uscita sono verificate. L'utilizzo del periodo di convergenza per la selezione di modalitÃ rende il controllore 116 indipendente dalla conoscenza precedente delle strutture di GOP per transcodificare il flusso di bit di ingresso nel flusso di bit di uscita transcodificato. In altre parole, il controllore 116 non deve sapere in anticipo la struttura di GOP esatta, ma funziona su base immagine per immagine, cumulando le statistiche relative alle trame di immagini giÃ elaborate e regolando le sue ipotesi al momento del funzionamento.

Come riportato, quando il periodo di convergenza Ã ̈ al di sotto del valore di soglia euristico, per esempio sessanta, l'unitÃ di controllo 304 invia un flusso di bit in ingresso, per esempio il flusso di bit di ingresso 208, al modulo CBR 306. Quale risultato, il controllore 116 facilita la generazione di un flusso di bit di uscita, per esempio il flusso di bit di uscita 210, alla velocitÃ di trasmissione costante. D'altra parte, quando il periodo di convergenza Ã ̈ superiore al valore di soglia euristico, l'unitÃ di controllo 304 invia il flusso di bit di ingresso 208 al modulo VBR 308. Quale risultato, il controllore 116 facilita la generazione di un flusso di bit di uscita, per esempio il flusso di bit di uscita 210, ad una velocitÃ di trasmissione variabile.

Se la velocitÃ di reazione Ã ̈ tale per cui il periodo di convergenza Ã ̈ inferiore al valore di soglia euristico, il controllore 116 elabora il flusso di bit di ingresso 208 nel modulo CBR 306. Il modulo CBR 306 fornisce una stima di bit che aiuta ulteriormente a determinare un valore di QP. Questo QP, quando Ã ̈ applicato al flusso di bit di ingresso dal codificatore 204, genera un flusso di bit a una velocitÃ di trasmissione costante nel canale di trasmissione. Per immagini complesse, il QP Ã ̈ aumentato dal modulo CBR 306, mentre per immagini semplici, il QP Ã ̈ diminuito dal modulo CBR 306.

Qui, per fornire una velocitÃ di trasmissione costante, il controllore 116 mantiene la pienezza di buffer costante all'inizio di ogni insieme di trame di immagine corrispondente al periodo di convergenza specificato dall'utente. In contrasto con il controllore 116, i controllori tradizionali di velocitÃ di trasmissione mantengono la pienezza di buffer costante all'inizio di ogni struttura di GOP. Pertanto, il controllore 116 alloca i bit basandosi sul periodo di convergenza in opposto alla struttura di GOP. In aggiunta, a differenza dei transcodificatori tradizionali, la previsione di struttura di GOP non Ã ̈ richiesta e il QP dipende soltanto dal periodo di convergenza che Ã ̈ calcolato dal modulo di controllo 304 utilizzando la velocitÃ di reazione 320 specificata dall'utente.

Inoltre, il modulo CBR 306 opera su un modello ibrido di modelli basati su bit obiettivo e buffer. In generale, i controllori di velocitÃ di trasmissione che operano su un modello basato su bit obiettivo fanno sÃ¬ che il transcodificatore spenda un numero di bit stabilito su ogni struttura di GOP. Tale spesa di bit Ã ̈ indipendente dalla complessitÃ di immagine ed Ã ̈ eseguita anche quando la necessitÃ reale dei bit potrebbe essere diversa dalla velocitÃ di trasmissione desiderata. D'altra parte, l'approccio basato su buffer garantisce che i vincoli di buffer di superamento e superamento negativo siano rispettati e il flusso di bit di uscita generato dal codificatore 204 sia conforme con gli standard di codifica vari quali H.264, MPEG-4, ecc. In questo modo, il modello ibrido garantisce sia convergenza di velocitÃ di trasmissione sia conformitÃ di buffer.

Basandosi sul modello ibrido, il modulo CBR 306 riceve il valore di velocitÃ di trasmissione desiderata dall'interfaccia utente 302 e fornisce un valore di stima di bit. Questo valore di stima di bit Ã ̈ utile per calcolare la dimensione di passo di parametro di quantizzazione (QSTEP). Il valore QSTEPfornisce inoltre un valore di parametro di quantizzazione (QP) che Ã ̈ applicato sul flusso di bit di ingresso 208 dal codificatore 204 per fornire un flusso di bit di uscita 210. Come discusso in precedenza nella spiegazione di Figura 2, il rapporto di QSTEPcon il QP Ã ̈ definito in modo diverso per ogni standard di codifica. Pertanto, per generare un QP con migliore adattamento, la stima di bit piÃ¹ efficiente deve essere fornita dal controllore 116. In una implementazione, il modello ibrido Ã ̈ motivato dalla teoria della stima efficiente e l'efficienza statistica per fornire una stima di bit che converge sulla velocitÃ di trasmissione desiderata definita dall'utente.

Per comprendere l'efficacia del modello ibrido, si discutono tre casi. Il primo caso avviene quando esiste una singola trama di immagini I in un periodo di convergenza. Un secondo caso Ã ̈ quando il periodo di convergenza Ã ̈ diverso da una lunghezza di GOP di ingresso e ha sia trame intra-immagini, per esempio trame di immagini I, sia trame non intra-immagini quali le trame di immagini P e B. Dato che sono richiesti numeri diversi di bit per le trame di immagini I, P, e B quasi per la stessa qualitÃ visiva, variando cosÃ¬ il numero di trame di immagini I, senza alcuna conoscenza precedente della struttura di GOP, si ottiene un impatto piÃ¹ forte sul numero medio di bit allocati alle trame di immagini I, P e B. Il terzo e peggior caso Ã ̈ quando tutte le trame di immagini sono trame di immagini I all'interno di un periodo di convergenza. In<q>uesto caso, ciascuna delle trame di immagini I richiederebbe un gran numero di bit.

Per il primo caso, quando esiste una singola trama di immagini I in un periodo di convergenza, il periodo di convergenza coincide con una struttura di GOP di ingresso effettiva e il controllore 112 alloca bit per fornire una qualitÃ visiva che corrisponde alla qualitÃ della sequenza video in ingresso.

Nel secondo caso (periodo di convergenza diverso da una lunghezza di GOP di ingresso e avente entrambe le trame intra-immagini), allo scopo di fornire una stima efficiente, cioÃ ̈ per allocare bit alle trame di immagini I e P, si puÃ² utilizzare la seguente metodologia. Il periodo di convergenza puÃ² essere definito in termini di numero di trame di convergenza. Si ipotizzi che il numero di trame di convergenza sia indicato come 'f'.

Il numero totale di bit allocati (R) a 'f' immagini puÃ² essere rappresentato come

R<trasmissione>

<=>x f (3) VelocitÃ trama

Inoltre, si ipotizzi che nIe nPsiano il numero di immagini I e P ed rIe rPsia il numero di bit delle trame di immagini I e P all'interno di un periodo di convergenza:<f = n>I<+ n>P (4)

Si ipotizzi che il numero di bit allocati alle trame di immagini P sia metÃ del numero di bit allocati alle immagini I e il numero di bit allocati alle immagini B sia un quarto del numero di bit per le immagini I. CosÃ¬, rI=2( rP)(5)R=(nIxrI)+(nPx rP)(6)Utilizzando le equazioni (4) e (5) nell'equazione (6) e risolvendo per rIe rP, il numero di bit allocati e le trame di immagini I puÃ² essere rappresentato come:

rI= 2 R

f n (7)I

Analogamente, il numero di bit allocati alle trame di immagini P puÃ² essere rappresentato come:

2 R

r P =

f nP(8)

Ora, motivati dalla teoria della stima efficiente, si eseguono una serie di simulazioni. I risultati delle simulazioni e i calcoli forniscono una soluzione che si dimostra dare una stima di bit che ha una varianza molto bassa per la velocitÃ di trasmissione desiderata. Per esempio, la media dei campioni Ã ̈ la stima efficiente della media di distribuzione Gaussiana con una deviazione standard nota. Utilizzando il metodo sopra citato, si stima la media della distribuzione di bit per ogni immagine. Anche per una distribuzione non Gaussiana, si Ã ̈ dimostrato a livello sperimentale e matematico che la stima di bit ha una efficienza statistica relativamente elevata e una varianza bassa.

Considerando il numero effettivo di bit allocati a una trama di immagini in modo che sia Q, si dice che una stima di bit non influenzata Qestdi Q Ã ̈ una stima efficiente per una classe D di funzioni di distribuzione se, per ogni funzione di distribuzione f(u,Q) di classe D, la varianza dell'errore quadratico D<2>(Qest) ha raggiunto il valore minimo, che Ã ̈ dato dalla seguente espressione:

<1>D2(Qes)=E[(Q- Q 2

t est) ] ³ ¥ ¶log f (u, Q)(9)

2

n[Ã² ¶Q<]>.f (u,Q ) du

- ¥

Il lato destro dell'espressione (9) Ã ̈ chiamato il limite di Cramer-Rao mentre il lato sinistro dell'espressione (9) Ã ̈ la varianza tra Qeste Q. L'espressione (9) indica che una stima efficiente di Q Ã ̈ una che ha la varianza minima dal Q effettivo, e la varianza della stima Ã ̈ delimitata al suo limite inferiore dal limite di Cramer-Rao. Occorre notare che la funzione di distribuzione cioÃ ̈ f (u,Q) puÃ² o puÃ² non essere Gaussiana.

Basandosi sulla suddetta teoria della stima efficiente, si ottiene una soluzione per la stima di bit in modo tale che:

g(f ,i) = f - i )(10)(f (f i 1 ))

dove 'g' Ã ̈ una funzione del numero di trame di convergenza 'f' e l'indice delle trame di immagini I 'i' del periodo di convergenza attuale. Quando si allocano i bit basandosi sulla forma della funzione 'g', la varianza sarÃ minima. Pertanto, in generale, il numero di bit allocati in modo adattativo alla i-esima immagine I:

rIi=2R ́{g(f, i )}(11)

R Ã ̈ il numero totale di bit allocati a tutti le immagini I, P e B all'interno di un periodo di convergenza e puÃ² essere calcolato utilizzando l'equazione (6). Il numero di bit per la j-esima immagine I dovrebbe essere inferiore alla i-esima immagina I all'interno del periodo di convergenza 'f', per i<j. Occorre notare che si puÃ² applicare una metodologia simile a un caso in cui il periodo di convergenza ha trame di immagini sia I, sia P sia B.

Nel terzo caso (quando tutte le trame di immagini sono trame di immagini I all'interno di un periodo di convergenza), il numero totale di bit 'T' allocati alle immagini del periodo di convergenza Ã ̈ dato dall'espressione:

T =2Rg(f ,0)+2Rg(f ,1)+..+2Rg(f , f -1 )(12)

dove:

R Ã ̈ il numero totale di bit allocati a tutte le trame di immagini I, P e B all'interno di un periodo di convergenza e puÃ² essere calcolato utilizzando l'equazione (6);

f Ã ̈ il numero di trame di convergenza corrispondente al periodo di convergenza definito dall'utente e alla velocitÃ di reazione;

g(f,i) Ã ̈ una funzione del numero di trame di convergenza 'f' e il numero di immagini I entro il periodo di convergenza;

T/f Ã ̈ il numero medio di bit allocati a tutte le trame di immagini I.

Nell'attuale scenario del caso peggiore di allocazione di bit soltanto alle trame di immagini I, il numero medio di bit nella modalitÃ a velocitÃ di trasmissione costante dovrebbe avvicinarsi alla velocitÃ di trasmissione media desiderata allocata a tutte le immagini I, cioÃ ̈ T/f.

Pertanto, dividendo l'equazione (12) per f, l'espressione per numero medio di bit nella modalitÃ CBR (X) Ã ̈:

<T>

<X =>(13)

f

2Rg(f ,0)+2Rg(f ,1)+..+2Rg(f , f -1 )X =

f(14)

X =2R( Y )(15)

g(f,0)+g(f,1)+..+g(f, f -1 )

doveY =

f (16)

Come sopra citato, la stima di bit per funzioni di distribuzione non Gaussiana ha una elevata efficienza statistica e una bassa varianza di errore. Teoricamente e in modo sperimentale, dato che Y Ã ̈ anche all'incirca uguale a 0,5 per tutti i valori di numero di trama di convergenza inferiore a sessanta, si Ã ̈ trovato che la velocitÃ di trasmissione stimata Ã ̈ molto vicina alla velocitÃ di trasmissione effettiva. A livello sperimentale, la percentuale di deviazione dalla velocitÃ di trasmissione desiderata non Ã ̈ superiore al tre per cento negativo per un massimo di sessanta trame al secondo. Anche nel caso peggiore, anche se la deviazione Ã ̈ negativa, non si perde alcuna informazione nel canale di trasmissione.

Come citato in precedenza, la velocitÃ di trasmissione generata Ã ̈ sempre delimitata dalla velocitÃ di trasmissione desiderata. Tuttavia, tipicamente, il numero allocato di bit a una sequenza sarebbe superiore dato che i vincoli di buffer devono essere rispettati e che ciÃ² richiede operazioni quali riempimento di bit e/o salto di trama. Ma, utilizzando il modello ibrido in detta implementazione, il QestÃ ̈ piÃ¹ vicino al valore di Q che puÃ² generare il numero di bit calcolato per ogni tipo e indice di trama di immagine. L'applicazione di modello ibrido preserva anche il rapporto generale desiderato dei bit allocati alle trame di immagini I, P e B senza la necessitÃ di riempimento di bit o salto di trama per evitare superamento e superamento negativo rispettivamente.

In aggiunta, si esegue automaticamente un controllo di conformitÃ di buffer per evitare superamento/superamento negativo di buffer da parte del modulo di conformitÃ 212 incorporato nel controllore 116. Qui, il modulo di conformitÃ 212 Ã ̈ esterno al modulo CBR 306 e al modulo VBR 308 ma in un'altra implementazione il modulo di conformitÃ 212 puÃ² essere incorporato separatamente nel modulo CBR 306 e nel modulo VBR 308. Per garantire che si mantenga sempre la pienezza di buffer, il QP Ã ̈ regolato in modo tale che le successive trame di immagini ricevano un numero maggiore o minore di bit se l'allocazione di bit nella trame di immagini corrente porta verso una condizione di superamento o superamento negativo. Secondo i vincoli di buffer, la dimensione di passo di parametro di quantizzazione (QSTEP) Ã ̈ modificata da un valore che Ã ̈ stato calcolato basandosi sulla stima di bit. In generale, quanto maggiore Ã ̈ il valore di QSTEP, tanto minori sarebbero le possibilitÃ che il buffer abbia un superamento negativo. In questo modo, il flusso di bit di uscita 210 dal modulo CBR 306 rispetta i criteri della convergenza di velocitÃ di trasmissione cosÃ¬ come la conformitÃ di buffer.

In aggiunta, due modalitÃ di funzionamento sono supportate nel controllore 116 all'interno del modulo CBR 306. Si puÃ² definire un commutatore di tempo di compilazione per selezionare tra le due modalitÃ . Se il commutatore di tempo di compilazione Ã ̈ definito, il modulo CBR 306 fornirebbe maggiore enfasi alla linearitÃ della pienezza di buffer e la qualitÃ Ã ̈ compromessa. D'altra parte, se il commutatore di tempo di compilazione non Ã ̈ definito, la qualitÃ Ã ̈ considerata piÃ¹ importante e il requisito di buffer esatto Ã ̈ compromesso, soddisfacendo soltanto cosÃ¬ le condizioni di non superamento e non superamento negativo.

Qui, se la velocitÃ di reazione Ã ̈ impostata in modo tale che il periodo di convergenza sia al di sopra del valore di soglia euristico, il controllore 116 fornisce la stima di bit nel modulo a velocitÃ di trasmissione variabile (VBR). Il valore della stima di bit aiuta inoltre a determinare un QP tale per cui quando si applica questo QP al flusso di bit di ingresso 208 da parte del codificatore 204, esso genera un flusso di bit di uscita 210 a una velocitÃ di trasmissione variabile. Per conformarsi ai vincoli di buffer, il controllore 116 tenta di mantenere la pienezza di buffer costante all'inizio di ogni insieme di immagini, dove ogni insieme di immagini corrispondente al periodo di convergenza specificato dall'utente. Analogamente al modulo CBR 306, il periodo di convergenza puÃ² essere calcolato utilizzando la velocitÃ di reazione 320, specificata dall'utente, e la velocitÃ di trama. CosÃ¬, dato che la velocitÃ di reazione 320 Ã ̈ lenta, il periodo di convergenza Ã ̈ lungo.

Una volta che il controllore 116 seleziona il modulo VBR 308, il periodo di convergenza non rimane piÃ¹ finito dato che si concentra soltanto sulle velocitÃ di trasmissione istantanee massime 312 e le velocitÃ di trasmissione istantanee minimi 314 definite dall'utente e i valori di QP costanti e non sul periodo di convergenza. In generale, la qualitÃ visiva Ã ̈ correlata ai valori di QP mentre la complessitÃ di una intera sequenza del GOP Ã ̈ correlata alla velocitÃ di trasmissione media. In una implementazione, il modulo VBR 308 risparmia i bit per sequenze a bassa complessitÃ e riutilizza i bit salvati per sequenze ad elevata complessitÃ come e quando richiesto. Questo mantiene la qualitÃ visiva costante all'interno della velocitÃ di trasmissione desiderata. La modalitÃ VBR puÃ² essere utilizzata per applicazioni fuori linea quali la registrazione e la memorizzazione di contenuto audio-video digitale dove Ã ̈ possibile misurare la distribuzione di complessitÃ per tutte le sequenze. CosÃ¬, il modulo VBR 308 mantiene il QP costante in modo uniforme e si adatta uniformemente alle variazioni del contenuto visivo su base trama per trama, consentendo cosÃ¬ una qualitÃ costante lungo i vari GOP di una singola scena. Il modulo VBR 308 gestisce la distribuzione di bit determinando una curva di bilancio di bit utilizzando un modulo di bilancio di bit (non illustrato nella figura) che misura l'errore tra la velocitÃ di trasmissione desiderata e la velocitÃ di trasmissione media ottenuta fino alla trama precedente. La curva di bilancio di bit puÃ² essere rappresentata dalla seguente espressione matematica:

BitBudget(T)= âˆ« (TarBitrate -IstBitRate(t )) dt(17)

dove TarBit-rate e IstBit-rate sono rispettivamente le velocitÃ di trasmissione desiderata e istantanea, e T Ã ̈ l'intervallo di tempo. Per la prima trama di immagini di una sequenza, BitBudget(t) Ã ̈ zero e dovrebbe essere idealmente zero anche per l'ultima trama della sequenza. La curva di bilancio di bit basata sul modello di bilancio di bit che traccia dei bit consumati salvati o extra allo scopo di mantenere la convergenza di velocitÃ di trasmissione richiesta. La curva di bilancio di bit Ã ̈ misurata trama dopo trama ed Ã ̈ divisa in un certo numero di zone. Per ogni zona, si prepara una tabella di ricerca (LUT) che contiene gli aggiornamenti di quantizzazione consentiti, cioÃ ̈ gli aggiornamenti a QSTEP. A seconda della tendenza della curva di bilancio di bit e anche dell'intervallo che contiene un quantizzatore di riferimento (QREF), un aggiornamento di quantizzazione (QUPD)Ã ̈ scelto dalla LUT della zona di bilancio di bit selezionate e aggiunto al quantizzatore di riferimento della trama precedente (n-1), in modo che serva come quantizzatore di riferimento (QREF) per la trama successiva (n):

QREF(n)=QREF(n-1 ) QUPD (18)

Inoltre, per applicazioni che implementano la velocitÃ di trasmissione variabile, per esempio applicazioni di registrazione audio/video digitali, la velocitÃ di trasmissione media Ã ̈ impostata a priori ma il tempo di registrazione minimo dipende dal supporto disponibile, e il modulo VBR 308 stima automaticamente il tempo di registrazione sopra citato. CosÃ¬ per una sequenza ad elevata complessitÃ , il controllore 116 tiene costante il QP, cosicchÃ© la qualitÃ visiva e l'intero spazio di memorizzazione per memorizzare il contenuto audio-video digitale rimangono costanti. D'altra parte, se la sequenza ha bassa complessitÃ , il controllore 116 mantiene ancora il QP costante ma non si utilizza l'intero spazio di memorizzazione. In aggiunta, la velocitÃ di trasmissione istantanea massima 312 e la velocitÃ di trasmissione istantanea minima 314 determinano i valori dei limiti inferiore e superiore del bilancio di bit.

Analogamente, il modulo di conformitÃ 212 garantisce la conformitÃ di buffer del flusso di bit di uscita 210 dal modulo VBR 308 con il modulo decodificatore (non illustrato nella figura) nei dispositivi riceventi 104. Questo controllo di conformitÃ di buffer Ã ̈ eseguito per garantire che il flusso di bit di uscita 210 dal transcodificatore 114 non superi la capacitÃ del modulo decodificatore. Altrimenti, i dispositivi riceventi 104 possono non riuscire a ricevere le trame di immagini richieste all'interno del tempo allocato per la decodifica e per la presentazione sincronizzata dei flussi di dati audio o video. Tale fallimento di ricezione dei dati puÃ² dare come risultato una perdita di dati e prestazioni inconsistenti in riferimento alla condizione di superamento e superamento negativo di memoria. Il modulo di conformitÃ 212 calcola inoltre valori di parametri quali pienezza di buffer o occupazione di buffer, parametri di temporizzazione, e ritardo i buffer variabile all'inizio di ogni immagine. I valori sono quindi trasferiti al modulo decodificatore per inizializzare il suo buffer in modo da mantenere la sincronizzazione mentre si trasferisce il flusso di bit.

Tipicamente, il modulo di conformitÃ 212 Ã ̈ implementato per garantire che le variazioni della velocitÃ di trasmissione dei flussi di bit di uscita 210 non superi la capacitÃ del buffer impostato della dimensione di buffer. La condizione di superamento di buffer avviene se occorre collocare un maggior numero di bit nel buffer quando il buffer Ã ̈ pieno. La condizione di superamento negativo di buffer avviene se alcuni bit non sono disponibili nel buffer quando i bit devono essere localizzati e caricati dal buffer per la decodifica/riproduzione.

In una implementazione, un modello di temporizzazione che utilizza elenchi collegati circolari puÃ² essere utilizzato in modo tale che in ogni tempo di arrivo finale di qualsiasi trama in un flusso di bit di uscita 210, un valore di pienezza di buffer istantaneo nel transcodificatore 114 possa essere sincronizzato con quello del modulo decodificatore. Allo scopo di corrispondere ai vincoli di buffer, la velocitÃ di trasmissione desiderata e la pienezza di buffer sono impostate ai loro valori massimi. Si regola quindi un tempo di rimozione iniziale a un punto dove la pienezza di buffer Ã ̈ metÃ della sua dimensione massima. Invece di un semplice incremento, il tempo di rimozione Ã ̈ manipolato per evitare superamento o superamento negativo di buffer.

Per questa implementazione, il flusso di bit di uscita 210 Ã ̈ nello standard di codifica video H.264. Ora, per controllare la conformitÃ del flusso di bit di uscita 210 senza riempimento di bit o salto di trame, si manipolano i parametri di temporizzazione. I parametri di temporizzazione sono il tempo di arrivo, cioÃ ̈ il tempo quando la trama di immagini entrerÃ in un buffer e il tempo di rimozione, cioÃ ̈ il tempo quando sarÃ rimosso dal buffer. In questo modo, i vincoli di buffer sono soddisfatti per i flussi di bit di uscita 210. In maniera simile, i vincoli di buffer possono essere controllati per flussi di bit di uscita 210 codificati nello standard di codifica video MPEG-4 per condizioni di superamento e superamento negativo. I grafici discussi nelle successive figure esemplificano il controllo di conformitÃ per i flussi di bit di uscita 210 nello standard di codifica video H.264 4 a una velocitÃ di trasmissione costante variabile utilizzando il modulo di conformitÃ 212 sopra citato.

La Figura 4a rappresenta un grafico 400 che rappresenta un flusso di bit di uscita nello standard di codifica video H.264 a una velocitÃ di trasmissione costante. Si puÃ² utilizzare un certo numero di sequenze di test quali foreman, flower, akina, films, calendar, ecc., per la convalida della velocitÃ di trasmissione costante. Queste sequenze variano in termini di numero di trame totali, velocitÃ di trama, complessitÃ , primo piano, sfondo, dettagli di immagine, ecc. Per esempio, una sequenza di calendario a 97 trame e velocitÃ di rama pari a 25 puÃ² essere utilizzata per la convalida della velocitÃ di trasmissione costante. Insieme alla sequenza di test, durante la simulazione, i parametri quali velocitÃ di trama, velocitÃ di reazione 320, numero di trame di convergenza, velocitÃ di trasmissione desiderata 310, e velocitÃ di trasmissione effettiva sono variati e si calcola la deviazione della velocitÃ di trasmissione desiderata per sequenze diverse in periodi di convergenza diversi ma ad una velocitÃ di trama fissa. La velocitÃ di trasmissione effettiva si riferisce alla velocitÃ di trasmissione del flusso di bit di ingresso pre-compresso 206.

Il grafico 400 puÃ² essere ottenuto per la sequenza di calendario sopra citata tra pienezza di buffer, chiamata anche occupazione di buffer e tempo. Come illustrato nel grafico 400, la velocitÃ di trasmissione generata 402 dal transcodificatore 114 Ã ̈ sempre all'interno dei limiti definiti da una dimensione di buffer 404. In questo modo, i vincoli di buffer sono soddisfatti per il flusso di bit di uscita nello standard di codifica video H.264.

La Figura 4b rappresenta un grafico 408 che illustra un flusso di bit di uscita nello standard di codifica video H.264 a una velocitÃ di trasmissione variabile. Si possono utilizzare un certo numero di sequenze di test quali foreman, flower, akina, films, calendar, ecc., per la convalida della velocitÃ di trasmissione variabile. Per esempio, si puÃ² utilizzare una sequenza di film con 908 trame totali, velocitÃ di trama pari a 24 e una velocitÃ di trasmissione desiderata di 1000 Kbps. Il grafico 408 puÃ² essere raffigurato tra i valori di QP e il numero di trame. Come illustrato nel grafico 408, QP varia tra venti e trenta per una velocitÃ di trasmissione media 410 di un mega bit al secondo. Per esempio, la velocitÃ di trasmissione istantanea massima 312 puÃ² essere specificata al cinquanta per cento in piÃ¹ della velocitÃ di trasmissione media 410 e la velocitÃ di trasmissione istantanea minima 314 puÃ² essere specificata al trenta per cento in meno della velocitÃ di trasmissione media 410.

La Figura 5 illustra un diagramma di flusso 500 esemplificativo per controllare la velocitÃ di trasmissione da parte del controllo 116 di Figura 3. Nel blocco 502, i parametri di ingresso sono specificati da un utente e si definisce anche la velocitÃ di trama del flusso di bit di ingresso 208. In una implementazione, l'utente specifica vari parametri di ingresso o ingressi quale la velocitÃ di trasmissione desiderata 310, la velocitÃ di trasmissione istantanea massima 312, la velocitÃ di trasmissione istantanea minima 314, la qualitÃ massima 316, la qualitÃ minima 318 e la velocitÃ di reazione 320 attraverso l'interfaccia utente 302. Per esempio, questi ingressi possono essere specificati dall'utente attraverso una interfaccia di programmazione di applicazioni (API).

Nel blocco 504, si calcola un periodo di convergenza, espresso in termini di numero di trame, basandosi sui valori dei parametri di ingresso ricevuti. In una implementazione, il periodo di convergenza Ã ̈ calcolato basandosi sulla velocitÃ di reazione 320 e il numero di trame al secondo, cioÃ ̈ la velocitÃ di trama. Il periodo di convergenza specifica la lunghezza di trama ed Ã ̈ indipendente dalla struttura di GOP. La lunghezza di trama puÃ² o puÃ² non essere equivalente alla lunghezza di GOP. In un'altra implementazione, il modulo di controllo 304 calcola il periodo di convergenza.

Nel blocco 506, il periodo di convergenza Ã ̈ confrontato con il valore di soglia euristico per scegliere la modalitÃ in cui il controllore 116 dovrebbe operare. L'unitÃ di controllo 304 consente al controllore 116 di selezionare tra la modalitÃ a velocitÃ di trasmissione costante (CBR) e la modalitÃ a velocitÃ di trasmissione variabile (VBR) a seconda del periodo di convergenza. Se la velocitÃ di reazione Ã ̈ tale per cui il periodo di convergenza calcolato Ã ̈ al di sotto di un valori di soglia euristico, il controllore 116 fornisce il flusso di bit di uscita 210 dal transcodificatore 114 a una velocitÃ di trasmissione costante. L'unitÃ di controllo 304 invia il flusso di bit di ingresso 208 al modulo CBR 306 e si sposta al blocco 508.

D'altra parte, se la velocitÃ di reazione Ã ̈ tale per cui il periodo di convergenza Ã ̈ superiore al valore di soglia euristico, il controllore 116 fornisce il flusso di bit di uscita 210 dal transcodificatore 114 a una velocitÃ di trasmissione variabile. In questo caso, l'unitÃ di controllo 304 invia il flusso di bit di ingresso 208 al modulo VBR 308 e opera una transizione nel blocco 510.

Nel blocco 508, il flusso di bit di ingresso Ã ̈ inviato al modulo CBR 306 se il periodo di convergenza Ã ̈ inferiore al valore di soglia euristico e si applica un modello ibrido di modelli basati su obiettivo e buffer. La distribuzione di bit per le trame di immagine all'interno del periodo di convergenza si basa sul modello ibrido dei modelli basati su obiettivi e basati su bit e buffer. Se la velocitÃ di reazione Ã ̈ impostata in modo tale che il periodo di convergenza sia al di sotto del valore di soglia euristico, il controllore 116 elabora il flusso di bit di ingresso 208 nel modulo CBR 306. Nel modulo CBR 306, i bit sono allocati ai vari tipi di trame di immagini a una velocitÃ di trasmissione costante. CosÃ¬, per immagini complesse, il QP aumenta laddove per immagini semplici il QP diminuisce. Il modulo CBR 306 fornisce un valore di stima di bit basato sul periodo di convergenza in opposto alla struttura di GOP, rendendo cosÃ¬ il controllore 116 veramente indipendente da GOP.

In una implementazione, la valutazione della stima di bit Ã ̈ motivata dal metodo di efficienza statistica e stima efficiente in modo tale che per distribuzioni gaussiane e non gaussiane, si possano ottenere bassa varianza ed elevata efficienza statistica. Il modulo CBR 306 distribuisce i bit a vari tipi di trame di immagini nel periodo di convergenza basandosi sull'ampiezza di banda disponibile del canale di trasmissione e i tipi di trame di immagini. Per esempio, si puÃ² allocare un maggior numero di bit alle trame di immagini I a confronto con le trame di immagini P. La stima di bit Ã ̈ utilizzata per calcolare QSTEPe quindi QP. I valori di QP quando applicati sui flussi di bit di ingresso 208 generano un flusso di bit di uscita 210 a una velocitÃ di trasmissione costante.

Nel blocco 512, si verifica la conformitÃ di buffer. In una implementazione, il modulo di conformitÃ 212 opera in modo diverso dalle due modalitÃ principali di funzionamento nel controllore 116, cioÃ ̈ modalitÃ di velocitÃ di trasmissione costante e modalitÃ di velocitÃ di trasmissione variabile, controllando parametri specifici che sono piÃ¹ adatti alle due principali condizioni operative, consentendo un controllo migliore e piÃ¹ fine, insieme ad una migliore qualitÃ di uscita.

Per la modalitÃ a velocitÃ di trasmissione costante, la verifica comporta la modifica del QSTEPin modo tale che si mantenga la pienezza di buffer. Il QP calcolato dalla stima di bit Ã ̈ applicato a un modulo di conformitÃ 212 per verificare la conformitÃ con le caratteristiche della rete 106 e i dispositivi riceventi 104. Per esempio, per verificare la conformitÃ di un flusso di bit di uscita 210 nello standard di codifica video H.264, con il modulo decodificatore sul lato ricevitore, si controllano i vincoli di superamento e superamento negativo. Per evitare condizioni di superamento e superamento negativo, QSTEPÃ ̈ ricalcolato basandosi sui requisiti di pienezza di buffer, garantendo cosÃ¬ conformitÃ di buffer insieme alla convergenza di velocitÃ di trasmissione. Di conseguenza, il QP che era stato calcolato utilizzando la stima di bit Ã ̈ anche regolato. CosÃ¬, si garantiscono sia convergenza di velocitÃ di trasmissione sia conformitÃ di buffer nella modalitÃ a velocitÃ di trasmissione costante.

Nel blocco 514, si ottiene il flusso di bit a velocitÃ di trasmissione costante. Il modulo CBR 306 genera un flusso di bit ricodificato a una velocitÃ di trasmissione costante controllando il valore della stima di bit basandosi sugli ingressi ricevuti dall'utente e utilizzando i metodi di efficienza statistica e stima efficiente. Inoltre, si garantisce sempre la pienezza di buffer.

Ritornando al blocco 510, si applica il metodo di bilancio di bit. In detta implementazione, il flusso di bit di ingresso Ã ̈ inviato al modulo VBR 308 se la velocitÃ di reazione 320 Ã ̈ tale per cui il periodo di convergenza calcolato Ã ̈ superiore al valore di soglia euristico e si applica il concetto di bilancio di bit al flusso di bit di ingresso 210. Se la velocitÃ di reazione Ã ̈ impostata elevata dall'utente, il controllore 116 elabora la sequenza di ingresso nel modulo VBR 308. Nel modulo VBR 308, i bit sono allocati a una velocitÃ variabile basandosi sul tipo di trama di immagine e la complessitÃ di immagine. Una volta che il controllore 116 seleziona il modulo VBR 308, il periodo di convergenza non rimane piÃ¹ finito e il modulo VBR 308 si concentra soltanto sulla velocitÃ di trasmissione istantanea massima 312 e la velocitÃ di trasmissione istantanea minima 314 definita dall'utente e non sul periodo di convergenza.

La velocitÃ di trasmissione istantanea massima 312 e la velocitÃ di trasmissione istantanea minima 314 determinano la quantitÃ di limiti inferiore e superiore di bilancio di bit rispettivamente. Nella modalitÃ VBR, il modulo VBR 308 risparmia i bit per le sequenze a bassa complessitÃ e riutilizza i bit risparmiati per le sequenze a elevata complessitÃ , allo scopo di mantenere una qualitÃ visiva costante all'interno della velocitÃ di trasmissione desiderata. Questo Ã ̈ chiamato bilanciamento di bit. Il modulo VBR 308 mantiene il QP costante e si adatta uniformemente alle variazioni del contenuto audio-video digitale su base trama per trama, consentendo cosÃ¬ una qualitÃ costante lungo i vari GOP di una singola scena.

Nel blocco 516, i vincoli di buffer sono verificati. Come descritto in precedenza, si impiegano tecniche diverse da parte del modulo di conformitÃ 212 per controllare la conformitÃ di buffer. Qui, per la modalitÃ a velocitÃ di trasmissione variabile, il fattore determinante per garantire la conformitÃ di buffer Ã ̈ l'arrivo e la rimozione dei parametri di temporizzazione di una trama di immagine nel buffer. Controllando i parametri di temporizzazione, si garantisce la conformitÃ senza la necessitÃ di riempimento di bit e salto di trame. In questo modo, il flusso di bit di uscita a velocitÃ di trasmissione variabile generato dal transcodificatore 114 Ã ̈ sempre conforme con i vincoli di buffer dei vari standard di codifica quali H.264, MPEG-4, ecc.

Nel blocco 518, si ottiene un flusso di bit ricodificato a una velocitÃ di trasmissione variabile ma qualitÃ costante. Il modulo VBR 308 genera un flusso di bit ricodificato a una velocitÃ variabile limitando i valori di QP all'interno della velocitÃ di trasmissione istantanea massima 312 e una velocitÃ di trasmissione istantanea minima 314.

Infine, Ã ̈ chiaro che si possono apportare numerose varianti e modifiche al sistema e al metodo descritti e illustrati in questo contesto, tutti entro l'ambito del campo di protezione dell'invenzione come definito nelle rivendicazioni allegate.

Claims

RIVENDICAZIONI 1. Sistema comprendente: una interfaccia utente (110) per ricevere uno o piÃ¹ parametri di ingresso; un controllore di velocitÃ di trasmissione (116) per regolare la velocitÃ di trasmissione di un flusso di bit di uscita, il controllore di velocitÃ di trasmissione comprendendo: moduli di velocitÃ di trasmissione multipli (304, 306) configurati per determinare una stima di bit e un parametro di quantizzazione; e un modulo di controllo (304) configurato per determinare un periodo di convergenza sulla base dei parametri di ingresso ricevuti e una velocitÃ di trama, in cui il modulo di controllo seleziona un modulo di velocitÃ di trasmissione sulla base del periodo di convergenza; ed un codificatore (204) per generare il flusso di bit di uscita utilizzando il parametro di quantizzazione determinato dal modulo di velocitÃ di trasmissione selezionato dal modulo di controllo.
2. Sistema secondo la rivendicazione 1, in cui i moduli di velocitÃ di trasmissione multipli comprendono almeno un modulo a velocitÃ di trasmissione costante (CBR) (306) e un modulo di velocitÃ di trasmissione variabile (VBR) (308).
3. Sistema secondo la rivendicazione 1 o 2, in cui l'interfaccia utente Ã ̈ una interfaccia di programmazione di applicazioni.
4. Sistema secondo la rivendicazione 2, in cui il parametro di ingresso Ã ̈ almeno uno tra velocitÃ di trasmissione istantanea massima, velocitÃ di trasmissione istantanea minima, qualitÃ minima, qualitÃ massima, velocitÃ di trasmissione desiderata e velocitÃ di reazione.
5. Sistema secondo una qualsiasi delle rivendicazioni 2-4, in cui il modulo di controllo seleziona il modulo CBR quando il periodo di convergenza Ã ̈ inferiore a un valore di soglia e il modulo VBR quando il periodo di convergenza Ã ̈ superiore al valore di soglia.
6. Sistema secondo una qualsiasi delle rivendicazioni 2-5, comprendente inoltre un modulo di conformitÃ che verifica il flusso di bit di uscita per rilevare un superamento di buffer e un superamento negativo di buffer.
7. Sistema secondo una qualsiasi delle rivendicazioni 2-6, comprendente inoltre un transcodificatore (114) per transcodificare un flusso di bit di ingresso codificato in un primo standard di codifica di un flusso di bit di uscita avente un secondo standard di codifica, in cui il transcodificatore comprende detto controllore di velocitÃ di trasmissione; ed un ricevitore (110) per ricevere il flusso di bit di uscita.
8. Metodo comprendente le fasi di: ricevere uno o piÃ¹ parametri di ingresso; determinare un periodo di convergenza sulla base dei parametri di ingresso ricevuti e una velocitÃ di trama; selezionare una modalitÃ di funzionamento sulla base del periodo di convergenza determinato; stimare un valore di una stima di bit sulla base della modalitÃ di funzionamento selezionata; determinare un parametro di quantizzazione sulla base almeno del valore stimato della stima di bit; e generare un flusso di bit di uscita a una velocitÃ di trasmissione che utilizza il parametro di quantizzazione determinato.
9. Metodo secondo la rivendicazione 8, in cui la modalitÃ di funzionamento Ã ̈ una modalitÃ a velocitÃ di trasmissione costante quando il periodo di convergenza Ã ̈ inferiore ad un valore di soglia.
10. Metodo secondo la rivendicazione 8 o 9, in cui il parametro di ingresso Ã ̈ almeno uno tra velocitÃ di trasmissione istantanea massima, velocitÃ di trasmissione istantanea minima, qualitÃ minima, qualitÃ massima, velocitÃ di trasmissione desiderata e velocitÃ di reazione.
11. Metodo secondo la rivendicazione 10, in cui il periodo di convergenza Ã ̈ determinato sulla base della velocitÃ di reazione e una velocitÃ di trama.
12. Metodo secondo una qualsiasi delle rivendicazioni 9-11, in cui il metodo comprende inoltre stimare il valore della stima di bit sulla base di una velocitÃ di trasmissione desiderata.
13. Metodo secondo una qualsiasi delle rivendicazioni 9-12, in cui il metodo comprende inoltre le fasi di: verificare il flusso di bit di uscita per rilevare un superamento di buffer e un superamento negativo di buffer; regolare il parametro di quantizzazione determinato sulla base del flusso di bit di uscita verificato; generare un flusso di bit di uscita conforme a buffer utilizzando il parametro di quantizzazione regolato.
14. Metodo secondo una qualsiasi delle rivendicazioni 9-13, in cui la modalitÃ di funzionamento Ã ̈ una modalitÃ a velocitÃ di trasmissione variabile quando il periodo di convergenza Ã ̈ superiore a un valore di soglia.
15. Metodo secondo la rivendicazione 14, in cui il metodo comprende inoltre verificare il flusso di bit di uscita per rilevare una condizione di superamento di buffer e un superamento negativo di buffer controllando il tempo di arrivo e un tempo di rimozione di una trama di immagine.
16. Supporto leggibile da computer avente istruzioni per eseguire un metodo secondo una qualsiasi delle rivendicazioni 8-15.