ITMI932702A1

ITMI932702A1 - RESET CIRCUIT

Info

Publication number: ITMI932702A1
Application number: IT93MI002702A
Authority: IT
Inventors: Harry W Moore Iii; James E Neil
Original assignee: Mitel Corp
Priority date: 1993-01-05
Filing date: 1993-12-22
Publication date: 1995-06-22
Also published as: GB2274032A; ITMI932702A0; IT1287885B1; CA2112316A1; GB9325595D0; DE4345087A1; MX9400275A

Abstract

Circuito di azzeramento comprendente una sorgente di potenza a corrente continua, una sorgente di segnale di clock, un dispositivo per applicare potenza dalla sorgente di potenza alla sorgente di segnali di clock, un dispositivo temporizzatore, un dispositivo di inizio temporizzazione del dispositivo temporizzatore dai segnali di clock dalla sorgente di segnali di clock, un dispositivo per generare un segnale di azzeramento di dopo un predeterminato intervallo temporizzato dal dispositivo temporizzatore.Reset circuit comprising a DC power source, a clock signal source, a device for applying power from the power source to the clock signal source, a timer device, a timing start device of the timer device from the clock from the clock signal source, a device for generating a reset signal after a predetermined interval timed by the timer device.

Description

D E S C R IZ IO N E DESCRIPTION

La presente invenzione si riferisce a microprocessori, microelaboratori, microcontrollori e altra logica di controllo di circuiti a temporlzzazione variabile qui di seguito indicata come "controllo", e in particolare a un circuito di azzeramento per questa, The present invention relates to microprocessors, microprocessors, microcontrollers and other control logic of variable timing circuits hereinafter referred to as "control", and in particular to a reset circuit for this,

All'attivazione, sia potenza a corrente continua che un segnale di clock da una sorgente di segnali di clock vengono applicati a un controllo. E' necessario che il controllo venga rimesso a zero una volta che la potenza e il segnale di clock si sono stabilizzati, Solitamente ? richiesto che il segnale di rimessa a zero (il rilascio di un livello logico di inibizione) sia presente per un periodo di tempo pi? lungo di quanto sarebbe necessario affineh* la sorgente di clock del controllo si stabilizzi, allo scopo di assicurare che la rimessa a zero del controllo non avvenga fino a quando la sorgente di clock si * stabilizzata. Tipicamente viene usato un circuito di temporizzazione a reslstore/condensatore la cui tensione aziona un trigger di Schmitt, Upon activation, both DC power and a clock signal from a clock signal source are applied to a control. Is it necessary for control to be reset to zero once the power and clock signal have stabilized. Usually? required that the reset signal (the release of a logic inhibit level) is present for a longer period of time? longer than it would take for the control clock source to stabilize, in order to ensure that control reset does not occur until the clock source has stabilized. Typically a resistor / capacitor timing circuit is used whose voltage drives a Schmitt trigger,

L'uscita del trigger di Schmitt fornisce il segnale di rimessa a zero. The Schmitt trigger output provides the reset signal.

Con una semplice sorgente di rimessa a zero temporizzata, come descritto sopra, non vi ? garanzia fisica che il clock sia completamente operativo prima che venga fornito l'azzeramento. Ci? pu? avere serie conseguenze in molti casi in cui il controllo viene usato per azionare un servizio pubblico, per esempio, un sistema di commutazione telefonica. With a simple timed reset source, as described above, isn't there? physical assurance that the clock is fully operational before reset is provided. There? can have serious consequences in many cases where the control is used to operate a public service, for example, a telephone switching system.

Con la dizione "applicazione di segnale di rimessa a zero" a un controllo o altro dispositivo, si vuole significare che viene applicata la giusta polarit? di un livello o impulso a corrente continua di rimessa a zero che eliminer? un livello logico di inibizione da un terminale di inibizione o di rimessa a zero del controllo. Pertanto, si deve comprendere che l'applicazione di un segnale di rimessa a zero potrebbe essere costruita in modo ugualmente efficace sia che significhi l'eliminazione di un segnale di rimessa a zero che l'invio di un segnale di rimessa a zero, allo scopo di permettere al processore di operare. By saying "application of a reset signal" to a control or other device, this means that the correct polarity is applied? of a level or pulse to direct current of reset to zero that will eliminate? a logic level of inhibit from a control inhibit or reset terminal. Therefore, it is to be understood that the application of a reset signal could be constructed equally effectively whether it means eliminating a reset signal or sending a reset signal, for the purpose. to allow the processor to operate.

In accordo con la presente invenzione, il segnale di clock stesso viene usato come sorgente di energia per un temporizzatore di azzeramento, piuttosto che alimentazione di potenza. Il segnale di clock viene ripristinato a cerrante continua, rettificato a quindi carica un temporizzatore a resistere/ condensatore che preferibilmente ha un resistere a dispersione o altro percorso di dispersione di corrente che rimuove la carica dal condensatore nel temporizzatore ad una velocit? leggermente inferiore di quella alla quale il temporizzatore ? caricato. Un circuito livellatore a diodo viene preferibilmente usato per scaricare il condensatore se vi ? caduta di corrente, come in un normale circuito di azzeramento. In accordance with the present invention, the clock signal itself is used as a power source for a reset timer, rather than a power supply. The clock signal is reset to continuous, rectified and then charges a resistor / capacitor timer which preferably has a leakage resist or other current leakage path that removes the charge from the capacitor in the timer at a speed. slightly lower than that at which the timer? loaded. A diode smoothing circuit is preferably used to discharge the capacitor if there is one. current drop, as in a normal reset circuit.

Secondo una forma di realizzazione dell'invenzione, un circuito di azzeramento comprende una sorgente di potenza a corrente continua, una sorgente di segnali di clock, un dispositivo per applicare potenza da una sorgente di potenza alla sorgente di clock, un dispositivo temporizzatore, un dispositivo per iniziare tempor izzazione dal dispositivo temporizzatore dal segnali di clock dalla sorgente dei segnali di clock, e un dispositivo per generare un segnale di azzeramento dopo un predeterminato intervallo tempor izzato dal dispositivo temporizzatore , According to an embodiment of the invention, a reset circuit comprises a direct current power source, a clock signal source, a device for applying power from a power source to the clock source, a timing device, a device for initiating timing from the timing device from the clock signals from the clock signal source, and a device for generating a reset signal after a predetermined timing interval from the timing device,

Secondo un'altra forma di realizzazione dell 'Invenzione, un ' circuito -di azzeramento comprende un dispositivo per ricevere un segnale oscillante o di clock e un dispositivo per generare un segnale di azzeramento da questo. According to another embodiment of the invention, a reset circuit comprises a device for receiving an oscillating or clock signal and a device for generating a reset signal therefrom.

Una miglire comprensione-dell 'invenzione si otterr? facendo riferimento alla descrizione dettagliata che segue, considerata congiuntamente ai seguenti disegni, nei quali; A better understanding of the invention will be obtained. referring to the detailed description which follows, considered in conjunction with the following drawings, in which;

- la figura 1 ? un diagramma schematico di un circuito di azzeramento della tecnica precedente, - la figura 2 ? un diagramma schematico di una forma di reali ione della presente invenzione, - figure 1? a schematic diagram of a prior art reset circuit, FIG. 2? a schematic diagram of a real ion form of the present invention,

? la figura 3 ? un grafico che illustra forme d'onda presenti in varie parti del circuito del l'invenzione, e ? figure 3? a graph illustrating waveforms present in various parts of the circuit of the invention, e

? le figure 4, 5 e 6 sono diagrammi a blocchi che i llustrano altre forme di reai izzazione dell 1invenzione. ? Figures 4, 5 and 6 are block diagrams illustrating other embodiments of the invention.

La figura 1 illustra un circuito di azzeramento usato per un controllo. Una sorgente di alimentazione di potenza di corrente continua , che attiva il clock 9 e un controllo (non illustrato) che devono essere azzerati , fa passare corrente attraverso il resistere 1 per caricare il condensatore 3, Figure 1 illustrates a reset circuit used for a check. A direct current power supply source, which activates clock 9 and a control (not shown) to be reset, passes current through resistor 1 to charge capacitor 3,

Quando il condensatore 3 carica ad una particolare tensione, un trigger di Schmitt, collegato alla giunzione del resistere e del condensatore, opera. Il suo segnale d'uscita viene invertito nell'invertitore 7 e l'uscita dell'Invertitore 7 ? un segnale /RESET per il controllo. Questo rimette a zero il controllo, il quale opera un modo ben noto per attivare un programma di iniziai izzazione , Mentre l'alimentazione di potenza a corrente continua pu? essere o non essere stabile, la carica del condensatore procede in ogni caso e in un particolare momento il segnale di rimessa a zero rilascia il controllo. Tuttavia, la sorgente di segnali di clock, che ? pure attivata dall'alimentazione di potenza, pu? essere o non essere .operante, o pu? o non pu? essere stabile per il momento in cui ? presente il /RESET, Pertanto, il controllo viene rimesso a zero in alcune condizioni. La figura 2 riporta un diagramma schematico della presente invenzione, La sorgente di potenza che attiva il controllo viene applicata alla sorgente di clock 9. La linea dei segnali di clock viene accoppiata a corrente alternata per mezzo del condensatore 11 e del buffer 13 (che potrebbero essere invertitori o- non invertitori) a un ripristlnatore e rettificatore della corrente continua comprendente 11 diodo 15 e il diodo 17 che vengono collegati in eerie e polarizzati allo stesso modo, 11 diodo 15 ha il suo anodo collegato a massa e il condensatore 11 ? collegato alla giunzione dei due diodi, When capacitor 3 charges to a particular voltage, a Schmitt trigger, connected to the junction of the resistor and the capacitor, operates. Is its output signal inverted in Inverter 7 and the output in Inverter 7? a / RESET signal for control. This resets the control to zero, which operates a well known way of activating an initiation program. be or not be stable, the capacitor charging proceeds in each case and at a particular moment the reset signal releases the control. However, the source of the clock signals, which? also activated by the power supply, pu? to be or not to be .operating, or can it? or can not? be stable by the time? present the / RESET, Therefore, the control is reset to zero in some conditions. Figure 2 shows a schematic diagram of the present invention. The power source which activates the control is applied to the clock source 9. The line of the clock signals is coupled to alternating current by means of the capacitor 11 and the buffer 13 (which could be inverters or non-inverters) to a DC restorer and rectifier comprising the diode 15 and the diode 17 which are connected in series and biased in the same way, the diode 15 has its anode connected to ground and the capacitor 11? connected to the junction of the two diodes,

Il catodo del diodo 17 ? collegato a un circuito di temporizzazione a resistore/condensatore con il catodo del diodo 17 collegato da un'estremit? del resistore 13 e il condensatore 20 collegato all'altra estremit? del resistore 19 a terra. Un resistore a dispersione ad alto valore 21 A collegato in parallelo al condensatore 20, The cathode of diode 17? connected to a resistor / capacitor timing circuit with the cathode of diode 17 connected at one end? of the resistor 13 and the capacitor 20 connected to the other end? of resistor 19 to ground. A 21A high-value dispersion resistor connected in parallel to capacitor 20,

La giunzione del resistere 19 e dal condensatore 20 ? collegata all'ingresso del trigger di Schmitt 23, l'uscita del quale ? collegata attraverso l'invertitore 25 a una linea di azzeramento 27. The junction of the resistor 19 and the capacitor 20? connected to the input of the Schmitt trigger 23, the output of which? connected through inverter 25 to a reset line 27.

Un altro diodo 29, avente il suo anodo collegato alla giunzione del resistore 19 e del condensatore 21 ha il suo catodo collegato al terminale di alimentazione di potenza , Another diode 29, having its anode connected to the junction of resistor 19 and capacitor 21, has its cathode connected to the power supply terminal,

In funzionamento, quando il sistema viene attivato, il livello di tensione dell'alimentazione di potenza aumenta, La sorgente di clock 9 inizia ad operare. Il segnale di clock ? accoppiato a corrente alternata al ripristinatore e rettificatore della corrente continua comprendente diodi 15 e 17 ove viene convertito in corrente continua. Il segnale a corrente continua risultante viene applicato al temporizzatore a resistere?condensatore che opera come quello della tecnica precedente, caricando il condensatore 20, Una volta caricato a un predeterminato livello, il trigger di Schmitt 23 opera, e il segnale, o una sua versione invertita, fornito dal funzionamento dell'invertitore 25, viene presentato sulla linea di azzeramento 27 che viene applicata al processore. In operation, when the system is activated, the voltage level of the power supply increases, The clock source 9 begins to operate. The clock signal? coupled to alternating current to the direct current restorer and rectifier comprising diodes 15 and 17 where it is converted into direct current. The resulting DC signal is applied to the timer to resist capacitor which operates as the one in the prior art, charging the capacitor 20.Once charged to a predetermined level, the Schmitt trigger 23 operates, and the signal, or a version thereof. inverted, provided by the operation of the inverter 25, is presented on the reset line 27 which is applied to the processor.

Si pu? vedere che il condensatore 20 inizia soltant bnvo a caricare una volta generati gli impulsi di clock. Pertanto, non soltanto il condensatore 20 non caricher? se il clock non opera, contrariamente al circuito della tecnica precedente sopra descritto, ma, poich? sono gli impulsi di clock stessi che inducono il condensatore 20 a caricarsi, il ritardo nella tensione attraverso il condensatore 20 aumentando alla tensione di soglia affinch? il trigger di Schmitt operi, fornisce abbondante tempo affinch? il segnale di clock diventi stabile, Nella tecnica precedente, il segnale di rimessa a zero, essendo' abilitato grazie alla presenza della tensione di alimentazione di potenza, potrebbe essere presente prima che la sorgente di clock abbia iniziato ad essere operativa, oppure durante il primo ciclo o pochi cicli della sorgente di clock quando pu? essere instabile. Ci? non pu? accadere nella presente invenzione, poich? ? l'esistenza del segnale di clock stesso per un periodo di tempo che causa la generazione del segnale di rimessa a zero. Come coefficiente di sicurezza, il circuito livellatore a diodo 29 verr? in seguito polarizzato se vi ? caduta di alimentazione di potenza della rete, scaricando il condensatore 21 e causando la rimozione logica del segnale /RESET, Can you? see that the capacitor 20 only begins to charge once the clock pulses are generated. Therefore, not only the capacitor 20 will not charge? if the clock does not operate, contrary to the circuit of the previous technique described above, but, since? it is the clock pulses themselves that cause the capacitor 20 to charge, the delay in the voltage across the capacitor 20 increasing to the threshold voltage so that the Schmitt trigger operates, provides plenty of time so that? the clock signal becomes stable.In the prior art, the reset signal, being enabled thanks to the presence of the power supply voltage, could be present before the clock source started to be operative, or during the first cycle or a few cycles of the clock source when it can? be unstable. There? can not? happen in the present invention, since? ? the existence of the clock signal itself for a period of time causing the reset signal to be generated. As a safety factor, the diode smoothing circuit 29 will come? later polarized if there? power supply failure of the network, discharging the capacitor 21 and causing the logical removal of the signal / RESET,

Il resistore 21, nel disperdere la carica dal condensatore 20, assicura che il clock 9 si arresti, la tensione attraverso il condensatore 20 cadr?, inducendo 'il trigger di Schmitt a rimuovere logicamente il segnale /RESET dalla linea 27, arrestando il controllo. Resistor 21, in dispersing the charge from capacitor 20, ensures that clock 9 stops, the voltage across capacitor 20 will drop, causing the Schmitt trigger to logically remove the / RESET signal from line 27, stopping control.

In una forma di realizzazione di successo, il resistere 19 era di 100 K ohm, il condensatore 20 di 0,1 ?F, il condensatore 11 di 0,1?f e i.diodi 15 e 17 erano del tipo 1N4148, Il resistore 21 era di 1 megohm . In one successful embodiment, the resistor 19 was 100K ohms, the capacitor 20 was 0.1? F, the capacitor 11 was 0.1? F, and the diodes 15 and 17 were of the type 1N4148, the resistor 21 was 1 megohm.

Si comprender? che il circuito,operer? senza che il resistore 21 o il diodo 29 siano presenti. Il circuito operer? pure con un altro resistere in serie con il diodo 15 e naturalmente per una particolare applicazione verranno scelti differenti valori dei componenti. Will you understand? that the circuit, will operate? without resistor 21 or diode 29 being present. The circuit will operate? also with another resist in series with the diode 15 and of course for a particular application different values of the components will be chosen.

Gli esperti nella tecnica .comprenderanno facilmente che il resistore 19 e il condensatore 21, con i loro componenti opzionalmente associati, comprendono un dispositivo temporizzatore. In una forma di realizzazione alternativa dell'invenzione, il dispositivo temporizzatore potrebbe comprendere un elemento di accumulo della carica capacitiva caricato e scaricato da sorgenti di corrente e* dissipatori di corrente. Those skilled in the art will readily understand that resistor 19 and capacitor 21, with their optionally associated components, comprise a timing device. In an alternate embodiment of the invention, the timing device could comprise a capacitive charge storage element charged and discharged from current sources and current sinks.

In un'altra forma di realizzazione alternativa dell'invenzione, come illustrata in figura 4, il dispositivo di temporizzazione potrebbe comprendere un contatore digitale 33 che pu? essere incrementato da impulsi dalla sorgente di clock 9 e potrebbe essere opzionalmente decrementato da impulsi da una seconda sorgente di clock 41 a frequenza sostanzialmente inferiore alla frequenza della prima sorgente di clock. In another alternative embodiment of the invention, as illustrated in Figure 4, the timing device could comprise a digital counter 33 which can be incremented by pulses from the clock source 9 and could optionally be decremented by pulses from a second clock source 41 at a frequency substantially lower than the frequency of the first clock source.

E' anche possibile sostituire la funzione di tempori zzazione del resistore 19 e del condensatore 21 con una catena di conteggio operante direttamente dal buffer 13. It is also possible to replace the timing function of resistor 19 and capacitor 21 with a counting chain operating directly from buffer 13.

Si pu? inoltre comprendere che il condensatore 11, il diodo 15 e il diodo 17 comprendono un dispositivo per iniziare la temporizzazione per mezzo del dispositivo temporizzatore dai segnali di clock dalla sorgente dei segnali di clock. In una forma di realizzazione alternativa dell'invenzione, come illustrato in figura 5, il dispositivo per l'inizio della temporizzazione da parte del dispositivo di temporizzazione dai segnali di clock dalla sorgente dei segnali di clock, potrebbe comprendere una sorgente di corrente 43 controllata da un multivibratore monostabile 45 eccitato da impulsi da detta sorgente di segnali di clock, come illustrato. L'intero circuito di ritardo' potrebbe essere alternativamente sostituito con una catena di conteggio 47, mentre il diodo 27 e il resistore 21 potrebbero essere sostituiti da un diodo 49 azzerato alla catena e da un rivelatore di impulso mancante 51, rispettivamene, come illustrato in figura 6, La figura 3 riporta il segnale in vari punti del circuito di figura 2. La curva A ?ndica una curva che rappresenta la tensione d'uscita della sorgente di clock 9, Nella curva A, prima del funzionamento del clock, non appare alcun impulso di clock; come mostrato in 31. Una volta che la sorgente di clock inizia ad operare, gli estremi degli impulsi dei segnali di clock, come mostrato in 33, sono evidenti , Can you? further understand that the capacitor 11, the diode 15 and the diode 17 comprise a device for initiating the timing by means of the timing device from the clock signals from the source of the clock signals. In an alternative embodiment of the invention, as illustrated in Figure 5, the device for initiating timing by the timing device from the clock signals from the clock signal source could comprise a current source 43 controlled by a monostable multivibrator 45 excited by pulses from said clock signal source, as illustrated. The entire delay circuit 'could alternatively be replaced with a counting chain 47, while the diode 27 and resistor 21 could be replaced by a chain-zeroed diode 49 and a missing pulse detector 51, respectively, as illustrated in Figure 6, Figure 3 shows the signal in various points of the circuit of Figure 2. Curve A shows a curve that represents the output voltage of the clock source 9, In curve A, before the clock operation, it does not appear no clock pulse; as shown in 31. Once the clock source begins to operate, the extremes of the pulses of the clock signals, as shown in 33, are evident,

La tensione attraverso il condensatore 21 ? illustrata come curva B, che inizia a salire, come mostrato in 35, una volta generati i segnali di clock dalla sorgente di clock 9, La curva C mostra il segnale RESET all'uscita del trigger di Schmitt 23, La tensione a caduta 37 avviene in un momento che segue l'inizio del funzionamnto del clock e viene determinata dalla soglia di funzionamnto del trigger di Schmitt e dalla velocit? di aumento della tensione attraverso il condensatore 21, The voltage across capacitor 21? shown as curve B, starting to rise, as shown in 35, once the clock signals are generated from clock source 9, Curve C shows the RESET signal at the output of the Schmitt trigger 23, The voltage drop 37 occurs in a moment that follows the start of the clock operation and is determined by the threshold of operation of the Schmitt trigger and by the speed? of voltage rise across capacitor 21,

Mentre questo circuito ? stato descritto come atto a fornire un circuito di azzeramento per un controllo, potrebbe essere alternativamente usato per controllare la perdita di qualsiasi clock continuo o quasi continuo o flusso di cambio dati, Il dispositivo di temporizzazione e il dispositivo per l'inizio della temporizzazione da parte del temporizzatore dalla sorgente di segnali di clock, pu?, naturalmente, comprendere qualsiasi combinazione appropriata di elementi del circuito analogico o digitala, I resistori possono essere canali a stato solido o altra sorgenti di limitazione di corrente e i condensatori potrebbero essere qualsiasi circuito o elemento che mostri capacit?. While this circuit? been described as providing a reset circuit for a control, it could alternatively be used to control the loss of any continuous or quasi-continuous clock or data change flow. The timing device and the timing initiation device by of the timer from the clock signal source, may, of course, include any appropriate combination of analog or digital circuit elements. The resistors may be solid state channels or other current limiting sources and the capacitors could be any circuit or element that show ability.

Una persona che comprende l'invenzione pu? ora concepire strutture o forme di realizzazione alternative o variazioni della stessa. Tutte quelle che cadono nell'ambito delle rivendicazioni qui allegate sono considerate parte della presente invenzione. A person who understands the invention can? now conceive alternative structures or embodiments or variations thereof. All those falling within the scope of the appended claims are considered to be part of the present invention.

Claims

R I V E N D I C A Z I O N I 1, Zeroing circuit characterized by the fact of including: (a) a direct current power source, (b) a clock signal source, (c) means for applying power from the power source to the clock signal source, (d) a timer means, (e) means for initiating timing from the clock means from the clock signals from the clock signal source, (f) means for generating a reset signal following a predetermined timed interval by the timer means, 2, Reset circuit according to claim 1, characterized in that the initiation means comprises a direct current generation circuit for receiving said clock signals and emitting a direct current signal therefrom, 3. A reset circuit according to claim 2, characterized in that the direct current generation circuit is a direct current restorer coupled to alternating current to an output of the clock signal source. 4. Reset circuit according to claim 3, characterized in that the timer means? a resistor-capacitor timer circuit, including means for charging the capacitor from the output of the DC resistor, 5. Zeroing circuit according to claim 4, characterized in that the zeroing signal generating means comprises a Schmitt trigger having an operating threshold slightly lower than a maximum predetermined direct current voltage that the capacitor reaches upon stable operation of the source of clock signals, 6. Reset circuit according to claim 5, characterized in that it further comprises a resistor? at high value in parallel with the capacitor, to discharge the capacitor at a speed? less than its speed? 7. Reset circuit characterized in that it comprises a means for receiving an oscillating or clock signal and a means for generating a reset signal therefrom, 8. A reset circuit according to claim 7, characterized in that it includes? means for converting the clock or oscillating signal into a DC signal and for activating a timer generating a reset signal therefrom. 9. A reset circuit according to claim 8, characterized in that it comprises means for providing a power source, the reset signal and the oscillating or clock signal to a control for activating, timing and resetting the control, respectively. 10. Reset circuit according to claim 2, characterized in that said direct current generation circuit comprises a current source controlled by a monostable multivibrator pulsed by said clock signal source. 11. Reset circuit according to claim 10, characterized in that said timer means comprises a capacitive charge accumulation element charged by said controlled current source. 12. A reset circuit according to claim 11, characterized in that it further comprises a means for discharging said capacitive charge accumulation element at a rate lower than its charging rate from said source of controlled current, 13. Reset circuit according to claim 12, characterized in that said discharge means comprises a high-value resistor in parallel with the capacitor. 14, Reset circuit according to claim 12, characterized in that said discharge means comprises a current dissipator 15, Reset circuit according to claim 1, characterized in that said timer means comprises a digital counting circuit, 16. Reset circuit according to claim 15, characterized in that said initiation means comprises means for incrementing said digital counting circuit upon each occurrence of a pulse from said source of clock signals. 17 Zeroing circuit according to claim 15, characterized in that said zeroing signal generating means comprises means for comparing the state of said digital counting circuit with a predetermined threshold, 18, Reset circuit according to claim 15, characterized in that it further comprises means for decrementing said digital counting circuit at each occurrence of a pulse from a second source of clock signals at a frequency substantially lower than said first source of clock signals .