IT9019705A1 - MONOLITHICALLY INTEGRATED CIRCUIT PROVISION - Google Patents
MONOLITHICALLY INTEGRATED CIRCUIT PROVISIONInfo
- Publication number
- IT9019705A1 IT9019705A1 IT019705A IT1970590A IT9019705A1 IT 9019705 A1 IT9019705 A1 IT 9019705A1 IT 019705 A IT019705 A IT 019705A IT 1970590 A IT1970590 A IT 1970590A IT 9019705 A1 IT9019705 A1 IT 9019705A1
- Authority
- IT
- Italy
- Prior art keywords
- transistor
- collector
- substrate
- emitter
- ground
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 76
- 238000009792 diffusion process Methods 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
"DISPOSIZIONE CIRCUITALE INTEGRATA MONOLITICAMENTE". "MONOLITHICALLY INTEGRATED CIRCUIT ARRANGEMENT".
ROBERT BOSCH GMBH ROBERT BOSCH GMBH
RIASSUNTO SUMMARY
L'invenzione si riferisce ad una disposizione circuitale integrata monoliticamente, nella quale secondo l'invenzione il substrato (111) è collegato con il potenziale di volta in volta-più negativo tramite almeno un transistore (T12) con il suo tratto collettore-emettitore, ed il transistore (T12) è un transistore di tipo npn con un substrato con conducibilità di tipo P. Il collettore del transistore (T12) è collegato con il substrato (111) tramite la rispettiva sacca e l'emettitore.Questo accorgimento circuitale consente di portare un numero qualsiasi di sacche a diversi potenziali al di sotto della tensione di alimentazione negativa senza che il circuito venga disturbato nel suo funzionamento o venga distrutto. Analogamente è possibile il funzionamento di un tale circuito The invention relates to a monolithically integrated circuit arrangement, in which according to the invention the substrate (111) is connected with the each time negative potential via at least one transistor (T12) with its collector-emitter section, and the transistor (T12) is an npn type transistor with a substrate with P type conductivity. The collector of the transistor (T12) is connected to the substrate (111) through the respective well and the emitter. bring any number of pockets to different potentials below the negative supply voltage without the circuit being disturbed in its operation or being destroyed. Similarly, the operation of such a circuit is possible
DESCRIZIONE DESCRIPTION
Disposizioni circuitali integrate monoliticamente sono in genere note. In queste disposizioni circuitali piti componenti elettronici del circuito sono annegate in un substrato comune e sono separate*reciprocamente da una diffusione di isolamento, in modo da formare sacche o isole. Ciascuno di questi componenti elettronici è costituito o si trova in una sacca di un tipo di conducilibità, mentre il substrato e l'isolamento possiedono il tipo di conducibilità opposto in modo tale da formare giunzioni pn dal substrato verso le sacche. ;per garantire il funzionamento di un tale circuito integrato, il substrato deve essere polarizzato in modo tale che la giunzione pn verso ciascuna sacca sia sempre polarizzata in direzione di interdizione. ;Nel caso di un substrato di materiale con conducibilità di tipo p, il substrato deve essere collegato con il potenziale pili negativo del circuito, in generale con la tensione di alimentazione negativa. Presupposto per un funzionamento corretto o senza guasti di un circuito è che nessuna delle isole di materiale con conducibilità di tipo n possa assumere un potenziale piò negativo del potenziale del substrato. Se tuttavia ciò avviene, la giunzione pn dalla sacca al substrato viene polarizzata in direzione di conduzione e,già con correnti di substrato relativamente ridotte,viene disturbato il funzionamento del circuito integrato. ;Tali disturbi sono in pratica un problema frequente e gravoso, per il quale finora non si ha alcuna soluzione soddisfacente. ;In particolare, gli ingressi e le uscite di un circuito integrato vengono portate spesso al di sotto del potenziale di alimentazione negativo, con il quale è collegato il substrato, a causa di tensioni di disturbo esterne. Perciò si hanno disturbi o guasti di funzionamento ed in alcuni casi addirittura la distruzione del circuito integrato. ;Sono già noti circuiti di protezione che bloccano gli ingressi e le uscite di un circuito integrato in prossimità del potenziale di alimentazione negativo. Tali circuiti integrati sono realizzabili in particolare per la protezione di attuatori di potenza integrati solo con elevato dispendio poiché qui i disturbi accoppiati tramite le uscite di potenza sono per lo più molto energetici.Circuiti di protezione adeguati richiedono quindi spesso più superficie dell'attuatore di potenza stesso, il che si oppone allo scopo di miniaturizzazione dei circuiti integrati. ;Un ulteriore problema analogo consiste nell'azionare un circuito integrato con due potenziali di massa, che possono assumere differenze di potenziale variabili uno rispetto all'altro.Una tale applicazione è presente ad esempio in apparecchi di autoveicoli, in cui un circuito deve essere azionato con una massa di potenza ed una massa di segnale o elettronica. ;Con una disposizione circuitale integrata monoliticamente con le caratteristiche della rivendicazione 1, è vantaggiosamente possibile portare un numero a piacere di sacche a potenziali differenti al di sotto della tensione di alimentazione negativa, senza che il circuito venga disturbato. Analogamente è possibile l'azionamento di un circuito con parecchi potenziali di massa differenti. ;Si sottolinea esplicitamente il fatto che nei documenti di deposito, anche nelle rivendicazioni, è stato descritto il caso che il substrato sia costituito da materiale con conducibilità di tipo p che corrisponde alla struttura usuale. E' chiaro che nell'utilizzazione di un substrato di materiale con conducibilità di tipo n, le giunzioni pn'sono solamente opposte nella loro disposizione e polarizzazione e che anche una disposizione circuitale con questa struttura deve essere coperta da protezione. ;Secondo l'invenzione il substrato è collegato con il potenziale di volta in volta più negativo tramite transistori in modo tale che le giunzioni pn di tutte le sacche verso il substrato sono sempre polarizzate in modo sufficiente e non vengono azionate in direzione di conduzione. Tuttavia è necessario tenere conto di una serie di condizioni secondarie ed utilizzare accorgimenti senza i quali un tale circuito non funzionerebbe. ;Le sacche, che vengono portate da tensioni di disturbo al di sotto della tensione di alimentazione negativa, debbono poter essere portate anche ad elevate tensioni positive nel funzionamento normale.Ne consegue che i transistori che collegano il substrato con il potenziale di sacca di volta in volta più negativo non sono sollecitati solamente nel funzionamento regolare, ma devono essere fatti funzionare anche in inversa. Inoltre, la tensione rimanente fra il substrato ed il potenziale di sacca di volta in volta più negativo deve essere sempre cosi piccola, che tramite la corrispondente giunzione pn del diodo di substrato non passi corrente. Poiché il tratto collettore-emettitore deve collegare il substrato con il potenziale più negativo per poter portar via eventuali correnti di substrato presenti,per questo compito possono essere prese in considerazione solo transistori npn. Infatti come è noto, nei transistori pnp, nello stato saturato, la base presenta il potenziale più negativo. Un tale transistore non è qui adatto poiché per lo scopo desiderato il collettore deve essere posto al potenziale più negativo.Poiché la tensione fra substrato e sacca generalmente può assumere valori positivi molto elevati, ed i transistori npn realizzati come transistori verticali possiedono tensioni di interdizione elevate soltanto nel funzionamento normale, ma nel funzionamento inverso rompono già a tensioni comprese fra 3 e 7 volt, il collettore dei transistori npn deve essere collegato con la sacca e l’emettitore con il substrato. Se la sacca viene portata al di sotto del potenziale di massa, il relativo transistore npn diventa conduttore in inversa e trascina con sè il substrato. In tal caso esso deve poter portar via almeno la corrente che fluisce dal circuito nel substrato nonché la corrente di interdizione di substrato. A tale scopo è vantaggioso se il transistore possiede un'elevata amplificazione di corrente inversa. ;L'invenzione viene, chiarita più dettagliatamente sulla base di un disegno, nel quale: ;la figura 1 mostra la struttura elettrica di una forma di realizzazione del circuito, ;la figura 2 mostra la struttura elettrica di una seconda forma di realizzazione di un circuito, ;le figure 3 (A e B) mostrano la struttura geometrica di un circuito, la figura 4 mostra la struttura elettrica di una terza forma di realizzazione del circuito, ;le figure 5 (A e B) mostrano la struttura geometrica di una disposizione circuitale. ;In figura 1 è mostrata una disposizione circuitale secondo l'invenzione, con un transistore TU il cui collettore è portato verso l'esterno tramite un morsetto A. Tramite questo morsetto A tensioni di disturbo possono essere accoppiate nella disposizione circuitale integrata. Il collettore del transistore TU rappresenta una sacca nella struttura circuitale integrata che, nei circuiti usuali, non può essere portata al di sotto del potenziale di massa. ;L'emettitore del transistore TU è collegato con un potenziale di massa M-^, 112, che può essere ad esempio la massa di potenza. ;Un secondo potenziale di massa M2/ 113, che deve essere qui la massa della parte elettronica, è pure presente e può assumere sia potenziali positivi sia negativi rispetto al potenziale di massa , 112. Una parte del circuito integrato, non rappresentato nel suo complesso,del quale il transistore TU rappresenta un componente, è collegato con la massa di potenza , 112 ed un'altra parte con la massa della parte elettronica M2, 113. ;Il substrato S, 111 del circuito integrato è collegato con il collettore del transistore TU, nonché con i due potenziali di massa 112, 113 di volta in volta tramite i percorsi di conduzione di transistori T12, T14 e T16. Gli emettitori di questi transistori sono collegati con il substrato S, 111. Il collettore del transistore T12 è collegato con il collettore del transistore TU, la massa di potenza 112 è collegata con il collettore del transistore T14 e la massa della parte elettronica M2,113 è collegata con il collettore del transistore T16. ;Le basi dei transistori T12, T14 e T16 sono alimentate tramite generatori di corrente 108, 109 e 110. Per limitare le correnti di collettori nel funzionamento in diretta, a ciascuno dei transistori T12, T14, e T16, sulla giunzione base-emettitore, sono collegati in parallelo un rispettivo transistore T13,T15 e T17 collegato a diodo. ;Le coppie di transistori T12 e T13,T14 e T15,nonché T16 e T17 formano quindi specchi di corrente. In particolare è vantaggioso che questi siano realizzati come specchi di corrente di demoltiplicazione in quanto i transistori T13, T15 e T17 collegati a diodo possiedono aree di emettitori maggiori di fattori n, in, k rispetto ai transistori associati T12, T14 e T16. ;Con questo accorgimento, ad esempio nel transistore T12 la corrente di collettore viene ridotta ad un ennesimo della corrente Jj del generatore di corrente 108, quando la tensione di collettore del transistore T12 è positiva. Poiché questa corrente fluisce dall'esterno tramite il morsetto A, questa in genere deve essere la pii!piccola possibile. ;Il substrato in questa disposizione deve essere ad una tensione leggermente maggiore del più basso dei tre potenziali e A poiché quello dei transistori T12, T14 e T16, il cui collettore è collegato con il potenziale minore, diventa conduttore in senso inverso e trascina con sé il substrato S, 111. ;Il transistore T13,T15 e T17,di volta in volta collegato in parallelo alla sua giunzione base-emettitore, non disturba qui poiché questo durante questa fase di funzionamento è praticamente senza corrente. ;Il transistore (T12, T14 o T16) di volta in volta conduttore in senso inverso deve portare sul suo tratto collettore-emettitore, le correnti di emettitore degli altri due specchi di corrente azionati nella direzione diretta,nonché una corrente di interdizione di substrato 114 (rappresentata simbolicamente con Js), che fluisce dal circuito rimanente nel substrato 111.Questa corrente di interdizione di substrato 114 in generale è tuttavia bassa. ;Quando i tre generatori di corrente 108, 109 e 110 vengono realizzati uguali, il transistore che conduce in senso inverso deve condurre una corrente leggermente maggiore del doppio della sua corrente di base tramite il suo tratto collettore-emettitore. Quando il transistore T16 è in conduzione, la sua corrente di collettore inversa si ottiene da ;^Kinv ~ (1+1/n) Jj (1+1/m) J2 ;Perciò è sufficiente qui un’amplificazione di corrente inversa leggermente minore per ottenere una piccola tensione di saturazione. ;In figura 2 è mostrata un’ulteriore forma di realizzazione dell'invenzione. Un transistore T21 corrisponde al transistore TU di figura 1 ed è anch'esso portato verso l’esterno con il suo collettore tramite il morsetto A, 211: Il suo emettitore è collegato con la massa M, 204, e qui è prevista una sola massa. ;Il transistore T21 è a sua volta realizzato in un substrato S5, 203.1, ove il collettore forma la sacca, ed il substrato Sj, 203.1, è collegato con la massa Jl, 204 in più punti a bassa resistenza. Questo collegamento può avvenire ad esempio tramite una metallizzazione sul lato posteriore del substrato, come è necessario nei circuiti integrati di potenza a causa del buon collegamento termico in un dissipatore di calore. Il substrato nelle immediate vicinanze del transistore T21 è indicato con S2, 203. Questa zona è collegata con il substrato rimanente Sj, 203.1 tramite una resistenza di diffusione 205. ;Inoltre, anche qui è previsto un transistore T22 che, secondo l'invenzione, è collegato con la sacca, cioè con il collettore del transistore T21, e con il substrato S2, 203, che circonda il transistore T21 nelle immediate vicinanze. ;Il transistore T22 è comandato sulla sua base tramite un generatore di corrente 208 e nella linea di alimentazione è disposto un interruttore 209. Questo interruttore può essere ad esempio il tratto di commutazione di un transistore. ;L'interruttore 209 è azionato da uno stadio di commutazione 210. Lo stadio di commutazione 210 comprende ad esempio un comparatore ed è collegato con un morsetto al collettore del transistore 21 e con l' altro morsetto alla massa 204. ;Tra la base del transistore T22 e la zona di substrato $2* 203 , è previsto un resistore 206 per mantenere sicuramente in interdizione il transistore T22 quando l ' interruttore 209 è aperto. Sono pure possibili altri mezzi ad interruttore per interdire con sicurezza il transistore T22. Monolithically integrated circuit arrangements are generally known. In these circuit arrangements, several electronic components of the circuit are embedded in a common substrate and are separated from each other by a diffusion of isolation, so as to form pockets or islands. Each of these electronic components is made up or in a pocket of one type of conductivity, while the substrate and insulation have the opposite type of conductivity so that they form pn junctions from the substrate to the pockets. ; to ensure the operation of such an integrated circuit, the substrate must be biased so that the pn junction towards each well is always biased in the interdiction direction. ; In the case of a substrate of material with p-type conductivity, the substrate must be connected with the pili negative potential of the circuit, in general with the negative supply voltage. A prerequisite for correct or fault-free operation of a circuit is that none of the islands of material with n-type conductivity can assume a potential more negative than the substrate potential. However, if this occurs, the pn junction from the pocket to the substrate is biased in the direction of conduction and, even with relatively low substrate currents, the operation of the integrated circuit is disturbed. Such disturbances are in practice a frequent and burdensome problem, for which up to now no satisfactory solution has been found. In particular, the inputs and outputs of an integrated circuit are often brought below the negative supply potential, with which the substrate is connected, due to external interference voltages. Therefore there are malfunctions or malfunctions and in some cases even the destruction of the integrated circuit. ; Protection circuits are already known which block the inputs and outputs of an integrated circuit near the negative supply potential. Such integrated circuits can be implemented in particular for the protection of integrated power actuators only with high expenditure since here the disturbances coupled via the power outputs are mostly very energetic. Suitable protection circuits therefore often require more surface area of the power actuator itself, which runs counter to the purpose of miniaturization of integrated circuits. ; A further analogous problem consists in operating an integrated circuit with two ground potentials, which can assume varying potential differences with respect to each other. Such an application is present for example in automotive appliances, in which a circuit must be operated with a power mass and a signal or electronic mass. With a monolithically integrated circuit arrangement with the characteristics of claim 1, it is advantageously possible to bring any number of wells to different potentials below the negative supply voltage, without disturbing the circuit. Similarly, it is possible to operate a circuit with several different ground potentials. It is explicitly emphasized that in the filing documents, also in the claims, the case has been described that the substrate is constituted by material with conductivity of type p which corresponds to the usual structure. It is clear that in using a substrate of material with n-type conductivity, the pn junctions are only opposite in their arrangement and polarization and that also a circuit arrangement with this structure must be covered by protection. According to the invention, the substrate is connected with the each time more negative potential by means of transistors in such a way that the pn junctions of all the wells towards the substrate are always sufficiently polarized and are not driven in the conduction direction. However, it is necessary to take into account a series of secondary conditions and to use precautions without which such a circuit would not work. The pockets, which are carried by disturbing voltages below the negative supply voltage, must also be able to be brought to high positive voltages in normal operation. It follows that the transistors that connect the substrate with the pocket potential from time to time more negative times, they are not only stressed in regular operation, but must also be operated in reverse. Furthermore, the remaining voltage between the substrate and the more negative pocket potential must always be so small that no current flows through the corresponding pn junction of the substrate diode. Since the collector-emitter section must connect the substrate with the most negative potential in order to be able to carry away any substrate currents present, only npn transistors can be considered for this task. In fact, as is known, in the pnp transistors, in the saturated state, the base has the most negative potential. Such a transistor is not suitable here because for the desired purpose the collector must be placed at the most negative potential, since the voltage between the substrate and the well can generally assume very high positive values, and the npn transistors realized as vertical transistors have high cut-off voltages only in normal operation, but in reverse operation they already break at voltages between 3 and 7 volts, the collector of the npn transistors must be connected with the bag and the emitter with the substrate. If the well is brought below the ground potential, the relative npn transistor becomes an inverse conductor and carries the substrate with it. In such a case it must be able to carry away at least the current flowing from the circuit into the substrate as well as the substrate cut-off current. For this purpose it is advantageous if the transistor has a high reverse current amplification. ; The invention is clarified in more detail on the basis of a drawing, in which:; Figure 1 shows the electrical structure of one embodiment of the circuit; Figure 2 shows the electrical structure of a second embodiment of a circuit. circuit,; Figures 3 (A and B) show the geometric structure of a circuit, Figure 4 shows the electrical structure of a third embodiment of the circuit,; Figures 5 (A and B) show the geometric structure of a circuit arrangement. Figure 1 shows a circuit arrangement according to the invention, with a transistor TU whose collector is brought outwards via a terminal A. Through this terminal A, interference voltages can be coupled in the integrated circuit arrangement. The collector of the transistor TU represents a pocket in the integrated circuit structure which, in the usual circuits, cannot be brought below the ground potential. The emitter of the transistor TU is connected with a ground potential M- ^, 112, which can be for example the power ground. ; A second ground potential M2 / 113, which must be here the ground of the electronic part, is also present and can have both positive and negative potentials with respect to the ground potential, 112. A part of the integrated circuit, not shown as a whole , of which the transistor TU represents a component, is connected to the power ground, 112 and another part to the ground of the electronic part M2, 113. The substrate S, 111 of the integrated circuit is connected to the collector of the transistor TU, as well as with the two ground potentials 112, 113 each time through the conduction paths of transistors T12, T14 and T16. The emitters of these transistors are connected with the substrate S, 111. The collector of the transistor T12 is connected with the collector of the transistor TU, the power ground 112 is connected with the collector of the transistor T14 and the ground of the electronic part M2,113 it is connected to the collector of transistor T16. ; The bases of transistors T12, T14 and T16 are powered by current sources 108, 109 and 110. To limit the collector currents in live operation, to each of the transistors T12, T14, and T16, on the base-emitter junction, a respective transistor T13, T15 and T17 connected to diode are connected in parallel. ; The pairs of transistors T12 and T13, T14 and T15, as well as T16 and T17 thus form current mirrors. In particular, it is advantageous for these to be realized as downgrading current mirrors since the diode-connected transistors T13, T15 and T17 have areas of emitters greater than factors n, in, k with respect to the associated transistors T12, T14 and T16. With this expedient, for example in the transistor T12 the collector current is reduced to one nth of the current Jj of the current generator 108, when the collector voltage of the transistor T12 is positive. Since this current flows from the outside via terminal A, this should generally be as small as possible. ; The substrate in this arrangement must be at a voltage slightly greater than the lowest of the three potentials and A since that of transistors T12, T14 and T16, whose collector is connected with the lower potential, becomes conductive in the reverse direction and carries with it the substrate S, 111. The transistor T13, T15 and T17, each time connected in parallel to its base-emitter junction, does not disturb here since this is practically without current during this phase of operation. ; The transistor (T12, T14 or T16) each time conducting in the opposite direction must carry on its collector-emitter section, the emitter currents of the other two current mirrors operated in the forward direction, as well as a substrate inhibition current 114 (symbolically represented as Js), which flows from the remaining circuit in the substrate 111. This substrate cut-off current 114 is generally low, however. When the three current generators 108, 109 and 110 are made the same, the reverse conducting transistor must conduct a current slightly greater than twice its base current through its collector-emitter section. When transistor T16 is conducting, its reverse collector current is obtained from; ^ Kinv ~ (1 + 1 / n) Jj (1 + 1 / m) J2; Therefore a slightly smaller reverse current amplification is sufficient here to get a small saturation voltage. ; Figure 2 shows a further embodiment of the invention. A transistor T21 corresponds to the transistor TU of figure 1 and is also brought outwards with its collector through the terminal A, 211: Its emitter is connected to the ground M, 204, and here only one ground is provided . The transistor T21 is in turn made in a substrate S5, 203.1, where the collector forms the well, and the substrate Sj, 203.1, is connected to the ground J1, 204 at several low resistance points. This connection can be made for example via a metallization on the back side of the substrate, as is necessary in power integrated circuits due to the good thermal connection in a heat sink. The substrate in the immediate vicinity of the transistor T21 is indicated by S2, 203. This zone is connected with the remaining substrate Sj, 203.1 by means of a diffusion resistance 205. Also here a transistor T22 is provided which, according to the invention, it is connected with the well, ie with the collector of the transistor T21, and with the substrate S2, 203, which surrounds the transistor T21 in the immediate vicinity. The transistor T22 is controlled on its base by means of a current generator 208 and a switch 209 is arranged in the supply line. This switch can be, for example, the switching section of a transistor. Switch 209 is operated by a switching stage 210. Switching stage 210 comprises for example a comparator and is connected with one terminal to the collector of transistor 21 and with the other terminal to ground 204.; Between the base of the transistor T22 and the substrate region $ 2 * 203, a resistor 206 is provided to keep transistor T22 safely off when the switch 209 is open. Other switch means are also possible for safely inhibiting transistor T22.
Con Jsj , 207 e Js2, 207.1 sono rappresentate simbolicamente le correnti di interdizione di sacca verso il substrato. With Jsj, 207 and Js2, 207.1 the bag interdiction currents towards the substrate are symbolically represented.
La disposizione circuitale secondo la figura 2 ha il seguente funzionamento: tramite lo stadio di commutazione 210, rispettivamente tramite il comparatore contenuto in esso, il potenziale del collettore di T21 viene conf rontato continuamente con il potenziale di massa 204 e l ' interruttore 209 viene chiuso non appena il potenziale del collettore di T21 è approssimativamente uguale al potenziale di massa. The circuit arrangement according to Figure 2 has the following operation: by means of the switching stage 210, or by means of the comparator contained therein, the collector potential of T21 is continuously compared with the ground potential 204 and the switch 209 is not closed. as soon as the collector potential of T21 is approximately equal to the mass potential.
Quando questo stato viene ottenuto a causa di un disturbo proveniente dall ' esterno o perché il collettore di T21 viene portato al di sotto del potenziale di massa 204, il transistore T22 viene alimentato sulla sua base tramite il generatore di corrente 208 e l ' interruttore chiuso 209. Di conseguenza il substrato D2, 203 viene portato nelle immediate vicinanze di T21 con il collettore di T21. Il prodotto dell’amplificazione di corrente inversa e della corrente di comando J del generatore di corrente 208 deve essere qui sufficientemente grande affinché la corrente fluente attraverso la resistenza di diffusione 205 nonché le correnti di substrato Jgj, 207 e 207.1, possano essere assorbite da T22 non appena si abbia differenza di potenziale fra la parte rimanente di substrato ,203.1 e la porzione di substrato S2, 203. When this state is obtained due to a disturbance coming from the outside or because the collector of T21 is brought below the ground potential 204, the transistor T22 is powered on its base through the current generator 208 and the closed switch 209 Consequently, the substrate D2, 203 is brought into the immediate vicinity of T21 with the collector of T21. The product of the reverse current amplification and the control current J of the current generator 208 must be large enough here so that the current flowing through the diffusion resistor 205 as well as the substrate currents Jgj, 207 and 207.1, can be absorbed by T22 as soon as there is a potential difference between the remaining part of the substrate, 203.1 and the portion of the substrate S2, 203.
La figura 3 mostra una disposizione geometrica particolarmente vantaggiosa dei transistori secondo l'invenzione T12, rispettivamente T22, in una sacca 301. Il primo ed il secondo transistore sono qui indicati con T31 e T32,corrispondentemente alle figure 3. La figura 3A rappresenta una vista dall'alto sulla disposizione e la figura 3B rappresenta una sezione. Figure 3 shows a particularly advantageous geometric arrangement of the transistors according to the invention T12, respectively T22, in a well 301. The first and second transistors are indicated here with T31 and T32, corresponding to Figures 3. Figure 3A represents a view from above on the arrangement and Figure 3B shows a section.
Poiché il transistore secondo l’invenzione T32 è un transistore npn il cui collettore è pure una sacca disposta nel substrato,esso può essere disposto nella stessa sacca in cui si trova il transistore T31. Since the transistor according to the invention T32 is a npn transistor whose collector is also a pocket arranged in the substrate, it can be arranged in the same pocket where the transistor T31 is located.
La lista seguente fornisce l’associazione dei numeri di riferimento utilizzati rispetto ai componenti singoli: The following list provides the association of the reference numbers used with respect to the individual components:
301 = Substrato,drogaggio p-302 = Diffusione di isolamento p+ 301 = Substrate, p-doped 302 = Diffusion of p + isolation
302.1 - Contatto di substrato nella diffusione di isolamento 302.1 - Substrate contact in insulation diffusion
303 = Diffusione di morsetto di collettore n+ del transistore T32 303 = Diffusion of collector clamp n + of transistor T32
304 = Diffusione di strato conduttore (tratto sepolto) n 304 = Diffusion of conductive layer (buried section) n
305 = Epitassia (sacca) n" 305 = Epitaxy (sac) n "
306 = Diffusione di base p del transistore T32 306 = Diffusion of base p of transistor T32
306.3 = Contatto di base del transistore T32 306.3 = Base contact of transistor T32
306.1 = Morsetto di base metallo del transistore T32 306.1 = Metal base terminal of transistor T32
307 = Diffusione di emettitore n+ del transistore T32 307 = Diffusion of emitter n + of transistor T32
307.1 = Contatto di emettitore del transistore T32 307.1 = Emitter contact of transistor T32
307.2 = Connessione metallica tra l'emettitore del transistore T32 ed il substrato 307.2 = Metallic connection between the emitter of transistor T32 and the substrate
308 = Diffusione di morsetto di collettore n+ del transistore T31 308.1 = Contatto di collettore del transistore T31 308 = Diffusion of collector terminal n + of transistor T31 308.1 = Collector contact of transistor T31
308.2 = Morsetto di collettore metallico del transistore T33 308.2 = Metal collector terminal of transistor T33
309 = Diffusione di base p del transistore T31 309 = Diffusion of base p of transistor T31
309.1 = Contatto di base del transistore T31 309.1 = Base contact of transistor T31
309.2 = Morsetto di base metallico del transistore T31 309.2 = Metal base terminal of transistor T31
310 = Diffusione di emettitore n+ del transistore T31 310 = Diffusion of emitter n + of transistor T31
310.1 = Contatto di emettitore del transistore T31 310.1 = Emitter contact of transistor T31
310.2 = Morsetto di emettitore metallico del transistore T31. 310.2 = Metallic emitter terminal of transistor T31.
Nella figura 3A si vede che,muovendosi da destra verso sinistra, la diffusione di isolamento 302 con il contatto di substrato 302.1, la diffusione di raccordo di collettore 303 realizzata nella sacca (epitassia 305) e la diffusione di raccordo di collettore 308 per il transistore T31 con il contatto di collettore 308.1 sono disposti in continuità su una striscia. In queste zone a striscia, pure su una striscia, sono ricavate le diffusioni di base 306 e 309 per i transistori T32 e T31 con i contatti di raccordo 306.1 e 309.1, corrispondentemente a forma di striscia. Nelle diffusioni di base a forma di striscia 306 e 309,per realizzare un transistore di potenza,è ricavata una pluralità di transistori T31 e T32 tramite diffusioni di emettitore 310, rispettivamente 307, disposte separate una dall'altra, con i rispettivi contatti di collegamento 310,1 e 307.1.Dalla figura 3B si vede che tutte le parti o diffusioni, con l'eccezione della diffusione di isolamento 302, sono disposte sopra la diffusione di strato sepolto 304 e solamente la diffusione di emettitore 307 per il transistore T32 è collegata,secondo l'invenzione, con il substrato 301 tramite il contatto di substrato 302.1. In Figure 3A it can be seen that, moving from right to left, the insulation diffusion 302 with the substrate contact 302.1, the collector fitting diffusion 303 realized in the bag (epitaxy 305) and the collector fitting diffusion 308 for the transistor T31 with the collector contact 308.1 are arranged continuously on a strip. In these strip areas, also on a strip, the base diffusions 306 and 309 are obtained for the transistors T32 and T31 with the connecting contacts 306.1 and 309.1, correspondingly strip-shaped. In the strip-shaped base diffusers 306 and 309, to make a power transistor, a plurality of transistors T31 and T32 are obtained by means of emitter diffusers 310, respectively 307, arranged separate from each other, with the respective connection contacts 310.1 and 307.1 From Figure 3B it can be seen that all parts or diffusions, with the exception of the isolation diffusion 302, are disposed above the buried layer diffusion 304 and only the emitter diffusion 307 for the transistor T32 is connected , according to the invention, with the substrate 301 by means of the substrate contact 302.1.
La disposizione circuitale secondo l'invenzione secondo la figura 2 consente il funzionamento corretto di circuiti integrati fino ad una differenza di tensione fra l'emettitore del transistore T21, posto al potenziale di massa 204, e il suo collettore portato verso l'esterno tramite il morsetto A, 211, di all'incirca -7 volt, corrispondentemente alla sua tensione di rottura base-emettitore.Per raggiungere questa differenza di tensione massima possibile, bisogna far si che il transistore T21 venga interdetto in modo corretto per questa sollecitazione inversa nel caso che il suo collettore si porti al di sotto del potenziale di emettitore. La base del transistore T21, in questo caso,deve essere collegata con il collettore tramite un collegamento a più bassa resistenza possibile e con l’emettitore con un collegamento a più alta resistenza possibile. The circuit arrangement according to the invention according to Figure 2 allows the correct operation of integrated circuits up to a voltage difference between the emitter of the transistor T21, placed at the ground potential 204, and its collector carried outwards through the terminal A, 211, of approximately -7 volts, corresponding to its base-emitter breakdown voltage. that its collector drops below the emitter potential. The base of the transistor T21, in this case, must be connected to the collector via a connection with the lowest possible resistance and to the emitter with a connection with the highest possible resistance.
Una disposizione circuitale adatta a tale scopo è rappresentata in figura 4. Il primo ed il secondo transistore sono indicati con T41 e T42 corrispondentemente al numero di figura 4. A circuit arrangement suitable for this purpose is shown in Figure 4. The first and second transistors are indicated with T41 and T42 corresponding to the number in Figure 4.
Il transistore T41 viene portato nello stato di conduzione da una corrente di un generatore di corrente 413 che viene alimentata alla sua base tramite un interruttore 415, ad esempio il tratto di conduzione di un transistore. The transistor T41 is brought into the conduction state by a current of a current generator 413 which is fed to its base by means of a switch 415, for example the conduction portion of a transistor.
Il collettore del transistore T41 è collegato sia con il collettore del transistore T42 , che collega il substrato S, 411 con il potenziale di collettore 423, quando questo diviene più negativo del potenziale di massa 412, sia con il collettore di un ulteriore transistore T46 il cui emettitore è collegato con la base del transistore T41. The collector of the transistor T41 is connected both with the collector of the transistor T42, which connects the substrate S, 411 with the collector potential 423, when this becomes more negative than the ground potential 412, and with the collector of a further transistor T46. whose emitter is connected to the base of the transistor T41.
La base del transistore T46 è collegati con un ulteriore transistore T47, collegato a diodo, il cui emettitore è collegato con il substrato S, 411 e che, rispetto al transistore T46, possiede un 'area di emettitore maggiore di un fattore k. La base del transistore T46 è collegata con un generatore di corrente 410. The base of the transistor T46 is connected to a further transistor T47, connected to a diode, whose emitter is connected to the substrate S, 411 and which, with respect to the transistor T46, has an emitter area greater than a factor k. The base of the transistor T46 is connected with a current source 410.
La disposizione rappresentata ha il seguente funzionamento: quando il potenziale di collettore 423 del transistore T41 diviene maggiore del potenziale di massa 412, la corrente J del generatore di corrente 410 fluisce in modo noto attraverso il transistore T47 nel substrato S, 411 e di qui , come descritto in relazione alla figura , attraverso il transistore T44 , in conduzione inversa, verso la massa M, 412. Quando il potenziale di collettore 423 del transistore T41 raggiunge il potenziale di massa 412, il transistore T46 diviene conduttore in senso inverso e collega la base ed il collettore del transistore T41 fra di loro con un collegamento a bassa resistenza. In tal modo il transistore T41 viene interdetto per il funzionamento in inversa . The arrangement shown has the following operation: when the collector potential 423 of the transistor T41 becomes greater than the ground potential 412, the current J of the current generator 410 flows in a known way through the transistor T47 into the substrate S, 411 and from there, as described in relation to the figure, through the transistor T44, in reverse conduction, towards the ground M, 412. When the collector potential 423 of the transistor T41 reaches the ground potential 412, the transistor T46 becomes conductor in the reverse direction and connects the base and collector of transistor T41 to each other with a low resistance connection. In this way the transistor T41 is cut off for reverse operation.
La corrente di pilotaggio del generatore 413 viene assorbita dal transistore T46 e, passando dalla base, viene alimentata al morsetto di collettore 423 del transistore T41. Per tensioni sul collettore del transistore T41, che sono le più negative del potenziale di massa 412, i rapporti non variano fino a quando non viene raggiunta la tensione di rottura emettitore-base del transistore T41. The driving current of the generator 413 is absorbed by the transistor T46 and, passing through the base, is fed to the collector terminal 423 of the transistor T41. For voltages on the collector of transistor T41, which are the most negative of the ground potential 412, the ratios do not change until the emitter-base breakdown voltage of transistor T41 is reached.
Nel caso che il transistore T41 sia interdetto quando il suo potenziale di collettore viene portato al di sotto del potenziale di massa, il transistore T41 deve essere interdetto pure per la sollecitazione inversa, come nel caso del pilotaggio. Per poter interdire in modo sicuro e rapido il transistore T41 nel funzionamento normale, la carica base-emettitore deve poter essere eliminata nel modo più rapido possibile, cioè la base e l'emettitore devono essere cortocircuitati tramite il percorso di conduzione di un transistore di interdizione. Nel caso che il potenziale di collettore si porti sotto massa, ciò è tuttavia indesiderato poiché un tale transistore di interdizione piloterebbe in inversa il transistore 41. Perciò bisogna provvedere a che questo transistore di interdizione venga a sua volta interdetto. In the case that the transistor T41 is cut off when its collector potential is brought below the ground potential, the transistor T41 must also be cut off for the inverse strain, as in the case of the driving. In order to be able to safely and quickly shut off the transistor T41 in normal operation, the base-emitter charge must be able to be eliminated as quickly as possible, i.e. the base and the emitter must be short-circuited via the conduction path of a blocking transistor . In the event that the collector potential goes under ground, this is however undesirable since such a cut-off transistor would drive transistor 41 in reverse. It is therefore necessary to ensure that this cut-off transistor is in turn cut-off.
Una possibilità per soddisfare i requisiti precedenti è rappresentata pure in figura 4. Qui è previsto un transistore di interdizione 417, la cui interdizione viene eseguita tramite un transistore 419 collegato a diodo quando il potenziale di collettore 423 del transistore T41 viene portato al di sotto del potenziale di massa 412. A possibility for satisfying the above requirements is also represented in Figure 4. Here is provided a blocking transistor 417, the blocking of which is performed through a diode-connected transistor 419 when the collector potential 423 of the transistor T41 is brought below the mass potential 412.
Come descritto in precedenza, il transistore T46 cortocircuita la base e il collettore del transistore T41 e la corrente di pilotaggio del generatore di corrente 414 per il transistore di interdizione T417 collegato con un transistore T418 come specchio di corrente viene portata tramite un transistore T419 dal transistore T46 al morsetto di collettore 423 del transistore T41.In tal modo 11 transistore T417 viene interdetto ed il potenziale di collettore del transistore T41 può diventare più negativo del potenziale di massa 412 nuovamente fino alla tensione di rottura emettitore-base. Con l'ausilio di un resistore 423 è possibile stabilire a quale tensione collettore-emettitore del transistore T41 la corrente di pilotaggio del transistore di interdizione T417 viene scaricata tramite il transistore T419.Un resistore 421 opera come resistore di limitazione della corrente nel caso che il transistore T417,con sollecitazione inversa, dovesse rompersi prima del transistore T41. Gli interruttori 415 e 416, che sono aperti o chiusi alternativamente,servono all'alimentazione delle correnti di pilotaggio rispettive per i transistori collegati T41 e T417. As described above, the transistor T46 short-circuits the base and the collector of the transistor T41 and the driving current of the current generator 414 for the cut-off transistor T417 connected with a transistor T418 as a current mirror is brought through a transistor T419 by the transistor T46 to the collector terminal 423 of the transistor T41. In this way the transistor T417 is cut off and the collector potential of the transistor T41 can become more negative than the ground potential 412 again up to the emitter-base breakdown voltage. With the aid of a resistor 423 it is possible to establish at which collector-emitter voltage of the transistor T41 the driving current of the cut-off transistor T417 is discharged through the transistor T419. transistor T417, with reverse stress, should break before transistor T41. The switches 415 and 416, which are open or closed alternately, serve to supply the respective driving currents for the connected transistors T41 and T417.
Le figure 5A e 5B mostrano una vista dall'alto, rispettivamente una sezione attraverso una struttura a semiconduttore secondo l'invenzione nella zona del transistore T51 (corrispondente al transistore T21 di figura 2). All'interno della sua diffusione di morsetto di collettore 508 con il morsetto di collettore 508.1 (corrispondentemente a 308 di figura 3) si trovano la base e l'emettitore del transistore T51. La diffusione di morsetto di collettore 508 è circondata dalla diffusione di isolamento, substrato Sj, 502 (corrispondente al al 302 di figura 3).Inoltre qui è prevista una cosiddetta vasca o "tub" vuota 520 che circonda il transistore 51, in cui la vasca vuota 520 è formata da un'ulteriore diffusione di isolamento Sj, 520.1 che la circonda.Quando la vasca vuota 520 viene utilizzata, ad esempio per l'alloggiamento di parti del circuito integrato, essa deve essere posta ad un potenziale "alto". Inoltre sono rappresentale resistenze di diffusione 505 (corrispondentemente alla resistenza di diffusione 205 di figura 2). Figures 5A and 5B show a top view, respectively a section through a semiconductor structure according to the invention in the region of the transistor T51 (corresponding to the transistor T21 of Figure 2). Within its collector terminal spread 508 with the collector terminal 508.1 (corresponding to 308 of Figure 3) are the base and the emitter of the transistor T51. The collector clamp diffusion 508 is surrounded by the insulation diffusion, substrate Sj, 502 (corresponding to al 302 of Figure 3). Also here is provided a so-called empty tub 520 surrounding the transistor 51, in which the empty tank 520 is formed by a further insulation diffusion Sj, 520.1 surrounding it. When the empty tank 520 is used, for example for housing parts of the integrated circuit, it must be placed at a "high" potential. Furthermore, diffusion resistances 505 are represented (corresponding to the diffusion resistance 205 of Figure 2).
Claims (10)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3908794A DE3908794C2 (en) | 1989-03-17 | 1989-03-17 | Monolithically integrated circuit arrangement in which parasitic substrate effects are avoided |
Publications (3)
Publication Number | Publication Date |
---|---|
IT9019705A0 IT9019705A0 (en) | 1990-03-16 |
IT9019705A1 true IT9019705A1 (en) | 1991-09-16 |
IT1239451B IT1239451B (en) | 1993-11-02 |
Family
ID=6376584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT19705A IT1239451B (en) | 1989-03-17 | 1990-03-16 | MONOLITHICALLY INTEGRATED CIRCUIT PROVISION |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE3908794C2 (en) |
IT (1) | IT1239451B (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3507181A1 (en) * | 1985-03-01 | 1986-09-04 | IC - Haus GmbH, 6501 Bodenheim | Circuit arrangement for avoiding parasitic substrate effects in integrated circuits |
-
1989
- 1989-03-17 DE DE3908794A patent/DE3908794C2/en not_active Expired - Fee Related
-
1990
- 1990-03-16 IT IT19705A patent/IT1239451B/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
IT9019705A0 (en) | 1990-03-16 |
IT1239451B (en) | 1993-11-02 |
DE3908794A1 (en) | 1990-09-27 |
DE3908794C2 (en) | 2000-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0032046B1 (en) | Circuitry for protecting a semiconductor device against static electricity | |
KR930009475B1 (en) | Semiconductor component with power musfet and control circuti | |
KR960012249B1 (en) | C-mos integrated circuit having a latch-up protection circuit | |
US5389813A (en) | Power semiconductor device with temperature sensor | |
US4937639A (en) | Input protector device for semiconductor device | |
US4028564A (en) | Compensated monolithic integrated current source | |
US5635745A (en) | Analog multiplexer cell for mixed digital and analog signal inputs | |
US5045716A (en) | Integrated circuit in complementary circuit technology comprising a substrate bias voltage generator | |
KR960009161A (en) | Semiconductor integrated circuit | |
US6778366B2 (en) | Current limiting protection circuit | |
US3541357A (en) | Integrated circuit for alternating current operation | |
US5128823A (en) | Power semiconductor apparatus | |
JPH03501669A (en) | Integrated circuit with latch-up protection circuit | |
JP2000183341A (en) | Semiconductor device and semiconductor circuit using the same | |
KR940006258A (en) | Horizontal Register of Semiconductor Device and Solid State Imaging Device | |
US4990978A (en) | Semiconductor device | |
JPH06500668A (en) | Monolithic integrated sensor circuit in CMOS technology | |
KR920003012B1 (en) | Bidirection control rectificatton semiconductor devices | |
US5828107A (en) | Semiconductor integrated circuit device | |
IT9019705A1 (en) | MONOLITHICALLY INTEGRATED CIRCUIT PROVISION | |
US4654543A (en) | Thyristor with "on" protective circuit and darlington output stage | |
JP3179630B2 (en) | Epitaxial tub bias structure and integrated circuit | |
US3975718A (en) | Semiconductor arrangement, particularly a storage arrangement with field effect transistors, and method of operating the same | |
KR960005994A (en) | Integrated power semiconductor device with a protective structure | |
EP0346978B1 (en) | Integrated current-mirror arrangement comprising vertical transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
0001 | Granted | ||
TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19960327 |