IT201900003435A1 - Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti - Google Patents

Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti Download PDF

Info

Publication number
IT201900003435A1
IT201900003435A1 IT102019000003435A IT201900003435A IT201900003435A1 IT 201900003435 A1 IT201900003435 A1 IT 201900003435A1 IT 102019000003435 A IT102019000003435 A IT 102019000003435A IT 201900003435 A IT201900003435 A IT 201900003435A IT 201900003435 A1 IT201900003435 A1 IT 201900003435A1
Authority
IT
Italy
Prior art keywords
frequency
test signal
signal
bus
signals
Prior art date
Application number
IT102019000003435A
Other languages
English (en)
Inventor
Domenico Porto
Giovanni Luca Torrisi
Ignazio Testoni
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000003435A priority Critical patent/IT201900003435A1/it
Priority to US16/800,733 priority patent/US11296910B2/en
Priority to EP20160868.4A priority patent/EP3706333B1/en
Publication of IT201900003435A1 publication Critical patent/IT201900003435A1/it

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/345—Interference values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Regulation And Control Of Combustion (AREA)
  • Air Bags (AREA)
  • Control Of Combustion (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa a procedimenti e circuiti di compensazione di rumore elettromagnetico.
In particolare, una o più forme di attuazione possono essere applicate alla compensazione del rumore elettromagnetico nei bus, per es., i bus CAN (Controller Area Network).
Sfondo tecnologico
Un bus CAN è un tipo di bus differenziale a due fili largamente usato nel settore automobilistico. I dispositivi per l’uso in un bus CAN comprendono tipicamente un ricetrasmettitore CAN per l’accoppiamento al bus CAN per trasmettere e/o ricevere segnali, con tali segnali che sono codificati secondo vari protocolli per trasportare messaggi.
I requisiti di compatibilità elettromagnetica (EMC, “ElectroMagnetic Compatibility”) per i produttori di automobili in Europa (come definiti dall’Ingenieurbüro für Industrielle Elektrotechnik, IBEE-Zwickau), che si applicano anche ai ricetrasmettitori CAN, indicano che le emissioni elettromagnetiche nella gamma di frequenza tra 0,6 MHz e 10 MHz dovrebbero essere inferiori a 55 dB.
Per esempio, quando è trasmesso su un bus CAN un segnale di test TS1 a onda quadra avente una frequenza di 250 kHz e un’ampiezza di 1 µV, qualsiasi segnale nel bus CAN risultante che ha una frequenza tra 0,6 MHz e 10 MHz dovrebbe avere un’ampiezza minore di 562 µV.
In alcuni casi, i dispositivi CAN possono non riuscire a soddisfare tali requisiti di compatibilità elettromagnetica. Per esempio, alcune componenti armoniche (per es., 2 o 3 armoniche) del segnale di test TS1 possono superare la soglia di 55 dB nella gamma di frequenza da 0,6 MHz a 10 MHz.
Siccome la conformità ai requisiti di compatibilità elettromagnetica è testata tipicamente dopo il completamento della fase progettuale di un dispositivo CAN, non riuscire a soddisfare tali requisiti può avere come risultato una riprogettazione costosa e che richiede tempo del dispositivo CAN e/o del ricetrasmettitore CAN, comportando in particolare una riprogettazione della configurazione dei pin di ingresso/uscita (“input/output”) del ricetrasmettitore CAN.
Altre soluzioni note per soddisfare i requisiti di compatibilità elettromagnetica comportano accoppiare un condensatore di filtraggio all’uscita del ricetrasmettitore CAN, il che può non essere ancora sufficiente a fornire prestazioni di compatibilità elettromagnetica soddisfacenti del dispositivo.
Scopo e sintesi
Nonostante la vasta attività nel settore, sono desiderabili ulteriori soluzioni migliorate.
Per esempio, sono desiderabili soluzioni per migliorare la compatibilità elettromagnetica di dispositivi CAN per ridurre il rischio di non riuscire a soddisfare i requisiti di compatibilità elettromagnetica automotive.
Uno scopo di una o più forme di attuazione è contribuire a fornire tali soluzioni migliorate.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito corrispondente.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un dispositivo corrispondente.
In particolare, una o più forme di attuazione possono essere relative a un dispositivo comprendente un ricetrasmettitore CAN e altri blocchi IP (come, per esempio, oscillatori e convertitori analogici/digitali), in cui i blocchi IP sono configurati per eseguire una compensazione del rumore sul bus CAN in aggiunta al loro normale funzionamento.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Come menzionato in precedenza, varie forme di attuazione della presente descrizione possono essere relative a un procedimento di compensazione di emissioni elettromagnetiche di un dispositivo per l’uso in un bus CAN, il dispositivo comprendendo un ricetrasmettitore CAN che accoppia il dispositivo al bus CAN per trasmettere e ricevere segnali.
In varie forme di attuazione, il procedimento comprende:
- trasmettere un segnale di test sul bus CAN,
- ricevere, nel dispositivo, il segnale di test dopo la propagazione sul bus CAN,
- effettuare un’elaborazione di analisi in frequenza del segnale di test ricevuto per rilevare un insieme di componenti armoniche del segnale di test ricevuto che hanno un’ampiezza che supera una certa soglia,
- memorizzare rispettivi valori di frequenza delle componenti armoniche in detto insieme di componenti armoniche che hanno un’ampiezza che supera detta certa soglia, e
- generare e trasmettere sul bus CAN un insieme di segnali di compensazione, ciascun segnale di compensazione nell’insieme di segnali di compensazione essendo un segnale sinusoidale avente una rispettiva frequenza uguale a una delle frequenze memorizzate, ed essendo in anti-fase rispetto alla componente armonica del segnale di test ricevuto avente detta rispettiva frequenza.
In varie forme di attuazione, effettuare un’elaborazione di analisi in frequenza comprende applicare un’elaborazione supereterodina al segnale di test ricevuto:
- generando sequenzialmente un insieme di segnali sinusoidali a frequenze differenti,
- miscelando (effettuando il mixing, “mixing”) ciascuno di detti segnali sinusoidali generati sequenzialmente con il segnale di test ricevuto dopo la propagazione sul bus CAN, generando sequenzialmente con ciò un insieme di segnali miscelati (mixati, “mixed signals”), e
- applicando un filtraggio passa-banda a una frequenza fissa ai segnali mixati in detto insieme di segnali mixati, rilevando sequenzialmente con ciò detto insieme di componenti armoniche del segnale di test ricevuto.
In varie forme di attuazione, memorizzare rispettivi valori di frequenza delle componenti armoniche nell’insieme di componenti armoniche che hanno un’ampiezza che supera detta certa soglia comprende:
- verificare se un nuovo valore di frequenza candidato per la memorizzazione è uguale a 2<N>*f0, con N essendo un intero e f0 essendo uno qualsiasi dei valori di frequenza memorizzati precedentemente, e
- memorizzare il nuovo valore di frequenza candidato per la memorizzazione come risultato del fatto che il nuovo valore di frequenza candidato per la memorizzazione non è uguale a 2<N>*f0.
In varie forme di attuazione, memorizzare rispettivi valori di frequenza delle componenti armoniche nell’insieme di componenti armoniche comprende:
- configurare un convertitore analogico/digitale nel dispositivo per ricevere in ingresso i segnali armonici e per fornire in uscita un segnale digitale indicativo dei rispettivi valori di frequenza, e
- memorizzare i rispettivi valori di frequenza in un registro nel dispositivo.
In varie forme di attuazione, il procedimento comprende inoltre:
- verificare se il registro nel dispositivo è pieno, e - terminare l’elaborazione di analisi in frequenza come risultato del fatto che il registro nel dispositivo è pieno, o come risultato del fatto che la frequenza di un segnale sinusoidale generato da ultimo nell’insieme di segnali sinusoidali generati sequenzialmente è più alta di una certa soglia di frequenza.
In varie forme di attuazione, generare e trasmettere sul bus CAN detto insieme di segnali di compensazione comprende:
- stimare una differenza di fase tra almeno uno dei segnali di compensazione generati e una corrispondente delle componenti armoniche del segnale di test ricevuto, e - regolare una fase di detto almeno uno dei segnali di compensazione generati in funzione della differenza di fase stimata per mantenere l’almeno uno dei segnali di compensazione generati in anti-fase rispetto alla corrispondente componente armonica del segnale di test ricevuto.
In varie forme di attuazione, il procedimento comprende inoltre memorizzare rispettivi valori di ampiezza delle componenti armoniche nell’insieme di componenti armoniche del segnale di test ricevuto che hanno un’ampiezza che supera detta certa soglia, e ciascun segnale di compensazione nell’insieme di segnali di compensazione trasmessi sul bus CAN ha una rispettiva ampiezza che è funzione di un’ampiezza del corrispondente segnale armonico del segnale di test ricevuto avente detta rispettiva frequenza, preferibilmente con detta rispettiva ampiezza che è uguale all’ampiezza del corrispondente segnale armonico del segnale di test ricevuto avente detta rispettiva frequenza.
In varie forme di attuazione, il segnale di test è un segnale di test con onda a impulsi a una frequenza di 250 kHz, in particolare un’onda quadra con un duty-cycle del 50% e un’ampiezza tra 0,1 µV e 10 µV, preferibilmente uguale a 1 µV.
In varie forme di attuazione, il segnale di test è generato nel dispositivo:
- generando, con un circuito oscillatore, un segnale sinusoidale avente una frequenza di 2 MHz,
- effettuando una divisione di frequenza del segnale sinusoidale avente una frequenza di 2 MHz, generando così un secondo segnale sinusoidale avente una frequenza di 250 kHz, e
- fornendo il secondo segnale sinusoidale all’ingresso di un comparatore, il comparatore configurato per generare un segnale di uscita indicativo del segno del secondo segnale sinusoidale.
In varie forme di attuazione, la certa soglia di ampiezza è un rapporto tra l’ampiezza della componente armonica del segnale di test ricevuto e l’ampiezza del segnale di test trasmesso sul bus CAN, detto rapporto essendo preferibilmente uguale a 55 dB.
In varie forme di attuazione, le fasi di:
- trasmettere un segnale di test sul bus CAN,
- ricevere detto segnale di test dopo la propagazione sul bus CAN,
- effettuare un’elaborazione di analisi in frequenza del segnale di test ricevuto, e
- memorizzare rispettivi valori di frequenza delle componenti armoniche in detto insieme di componenti armoniche
sono effettuate all’avvio del bus CAN, e la fase di generare e trasmettere sul bus CAN un insieme di segnali di compensazione è effettuata continuamente durante il funzionamento del bus CAN.
Varie forme di attuazione possono essere relative a un circuito di compensazione di emissioni elettromagnetiche di un dispositivo per l’uso in un bus CAN secondo una o più forme di attuazione, il dispositivo comprendendo un ricetrasmettitore CAN che accoppia il dispositivo al bus CAN per trasmettere e ricevere segnali, in cui il circuito comprende:
- circuiteria di generazione di segnali di test configurata per generare un segnale di test per il bus CAN, - almeno un ricetrasmettitore CAN configurato per trasmettere il segnale di test sul bus CAN, e per ricevere il segnale di test dopo la propagazione sul bus CAN,
- circuiteria di elaborazione di analisi in frequenza configurata per rilevare un insieme di componenti armoniche del segnale di test ricevuto che hanno un’ampiezza che supera una certa soglia,
- almeno un registro configurato per memorizzare rispettivi valori di frequenza di componenti armoniche in detto insieme di componenti armoniche che hanno un’ampiezza che supera detta certa soglia, e
- circuiteria di generazione di segnali di compensazione configurata per generare un insieme di segnali di compensazione, ciascun segnale di compensazione nell’insieme di segnali di compensazione essendo un segnale sinusoidale avente una rispettiva frequenza uguale a una delle frequenze memorizzate, ed essendo in anti-fase rispetto alla componente armonica del segnale di test ricevuto avente detta rispettiva frequenza.
In varie forme di attuazione, la circuiteria di generazione di segnali di test comprende:
- un primo oscillatore configurato per generare un primo segnale sinusoidale a una certa prima frequenza,
- un circuito divisore di frequenza configurato per ricevere il primo segnale sinusoidale e per generare da esso un secondo segnale sinusoidale a una certa seconda frequenza, più bassa di detta certa prima frequenza, e - un primo comparatore configurato per generare un segnale di test con onda a impulsi in funzione del secondo segnale sinusoidale alla certa seconda frequenza.
In varie forme di attuazione, la circuiteria di elaborazione di analisi in frequenza comprende:
- un secondo oscillatore configurato per generare sequenzialmente un insieme di segnali sinusoidali a frequenze differenti,
- un circuito mixer configurato per effettuare il mixing di ciascuno dei segnali sinusoidali generati sequenzialmente con il segnale di test ricevuto dopo la propagazione sul bus CAN, generando sequenzialmente con ciò un insieme di segnali mixati,
- un filtro passa-banda centrato a una certa frequenza fissa configurato per filtrare i segnali mixati nell’insieme di segnali mixati, rilevando sequenzialmente con ciò l’insieme di componenti armoniche del segnale di test ricevuto,
- un secondo comparatore configurato per confrontare l’ampiezza delle componenti armoniche nell’insieme di componenti armoniche con una certa soglia di ampiezza,
- un convertitore analogico/digitale configurato per ricevere in ingresso i segnali armonici e per fornire in uscita un segnale digitale indicativo dei rispettivi valori di frequenza, e
- un registro configurato per memorizzare i rispettivi valori di frequenza.
In varie forme di attuazione, un circuito comprende un circuito di stima della differenza di fase configurato per stimare una differenza di fase tra almeno uno dei segnali di compensazione generati e una corrispondente componente armonica del segnale di test ricevuto, e la circuiteria di generazione di segnali di compensazione è configurata per regolare una fase di detto almeno uno dei segnali di compensazione generati in funzione della differenza di fase stimata per mantenere l’almeno uno dei segnali di compensazione generati in anti-fase rispetto alla corrispondente componente armonica del segnale di test ricevuto.
Varie forme di attuazione possono essere relative a un dispositivo per l’uso in un bus CAN comprendente un circuito secondo una o più forme di attuazione.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la figura 1 è uno schema a blocchi esemplificativo di una procedura di analisi in frequenza secondo una o più forme di attuazione;
- la figura 2 è uno schema a blocchi esemplificativo di una procedura di compensazione del rumore secondo una o più forme di attuazione; e
- le figure 3 e 4 sono schemi a blocchi circuitali esemplificativi di dettagli di implementazione di una o più forme di attuazione.
Descrizione dettagliata
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
In tutte le figure qui annesse, le parti o gli elementi simili sono indicati con riferimenti/numeri simili e una descrizione corrispondente non sarà ripetuta per brevità.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Come descritto precedentemente, dispositivi progettati per la cooperazione con un bus di comunicazione (per es., un bus CAN) possono non riuscire a soddisfare i requisiti di compatibilità elettromagnetica nella misura in cui una o più armoniche di un segnale di test trasmesso sul bus (come il segnale di test TS1 discusso in precedenza, cioè, un segnale a onda quadra a 250 kHz e con un duty-cycle uguale al 50%) possono superare la soglia di 55 dB nella gamma di frequenza da 0,6 MHz a 10 MHz.
Perciò, una o più forme di attuazione possono comportare compensare tali armoniche (dette anche componenti armoniche o segnali armonici nella presente descrizione) “irregolari”:
- trasmettendo su un bus (per es., un bus CAN), da un dispositivo accoppiato al bus mediante un ricetrasmettitore, un segnale di test come TS1,
- ricevendo, nel dispositivo, detto segnale di test dopo la propagazione sul bus,
- effettuando un’analisi in frequenza del segnale di test ricevuto per rilevare un insieme di segnali armonici del segnale di test ricevuto che hanno un’ampiezza che supera una certa soglia,
- memorizzando i valori di frequenza dei segnali nell’insieme di segnali armonici aventi un’ampiezza che supera la soglia, e
- generando e trasmettendo sul bus un insieme di segnali di compensazione, ciascun segnale di compensazione essendo un segnale sinusoidale avente una frequenza uguale a una delle frequenze memorizzate, ed essendo in anti-fase rispetto al corrispondente segnale armonico avente quella stessa frequenza.
Nella presente descrizione dettagliata, si farà riferimento a uno specifico esempio di un bus CAN (Controller Area Network) puramente per semplicità. Una o più forme di attuazione possono essere applicate anche ad altri tipi di bus di comunicazione.
Un procedimento secondo una o più forme di attuazione può dunque comprendere una prima fase, nella quale è effettuata una procedura di analisi in frequenza di un bus CAN per rilevare armoniche “irregolari”, e una seconda fase, nella quale è effettuata una compensazione delle armoniche irregolari rilevate durante la prima fase.
In particolare, la figura 1 è uno schema a blocchi esemplificativo di una procedura di analisi in frequenza 10 secondo una o più forme di attuazione.
Nell’esempio qui considerato, la procedura 10 inizia in una fase di inizio 100. In una fase 102, la procedura 10 comprende generare un segnale di test TS1 (per es., un segnale a onda quadra con un duty-cycle uguale al 50% e una frequenza uguale a 250 kHz), e trasmettere il segnale di test TS1 su un bus CAN, il bus CAN essendo accoppiato a un dispositivo sotto test comprendente un ricetrasmettitore CAN.
In una o più forme di attuazione, il segnale di test TS1 può essere generato all’interno del dispositivo sotto test e può essere trasmesso sul bus CAN mediante il ricetrasmettitore CAN. In alternativa, il segnale di test TS1 può essere generato da un differente dispositivo accoppiato al bus CAN. In ogni caso, il segnale di test si propagherà sul bus CAN e sarà ricevuto nel ricetrasmettitore CAN del dispositivo sotto test dopo la propagazione sul bus CAN.
In una fase 104, la procedura 10 comprende generare un primo segnale sinusoidale avente una frequenza f’ uguale alla più bassa frequenza per la quale è testata la compatibilità EMC del dispositivo, per es., f’ = 10 kHz. Il primo segnale sinusoidale può essere generato all’interno del dispositivo sotto test, per es., da un oscillatore come un oscillatore controllato in tensione (VCO, “Voltage Controlled Oscillator”).
In una fase 106, la procedura 10 comprende rilevare l’ampiezza della componente armonica alla frequenza f’ del segnale di test ricevuto nel ricetrasmettitore CAN dopo la propagazione sul bus. In particolare, la fase 106 può comportare elaborare il segnale di test ricevuto nel ricetrasmettitore CAN e il primo segnale sinusoidale alla frequenza f’ secondo uno schema di elaborazione supereterodina noto di per sé, in cui:
- il segnale di test ricevuto nel ricetrasmettitore CAN e il primo segnale sinusoidale alla frequenza f’ sono sottoposti a mixing in un circuito mixer, e
- l’uscita dal circuito mixer è fornita a un filtro passa-banda avente una frequenza fi fissa, fornendo così un segnale di uscita che è indicativo della componente armonica alla frequenza f’ del segnale di test ricevuto dopo la propagazione sul bus.
Perciò, nella fase 106, la procedura 10 fornisce l’ampiezza della componente armonica alla frequenza f’ del segnale di test propagato. In forme di attuazione varianti, possono essere impiegate tecniche di elaborazione diverse da uno schema di elaborazione supereterodina per fornire l’ampiezza della componente armonica alla frequenza f’ del segnale di test propagato.
In una fase 108, detta ampiezza è confrontata con un valore di soglia, che può essere definito in funzione dell’ampiezza del segnale di test. Per esempio, il valore di soglia può essere uguale a 562 µV nel caso in cui l’ampiezza del segnale di test sia uguale a 1 µV, che corrisponde a una soglia di 55 dB. Naturalmente, tali valori sono puramente esemplificativi e possono variare a seconda dell’applicazione e/o dei requisiti del sistema.
Il fatto che l’ampiezza della componente armonica alla frequenza f’ sia inferiore alla soglia (esito negativo, N, della fase 108) può indicare che i requisiti di EMC sono soddisfatti dal dispositivo alla presente frequenza f’. Così, può non essere intrapresa alcuna azione di compensazione, e la procedura 10 può comprendere aumentare la frequenza f’ del segnale sinusoidale generato in una fase 110. Per esempio, la frequenza f’ può essere aumentata di 10 kHz nella fase 110 (con questo valore che è, di nuovo, puramente esemplificativo).
Dopo l’aumento del valore della frequenza f’ del segnale sinusoidale generato, può essere effettuato un ulteriore atto di verifica 112. L’atto di verifica 112 comprende verificare se il nuovo valore della frequenza f’ è più alto di un certo valore massimo, che corrisponde alla più alta frequenza per la quale è testata la compatibilità EMC, per es., 16 MHz.
Nel caso di un esito negativo (N) dell’atto di verifica 112, cioè, nel caso in cui il nuovo valore della frequenza f’ sia inferiore a detto valore massimo, la procedura 10 riprende il funzionamento dalla fase 106. Pertanto, l’ampiezza della componente armonica del segnale di test ricevuto alla nuova frequenza f’ è rilevata (per es., con un’elaborazione supereterodina), e tale ampiezza è confrontata di nuovo con una certa soglia nella fase 108.
Nel caso di un esito positivo (Y) dell’atto di verifica 112, cioè, nel caso in cui il nuovo valore della frequenza f’ sia più alto di detto valore massimo, la procedura 10 termina in una fase di fine 114.
D’altra parte, un esito positivo (Y) dell’atto di confronto 108 può indicare che i requisiti di EMC non sono soddisfatti dal dispositivo alla presente frequenza f’.
Se la presente frequenza f’ è la prima frequenza rilevata durante la procedura di analisi in frequenza 10 che non soddisfa i requisiti di EMC, il valore di f’ è memorizzato in un primo registro. In aggiunta, anche il valore di ampiezza del segnale armonico corrispondente può essere memorizzato in un secondo registro.
Se la presente frequenza f’ non è la prima frequenza irregolare rilevata, cioè, nel caso in cui il primo registro abbia almeno un valore (“entry”) già memorizzato al suo interno, può essere effettuato un ulteriore atto di verifica 116, in cui il valore della presente frequenza f’ è confrontato con un altro valore (altri valori) di frequenza memorizzati precedentemente nel primo registro.
L’atto di verifica 116 può determinare se la presente frequenza f’ è un multiplo di una qualsiasi delle frequenze memorizzate precedentemente, cioè, se f’ è uguale a N*f0, con N essendo un intero e f0 essendo uno qualsiasi dei valori di frequenza memorizzati precedentemente.
In alternativa, l’atto di verifica 116 può determinare se la presente frequenza f’ è un multiplo di una potenza di 2 e di una qualsiasi delle frequenze memorizzate precedentemente, cioè, se f’ è uguale a 2<N>*f0, con N essendo un intero e f0 essendo uno qualsiasi dei valori di frequenza memorizzati precedentemente.
Nel caso in cui la presente frequenza f’ sia un multiplo di (una potenza di 2 e di) una qualsiasi delle frequenze memorizzate precedentemente (Y), la procedura 10 può proseguire alla fase 110, senza memorizzare il presente valore di frequenza f’. Per contro, nel caso in cui la presente frequenza f’ non sia un multiplo di (una potenza di 2 e di) una qualsiasi delle frequenze memorizzate precedentemente (N), può essere effettuato un atto di verifica 118 ancora ulteriore.
L’atto di verifica 118 determina se il registro configurato per memorizzare detti valori di frequenza (e, in forme di attuazione preferite, anche il registro configurato per memorizzare i corrispondenti valori di ampiezza) è pieno oppure no. Nel caso in cui il registro sia pieno (Y), la procedura termina alla fase di fine 114. Nel caso in cui il registro non sia pieno (N), la procedura comprende memorizzare il presente valore di frequenza f’ nel primo registro (e, in forme di attuazione preferite, di memorizzare anche il valore dell’ampiezza corrispondente nel secondo registro) in una fase 120, e proseguire quindi la procedura di analisi in frequenza nella fase 110.
Perciò, effettuando una procedura di analisi in frequenza 10 come esemplificata nella figura 1, un dispositivo che coopera con un bus CAN può determinare e memorizzare valori di frequenza di armoniche che non soddisfano i requisiti di EMC, e preferibilmente può anche memorizzare i corrispondenti valori di ampiezza di tali armoniche.
Si comprenderà che alcune delle fasi della procedura 10 descritte con riferimento alla figura 1 possono essere puramente opzionali, come l’atto di verifica 116 e l’atto di verifica 118. Una o più forme di attuazione possono comportare memorizzare tutti i valori di frequenze irregolari (anche se multipli di un valore memorizzato precedentemente), o possono non richiedere di verificare se il registro (i registri) è pieno/sono pieni (per es., nel caso in cui nel dispositivo siano forniti registri profondi).
Come descritto precedentemente, una seconda fase di un procedimento di compensazione secondo una o più forme di attuazione è relativa a generare segnali di compensazione in anti-fase con le armoniche irregolari rilevate nel segnale di test ricevuto.
In una o più forme di attuazione, un insieme di segnali sinusoidali di compensazione può essere generato e aggiunto (per es., trasmesso) al bus CAN, con ciascun segnale di compensazione nell’insieme di segnali di compensazione avente una frequenza uguale a uno dei valori di frequenza memorizzati durante una procedura di analisi in frequenza, come esemplificata nella figura 1. Ciascun segnale di compensazione è sfasato di 180° (o di π, in radianti) rispetto alla componente armonica corrispondente (cioè, avente la stessa frequenza) nel segnale di test, con un’incertezza Δφ.
Perciò, per una data frequenza fj nell’insieme di frequenze memorizzate, l’ampiezza complessiva del segnale corrispondente nel bus CAN può essere espressa dalla <seguente relazione:>
<in cu> <t e >
è il contributo dovuto al segnale di
compensazione.
Dunque, la capacità di compensare efficacemente una certa componente armonica irregolare a una frequenza fj può dipendere dall’incertezza di fase Δφ. Una o più forme di attuazione possono pertanto comportare una routine ad anello chiuso per stimare (in continuazione) la differenza di fase tra il segnale armonico irregolare e il corrispondente segnale di compensazione, allo scopo di minimizzare l’incertezza di fase Δφ.
In aggiunta, nel caso in cui l’incertezza di fase Δφ sia trascurabile, la capacità di compensare efficacemente una certa componente armonica irregolare alla frequenza fj può dipendere dall’incertezza di ampiezza ΔA (cioè, dalla differenza tra l’ampiezza del segnale armonico irregolare e il corrispondente segnale di compensazione). Per esempio, ipotizzando che Δφ = 0 e ΔA ≠ 0, l’ampiezza complessiva del segnale alla frequenza fj nel bus CAN può essere espressa <con la relazione seguente:>
<in cui > <è il contributo dovuto al segnale di test e >
è il contributo dovuto al segnale di
compensazione.
Così, in una o più forme di attuazione un segnale di compensazione è aggiunto al rumore di fondo del bus CAN per ciascuna frequenza fj memorizzata durante una procedura di analisi in frequenza, come 10.
Nel caso in cui l’incertezza di ampiezza ΔA sia trascurabile, il fattore di smorzamento risultante dell’armonica alla frequenza fj può essere espresso per <mezzo della seguente relazione:>
Per esempio, nel caso in cui ΔA = 0 e Δφ = 0,1 rad, può essere ottenuto un fattore di smorzamento di -20 dB. Un tale valore può essere, nella maggior parte dei casi, totalmente soddisfacente per soddisfare i requisiti di EMC.
In certe applicazioni, ottenere un fattore di smorzamento fisso di -5 dB può essere sufficiente per superare qualsiasi problema di EMC. In questa condizione, può essere utile determinare un valore massimo ammissibile dell’incertezza di fase Δφ che può determinare (ipotizzando ancora che ΔA = 0) che il fattore di smorzamento sia almeno <uguale a -5 dB, secondo le relazioni seguenti:>
Così, nel caso di ΔA = 0, può essere sufficiente contenere l’incertezza di fase Δφ al di sotto di 32,2° per ottenere un fattore di smorzamento di -5 dB.
In altri casi, può essere utile determinare un valore massimo ammissibile dell’incertezza di ampiezza ΔA che può determinare (questa volta, ipotizzando che Δφ = 0) che il fattore di smorzamento sia almeno uguale a -5 dB, secondo <le seguenti rel> <azioni:>
Così, nel caso di Δφ = 0, un segnale di compensazione avente un’ampiezza uguale almeno al 44% dell’ampiezza della componente armonica irregolare può essere sufficiente per ottenere un fattore di smorzamento di -5 dB.
La figura 2 è uno schema a blocchi esemplificativo di una procedura di compensazione del rumore 20 secondo una o più forme di attuazione.
Nell’esempio qui considerato, la procedura 20 inizia in una fase di inizio 200. In una fase 202, la procedura di compensazione del rumore 20 comprende inizializzare un generatore di segnali di compensazione (per es., un circuito oscillatore):
- impostando la frequenza del segnale sinusoidale generato a un valore fj uguale a un primo valore memorizzato nel registro delle frequenze, e
- impostando la fase φj del segnale sinusoidale generato affinché sia sfasato di 180° rispetto alla corrispondente componente armonica irregolare.
In una fase 204, la procedura 20 comprende generare tale segnale di compensazione alla frequenza fj, e iniettarlo nel bus CAN.
In una fase 206, la procedura 20 comprende determinare uno sfasamento reale tra il segnale di compensazione e la corrispondente armonica irregolare. Per esempio, il fatto di moltiplicare il segnale di compensazione e la corrispondente armonica irregolare può generare un segnale di uscita avente una componente continua che ha un’ampiezza proporzionale a (uguale a) cos(Δφ)/2, Δφ essendo l’incertezza sullo sfasamento. In alternativa, il fatto di sottrarre il segnale di compensazione e la corrispondente armonica irregolare l’una dall’altro può generare un segnale di uscita avente un’ampiezza proporzionale a Δφ.
In una fase 208, la procedura 20 comprende verificare se tale sfasamento reale sarebbe accettabile, cioè, se l’aggiunta del segnale di compensazione al bus CAN sarebbe sufficiente per smorzare la corrispondente armonica irregolare e per mantenerla sotto la soglia specificata dai requisiti di EMC, per es., 55 dB.
Come risultato di un esito negativo (N) dell’atto di verifica 208, la procedura 20 comprende regolare la fase φj del segnale sinusoidale generato (per es., aumentando φj) in una fase 210 e proseguire il funzionamento dalla fase 204.
Come risultato di un esito positivo (Y) dell’atto di verifica 208, la procedura 20 comprende aggiungere il segnale sinusoidale di compensazione generato al bus CAN, in una fase 212.
Dopo la fase 212, una fase 214 della procedura 20 comprende verificare se la presente frequenza fj è l’ultima frequenza salvata nel primo registro.
Nel caso in cui fj non sia l’ultima frequenza memorizzata (esito negativo, N), una fase 216 della procedura 20 comprende reinizializzare il generatore di segnali di compensazione:
- resettando la frequenza del segnale sinusoidale generato a un valore fj+1 uguale a un prossimo valore memorizzato nel registro delle frequenze, e
- resettando la fase φj+1 del segnale sinusoidale generato affinché sia sfasato di 180° rispetto alla componente armonica irregolare corrispondente.
Dopo la reinizializzazione del generatore di segnali di compensazione, l’operazione della procedura 20 riprende dalla fase 204.
Per contro, nel caso in cui fj sia l’ultima frequenza memorizzata nel primo registro (esito Y della fase 214), la procedura di compensazione 20 termina in una fase di fine 218.
La figura 3 è uno schema a blocchi circuitale esemplificativo di possibili dettagli di implementazione di un circuito per eseguire una procedura di analisi in frequenza 10 in un dispositivo D sotto test.
Come esemplificato nella figura 3, un dispositivo D può essere accoppiato a un bus CAN B per mezzo di un ricetrasmettitore CAN 300.
Al fine di effettuare una procedura di analisi in frequenza come esemplificata nella figura 1, il dispositivo D può comprendere un primo circuito oscillatore OSC1 che genera un segnale sinusoidale, il segnale sinusoidale essendo fornito a un blocco circuitale 302 che genera un’onda quadra di uscita in funzione del segno del segnale sinusoidale. In un esempio di implementazione, il blocco circuitale 302 può comprendere un comparatore.
L’onda quadra generata all’uscita del blocco circuitale 302 può essere fornita al ricetrasmettitore 300 per la propagazione sul bus CAN B come segnale di test TS1. In particolare, il segnale di test TS1 può avere una frequenza di 250 kHz, un duty-cycle del 50% e un’ampiezza di 1 µV.
Il circuito oscillatore OSC1 può generare il segnale sinusoidale a 250 kHz. In alternativa, il circuito oscillatore OSC1 può generare il segnale sinusoidale a una frequenza più alta (per es., 2 MHz) con tale segnale che è elaborato da un circuito divisore di frequenza (per es., compreso nel blocco circuitale 302) per generare un segnale di uscita a 250 kHz. Quest’ultima opzione può consentire di riusare un oscillatore OSC1 che è già presente nel dispositivo D, senza la necessità di implementare un oscillatore dedicato per la generazione del segnale di test TS1.
Un dispositivo D come esemplificato nella figura 3 può anche comprendere una circuiteria per effettuare un’analisi in frequenza del segnale di test ricevuto nel ricetrasmettitore 300 dopo la propagazione sul bus CAN B.
Tale circuiteria può comprendere un secondo circuito oscillatore OSC2 (per es., un oscillatore controllato in tensione) che può generare segnali sinusoidali a una frequenza f’ variabile, per es., da 10 kHz a 16 MHz a passi di 10 kHz. Un circuito mixer 304 può essere configurato per miscelare (mixare) un segnale sinusoidale a una certa frequenza f’ generato dall’oscillatore OSC2 e il segnale di test ricevuto nel ricetrasmettitore CAN 300. L’uscita del circuito mixer 304 può così essere filtrata in un filtro passa-banda 306, centrato a una frequenza fissa fi.
In breve, l’oscillatore OSC2, il circuito mixer 304 e il filtro passa-banda 306 possono essere configurati per effettuare un’elaborazione supereterodina del segnale di test ricevuto nel ricetrasmettitore CAN 300, estraendo così una componente armonica Vnoise alla frequenza f’ dal segnale di test ricevuto.
Un comparatore 308 può confrontare l’ampiezza della componente armonica Vnoise con un valore di soglia VOEM,th (per es., 562 µV se l’ampiezza del segnale di test è di 1 µV), generando così un segnale logico di uscita F indicativo del fatto che la componente armonica alla frequenza f’ soddisfa i requisiti di EMC (cioè, la soglia non è superata) oppure no (cioè, la soglia è superata).
Tale segnale logico F può essere propagato a un blocco circuitale logico 310 e può anche innescare la commutazione di uno switch elettronico SW.
Nel caso in cui il segnale logico F indichi che la presente componente armonica alla frequenza f’ soddisfa i requisiti di EMC, lo switch SW può essere aperto e il blocco logico 310 può essere configurato per agire sull’oscillatore OSC2 per aumentare la frequenza f’ e progredire nella procedura di analisi in frequenza del bus CAN.
Per contro, nel caso in cui il segnale logico F indichi che la presente componente armonica alla frequenza f’ non soddisfa i requisiti di EMC, lo switch SW può essere chiuso. Un circuito analizzatore di frequenza 312 può essere configurato per analizzare la presente componente armonica Vnoise e per fornire un segnale di uscita indicativo della corrispondente frequenza f’. Per esempio, il circuito analizzatore di frequenza 312 può essere configurato per trasmettere sul bus CAN una pluralità di componenti armoniche del segnale di test TS1 a onda quadra, una alla volta, e per confrontare la corrispondente pluralità di segnali ricevuti dal bus CAN con il valore di soglia VOEM,th, anche uno alla volta. In tal caso, può essere usato un circuito contatore per indicare quale frequenza è sotto analisi in un certo istante di tempo (per es., perché le frequenze sono distribuite a passi di 10 kHz). In aggiunta o in alternativa, il segnale di test TS1 a onda quadra può essere ricevuto nel circuito analizzatore di frequenza 312 “così com’è” e le sue componenti armoniche possono essere filtrate selettivamente (per es., applicando un’elaborazione simile a supereterodina).
Il segnale indicativo della frequenza f’ della presente componente armonica Vnoise è propagato a un convertitore analogico/digitale (ADC, “Analog-to-Digital Converter) 314 (per es., un ADC con una risoluzione di 10 bit) che genera un valore di uscita indicativo della frequenza f’, con tale valore che è memorizzato in un registro 316 dedicato (se il registro non è pieno), per es., un registro SPI (Serial Peripheral Interface). Per esempio, se la presente frequenza f’ è uguale a 1710 kHz, il valore 171 può essere generato all’uscita dell’ADC 314 e memorizzato nel registro 316.
In una o più forme di attuazione, l’ADC 314 può essere già presente nel dispositivo D per differenti scopi, per es., per gestire segnali di temperatura. Così, una o più forme di attuazione come esemplificate nella figura 3 comportano vantaggiosamente riusare una risorsa (per es., un core IP, come l’ADC 314) che sarebbe presente comunque nel dispositivo D, senza la necessità di implementare un ADC dedicato e avendo come risultato un’implementazione di compensazione del rumore a bassa complessità, di basso costo.
Il circuito logico 310 può essere configurato per eseguire uno qualsiasi degli atti di verifica 108, 116 e/o 118 descritti con riferimento alla figura 1, cioè, verificare se la presente componente armonica è irregolare oppure no (a seconda del valore del segnale logico F), verificare se la corrispondente frequenza f’ è un multiplo di (una potenza di 2 e di) una frequenza già memorizzata nel registro 316, e/o verificare se il registro 316 è pieno.
A titolo di esempio, una prima armonica irregolare può essere identificata a una frequenza f’ uguale a 1710 kHz. Perciò, il codice binario corrispondente al numero 171 può essere memorizzato nel registro 316, come esemplificato nella seguente tabella (con i numeri piccoli nella prima riga della tabella che indicano la posizione di bit nel registro):
Una volta che un primo codice binario è memorizzato nel registro 316, la procedura di analisi in frequenza può progredire come esemplificato nella figura 1, finché è identificata una seconda frequenza irregolare, per es., a 3420 kHz. Così, sarebbe tentata la memorizzazione seguente:
Il blocco logico 310 può essere configurato per verificare se questo nuovo valore (codice binario) è un multiplo di uno qualsiasi dei valori (codici binari) memorizzati precedentemente nel registro. Per esempio, il blocco logico 310 può essere configurato per effettuare operazioni di scorrimento per verificare se questo nuovo valore è un multiplo di una potenza di 2 e di uno qualsiasi dei valori memorizzati precedentemente nel registro.
Nel presente esempio, 342 = 171*2, perciò il valore 342 precedente non sarebbe memorizzato. Lo stesso accadrebbe per il valore 684 = 171*4, e tutti gli altri valori che sono ottenibili come un prodotto di una potenza di 2 (cioè, un numero nella forma di 2<N >con N che è un intero) e uno dei valori memorizzati precedentemente nel registro 316.
La procedura di analisi in frequenza 10 può terminare quando è stato memorizzato un numero massimo di valori di frequenza, con tale numero massimo che dipende eventualmente dalla profondità del registro 316 (per es., sei valori). Per esempio, alla fine della procedura 10, i seguenti valori possono essere memorizzati in tre registri SR7, SR8, SR9, che costituiscono il registro 316 (ciascun registro SR essendo lungo 22 bit):
Opzionalmente, un secondo registro 318 (per es., un registro SPI) può essere fornito accoppiato all’uscita dell’ADC 314 per memorizzare i valori di ampiezza delle armoniche irregolari, in un modo simile a quello descritto precedentemente per la memorizzazione dei valori di frequenza. L’ADC 314 può così essere configurato per convertire in digitale sia il valore di frequenza sia il valore di ampiezza della presente armonica.
Nell’esempio considerato attualmente, la circuiteria che implementa la procedura di analisi in frequenza e la procedura di compensazione del rumore è contenuta nel dispositivo D comprendente il ricetrasmettitore CAN 300. In forme di attuazione alternative, tale circuiteria può essere contenuta soltanto parzialmente nel dispositivo D (per es., con soltanto l’ADC 314 e il circuito oscillatore OSC1 che sono contenuti nel dispositivo D, siccome sono già presenti), con qualche circuiteria (per es., i registri 316 e/o 318, il blocco logico 310, l’analizzatore di frequenza 312, la circuiteria di elaborazione supereterodina OSC2, 304, 306) che è compresa in un dispositivo separato accoppiato allo stesso bus CAN B.
La figura 4 è uno schema a blocchi circuitale esemplificativo di possibili dettagli di implementazione di un circuito per regolare la fase φj di un segnale di compensazione generato come esemplificato nella fase 210 di una procedura di compensazione del rumore 20.
In particolare, durante una procedura di compensazione del rumore 20, i segnali sinusoidali di compensazione possono essere generati dallo stesso circuito oscillatore OSC2 usato precedentemente durante una procedura di analisi in frequenza. L’oscillatore OSC2 può essere configurato per leggere dal registro 316 i valori di frequenza memorizzati al suo interno, per es. partendo da un primo valore fj, e leggendo opzionalmente dal registro 318 i rispettivi valori di ampiezza memorizzati al suo interno.
L’oscillatore OSC2 può così generare un primo segnale di compensazione nella forma che può essere sommato al corrispondente segnale armonico irregolare Vnoise da un circuito sommatore 400. All’uscita del circuito sommatore 400 è così generato un segnale di errore e(t), che dovrebbe essere minimizzato al fine di fornire una migliore compensazione del rumore.
In particolare, un circuito di stima della fase 402 può stimare la differenza di fase tra il segnale armonico irregolare e il corrispondente segnale di compensazione in funzione del valore del segnale di errore e(t), allo scopo di minimizzare l’incertezza di fase Δφ.
Per esempio, il circuito di stima della fase 402 può comprendere un circuito mixer per moltiplicare il segnale di compensazione e la corrispondente armonica irregolare così da generare un segnale di uscita avente una componente continua che ha un’ampiezza proporzionale a (uguale a) cos(Δφ)/2.
In alternativa, il circuito di stima della fase 402 può comprendere un nodo sottrattore per sottrarre il segnale di compensazione e la corrispondente armonica irregolare l’una dall’altro così da generare un segnale di uscita avente un’ampiezza proporzionale a Δφ.
La differenza di fase stimata può essere memorizzata in un terzo registro 404 (per es., un registro SPI), e un anello di retroazione può agire sul circuito oscillatore OSC2 in funzione della differenza di fase stimata, al fine di regolare la fase del segnale di compensazione generato per ridurre la differenza di fase stimata.
In una o più forme di attuazione, poche iterazioni dell’anello di retroazione possono avere come risultato uno sfasamento trascurabile (cioè, quasi zero) che conduce al fatto che il segnale di compensazione è in anti-fase rispetto all’armonica irregolare, e perciò a una compensazione soddisfacente dell’armonica irregolare.
Perciò, un dispositivo D secondo una o più forme di attuazione può eseguire una routine di analisi in frequenza all’avvio (per es., all’avvio di un veicolo che contiene il dispositivo) per rilevare armoniche che non soddisfano i requisiti di EMC. Tale routine (o procedura) di analisi in frequenza può comportare usare uno o più oscillatori e un ADC che possono essere presenti nel dispositivo D per scopi differenti (per es., per gestire segnali di temperatura durante un funzionamento normale del dispositivo), e di memorizzare dati in registri dedicati, avendo come risultato con ciò un impatto trascurabile sulla complessità di progetto del dispositivo stesso.
Dopo il completamento di una procedura di analisi in frequenza, un dispositivo secondo una o più forme di attuazione può eseguire (continuamente) una procedura di compensazione del rumore generando (per es., con lo stesso oscillatore OSC2) segnali di compensazione da trasmettere sul bus CAN accoppiato a esso, implementando preferibilmente un anello di retroazione per la riduzione dello sfasamento dei segnali di compensazione.
In una o più forme di attuazione, la generazione di più segnali di compensazione nella forma
per differenti valori di frequenza irregolare fj memorizzati nel registro 316 può comportare:
- determinare una frequenza di base che divide tutti i valori di frequenza irregolare memorizzati,
- generare, nell’oscillatore OSC2, un segnale sinusoidale a detta frequenza di base, e
- generare più segnali di compensazione a differenti frequenze applicando una moltiplicazione di frequenza al segnale sinusoidale alla frequenza di base, per es., per mezzo di un circuito moltiplicatore di frequenza configurabile.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (16)

  1. RIVENDICAZIONI 1. Procedimento di compensazione di emissioni elettromagnetiche di un dispositivo per l’uso in un bus CAN, il dispositivo comprendendo un ricetrasmettitore CAN che accoppia il dispositivo a detto bus CAN per trasmettere e ricevere segnali, il procedimento comprendendo: - trasmettere un segnale di test sul bus CAN, - ricevere, nel dispositivo, detto segnale di test dopo la propagazione sul bus CAN, - effettuare un’elaborazione di analisi in frequenza del segnale di test ricevuto per rilevare un insieme di componenti armoniche del segnale di test ricevuto che hanno un’ampiezza che supera una certa soglia, - memorizzare rispettivi valori di frequenza delle componenti armoniche in detto insieme di componenti armoniche che hanno un’ampiezza che supera detta certa soglia, e - generare e trasmettere sul bus CAN un insieme di segnali di compensazione, ciascun segnale di compensazione nell’insieme di segnali di compensazione essendo un segnale sinusoidale avente una rispettiva frequenza uguale a una delle frequenze memorizzate, ed essendo in anti-fase rispetto alla componente armonica del segnale di test ricevuto avente detta rispettiva frequenza.
  2. 2. Procedimento secondo la rivendicazione 1, in cui effettuare detta elaborazione di analisi in frequenza comprende applicare un’elaborazione supereterodina al segnale di test ricevuto: - generando sequenzialmente un insieme di segnali sinusoidali a frequenze differenti, - effettuando il mixing di ciascuno di detti segnali sinusoidali generati sequenzialmente con detto segnale di test ricevuto dopo la propagazione sul bus CAN, generando sequenzialmente con ciò un insieme di segnali mixati, - applicando un filtraggio passa-banda a una frequenza fissa ai segnali mixati in detto insieme di segnali mixati, rilevando sequenzialmente con ciò detto insieme di componenti armoniche del segnale di test ricevuto.
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui memorizzare rispettivi valori di frequenza delle componenti armoniche in detto insieme di componenti armoniche che hanno un’ampiezza che supera detta certa soglia comprende: - verificare se un nuovo valore di frequenza candidato per la memorizzazione è uguale a 2<N>*f0, con N essendo un intero e f0 essendo uno qualsiasi dei valori di frequenza memorizzati precedentemente, e - memorizzare detto nuovo valore di frequenza candidato per la memorizzazione come risultato del fatto che il nuovo valore di frequenza candidato per la memorizzazione non è uguale a 2<N>*f0.
  4. 4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui memorizzare rispettivi valori di frequenza delle componenti armoniche in detto insieme di componenti armoniche comprende: - configurare un convertitore analogico/digitale in detto dispositivo per ricevere in ingresso detti segnali armonici e per fornire in uscita un segnale digitale indicativo dei rispettivi valori di frequenza, e - memorizzare i rispettivi valori di frequenza in un registro nel dispositivo.
  5. 5. Procedimento secondo la rivendicazione 4, comprendente inoltre: - verificare se detto registro nel dispositivo è pieno, e - terminare detta elaborazione di analisi in frequenza come risultato del fatto che detto registro nel dispositivo è pieno, o come risultato del fatto che la frequenza di un segnale sinusoidale generato da ultimo in detto insieme di segnali sinusoidali generati sequenzialmente è più alta di una certa soglia di frequenza.
  6. 6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui generare e trasmettere sul bus CAN detto insieme di segnali di compensazione comprende: - stimare una differenza di fase tra almeno uno dei segnali di compensazione generati e una corrispondente componente armonica del segnale di test ricevuto, e - regolare una fase di detto almeno uno dei segnali di compensazione generati in funzione di detta differenza di fase stimata per mantenere detto almeno uno dei segnali di compensazione generati in anti-fase rispetto a detta corrispondente componente armonica del segnale di test ricevuto.
  7. 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre memorizzare rispettivi valori di ampiezza delle componenti armoniche in detto insieme di componenti armoniche del segnale di test ricevuto che hanno un’ampiezza che supera detta certa soglia, e in cui ciascun segnale di compensazione nell’insieme di segnali di compensazione trasmessi sul bus CAN ha una rispettiva ampiezza che è funzione di un’ampiezza del corrispondente segnale armonico del segnale di test ricevuto avente detta rispettiva frequenza, preferibilmente con detta rispettiva ampiezza che è uguale all’ampiezza del corrispondente segnale armonico del segnale di test ricevuto avente detta rispettiva frequenza.
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto segnale di test è un segnale di test con onda a impulsi a una frequenza di 250 kHz, in particolare un’onda quadra con un duty-cycle del 50% e un’ampiezza tra 0,1 µV e 10 µV, preferibilmente uguale a 1 µV.
  9. 9. Procedimento secondo la rivendicazione 8, in cui detto segnale di test è generato nel dispositivo: - generando, con un circuito oscillatore, un segnale sinusoidale avente una frequenza di 2 MHz, - effettuando una divisione di frequenza di detto segnale sinusoidale avente una frequenza di 2 MHz, generando così un secondo segnale sinusoidale avente una frequenza di 250 kHz, e - fornendo detto secondo segnale sinusoidale all’ingresso di un comparatore, il comparatore configurato per generare un segnale di uscita indicativo del segno del secondo segnale sinusoidale.
  10. 10. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detta certa soglia di ampiezza è un rapporto tra l’ampiezza di detta componente armonica del segnale di test ricevuto e l’ampiezza di detto segnale di test trasmesso sul bus CAN, detto rapporto essendo preferibilmente uguale a 55 dB.
  11. 11. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui le fasi di: - trasmettere un segnale di test sul bus CAN, - ricevere detto segnale di test dopo la propagazione sul bus CAN, - effettuare un’elaborazione di analisi in frequenza del segnale di test ricevuto, e - memorizzare rispettivi valori di frequenza delle componenti armoniche in detto insieme di componenti armoniche sono effettuate all’avvio del bus CAN, e la fase di generare e trasmettere sul bus CAN un insieme di segnali di compensazione è effettuata continuamente durante il funzionamento del bus CAN.
  12. 12. Circuito di compensazione di emissioni elettromagnetiche di un dispositivo per l’uso in un bus CAN secondo il procedimento secondo una qualsiasi delle rivendicazioni da 1 a 11, il dispositivo comprendendo un ricetrasmettitore CAN che accoppia il dispositivo a detto bus CAN per trasmettere e ricevere segnali, il circuito comprendendo: - circuiteria di generazione di segnali di test configurata per generare un segnale di test per il bus CAN, - almeno un ricetrasmettitore CAN configurato per trasmettere detto segnale di test sul bus CAN, e per ricevere detto segnale di test dopo la propagazione sul bus CAN, - circuiteria di elaborazione di analisi in frequenza configurata per rilevare un insieme di componenti armoniche del segnale di test ricevuto che hanno un’ampiezza che supera una certa soglia, - almeno un registro configurato per memorizzare rispettivi valori di frequenza di componenti armoniche in detto insieme di componenti armoniche che hanno un’ampiezza che supera detta certa soglia, e - circuiteria di generazione di segnali di compensazione configurata per generare un insieme di segnali di compensazione, ciascun segnale di compensazione nell’insieme di segnali di compensazione essendo un segnale sinusoidale avente una rispettiva frequenza uguale a una delle frequenze memorizzate, ed essendo in anti-fase rispetto alla componente armonica del segnale di test ricevuto avente detta rispettiva frequenza.
  13. 13. Circuito secondo la rivendicazione 12, in cui la circuiteria di generazione di segnali di test comprende: - un primo oscillatore configurato per generare un primo segnale sinusoidale a una certa prima frequenza, - un circuito divisore di frequenza configurato per ricevere il primo segnale sinusoidale e per generare da esso un secondo segnale sinusoidale a una certa seconda frequenza, più bassa di detta certa prima frequenza, e - un primo comparatore configurato per generare un segnale di test con onda a impulsi in funzione di detto secondo segnale sinusoidale a detta certa seconda frequenza.
  14. 14. Circuito secondo la rivendicazione 12 o la rivendicazione 13, in cui la circuiteria di elaborazione di analisi in frequenza comprende: - un secondo oscillatore configurato per generare sequenzialmente un insieme di segnali sinusoidali a frequenze differenti, - un circuito mixer configurato per mixare ciascuno di detti segnali sinusoidali generati sequenzialmente con detto segnale di test ricevuto dopo la propagazione sul bus CAN, generando sequenzialmente con ciò un insieme di segnali mixati, - un filtro passa-banda centrato a una certa frequenza fissa configurato per filtrare i segnali mixati in detto insieme di segnali mixati, rilevando sequenzialmente con ciò detto insieme di componenti armoniche del segnale di test ricevuto, - un secondo comparatore configurato per confrontare l’ampiezza delle componenti armoniche in detto insieme di componenti armoniche con una certa soglia di ampiezza, - un convertitore analogico/digitale configurato per ricevere in ingresso detti segnali armonici e per fornire in uscita un segnale digitale indicativo dei rispettivi valori di frequenza, e - un registro configurato per memorizzare i rispettivi valori di frequenza.
  15. 15. Circuito secondo una qualsiasi delle rivendicazioni da 12 a 14, comprendente un circuito di stima della differenza di fase configurato per stimare una differenza di fase tra almeno uno dei segnali di compensazione generati e una corrispondente componente armonica del segnale di test ricevuto, e in cui la circuiteria di generazione di segnali di compensazione è configurata per regolare una fase di detto almeno uno dei segnali di compensazione generati in funzione di detta differenza di fase stimata per mantenere detto almeno uno dei segnali di compensazione generati in anti-fase rispetto a detta corrispondente componente armonica del segnale di test ricevuto.
  16. 16. Dispositivo per l’uso in un bus CAN comprendente un circuito secondo una qualsiasi delle rivendicazioni da 12 a 15.
IT102019000003435A 2019-03-08 2019-03-08 Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti IT201900003435A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102019000003435A IT201900003435A1 (it) 2019-03-08 2019-03-08 Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti
US16/800,733 US11296910B2 (en) 2019-03-08 2020-02-25 Method of compensating electromagnetic emissions, corresponding circuit and device
EP20160868.4A EP3706333B1 (en) 2019-03-08 2020-03-04 A method of compensating electromagnetic emissions, corresponding circuit and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000003435A IT201900003435A1 (it) 2019-03-08 2019-03-08 Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti

Publications (1)

Publication Number Publication Date
IT201900003435A1 true IT201900003435A1 (it) 2020-09-08

Family

ID=66867654

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000003435A IT201900003435A1 (it) 2019-03-08 2019-03-08 Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti

Country Status (3)

Country Link
US (1) US11296910B2 (it)
EP (1) EP3706333B1 (it)
IT (1) IT201900003435A1 (it)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416632A1 (en) * 2002-10-31 2004-05-06 Motorola Inc. Circuit for generating a pulse-shaped signal for a communication line
DE102011087910A1 (de) * 2011-08-29 2013-02-28 Continental Teves Ag & Co. Ohg System sowie Verfahren zur Verringerung von Betriebsmittelstörungen in einem Kraftfahrzeug
US20140056337A1 (en) * 2012-08-22 2014-02-27 Dawson W. Kesling Baseband cancellation of platform radio interference
CN207504888U (zh) * 2017-12-13 2018-06-15 山东凯帝斯工业系统有限公司 多路车载CAN Note数据分析仪

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022711B2 (en) * 2008-12-17 2011-09-20 Hamilton Sundstrand Corporation Wire fault locating in distributed power systems
US8638892B2 (en) * 2010-07-14 2014-01-28 Applied Micro Circuits Corporation Adaptive narrowband interference prediction circuit and method
US9154241B2 (en) * 2012-11-13 2015-10-06 Apple Inc. Method for validating radio-frequency performance of wireless electronic devices
DE102015122194A1 (de) * 2015-12-18 2017-06-22 Robert Bosch Automotive Steering Gmbh Verfahren zur Maskierung und/oder zur Reduzierung störender Geräusche oder deren Auffälligkeit bei dem Betrieb eines Kraftfahrzeugs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416632A1 (en) * 2002-10-31 2004-05-06 Motorola Inc. Circuit for generating a pulse-shaped signal for a communication line
DE102011087910A1 (de) * 2011-08-29 2013-02-28 Continental Teves Ag & Co. Ohg System sowie Verfahren zur Verringerung von Betriebsmittelstörungen in einem Kraftfahrzeug
US20140056337A1 (en) * 2012-08-22 2014-02-27 Dawson W. Kesling Baseband cancellation of platform radio interference
CN207504888U (zh) * 2017-12-13 2018-06-15 山东凯帝斯工业系统有限公司 多路车载CAN Note数据分析仪

Also Published As

Publication number Publication date
US11296910B2 (en) 2022-04-05
US20200287755A1 (en) 2020-09-10
EP3706333B1 (en) 2021-10-27
EP3706333A1 (en) 2020-09-09

Similar Documents

Publication Publication Date Title
Schmüdgen Unbounded self-adjoint operators on Hilbert space
Gishboliner et al. A generalized Turán problem and its applications
D'Apuzzo et al. Modeling DAC output waveforms
Ali et al. Performance evaluation and benchmarking of PLL algorithms for grid‐connected RES applications
Butt et al. Power Line Interference removal from ECG signal using SSRLS algorithm
DE102013102580A1 (de) Zufällige Spektrumspreizmodulation
US9166843B2 (en) Digital pulse width generator and method for generating digital pulse width
IT201900003435A1 (it) Procedimento di compensazione di emissioni elettromagnetiche, circuito e dispositivo corrispondenti
Ramezani et al. Temporal Logic Falsification of Cyber-Physical Systems using Input Pulse Generators.
US9954546B2 (en) Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter
Zhang et al. Robust state-of-charge estimation of ultracapacitors for electric vehicles
Sen et al. Multi-frequency averaging (MFA) model of electric-hybrid powertrain suitable for variable frequency operation applied in geographically-distributed power hardware-in-the-loop (GD-PHiL) simulation
CN109633251A (zh) 一种if电路积分电压峰峰值求解方法及装置
CN113315163B (zh) 多端混合直流系统动态响应的评估方法及装置
Rebholz et al. Prospects and limits of common-and differential-mode separation for the filter development process
Han Local Lipschitz regularity for functions satisfying a time-dependent dynamic programming principle
Scheder Guided search and a faster deterministic algorithm for 3-SAT
Tran et al. Design of sixth-order passive quadrature signal generation network based on polyphase filter
Roh et al. A comprehensive TDM comparator scheme for effective analysis of oscillation-based test
CN111257730B (zh) 一种滤波装置滤波功能的测量方法及系统
US20210025946A1 (en) Battery management device, method and chip
Saleh et al. Digital signature based test of analogue circuits using amplitude modulated multi-tone signals
CN114338329B (zh) 探测通信一体化波形的实现方法、装置、设备及介质
Sanz-Perela Stable solutions to fractional semilinear equations: uniqueness, classification, and approximation results
Quang Second main theorems and uniqueness problem of meromorphic mappings with moving hypersurfaces