GR1004758B - Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα - Google Patents

Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα

Info

Publication number
GR1004758B
GR1004758B GR20040100050A GR2004100050A GR1004758B GR 1004758 B GR1004758 B GR 1004758B GR 20040100050 A GR20040100050 A GR 20040100050A GR 2004100050 A GR2004100050 A GR 2004100050A GR 1004758 B GR1004758 B GR 1004758B
Authority
GR
Greece
Prior art keywords
bus
dma engine
acorn
transfers
dma
Prior art date
Application number
GR20040100050A
Other languages
English (en)
Inventor
Ιερομνημωναφραγκισκοσα
Original Assignee
Intracomαα.Ε.Αελληνικηαβιομηχανιαατηλεπικοινωνιωνα&Ασυστηματωναπληροφορικησαα
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intracomαα.Ε.Αελληνικηαβιομηχανιαατηλεπικοινωνιωνα&Ασυστηματωναπληροφορικησαα filed Critical Intracomαα.Ε.Αελληνικηαβιομηχανιαατηλεπικοινωνιωνα&Ασυστηματωναπληροφορικησαα
Priority to EP04386004A priority Critical patent/EP1564643A3/en
Priority to GR20040100050A priority patent/GR1004758B/el
Publication of GR1004758B publication Critical patent/GR1004758B/el

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Abstract

εριγράφεταιΑέναΑσυνθέσιμοΑμοντέλοΑVHDLΑπολυκαναλικήςΑμηχανήςΑDMAΑΑτηςΑλεγόμενηςΑAcornΑDMAΑγιαΑχρήσηΑσεΑένθεταΑσυστήματαΑδιαύλων.ΑΗΑσυγκεκριμένηΑεφεύρεσηΑπαρουδιάζειΑμίαΑσυσκευήΑελέγχουΑμεΑδυνατότηταΑπολυπλεξίαςΑέωςΑκαιΑ6ΑκαναλιώνΑγιαΑμεταφορέςΑδεδομένωνΑμέσωΑενόςΑκαιΑμόνοΑδιαύλουΑAHBΑ32-bitΑκάνονταςΑχρήσηΑκυλιόμενουΑαλγορίθμουΑπολυπλεξίαςΑχρονικήςΑδιαίρεσηςΑδύοΑσειρώνΑμεΑδυνατόηταΑπρογραμματισμούΑπροτεραιότητας.ΑΥποστηρίζονταιΑμεταφορέςΑαπλού/πολλαπλούΑμπλοκΑκαιΑδιασποράς/συγκέντρωσηςΑενώΑηΑμηχανήΑDMAΑΑεπιτρέπειΑτονΑεπαναπρογραμματισμόΑκαι/ήΑτηνΑεπανεκκίνησηΑμεταφοράςΑσεΑοποιοδήποτεαπόΑταΑ6ΑκανάλιαΑενώΑσυγχρόνωςΑπραγματοποιούνταιΑάλλεςΑμεταφορέςΑχωρίςΑκαταστάσειςΑαναμονήςΑστοΑδίαυλο.ΑΠαρέχεταιΑειδικόΑκυκλωματικόΑγιαΑτηνΑελαχιστοποίησηΑτουχρόνουΑμεταφοράςΑμέσωΑτουΑδιαύλουΑ32-bitΑΑακόμαΑκαιΑγιαΑπροορισμούςΑπουΑδενΑείναιΑευθυγραμμισμένοιΑμεΑταΑόριαΑτωνΑλεξεωνΑμέσωΑαυτόματηςΑρύθμισηςΑτουΑμεγέθουςΑτηςΑμεταφοράςΑδεδομένωνΑσεΑκάθεΑκύκλοΑπρόσβασηςΑτουΑδιαύλου.ΑΣήματαΑδιακοπήςΑεκδίδονταιΑστοΑτέλοςΑτηςΑμεταφοράςΑήΑγιαΑναΑσηματοδοτήσουνΑσφάλματαΑπρογραμματισμούΑήΑκατάΑτηΑδιάρκειαΑλειτουργίαςΑήΑτουΑχρόνουΑλειτουργίας.ΑΔιανύσματαΑσήματοςΑδιακοπήςΑπουΑφέρουνΑπληροφορίεςΑσχετικέςμεΑτηΑδιακοπλޏΑβρίσκονταιΑαποθηκευμέναΑσεΑμίαΑαπόΑδύοΑουρέςΑ8ΑθέσεωνΑκαιΑεπιτρέπουνΑστηΑΜηχανήΑAcornDMAΑΑναΑσυνεχίζειΑτηΑλειτουργίαΑτηςΑακόμαΑκαιΑότανΑεκκρεμείΑηΑεξυπηρέτησητωνΑυπόλοιπωνΑδθανυσμάτωνΑσήματοςΑδιακοήςΑαπόΑτονΑκεντρικόΑυπολογιστήΑτουΑσυστήματος. ΗΑμηχανήΑAcornΑDMAΑδιατίθεταιΑστηΑμορφήΑσυνθέσιμουΑκώδικαΑVHDLΑγιαΑενσωμάτωσηΑσεΑσχεδιάσειςΑένθετωνΑ/SoCΑΑκυκλώμάτων.ΑΓιαΑσύνδεσηΑσεΑδίαυλοΑΑǏΑαπαιτείταιΑηΑχρήσηΑτυποποιημένωνΑδιεπαφώνΑκατόχουΑΑΗΒΑκαιΑσκλάβουΑΑΗΒ.Αΰ
GR20040100050A 2004-02-11 2004-02-11 Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα GR1004758B (el)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04386004A EP1564643A3 (en) 2004-02-11 2004-02-11 Synthesizable vhdl model of a multi-channel dma-engine core for embedded bus systems
GR20040100050A GR1004758B (el) 2004-02-11 2004-02-11 Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GR20040100050A GR1004758B (el) 2004-02-11 2004-02-11 Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα

Publications (1)

Publication Number Publication Date
GR1004758B true GR1004758B (el) 2004-12-15

Family

ID=34073689

Family Applications (1)

Application Number Title Priority Date Filing Date
GR20040100050A GR1004758B (el) 2004-02-11 2004-02-11 Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα

Country Status (2)

Country Link
EP (1) EP1564643A3 (el)
GR (1) GR1004758B (el)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908017B2 (ja) * 2006-02-28 2012-04-04 富士通株式会社 Ｄｍａデータ転送装置及びｄｍａデータ転送方法
TWI411930B (zh) * 2010-07-15 2013-10-11 Faraday Tech Corp 系統階層模擬／驗證系統及其方法
US8867559B2 (en) * 2012-09-27 2014-10-21 Intel Corporation Managing starvation and congestion in a two-dimensional network having flow control
US10445267B2 (en) * 2016-06-29 2019-10-15 Nxp Usa, Inc. Direct memory access (DMA) unit with address alignment
CN111080508B (zh) * 2019-11-21 2023-06-13 中国航空工业集团公司西安航空计算技术研究所 一种基于dma的gpu子图像处理方法
US11604739B2 (en) 2020-12-08 2023-03-14 Nxp Usa, Inc. Conditional direct memory access channel activation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968514B2 (en) * 1998-09-30 2005-11-22 Cadence Design Systems, Inc. Block based design methodology with programmable components
EP1059588A1 (en) * 1999-06-09 2000-12-13 Texas Instruments Incorporated Multi-channel dma with request scheduling
US6816921B2 (en) * 2000-09-08 2004-11-09 Texas Instruments Incorporated Micro-controller direct memory access (DMA) operation with adjustable word size transfers and address alignment/incrementing

Also Published As

Publication number Publication date
EP1564643A3 (en) 2006-09-20
EP1564643A2 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
CN102231142B (zh) 一种带有仲裁器的多通道dma控制器
WO2005024555A3 (en) Multi-channel memory access arbitration method and system
TW200731081A (en) A DMA controller with self-detection for global clock-gating control
TW200620290A (en) Configurable ready/busy control
ATE491993T1 (de) Flusssteuerungsverfahren für verbesserten datentransfer via schaltmatrix
TW200707206A (en) Wait aware memory arbiter
GR1004758B (el) Συνθεσιμοαμοντελοαvhdlαπολυκαναλικουαπυρηνααμηχανησαdmaαγιααενθεταασυστηματααδιαυλωναα
AU7737400A (en) A shared write buffer for use by multiple processor units
WO2008048793A3 (en) Memory system having baseboard located memory buffer unit
EP1187030B1 (en) Multiple transaction bus system
US6829669B2 (en) Bus bridge interface system
AU2002339857A1 (en) A multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
DE3688408T2 (de) Drucker-magnetbanddatenverbindungsprozessor.
EP0293860A3 (en) Peripheral controller and adapter interface
CN112602040A (zh) 外设功率域
GB2432944A (en) Implementing bufferless DMA controllers using split transactions
WO2005008169A3 (en) Blast sequence control
EP1071273A3 (en) Data flow control and storage facility for an image reproduction system
TW200641627A (en) Bus structure suitable for data exchange of system chip
EP1787934A3 (en) Booklet-loading device, post-treatment device and image-forming system
EP1187032B1 (en) Time-out counter for multiple transaction bus system bus bridge
TW200609831A (en) Apparatus and related method of coordinating north bridge and south bridge for controlling power saving states transition of a central processing unit
EP1434137A1 (en) Bus architecture with primary bus and secondary bus for microprocessor systems
RU2002113612A (ru) Устройство ввода-вывода
EP0382342A3 (en) Computer system dma transfer

Legal Events

Date Code Title Description
ML Lapse due to non-payment of fees

Effective date: 20160905