FR3141836A1 - Module de lna à commutateur - Google Patents

Module de lna à commutateur Download PDF

Info

Publication number
FR3141836A1
FR3141836A1 FR2213093A FR2213093A FR3141836A1 FR 3141836 A1 FR3141836 A1 FR 3141836A1 FR 2213093 A FR2213093 A FR 2213093A FR 2213093 A FR2213093 A FR 2213093A FR 3141836 A1 FR3141836 A1 FR 3141836A1
Authority
FR
France
Prior art keywords
switch
cascode structure
soi
silicon
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2213093A
Other languages
English (en)
Inventor
Ousmane SOW
Gregory U'Ren
Imène Lahbib
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab France SAS
Original Assignee
X Fab France SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab France SAS filed Critical X Fab France SAS
Priority to GB2311415.0A priority Critical patent/GB2624274A/en
Priority to US18/387,945 priority patent/US20240153957A1/en
Publication of FR3141836A1 publication Critical patent/FR3141836A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

Module de LNA à commutateur comprenant : une tranche de silicium sur isolant, SOI, comprenant un substrat de silicium et une couche active séparées par une couche d’oxyde enterrée, BOX, dans lequel ledit substrat SOI est un substrat SOI à haute résistance, HR, comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm ;un commutateur comprenant une pluralité de transistors SOI ;un amplificateur à faible bruit, LNA, situé dans ladite tranche SOI et connectée à une sortie dudit commutateur, dans lequel ledit LNA comprend un transistor bipolaire formé dans une région massive de ladite tranche SOI où ladite couche BOX est retirée ; et une couche métallique épaisse pour la connexion au commutateur et au LNA. Figure pour l’abrégé : Fig. 5

Description

MODULE DE LNA À COMMUTATEURDOMAINE TECHNIQUE
La présente invention concerne des modules d’amplificateur à faible bruit (LNA) à commutateur, c’est-à-dire des circuits comprenant un commutateur avec des transistors à silicium sur isolant (SOI) et un LNA.
CONTEXTE
Les nouvelles technologies de télécommunications nécessitent des dispositifs nouveaux et améliorés au niveau des semi-conducteurs. La nouvelle norme, 5G-NR, peut permettre des débits de données plus élevés (> 100 Mbit/s, max. 20 Gbit/s), une plus grande densité (plus d’équipements connectés/km2) et une latence plus faible (idéalement de 10 à 1 ms).
Pour la 5G, les technologies des semi-conducteurs du groupe III-V (par exemple, GaAs) semblent prometteuses, mais présentent certains inconvénients tels qu’une consommation d’énergie élevée, des composants passifs à faible facteur de qualité, un faible niveau d’intégration, une production en masse difficile et des coûts élevés.
Dans la technologie du silicium sur isolant (SOI), les circuits sont formés dans une couche de silicium qui est isolée du substrat par une couche électriquement isolante. Cela présente l’avantage de réduire la capacité parasite, ce qui permet d’accéder à un horizon de performance puissance-vitesse plus souhaitable. Les structures SOI peuvent donc être avantageuses pour les applications à haute fréquence telles que les circuits de communication par radiofréquence (RF).
RÉSUMÉ
Conformément à un premier aspect de l’invention il est fourni un module LNA à commutateur qui comprend :
- une tranche de silicium sur isolant, SOI, comprenant un substrat de silicium et une couche active, séparées par une couche d’oxyde enterrée, BOX, dans lequel ledit substrat SOI est un substrat SOI à haute résistance, HR, comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm ;
- un commutateur comprenant une pluralité de transistors SOI ;
- un amplificateur à faible bruit, LNA, situé dans ladite tranche SOI et connectée à une sortie dudit commutateur, dans lequel ledit LNA comprend un transistor bipolaire formé dans une région massive de ladite tranche SOI où ladite couche BOX est retirée ; et
une couche métallique épaisse pour la connexion au commutateur et au LNA.
Dans une réalisation du premier aspect, ledit transistor bipolaire est un transistor SiGe.
Dans une réalisation du premier aspect, ladite couche de manipulation en silicium a une résistivité supérieure à 3 kΩ-cm.
Dans une réalisation du premier aspect, ledit module LNA à commutateur comprend en outre une pluralité de composants passifs formés dans ou sur ladite tranche SOI sur ladite couche BOX, dans lequel lesdits composants passifs sont formés à partir de et/ou sont connectés par la couche métallique épaisse et une deuxième couche métallique épaisse qui la chevauche au moins partiellement.
Dans une réalisation du premier aspect, la ou chaque couche métallique épaisse présente une épaisseur dans la plage allant de 2 µm à 4 µm.
Dans une réalisation du premier aspect, ledit LNA comprend une structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite structure cascode.
Dans une réalisation du premier aspect, ledit LNA comprend un deuxième transistor bipolaire qui est une base commune de ladite structure cascode.
Dans une réalisation du premier aspect, ledit module de LNA à commutateur comprend en outre un transistor SOI, dans lequel ladite structure cascode comprend ledit transistor SOI qui est une grille commune de ladite structure cascode.
Dans une réalisation du premier aspect, ledit transistor SOI est un transistor métal-oxyde-semi-conducteur complémentaire (CMOS).
Dans une réalisation du premier aspect, ledit module de LNA à commutateur comprend un circuit d’amplification de premier étage et un circuit d’amplification de deuxième étage, dans lequel ledit circuit d’amplification de premier étage comprend ledit transistor bipolaire et dans lequel ledit circuit d’amplification de deuxième étage comprend une structure cascode.
Dans une réalisation du premier aspect, ladite structure cascode comprend un premier transistor SOI qui est une source commune de ladite structure cascode et un deuxième transistor SOI qui est une grille commune de ladite structure cascode.
Dans une réalisation du premier aspect, ladite structure cascode comprend un deuxième transistor bipolaire dans une région massive de ladite tranche SOI, dans lequel ledit deuxième transistor bipolaire est un émetteur commun de ladite structure cascode, et un transistor SOI qui est une grille commune de ladite structure cascode.
Dans une réalisation du premier aspect, ledit circuit d’amplification de premier étage comprend une deuxième structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite deuxième structure cascode.
Dans une réalisation du premier aspect, ladite deuxième structure cascode comprend un deuxième transistor bipolaire situé dans une région massive de ladite tranche SOI, dans lequel ledit deuxième transistor bipolaire est une base commune de ladite structure cascode.
Dans une réalisation du premier aspect, ladite deuxième structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode.
Conformément à un deuxième aspect de l’invention, il est fourni un appareil de télécommunications comprenant un module de LNA à commutateur selon l’une quelconque des réalisation du premier aspect, dans lequel le commutateur du module de LNA à commutateur est agencé dans ledit appareil pour passer d’un mode récepteur à un mode émetteur dudit appareil.
Des modes de réalisation préférés de l’invention sont décrits ci-dessous en référence aux dessins ci-joints.
BRÈVE DESCRIPTION DES DESSINS
La représente un schéma d’une partie d’un système de télécommunications, tel qu’un équipement utilisateur (UE) ou un autre appareil de télécommunications, selon un mode de réalisation ;
La représente un schéma d’un commutateur unipolaire bidirectionnel (SPDT) en série/en parallèle comprenant des transistors SOI ;
La représente un schéma d’un commutateur ;
La représente les tracés à petits et grands signaux d’un commutateur ;
La représente un schéma d’un module de LNA à commutateur selon un mode de réalisation comprenant un amplificateur à faible bruit (LNA) à deux étages, où le premier étage est un transistor SiGe tandis que le deuxième étage est une structure cascode comprenant des transistors SiGe et SOI ;
La représente les tracés à petits signaux simulés du mode de réalisation ;
La représente les tracés à grands signaux simulés du mode de réalisation ;
La représente un schéma d’un module de LNA à commutateur selon un autre mode de réalisation comprenant un LNA à un seul étage comprenant une structure cascode comprenant deux transistors SiGe dans une région massive d’une tranche SOI ;
La représente un schéma d’un module de LNA à commutateur selon un mode de réalisation comprenant un LNA à un seul étage comprenant une structure cascode comprenant un transistor SiGe et un transistor SOI ;
La représente un schéma d’un module de LNA à commutateur selon un autre mode de réalisation comprenant un LNA à deux étage comprenant un transistor SiGe dans le premier étage et une structure cascode comprenant deux transistors SOI dans le deuxième étage ;
La représente une section transversale schématique d’une partie d’un module de LNA à commutateur selon un mode de réalisation ; et
La représente un schéma d’une partie d’un LNA illustrant la tranche SOI et la pile arrière comprenant des couches métalliques.
DESCRIPTION DÉTAILLÉE
La représente une partie d’un système de télécommunications 2 comprenant une antenne 4 pour émettre et recevoir des signaux électromagnétiques, un commutateur 6 connecté à l’antenne pour commuter entre les modes d’émission (Tx) et de réception (Rx), et un amplificateur à faible bruit (LNA) 8 pour amplifier les signaux reçus de l’antenne 4. Le système comprend en outre un décaleur de bande 10 pour décaler vers le haut ou vers le bas les signaux, dans lequel le décaleur de bande comprend un synthétiseur de fréquence 12. Le système 2 peut faire partie d’un nœud tel qu’un nœud de base dans un réseau 5G de télécommunications, ou d’un équipement utilisateur (UE) tel qu’un téléphone portable.
La représente un schéma de circuit d’un commutateur 6 selon un mode de réalisation, qui peut être le commutateur 6 du système illustré dans la . Les mêmes numéros de référence sont utilisés pour des caractéristiques similaires ou équivalentes dans différentes figures pour faciliter la compréhension, et ne sont pas destinés à limiter les modes de réalisation illustrés. Le commutateur 6 est connecté à l’antenne 4 et à un chemin d’émission 14 pour l’émission de signaux avec l’antenne 4 et à un chemin de réception 16 pour les signaux reçus avec l’antenne 4. Le commutateur 6 comprend une pluralité de transistors SOI (par exemple des transistors CMOS formés sur la tranche SOI). Le commutateur comprend des transistors empilés en série/en parallèle. La tranche SOI peut comprend un substrat SOI à haute résistance (HR). Par exemple, la tranche SOI peut comprend une couche de manipulation en silicium ayant une résistivité supérieure à 3 kΩ-cm.
La représente un schéma de circuit d’un commutateur 6 configuré pour faire commuter une antenne 4 entre un chemin d’émission 14 et un chemin de réception 16 pour un fonctionnement dans les modes TX et RX respectifs. Le commutateur 6 est un commutateur semi-conducteur, exploité en appliquant une tension aux bornes de différents transistors dans le commutateur. Le commutateur 6 peut être le commutateur tel qu’illustré dans la et/ou la .
La représente les tracés à petits et grands signaux d’un commutateur SPDT selon un mode de réalisation mis en œuvre en utilisant un SOI, tel que le commutateur illustré dans la ou la . A partir des tracés, le commutateur représente environ 0,6 dB de perte par insertion à 28 GHz, et une rupture douce autour de 38 dBm.
La représente un schéma d’un mode de réalisation comprenant un commutateur SOI 6 et un LNA 8. Le commutateur 6 est configuré pour connecter une ligne d’antenne 18 au LNA 8, qui est configuré pour amplifier le signal et pour émettre en sortie le signal amplifié sur une ligne de sortie 20. Le commutateur 6 et le LNA 8 sont situés sur le même substrat SOI. La tranche SOI comprend un substrat de silicium (également appelé la tranche de manipulation) et une couche de silicium active (également appelée la couche de dispositif) séparées par une couche d’oxyde enterrée (BOX). Le commutateur 6 comprend une pluralité de transistors permettant la commutation qui sont formés dans la couche de silicium active au-dessus de la couche BOX. Le commutateur 6 comprend également une pluralité de composants passifs (par exemple, des résistances) connectés aux transistors qui sont également formés au-dessus de la couche BOX pour bénéficier de l’isolation électrique améliorée fournie par la tranche SOI. Une des sorties du commutateur 6 est directement connecté au LNA 8. Le LNA 8 comprend un premier étage d’amplification comprenant un transistor SiGe 24 formé dans une région massive de la tranche SOI, dans lequel la couche BOX a été retirée dans la région massive, et remplacée par du silicium. Dans les figures, un rectangle en pointillés est utilisé pour illustrer un dispositif formé dans une région massive. Le retrait local de la couche BOX peut améliorer la conduction de chaleur depuis le transistor SiGe 24 puisqu’il est directement connecté au substrat de silicium sous-jacent. Le deuxième étage d’amplification du LNA 8 comprend une structure cascode présentant un premier transistor 28 qui est l’émetteur commun de ladite structure cascode et un deuxième transistor 30 qui est la grille commune de ladite structure cascode. Le premier transistor 28 est un autre transistor SiGe formé dans une deuxième région massive de la tranche SOI. Les transistors SOI 24, 28 peuvent améliorer le facteur de bruit du LNA 8, par rapport à un transistor SOI, particulièrement dans la fréquence des ondes millimétriques. Le deuxième transistor 30 de la structure cascode est un transistor SOI (par exemple un transistor NMOS) situé au-dessus de la couche BOX de la tranche SOI. Le transistor SOI peut améliorer la linéarité du LNA 8. Le LNA8 comprend également une pluralité de composants passifs (par exemple des condensateurs et des bobines d'inductance) qui peuvent également bénéficier de la tranche SOI. La combinaison du commutateur SPDT SOI et du LNA SOI avec des transistors SiGe massifs peut fournir une structure de récepteur améliorée pour un système de télécommunications, tel quel pour un UE dans un réseau 5G.
La représente les tracés à petits signaux à partir de simulations du commutateur et du système LNA illustré dans la . A partir des tracés, il y a un gain suffisant qui recouvre la gamme de fréquences d’intérêt d’environ 24 GHz à 32 GHz et un excellent facteur de bruit (nf) autour de 2,2 dB à 28 GHz.
La représente les tracés à grands signaux à partir de simulations du commutateur et du système LNA illustré dans la . La simulation à grands signaux montre une compression de 1 dB qui se produit à -10 dBm de puissance d’entrée. Le comportement des grands signaux remplit les conditions pour un système 5G.
La représente un schéma d’un autre système selon un mode de réalisation comprenant un commutateur 6 et un LNA 8. Le système est similaire à celui de la , mais le LNA 8 comprend un seul étage d’amplification au lieu de deux. Le LNA 8 comprend une structure cascode comprenant un premier transistor 28 qui est l’émetteur commun et un deuxième transistor 30 qui est la base commune de ladite structure cascode. Les deux transistors 28, 30 sont des transistors SiGe formés dans la(les) région(s) massive(s) de la tranche SOI. Les transistors SiGe peuvent réduire le bruit du LNA 8 par rapport à des transistors SOI.
La représente un schéma d’un autre système selon un mode de réalisation comprenant un commutateur 6 et un LNA 8. Le système est similaire à celui de la , mais au lieu d’avoir deux transistors SiGe dans une structure cascode, le LNA 8 comprend un premier transistor 28 qui est un transistor SiGe dans une région massive et un deuxième transistor 30 qui est un transistor SOI dans ce qui est appelé ici une structure cascode hybride. Le transistor SiGe peut réduire le bruit tandis que le transistor SOI peut améliorer la linéarité.
La représente un schéma d’un autre système selon un mode de réalisation comprenant un commutateur 6 et un LNA 8. Le système est similaire à celui de la , mais au lieu d’avoir une structure cascode hybride dans le deuxième étage d’amplification, le deuxième étage d’amplification comprend une structure cascode avec de premier et deuxième transistors 28, 32 qui sont des transistors SOI.
La représente une section transversale schématique d’une partie d’un module de LNA à commutateur comme par exemple une partie du commutateur ou du LNA, tel que le LNA 8 de la , 8, 9 ou 10. Le module comprend une tranche SOI 22 comprenant un substrat de silicium 38, une couche BOX 40 et une couche de silicium active 42. La tranche 22 comprend également une région massive 44 remplie avec du silicium où la couche BOX a été localement retirée. Le LNA comprend un transistor SiGe 46 dans la couche de silicium active 42 dans la région massive 44.
La représente un schéma d’une partie d’un commutateur selon un mode de réalisation. En particulier, les couches métalliques 48 (M1 à M4, MI et MJ) sur le substrat SOI établissant une connexion avec les transistors SOI 50 au-dessus de la couche BOX 40 sont illustrés. Des composants passifs, tels que des bobines d'inductance, peuvent être formés à partir des couches métalliques supérieures épaisses MI et MJ ou connectés par celles-ci. La faible résistivité des couches métalliques épaisses MI, MJ peut améliorer les performances des composants passifs et réduire le bruit du LNA. Les couches métalliques épaisses MI, MJ peuvent avoir une épaisseur d’environ 3 µm. Les couches métalliques 51 peuvent généralement être formées dans l’extrémité arrière de la ligne (BEOL) d’un procédé CMOS. Les couches métalliques « normales » (M1 à M4) ont une épaisseur d’environ 0,35 µm. Le substrat de silicium 38 est un substrat HR ayant une résistivité supérieure à environ 3 kΩ-cm.
En général, les modes de réalisation divulgués ici fournissent un module de LNA à commutateur comprenant une tranche de silicium sur isolant (SOI) comprenant un substrat de silicium et une couche active, séparées par une couche d’oxyde enterrée (BOX), un commutateur comprenant une pluralité de transistors SOI (qui sont formés dans la tranche SOI au-dessus de la couche BOX, par exemple par CMOS), et un amplificateur à faible bruit (LNA) situé dans ladite tranche SOI et connectée à une sortie dudit commutateur, dans lequel ledit LNA comprend un transistor bipolaire (par exemple un transistor SiGe) formé dans une région massive de ladite tranche SOI où ladite couche BOX est retirée. Généralement, le commutateur est un commutateur unipolaire bidirectionnel (SPDT) en série/en parallèle. Le SPDT peut être formé intégralement dans/sur la tranche SOI dans la couche active au-dessus de la couche BOX. La tranche SOI comprend un substrat SOI à haute résistance, HR, comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm. Le module de LNA à commutateur comprend en outre une couche métallique épaisse (par exemple > 2 µm d’épaisseur) pour la connexion au commutateur et au LNA.
La couche de manipulation en silicium peut avoir une résistivité supérieure à 3 kΩ-cm. Par exemple, la couche de manipulation en silicium peut avoir une épaisseur dans la plage allant de 500 µm à 1 000 µm. Le substrat SOI HR peut réduire les capacités parasites. Le LNA peut en outre comprendre une pluralité de composants passifs (par exemple, des bobines d'inductance, des résistances et des condensateurs) formés sur ledit substrat SOI au-dessus de ladite couche BOX. La couche BOX peut, par exemple, avoir une épaisseur dans la plage allant de 2 µm à 4 µm. La couche de silicium active a généralement une épaisseur inférieure à 1 µm, par exemple d’environ 0,1 µm ou 0,2 µm. Les dispositifs situés dans la couche de silicium active au-dessus de la couche BOX, tels que les transistors, sont généralement séparés par des STI.
Les composants passifs peuvent être formés à partir de et/ou sont connectés par une couche métallique épaisse (par exemple, le métal supérieur d’une pile arrière CMOS) ou par deux couches métalliques épaisses se recouvrant au moins partiellement. La ou les couches métalliques épaisses comprennent généralement du cuivre. Les couches métalliques épaisses peuvent avoir une épaisseur supérieure à 1 µm. Par exemple, les couches métalliques épaisses peuvent avoir une épaisseur dans la plage allant de 2 µm à 4 µm, par exemple environ 3 µm. Une plus grande épaisseur peut réduire la résistance et améliorer les performances d’au moins certains des composants passifs. Par exemple, les bobines d'inductance du module de LNA à commutateur peuvent être formées par une ou plusieurs spires de bobine dans la ou les couches métalliques épaisses. Typiquement, une pluralité de couches métalliques est sont située sur le substrat SOI, dans lequel la ou les couches métalliques épaisses sont situées au sommet (le plus loin de la couche de silicium active). Le métal 1 est la première couche métallique située le plus près du silicium actif et peut être directement connectée au transistor bipolaire. La première couche métallique peut avoir une épaisseur inférieure à 1 µm, par exemple une épaisseur d’environ 0,3 µm, ce qui est significativement plus mince que la ou les couches métalliques épaisses. La pluralité de couches métalliques peut être séparée par des couches interdiélectriques (par exemple, des couches d’oxyde de silicium) et connectée électriquement par des vias.
Le LNA peut comprendre une structure cascode (également appelée topologie cascode) comprenant ledit transistor bipolaire qui est un émetteur commun de ladite structure cascode. La base commune de la structure cascode peut être un deuxième transistor bipolaire (par exemple, un transistor SiGe) dans une région massive du substrat SOI ou un transistor SOI « normal » (par exemple, un transistor CMOS) formé dans la couche de silicium active au-dessus de la couche BOX du substrat SOI.
Le LNA peut comprendre deux étages d’amplification, par exemple un circuit d’amplification de premier étage et un circuit d’amplification de deuxième étage, dans lequel ledit circuit d’amplification de premier étage comprend ledit transistor bipolaire et dans lequel ledit circuit d’amplification de deuxième étage comprend une structure cascode. La structure cascode peut comprendre un premier transistor SOI qui est une source commune de ladite structure cascode et un deuxième transistor SOI qui est une grille commune de ladite structure cascode. Dans ce mode de réalisation, le deuxième étage d’amplification peut comprendre uniquement des transistors SOI (par exemple des transistors CMOS), ce qui peut améliorer la linéarité du LNA. Dans un autre mode de réalisation, ladite structure cascode peut comprendre un deuxième transistor bipolaire dans une région massive dudit substrat SOI, dans lequel ledit deuxième transistor bipolaire est un émetteur commun de ladite structure cascode, et dans lequel la structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode. C’est-à-dire que le deuxième étage d’amplification comprend une structure cascode hybride avec. Le premier étage d’amplification comprend généralement un seul émetteur commun (pas de structure cascode) qui est le transistor bipolaire dans la région massive. Alternativement, ledit circuit amplificateur de premier étage peut comprendre une deuxième structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite deuxième structure cascode. Ladite deuxième structure cascode peut comprendre un deuxième transistor bipolaire situé dans une région massive dudit substrat SOI, dans lequel ledit deuxième transistor bipolaire est une base commune de ladite structure cascode. C’est-à-dire que les deux transistors de la structure cascode du premier étage d’amplification sont des transistors bipolaires (par exemple des transistors SiGe) formés dans une région massive du substrat SOI dans ce mode de réalisation. Dans un autre mode de réalisation, ladite deuxième structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode (pour former une structure cascode hybride avec le transistor bipolaire).
D’autres modes de réalisation fournissent un équipement utilisateur (UE), tel qu’un téléphone portable, pour les télécommunications comprenant un commutateur selon un quelconque des modes de réalisation détaillé ici, dans lequel le commutateur est agencé dans l’UE pour commuter entre un mode de réception et un mode d’émission de l’UE. Par exemple, le commutateur est connecté à une antenne qui est agencée pour recevoir et émettre des signaux électromagnétiques. Dans le mode de réception (RX), le commutateur relie l’antenne au LNA du module de LNA à commutateur de manière à ce que les signaux reçus soient amplifiées par le LNA.
Bien que des modes de réalisation spécifiques de l’invention aient été décrits ci-dessus, il sera évident pour un homme du métier que des modifications peuvent être apportées à l’invention telle que décrite sans s’écarter de la portée des revendications énoncées ci-dessous. Chaque caractéristique divulguée ou illustrée dans la présente spécification peut être incorporée dans l’invention, que ce soit seule ou en toute combinaison appropriée avec toute autre caractéristique divulguée ou illustrée ici.

Claims (16)

  1. Module de LNA à commutateur, comprenant :
    - une tranche de silicium sur isolant (22) comprenant un substrat de silicium (38) et une couche active (42) séparées par une couche d’oxyde enterrée (40), dans lequel ledit substrat de silicium sur isolant est un dit substrat de silicium sur isolant à haute résistance comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm ;
    - un commutateur (6) comprenant une pluralité de transistors SOI ;
    - un amplificateur à faible bruit (8) situé dans ladite tranche de silicium sur isolant (22) et connectée à une sortie dudit commutateur (6), dans lequel ledit amplificateur à faible bruit (8) comprend un transistor bipolaire (46) formé dans une région massive (44) de ladite tranche de silicium sur isolant (22) où ladite couche d’oxyde enterrée est retirée ; et
    une couche métallique épaisse (MI, MJ) pour la connexion au commutateur (6) et à l’amplificateur à faible bruit (8).
  2. Module de LNA à commutateur selon la revendication 1, dans lequel ledit transistor bipolaire (46) est un transistor SiGe.
  3. Module de LNA à commutateur selon la revendication 1 ou 2, dans lequel ladite couche de manipulation en silicium a une résistivité supérieure à 3 kΩ-cm.
  4. Module de LNA à commutateur selon l’une quelconque des revendications précédentes, comprenant en outre une pluralité de composants passifs formés dans ou sur ladite tranche de silicium sur isolant (22) sur ladite couche d’oxyde enterrée (40), dans lequel lesdits composants passifs sont formés à partir de et/ou sont connectés par la couche métallique épaisse et une deuxième couche métallique épaisse (MI, MJ) qui la chevauche au moins partiellement.
  5. Module de LNA à commutateur selon l’une quelconque des revendications précédentes, dans lequel la ou chaque couche métallique épaisse (MI, MJ) présente une épaisseur dans la plage allant de 2 µm à 4 µm.
  6. Module de LNA à commutateur selon l’une quelconque des revendications précédentes, dans lequel ledit amplificateur à faible bruit (8) comprend une structure cascode comprenant ledit transistor bipolaire (28) qui est un émetteur commun de ladite structure cascode.
  7. Module de LNA à commutateur selon la revendication 6, dans lequel ledit amplificateur à faible bruit (8) comprend un deuxième transistor bipolaire (30) qui est une base commune de ladite structure cascode.
  8. Module de LNA à commutateur selon la revendication 6 ou 7, comprenant en outre un transistor SOI (28, 32), dans lequel ladite structure cascode comprend ledit transistor SOI qui est une grille commune de ladite structure cascode.
  9. Module de LNA à commutateur selon la revendication 8, dans lequel ledit transistor SOI est un transistor métal-oxyde-semi-conducteur complémentaire (CMOS).
  10. Module de LNA à commutateur selon l’une quelconque des revendications 1 à 5, et comprenant un circuit d’amplification de premier étage et un circuit d’amplification de deuxième étage, dans lequel ledit circuit d’amplification de premier étage comprend ledit transistor bipolaire et dans lequel ledit circuit d’amplification de deuxième étage comprend une structure cascode.
  11. Module de LNA à commutateur selon la revendication 10, dans lequel ladite structure cascode comprend un premier transistor SOI qui est une source commune de ladite structure cascode et un deuxième transistor SOI qui est une grille commune de ladite structure cascode.
  12. Module de LNA à commutateur selon la revendication 10, dans lequel ladite structure cascode comprend un deuxième transistor bipolaire dans une région massive (44) de ladite tranche de silicium sur isolant (22), dans lequel ledit deuxième transistor bipolaire est un émetteur commun de ladite structure cascode, et un transistor SOI qui est une grille commune de ladite structure cascode.
  13. Module de LNA à commutateur selon l’une quelconque des revendications 10 à 12, dans lequel ledit circuit d’amplification de premier étage comprend une deuxième structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite deuxième structure cascode.
  14. Module de LNA à commutateur selon la revendication 13, dans lequel ladite deuxième structure cascode comprend un deuxième transistor bipolaire situé dans une région massive (44) de ladite tranche de silicium sur isolant (22), dans lequel ledit deuxième transistor bipolaire est une base commune de ladite structure cascode.
  15. Module de LNA à commutateur selon la revendication 13, dans lequel ladite deuxième structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode.
  16. Appareil de télécommunications comprenant un module de LNA à commutateur selon l’une quelconque des revendications précédentes, dans lequel le commutateur du module de LNA à commutateur est agencé dans ledit appareil pour passer d’un mode récepteur à un mode émetteur dudit appareil.
FR2213093A 2022-11-08 2022-12-09 Module de lna à commutateur Pending FR3141836A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
GB2311415.0A GB2624274A (en) 2022-11-08 2023-07-25 Switch LNA module
US18/387,945 US20240153957A1 (en) 2022-11-08 2023-11-08 Switch lna module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211641A FR3141798A1 (fr) 2022-11-08 2022-11-08 Amplificateur a faible bruit
FR2211641 2022-11-08

Publications (1)

Publication Number Publication Date
FR3141836A1 true FR3141836A1 (fr) 2024-05-10

Family

ID=85121933

Family Applications (2)

Application Number Title Priority Date Filing Date
FR2211641A Pending FR3141798A1 (fr) 2022-11-08 2022-11-08 Amplificateur a faible bruit
FR2213093A Pending FR3141836A1 (fr) 2022-11-08 2022-12-09 Module de lna à commutateur

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR2211641A Pending FR3141798A1 (fr) 2022-11-08 2022-11-08 Amplificateur a faible bruit

Country Status (3)

Country Link
US (1) US20240154576A1 (fr)
FR (2) FR3141798A1 (fr)
GB (1) GB2624260A (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222486A1 (en) * 2003-05-09 2004-11-11 International Business Machines Corporation BiCMOS TECHNOLOGY ON SOI SUBSTRATES
US20160372582A1 (en) * 2015-06-22 2016-12-22 Globalfoundries Inc. Device structures for a silicon-on-insulator substrate with a high-resistance handle wafer
US20190081597A1 (en) * 2017-09-12 2019-03-14 Globalfoundries Inc. Hybrid cascode constructions with multiple transistor types

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100351A (ja) * 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd ヘテロバイポーラトランジスタとその製造方法
US20190273028A1 (en) * 2018-03-02 2019-09-05 Globalfoundries Inc. Device structures formed with a silicon-on-insulator substrate that includes a trap-rich layer
US11532642B2 (en) * 2020-12-14 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-function substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222486A1 (en) * 2003-05-09 2004-11-11 International Business Machines Corporation BiCMOS TECHNOLOGY ON SOI SUBSTRATES
US20160372582A1 (en) * 2015-06-22 2016-12-22 Globalfoundries Inc. Device structures for a silicon-on-insulator substrate with a high-resistance handle wafer
US20190081597A1 (en) * 2017-09-12 2019-03-14 Globalfoundries Inc. Hybrid cascode constructions with multiple transistor types

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEVALIER P ET AL: "High-Speed SiGe BiCMOS Technologies: 120-nm Status and End-of-Roadmap Challenges", SILICON MONOLITHIC INTEGRATED CIRCUITS IN RF SYSTEMS, 2007 TOPICAL MEE TING ON, IEEE, PI, 1 January 2007 (2007-01-01), pages 18 - 23, XP031054495, ISBN: 978-0-7803-9764-4, DOI: 10.1109/SMIC.2007.322759 *

Also Published As

Publication number Publication date
FR3141798A1 (fr) 2024-05-10
GB202301416D0 (en) 2023-03-15
US20240154576A1 (en) 2024-05-09
GB2624260A (en) 2024-05-15

Similar Documents

Publication Publication Date Title
US7035069B2 (en) Semiconductor integrated circuit device
Ahn et al. Group delay equalized UWB InGaP/GaAs HBT MMIC amplifier using negative group delay circuits
Gunnarsson et al. 60 GHz single-chip front-end MMICs and systems for multi-Gb/s wireless communication
US9300286B2 (en) Antenna transmit receive switch
TWI817946B (zh) 改進效率的對稱的Doherty功率放大器及其方法
Kim et al. Staggered gain for 100+ GHz broadband amplifiers
FR2921213A1 (fr) Systemes, procedes, et appareils pour commutateurs d'antenne haute puissance a semi-conducteur a oxyde de metal complementaire(cmos) utilisant la commutation de corps et un composant externe dans une structure a empilages multiples
US20210305237A1 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
FR2906655A1 (fr) Systemes, procedes, et appareils pour commutateurs d'antenne en technologie metal oxyde semiconducteur complementaire (cmos) utilisant la commutation de corps dans une structure a empilages multiples
JP2008516441A (ja) 半導体デバイス及びその使用
US20190229115A1 (en) Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
KR102070477B1 (ko) 고저항률 기판 상의 쌍극성 트랜지스터
FR3119269A1 (fr) Impression par transfert pour applications RF
Zafar et al. GaN based LNA MMICs for X-band applications
Zampardi Will CMOS amplifiers ever kick-GaAs?
Min et al. SiGe T/R modules for Ka-band phased arrays
FR3141836A1 (fr) Module de lna à commutateur
Bandyopadhyay Differentiated Silicon Technologies for mmwave 5G and 6G applications
EP1376884B1 (fr) Dispositif de commutation radiofréquence, en particulier pour téléphone mobile cellulaire
US20240153957A1 (en) Switch lna module
Çalışkan et al. Wideband 6-bit SiGe BiCMOS T/R module core-chip for x-band phased-arrays
Jodhka 17-21 GHz Low-Noise Amplifier with Embedded Interference Rejection
KR102667344B1 (ko) 하이브리드 집적회로
Scailquin et al. Performance and Sustainability Analysis of 28 GHz Switch Technologies
Chien High-Efficiency Sub-THz Transmitters

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20240510

PLFP Fee payment

Year of fee payment: 2