FR3138732A1 - BONDED SILICON WAFER AND PRODUCTION METHOD - Google Patents

BONDED SILICON WAFER AND PRODUCTION METHOD Download PDF

Info

Publication number
FR3138732A1
FR3138732A1 FR2308351A FR2308351A FR3138732A1 FR 3138732 A1 FR3138732 A1 FR 3138732A1 FR 2308351 A FR2308351 A FR 2308351A FR 2308351 A FR2308351 A FR 2308351A FR 3138732 A1 FR3138732 A1 FR 3138732A1
Authority
FR
France
Prior art keywords
silicon
layer
silicon wafer
thickness
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2308351A
Other languages
French (fr)
Inventor
Yoshihiro Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of FR3138732A1 publication Critical patent/FR3138732A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • G02B5/26Reflecting filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline

Abstract

L'objet de cette divulgation est de fournir une galette de silicium liée, d’épaisseur mince et de réflectance aux infrarouges élevée, et un procédé de production de celle-ci. Cette divulgation fournit une galette de silicium liée comprenant, une galette de silicium servant de substrat de support ; une couche de silicium monocristallin sur la galette de silicium servant de substrat de support ; et un film de silicium réfléchissant les infrarouges prévu entre la galette de silicium servant de substrat de support et la couche de silicium monocristallin ; le film de silicium réfléchissant les infrarouges comprenant du silicium amorphe, et une épaisseur du film de silicium réfléchissant les infrarouges est de 16 nm ou plus. Figure de l’abrégé : Figure 1The purpose of this disclosure is to provide a bonded silicon wafer of thin thickness and high infrared reflectance, and a method for producing the same. This disclosure provides a bonded silicon wafer comprising, a silicon wafer serving as a support substrate; a single-crystal silicon layer on the silicon wafer serving as a support substrate; and an infrared-reflecting silicon film provided between the silicon wafer serving as a supporting substrate and the single-crystal silicon layer; the infrared-reflective silicon film comprises amorphous silicon, and a thickness of the infrared-reflective silicon film is 16 nm or more. Abstract Figure: Figure 1

Description

GALETTE DE SILICIUM LIEE ET PROCEDE DE PRODUCTIONBONDED SILICON WAFER AND PRODUCTION METHOD

La présente invention concerne une galette de silicium liée (de l’anglais « bonded silicon wafer ») et un procédé de production de celle-ci.The present invention relates to a bonded silicon wafer and a method for producing the same.

Des dispositifs MEMS et des dispositifs semi-conducteurs produits en utilisant l'appareil de liaison à température normale sont connus en tant que galettes de silicium liées (voir, par exemple, PTL 1). Ces dernières années, les capteurs récepteurs de lumière infrarouge à haute sensibilité ont été nécessaires dans les domaines tels que les caméras de surveillance et les capteurs anti-collision automobiles, et des efforts sont requis pour utiliser les galettes de silicium qui sont classiquement utilisées comme capteurs dans la gamme de lumière visible.MEMS devices and semiconductor devices produced using the normal temperature bonding apparatus are known as bonded silicon wafers (see, e.g., PTL 1). In recent years, high-sensitivity infrared light-receiving sensors have been required in fields such as surveillance cameras and automobile anti-collision sensors, and efforts are required to utilize silicon wafers that are conventionally used as sensors. in the visible light range.

Documents Brevet :PTL 1 :2014/72249 APatent Documents: PTL 1:2014/72249 A

Problème techniqueTechnical problem

Le silicium monocristallin et l'oxyde de silicium sont tous deux relativement transparents avec une faible réflectance aux lumières infrarouges. Par conséquent, lorsque l'oxyde de silicium ou le silicium monocristallin est utilisé en tant que couche réfléchissant les infrarouges du capteur récepteur de lumière infrarouge, la couche réfléchissant les infrarouges requiert une épaisseur d'environ 100 pm. Si l'épaisseur de la couche réfléchissant les infrarouges peut être rendue plus mince, le capteur récepteur de lumière infrarouge peut être rendu plus petit. Un objet de cette divulgation est donc de fournir une galette de silicium liée, d’épaisseur mince et de réflectance aux infrarouges élevée, et un procédé de production de celle-ci.Both monocrystalline silicon and silicon oxide are relatively transparent with low reflectance to infrared lights. Therefore, when silicon oxide or single crystal silicon is used as the infrared reflecting layer of the infrared light receiving sensor, the infrared reflecting layer requires a thickness of about 100 µm. If the thickness of the infrared reflecting layer can be made thinner, the infrared light receiving sensor can be made smaller. An object of this disclosure is therefore to provide a bonded silicon wafer of thin thickness and high infrared reflectance, and a method for producing the same.

Les inventeurs de cette divulgation ont étudié afin de résoudre le problème ci-dessus et examiné l'utilisation de silicium amorphe au lieu d'oxyde de silicium, qui a été couramment utilisé en tant que film de silicium réfléchissant les infrarouges dans des dispositifs à base de galette de silicium. Puisque le silicium amorphe a une réflectance infrarouge plus élevée que l'oxyde de silicium et qu'il est formé à l'aide d'une technologie de liaison à température normale, ils s'attendaient à ce qu'il ait un avantage sur le processus de production. Cependant, le film de silicium amorphe formé par la technologie de liaison à température normale couramment utilisée ne pouvait pas réfléchir le rayonnement infrarouge de manière suffisante en raison de sa faible épaisseur. L'inventeur de cette divulgation a étudié plus avant l'utilisation de silicium amorphe et a trouvé que contrôler l'épaisseur de la couche de silicium amorphe ou le combiner avec une couche de silicium polycristallin améliore significativement la réflectance infrarouge ci-dessus. Cette divulgation a été complétée sur la base des constats ci-dessus, et l'esprit et la configuration de celle-ci sont comme suit.The inventors of this disclosure have studied to solve the above problem and examined the use of amorphous silicon instead of silicon oxide, which has been commonly used as an infrared reflective silicon film in silicon-based devices. of silicon wafer. Since amorphous silicon has a higher infrared reflectance than silicon oxide and is formed using normal temperature bonding technology, they expected it to have an advantage over production process. However, the amorphous silicon film formed by the commonly used normal temperature bonding technology could not reflect infrared radiation sufficiently due to its thin thickness. The inventor of this disclosure further investigated the use of amorphous silicon and found that controlling the thickness of the amorphous silicon layer or combining it with a polycrystalline silicon layer significantly improves the above infrared reflectance. This disclosure has been completed on the basis of the above findings, and the spirit and configuration thereof are as follows.

<1> Galette de silicium liée comprenant : une galette de silicium servant de substrat de support ; une couche de silicium monocristallin sur la galette de silicium servant de substrat de support ; et un film de silicium réfléchissant les infrarouges prévu entre la galette de silicium servant de substrat de support et la couche de silicium monocristallin ; le film de silicium réfléchissant les infrarouges comprenant du silicium amorphe, et une épaisseur du film de silicium réfléchissant les infrarouges est de 16 nm ou plus.<1> Bonded silicon wafer comprising: a silicon wafer serving as a support substrate; a layer of monocrystalline silicon on the silicon wafer serving as a support substrate; and an infrared-reflecting silicon film provided between the silicon wafer serving as a support substrate and the single-crystal silicon layer; the infrared-reflecting silicon film comprises amorphous silicon, and a thickness of the infrared-reflecting silicon film is 16 nm or more.

<2> Galette de silicium liée selon <1>, dans laquelle le film de silicium réfléchissant les infrarouges est fait de silicium amorphe.<2> Silicon wafer bonded according to <1>, in which the infrared-reflecting silicon film is made of amorphous silicon.

<3> Galette de silicium liée selon <1>, dans laquelle le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée faite de couche(s) de silicium amorphe et de couche(s) de silicium polycristallin.<3> Silicon wafer bonded according to <1>, in which the infrared-reflecting silicon film is formed by a laminated structure made of layer(s) of amorphous silicon and layer(s) of polycrystalline silicon.

<4> Galette de silicium liée selon l'un quelconque de <1> à <3>, dans laquelle l'épaisseur du film de silicium réfléchissant les infrarouges est de 25 nm ou plus.<4> Silicon wafer bonded according to any of <1> to <3>, wherein the thickness of the infrared-reflecting silicon film is 25 nm or more.

<5> Galette de silicium liée selon l'un quelconque de <1> à <3>, dans laquelle l'épaisseur de la couche de silicium monocristallin est de 3 μm ou plus et de 30 μm ou moins.<5> Silicon wafer bonded according to any of <1> to <3>, wherein the thickness of the single crystal silicon layer is 3 μm or more and 30 μm or less.

<6> Procédé de production de la galette de silicium liée selon l’un quelconque de <2>, <4>, ou <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<6> Process for producing the silicon wafer bonded according to any one of <2>, <4>, or <5> comprising the steps of: a process of forming a layer(s) formed ( s) an amorphous silicon film forming a layer formed of an amorphous silicon film with a thickness of 15 nm or more on a surface of the silicon wafer for a support substrate; an activation treatment process subjecting a surface of the amorphous silicon film layer and a surface of a silicon wafer for a single crystal silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.

<7> Procédé de production de la galette de silicium liée selon l’un quelconque de <2>, <4>, ou <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface d'une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<7> Process for producing the silicon wafer bonded according to any one of <2>, <4>, or <5> comprising the steps of: a process of forming a layer(s) formed ( s) an amorphous silicon film forming a layer formed of an amorphous silicon film with a thickness of 15 nm or more on a surface of a silicon wafer for a single crystal silicon layer; an activation treatment process subjecting a surface of the layer formed of an amorphous silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of the activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.

<8> Procédé de production de la galette de silicium liée selon l’un quelconque de <2>, <4>, ou <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant des couches formées d'un film de silicium amorphe d'une épaisseur totale de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium amorphe formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<8> Process for producing the silicon wafer bonded according to any one of <2>, <4>, or <5> comprising the steps of: a process of forming a layer(s) formed ( s) an amorphous silicon film forming layers formed of an amorphous silicon film with a total thickness of 16 nm or more on each surface of the silicon wafer for a support substrate and a silicon wafer for monocrystalline silicon layer; an activation treatment process subjecting each surface of the amorphous silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.

<9> Procédé de production de la galette de silicium liée selon l’un quelconque de <3> à <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<9> Process for producing the silicon wafer bonded according to any one of <3> to <5> comprising the steps of: a process of forming a layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film with a thickness of 15 nm or more on a surface of the silicon wafer for a supporting substrate; an activation treatment process subjecting a surface of the polycrystalline silicon film layer and a surface of a silicon wafer for a monocrystalline silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.

<10> Procédé de production de la galette de silicium liée selon l’un quelconque de <3> à <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface d’une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<10> Process for producing the silicon wafer bonded according to any one of <3> to <5> comprising the steps of: a process of forming a layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film with a thickness of 15 nm or more on a surface of a silicon wafer for monocrystalline silicon layer; an activation treatment process subjecting a surface of the layer formed of a polycrystalline silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.

<11> Procédé de production de la galette de silicium liée selon l’un quelconque de <3> à <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant des couches formées d'un film de silicium polycristallin d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium polycristallin formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<11> Process for producing the silicon wafer bonded according to any one of <3> to <5> comprising the steps of: a process of forming a layer(s) formed of a polycrystalline silicon film forming layers formed of a polycrystalline silicon film with a thickness of 16 nm or more on each surface of the silicon wafer for supporting substrate and a silicon wafer for monocrystalline silicon layer; an activation treatment process subjecting each surface of the polycrystalline silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.

Ci-après, le procédé de formation des zones activées sur chacune des galettes de silicium pour substrat de support et la galette de silicium pour couche de silicium monocristallin, puis de liaison des zones activées des deux galettes ensemble sous vide à température normale est appelé « liaison sous vide à température normale ».Hereinafter, the process of forming the activated zones on each of the silicon wafers for support substrate and the silicon wafer for monocrystalline silicon layer, then of bonding the activated zones of the two wafers together under vacuum at normal temperature is called “ vacuum bonding at normal temperature.

Cette divulgation fournit une galette de silicium liée, d’épaisseur mince et de réflectance aux infrarouges élevée et un procédé de production de celle-ci.This disclosure provides a bonded silicon wafer of thin thickness and high infrared reflectance and a method for producing the same.

D’autres caractéristiques, détails et avantages apparaîtront à la lecture de la description détaillée ci-après, et à l’analyse des dessins annexés, sur lesquels :Other characteristics, details and advantages will appear on reading the detailed description below, and on analyzing the attached drawings, in which:

Fig. 1Fig. 1

est une vue en coupe transversale schématique illustrant une galette de silicium liée, conformément à cette divulgation ; is a schematic cross-sectional view illustrating a bonded silicon wafer, in accordance with this disclosure;

Fig. 2AFig. 2A

est une vue en coupe transversale schématique illustrant une galette de silicium liée, conformément à cette divulgation, dans laquelle le film de silicium réfléchissant les infrarouges est fait de silicium amorphe ;. is a schematic cross-sectional view illustrating a bonded silicon wafer, in accordance with this disclosure, wherein the infrared reflective silicon film is made of amorphous silicon;.

Fig. 2BFig. 2B

est une vue en coupe transversale schématique illustrant le premier aspect d'une galette de silicium liée selon cette divulgation, dans laquelle le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée d'une couche de silicium amorphe et d'une couche de silicium polycristallin ; is a schematic cross-sectional view illustrating the first aspect of a silicon wafer bonded according to this disclosure, wherein the infrared reflective silicon film is formed by a laminated structure of an amorphous silicon layer and a layer of polycrystalline silicon;

Fig. 2CFig. 2C

est une vue en coupe transversale schématique illustrant le deuxième aspect d'une galette de silicium liée selon cette divulgation, dans laquelle le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée d'une couche de silicium amorphe et d'une couche de silicium polycristallin ; is a schematic cross-sectional view illustrating the second aspect of a silicon wafer bonded according to this disclosure, wherein the infrared reflective silicon film is formed by a laminated structure of an amorphous silicon layer and a layer of polycrystalline silicon;

Fig. 2DFig. 2D

est une vue en coupe transversale schématique illustrant le troisième aspect d'une galette de silicium liée selon cette divulgation, dans laquelle le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée d'une couche de silicium amorphe et de couches de silicium polycristallin ; is a schematic cross-sectional view illustrating the third aspect of a silicon wafer bonded according to this disclosure, wherein the infrared reflective silicon film is formed by a laminated structure of an amorphous silicon layer and polycrystalline silicon layers ;

Fig. 3Fig. 3

[Fig. 3 est une vue en coupe transversale schématique illustrant le premier mode de réalisation du procédé de production d'une galette de silicium liée selon cette divulgation ;[Fig. 3 is a schematic cross-sectional view illustrating the first embodiment of the method for producing a bonded silicon wafer according to this disclosure;

Fig. 4Fig. 4

est une vue en coupe transversale schématique illustrant le deuxième mode de réalisation du procédé de production d'une galette de silicium liée selon cette divulgation ; is a schematic cross-sectional view illustrating the second embodiment of the process for producing a bonded silicon wafer according to this disclosure;

Fig. 5Fig. 5

est une vue en coupe transversale schématique illustrant le troisième mode de réalisation du procédé de production d'une galette de silicium liée selon cette divulgation ; is a schematic cross-sectional view illustrating the third embodiment of the method for producing a bonded silicon wafer according to this disclosure;

Fig. 6Fig. 6

est une vue en coupe transversale schématique illustrant le quatrième mode de réalisation du procédé de production d'une galette de silicium liée selon cette divulgation ; is a schematic cross-sectional view illustrating the fourth embodiment of the method for producing a bonded silicon wafer according to this disclosure;

Fig. 7Fig. 7

est un schéma conceptuel illustrant un exemple d'un appareil utilisé pour la liaison sous vide à température normale dans un mode de réalisation du procédé de production d'une galette de silicium liée selon cette divulgation ; et is a conceptual diagram illustrating an example of an apparatus used for vacuum bonding at normal temperature in one embodiment of the method for producing a bonded silicon wafer according to this disclosure; And

Fig. 8Fig. 8

est une vue en coupe transversale d'une galette de silicium liée pour illustrer un procédé de mesure de la réflectance des lumières infrarouges sur une galette de silicium liée selon un mode de réalisation de cette divulgation. is a cross-sectional view of a bonded silicon wafer to illustrate a method of measuring the reflectance of infrared lights on a bonded silicon wafer according to one embodiment of this disclosure.

(1. Vue d’ensemble)
(1. Overview)

Avant de décrire les modes de réalisation selon cette divulgation, la correspondance entre chaque dessin va être expliquée. La est une vue en coupe transversale schématique d’une galette de silicium liée 1 conformément à cette divulgation. Ici, un film de silicium réfléchissant les infrarouges 30 peut être fait de silicium amorphe ou être formé par une structure stratifiée d’une/de couche(s) de silicium amorphe et d’une/de couche(s) de silicium polycristallin. La illustre une galette de silicium liée 2 dans laquelle le film de silicium réfléchissant les infrarouges 30 est fait de silicium amorphe. Les figures 2B à 2D illustrent trois aspects différents des films de silicium réfléchissant les infrarouges 30 dans des galettes de silicium liées 3 à 5 dans lesquelles les films de silicium réfléchissant les infrarouges 30 sont en particulier formés par une structure stratifiée de couche(s) de silicium amorphe et de couche(s) de silicium polycristallin, et sont ci-après désignés en tant que premier, deuxième et troisième aspects, respectivement.Before describing the embodiments according to this disclosure, the correspondence between each drawing will be explained. There is a schematic cross-sectional view of a bonded silicon wafer 1 in accordance with this disclosure. Here, an infrared reflective silicon film 30 may be made of amorphous silicon or be formed by a laminated structure of amorphous silicon layer(s) and polycrystalline silicon layer(s). There illustrates a bonded silicon wafer 2 in which the infrared reflecting silicon film 30 is made of amorphous silicon. Figures 2B to 2D illustrate three different aspects of the infrared-reflecting silicon films 30 in bonded silicon wafers 3 to 5 in which the infrared-reflecting silicon films 30 are in particular formed by a laminated structure of layer(s) of amorphous silicon and polycrystalline silicon layer(s), and are hereinafter referred to as first, second and third aspects, respectively.

La est une vue en coupe transversale schématique illustrant un mode de réalisation du procédé de production de la galette de silicium liée 2 lorsque le film de silicium réfléchissant les infrarouges est fait de silicium amorphe (ci-après appelé le premier mode de réalisation). Dans le premier mode de réalisation illustré en , une couche formée d'un film de silicium amorphe 131 est formée sur une galette de silicium pour substrat de support 110, cependant, la couche formée d'un film de silicium amorphe peut être formée sur une galette de silicium pour couche de silicium monocristallin 120 à la place.There is a schematic cross-sectional view illustrating an embodiment of the method for producing the bonded silicon wafer 2 when the infrared-reflecting silicon film is made of amorphous silicon (hereinafter referred to as the first embodiment). In the first embodiment illustrated in , a layer formed of an amorphous silicon film 131 is formed on a silicon wafer for support substrate 110, however, the layer formed of an amorphous silicon film can be formed on a silicon wafer for monocrystalline silicon layer 120 instead.

La est une vue en coupe transversale schématique illustrant un mode de réalisation du procédé de production de la galette de silicium liée 2 lorsque le film de silicium réfléchissant les infrarouges est fait de silicium amorphe et fournit la couche formée d'un film de silicium amorphe 231 sur à la fois la galette de silicium pour substrat de support 210 et la galette de silicium pour couche de silicium monocristallin 220 (ci-après dénommé deuxième mode de réalisation).There is a schematic cross-sectional view illustrating one embodiment of the process for producing the bonded silicon wafer 2 when the infrared-reflecting silicon film is made of amorphous silicon and provides the amorphous silicon film layer 231 on both the support substrate silicon wafer 210 and the single crystal silicon layer silicon wafer 220 (hereinafter referred to as the second embodiment).

La est une vue en coupe schématique illustrant un mode de réalisation du procédé de production de la galette de silicium liée 3 lorsque le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée d'une couche de silicium amorphe et d'une couche de silicium polycristallin et ayant le film de silicium réfléchissant les infrarouges conformément au premier aspect (ci-après dénommé troisième mode de réalisation). Dans le troisième mode de réalisation illustré en , la couche formée d'un film de silicium polycristallin 335 est formée sur la galette de silicium pour substrat de support 310, cependant, la couche formée d'un film de silicium polycristallin peut être formée sur la galette de silicium pour couche de silicium monocristallin 320 à la place, et dans ce cas, la galette de silicium liée 4 ayant le film de silicium réfléchissant les infrarouges selon le deuxième aspect peut être produite.There is a schematic sectional view illustrating an embodiment of the process for producing the bonded silicon wafer 3 when the infrared-reflecting silicon film is formed by a laminated structure of an amorphous silicon layer and a silicon layer polycrystalline and having the infrared-reflecting silicon film according to the first aspect (hereinafter referred to as the third embodiment). In the third embodiment illustrated in , the polycrystalline silicon film layer 335 is formed on the support substrate silicon wafer 310, however, the polycrystalline silicon film layer can be formed on the monocrystalline silicon layer silicon wafer 320 instead, and in this case, the bonded silicon wafer 4 having the infrared-reflecting silicon film according to the second aspect can be produced.

La est une vue en coupe schématique illustrant un mode de réalisation du procédé de production de la galette de silicium liée 5 lorsque le film de silicium réfléchissant les infrarouges 430 est formé par une structure stratifiée d'une couche de silicium amorphe et de couches de silicium polycristallin et ayant le film de silicium réfléchissant les infrarouges 430 conformément au troisième aspect (ci-après dénommé quatrième mode de réalisation).There is a schematic sectional view illustrating an embodiment of the process for producing the bonded silicon wafer 5 when the infrared-reflecting silicon film 430 is formed by a laminated structure of a layer of amorphous silicon and layers of polycrystalline silicon and having the infrared reflective silicon film 430 according to the third aspect (hereinafter referred to as the fourth embodiment).

Un ou des mode(s) de réalisation de cette divulgation sont décrits en détail ci-dessous en référence aux dessins. Tout d'abord, une vue d'ensemble des galettes de silicium liées 1 à 5 selon cette divulgation est donnée en référence à la et aux figures 2A à 2D. Ici, le film de silicium réfléchissant les infrarouges 30 dans la galette de silicium liée 1 décrite en peut être fait de silicium amorphe ou être formé par une structure stratifiée d’une/de couche(s) de silicium amorphe et d’une/de couche(s) de silicium polycristallin. Ensuite, le procédé de production d'une galette de silicium liée selon les premier à quatrième modes de réalisation pour obtenir les galettes de silicium liées 2 à 5 sera décrit, et les détails de chaque configuration seront également expliqués. Les aspects spécifiques applicables à cette divulgation sont ensuite décrits. Dans chaque dessin, l'épaisseur de chaque composant est exagérée à des fins d'explication. Par conséquent, l'épaisseur de chaque composant diffère du rapport d'épaisseur réel.One or more embodiments of this disclosure are described in detail below with reference to the drawings. First of all, an overview of the bonded silicon wafers 1 to 5 according to this disclosure is given with reference to the and in Figures 2A to 2D. Here, the infrared-reflecting silicon film 30 in the bonded silicon wafer 1 described in may be made of amorphous silicon or be formed by a layered structure of amorphous silicon layer(s) and polycrystalline silicon layer(s). Next, the method for producing a bonded silicon wafer according to the first to fourth embodiments to obtain bonded silicon wafers 2 to 5 will be described, and the details of each configuration will also be explained. The specific aspects applicable to this disclosure are then described. In each drawing, the thickness of each component is exaggerated for purposes of explanation. Therefore, the thickness of each component differs from the actual thickness ratio.

(2. Galette de silicium liée)
(2. Bonded silicon wafer)

En référence à la , la galette de silicium liée 1 selon cette divulgation comprend une galette de silicium pour substrat de support 10, une couche de silicium monocristallin 21 faite de silicium monocristallin sur la galette de silicium pour substrat de support 10, et un film de silicium réfléchissant les infrarouges 30 prévu entre la galette de silicium pour substrat de support 10 et la couche de silicium monocristallin 21. Le film de silicium réfléchissant les infrarouges 30 comprend du silicium amorphe. Dans la galette de silicium liée 2 de la , le film de silicium réfléchissant les infrarouges 30 est fait de silicium amorphe, et dans les galettes de silicium liées 3 à 5 des figures 2B à la , le film de silicium réfléchissant les infrarouges 30 est formé par une structure stratifiée de couche(s) de silicium amorphe et de couche(s) de silicium polycristallin. Ici, le silicium monocristallin en tant que matériau de la galette de silicium pour substrat de support 10 et la couche de silicium monocristallin 21 est transparent aux lumières infrarouges, tandis que le silicium amorphe et le silicium polycristallin en tant que matériau du film de silicium réfléchissant les infrarouges 30 sont opaques aux lumières infrarouges. En rendant l'épaisseur du film de silicium réfléchissant les infrarouges 30 qui est fait de silicium amorphe seul ou de silicium amorphe et polycristallin de 16 nm ou plus, les galettes de silicium liées d’épaisseurs minces et une réflectance infrarouge élevée peuvent être obtenues. Le film de silicium réfléchissant les infrarouges 30 peut être fait de silicium amorphe ou peut être formé par une structure stratifiée de couche(s) de silicium amorphe et de couche(s) de silicium polycristallin, cependant si l'épaisseur de celui-ci est inférieure à 16 nm, il ne réfléchira pas suffisamment les lumières infrarouges. L'épaisseur du film de silicium réfléchissant les infrarouges 30 est de préférence de 20 nm ou plus, plus préférablement de 25 nm ou plus, et encore plus préférablement de 30 nm ou plus. Bien que le film de silicium réfléchissant les infrarouges 30 s'approche de 100 % de réflectance plus il est épais, il sature généralement à 25 nm. Pour cette raison, bien qu'il n'y ait pas de limite particulière à la limite supérieure, il est possible de fixer la limite supérieure à 40 nm aux fins de rendre la galette de silicium liée 1 plus petite. L'épaisseur de la couche de silicium monocristallin 21, dans laquelle pénètrent les lumières infrarouges, est de préférence de 3 μm ou plus et de 30 μm ou moins, bien qu'il n'y ait pas de limite particulière. Selon l'application de la galette de silicium liée 1, l'épaisseur de la couche de silicium monocristallin 21 peut être de 5 μm ou plus, 10 μm ou plus, 20 μm ou moins, ou 15 μm ou moins.In reference to the , the bonded silicon wafer 1 according to this disclosure comprises a support substrate silicon wafer 10, a single crystal silicon layer 21 made of single crystal silicon on the support substrate silicon wafer 10, and an infrared reflecting silicon film 30 provided between the silicon wafer for support substrate 10 and the monocrystalline silicon layer 21. The infrared reflecting silicon film 30 comprises amorphous silicon. In the linked silicon wafer 2 of the , the infrared-reflecting silicon film 30 is made of amorphous silicon, and in the linked silicon wafers 3 to 5 of Figures 2B in the , the infrared-reflecting silicon film 30 is formed by a laminated structure of amorphous silicon layer(s) and polycrystalline silicon layer(s). Here, monocrystalline silicon as the material of the supporting substrate silicon wafer 10 and the monocrystalline silicon layer 21 is transparent to infrared light, while amorphous silicon and polycrystalline silicon as the material of the reflective silicon film infrared 30 is opaque to infrared light. By making the thickness of the infrared reflective silicon film 30 which is made of amorphous silicon alone or amorphous and polycrystalline silicon 16 nm or more, the bonded silicon wafers of thin thicknesses and high infrared reflectance can be obtained. The infrared reflecting silicon film 30 may be made of amorphous silicon or may be formed by a laminated structure of amorphous silicon layer(s) and polycrystalline silicon layer(s), however if the thickness thereof is below 16nm, it will not reflect infrared lights sufficiently. The thickness of the infrared reflecting silicon film 30 is preferably 20 nm or more, more preferably 25 nm or more, and even more preferably 30 nm or more. Although infrared reflective silicon film 30 approaches 100% reflectance the thicker it is, it generally saturates at 25 nm. For this reason, although there is no particular limit to the upper limit, it is possible to set the upper limit to 40 nm for the purpose of making the bonded silicon wafer 1 smaller. The thickness of the single crystal silicon layer 21, into which the infrared lights penetrate, is preferably 3 μm or more and 30 μm or less, although there is no particular limit. Depending on the application of the bonded silicon wafer 1, the thickness of the single crystal silicon layer 21 may be 5 μm or more, 10 μm or more, 20 μm or less, or 15 μm or less.

La illustre schématiquement la galette de silicium liée lorsque le film de silicium réfléchissant les infrarouges 30 est fait de silicium amorphe.There schematically illustrates the bonded silicon wafer when the infrared reflecting silicon film 30 is made of amorphous silicon.

Les figures 2B à 2D illustrent chacune schématiquement les premier à troisième aspects dans lesquels les films de silicium réfléchissant les infrarouges 30 sont formés par une structure stratifiée d’une/de couche(s) de silicium amorphe et d’une/de couche(s) de silicium polycristallin.Figures 2B to 2D each schematically illustrate the first to third aspects in which the infrared-reflecting silicon films 30 are formed by a laminated structure of amorphous silicon layer(s) and layer(s) ) of polycrystalline silicon.

Dans le premier aspect du film de silicium réfléchissant les infrarouges 30 illustré en , la couche de silicium polycristallin 35 est prévue sur un côté de surface de la galette de silicium pour substrat de support 10, et la couche de silicium amorphe 32 est prévue sur le côté de surface de la couche de silicium monocristallin 21.In the first aspect of the infrared reflecting silicon film 30 illustrated in , the polycrystalline silicon layer 35 is provided on a surface side of the supporting substrate silicon wafer 10, and the amorphous silicon layer 32 is provided on the surface side of the single crystal silicon layer 21.

Dans le deuxième aspect du film de silicium réfléchissant les infrarouges 30 illustré en , la couche de silicium polycristallin 35 est prévue sur un côté de surface de la couche de silicium monocristallin 21, et la couche de silicium amorphe 32 est prévue sur le côté de surface de la galette de silicium pour substrat de support 10.In the second aspect of the infrared reflecting silicon film 30 illustrated in , the polycrystalline silicon layer 35 is provided on a surface side of the single crystal silicon layer 21, and the amorphous silicon layer 32 is provided on the surface side of the supporting substrate silicon wafer 10.

Dans le troisième aspect du film de silicium réfléchissant les infrarouges 30 illustré en , le film de silicium réfléchissant les infrarouges 30 a une couche de silicium polycristallin 35a et une couche de silicium polycristallin 35b prévues sur le côté de surface d’à la fois la galette de silicium pour substrat de support 10 et la couche de silicium monocristallin 21, respectivement. La couche de silicium amorphe 32 est prévue entre la couche de silicium polycristallin 35a et la couche de silicium polycristallin 35b.In the third aspect of the infrared reflecting silicon film 30 illustrated in , the infrared reflective silicon film 30 has a polycrystalline silicon layer 35a and a polycrystalline silicon layer 35b provided on the surface side of both the support substrate silicon wafer 10 and the single crystal silicon layer 21 , respectively. The amorphous silicon layer 32 is provided between the polycrystalline silicon layer 35a and the polycrystalline silicon layer 35b.

Dans les premier à troisième aspects où le film de silicium réfléchissant les infrarouges 30 est formé par une structure stratifiée d’une/de couche(s) de silicium amorphe et d’une/de couche(s) de silicium polycristallin, les cas suivants sont déterminés en raison des modes de réalisation du procédé de production : le cas où la couche de silicium polycristallin et la couche de silicium amorphe sont stratifiées dans cet ordre à partir du côté de la galette de silicium pour substrat de support 10 dans le film de silicium réfléchissant les infrarouges 30 ; le cas où la couche de silicium amorphe et la couche de silicium polycristallin sont stratifiées dans cet ordre à partir du côté de la galette de silicium pour substrat de support 10 dans le film de silicium réfléchissant les infrarouges 30 ; et le cas où la couche de silicium polycristallin, la couche de silicium amorphe et la couche de silicium polycristallin sont stratifiées dans cet ordre à partir du côté de la galette de silicium pour substrat de support 10 dans le film de silicium réfléchissant les infrarouges 30. De plus, dans les premier à troisième aspects illustrés, bien que ceci ne soit pas représenté, la structure stratifiée peut en outre comprendre une structure stratifiée formée par une ou chacune des couche(s) de silicium amorphe et couche(s) de silicium polycristallin supplémentaire(s). Dans les deux cas, pour les galettes de silicium liées 2 à 5 selon cette divulgation, la structure stratifiée de la ou des couche(s) de silicium amorphe et de la ou des couche(s) de silicium polycristallin fonctionnera également en tant que film de silicium réfléchissant les infrarouges. Ce qui suit est une description séquentielle des modes de réalisation pour produire les galettes de silicium liées 2 à 5.In the first to third aspects where the infrared-reflecting silicon film 30 is formed by a laminated structure of amorphous silicon layer(s) and polycrystalline silicon layer(s), the following cases are determined due to the embodiments of the production method: the case where the polycrystalline silicon layer and the amorphous silicon layer are laminated in this order from the side of the silicon wafer for supporting substrate 10 in the film of infrared-reflecting silicon 30; the case where the amorphous silicon layer and the polycrystalline silicon layer are laminated in this order from the side of the supporting substrate silicon wafer 10 into the infrared reflective silicon film 30; and the case where the polycrystalline silicon layer, the amorphous silicon layer and the polycrystalline silicon layer are laminated in this order from the side of the supporting substrate silicon wafer 10 into the infrared reflective silicon film 30. Additionally, in the first to third illustrated aspects, although not shown, the layered structure may further comprise a layered structure formed by one or each of the amorphous silicon layer(s) and polycrystalline silicon layer(s). additional(s). In either case, for bonded silicon wafers 2 to 5 according to this disclosure, the layered structure of the amorphous silicon layer(s) and the polycrystalline silicon layer(s) will also function as a film infrared-reflecting silicon. The following is a sequential description of the embodiments for producing bonded silicon wafers 2 to 5.

(3. Premier mode de réalisation de procédé pour la production d’une galette de silicium liée)
(3. First method embodiment for producing a bonded silicon wafer)

En référence à la , le procédé de production d'une galette de silicium liée 100 selon le premier mode de réalisation est décrit. Ce mode de réalisation est un procédé de production de la galette de silicium liée 2 en , et est un mode de réalisation de la galette de silicium liée 1 en où le film de silicium réfléchissant les infrarouges 30 est fait de silicium amorphe.In reference to the , the method for producing a bonded silicon wafer 100 according to the first embodiment is described. This embodiment is a process for producing the bonded silicon wafer 2 in , and is an embodiment of the silicon wafer linked 1 in where the infrared reflecting silicon film 30 is made of amorphous silicon.

Le procédé de fabrication de la galette de silicium liée 100 comprend les étapes suivantes : un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe (voir S110 et S120 en ) formant la couche formée d'un film de silicium amorphe 131 d'une épaisseur de 15 nm ou plus à la surface de la galette de silicium pour substrat de support 110 ; un processus de traitement d'activation (voir S130 et S140 en ) soumettant la surface de la couche formée d’un film de silicium amorphe 131 et la surface de la galette de silicium pour couche de silicium monocristallin 120 à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées 132a, 132b ; un processus de liaison (voir S150 en ), suivant ce processus de traitement d'activation, mettant en contact les deux zones activées 132a, 132b l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées 132a, 132b pour former le film de silicium réfléchissant les infrarouges 130 ; et un processus de réduction d'épaisseur (voir S160 en ), après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin 120, obtenant ainsi la couche de silicium monocristallin 121. Les détails de chaque processus sont décrits séquentiellement ci-dessous.The method of manufacturing the bonded silicon wafer 100 comprises the following steps: a process of forming layer(s) formed of an amorphous silicon film (see S110 and S120 in ) forming the layer formed of an amorphous silicon film 131 with a thickness of 15 nm or more on the surface of the silicon wafer for support substrate 110; an activation processing process (see S130 and S140 in ) subjecting the surface of the layer formed of an amorphous silicon film 131 and the surface of the silicon wafer for monocrystalline silicon layer 120 to a vacuum activation treatment at normal temperature to make the two surfaces of the activated zones 132a , 132b; a binding process (see S150 in ), following this activation treatment process, bringing the two activated zones 132a, 132b into contact with one another under vacuum at normal temperature, thus bonding the two activated zones 132a, 132b together to form the film of infrared-reflecting silicon 130; and a thickness reduction process (see S160 in ), after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer 120, thereby obtaining the single crystal silicon layer 121. The details of each process are described sequentially below.

<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe>
<Process of formation of layer(s) formed of an amorphous silicon film>

Dans le processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe (voir S110 et S120 en ), la couche formée d'un film de silicium amorphe 131 faite de silicium amorphe est formée à la surface de la galette de silicium pour substrat de support 110. La couche formée d'un film de silicium amorphe 131 peut être formée par des procédés généralement connus. L'épaisseur de la couche formée d'un film de silicium amorphe 131 formée ici est de 15 nm ou plus de sorte que la zone de silicium amorphe fonctionnera en tant que film de silicium réfléchissant les infrarouges lorsqu'elle est transformée en une galette de silicium liée. Pendant le traitement d'activation, les zones activées faites de silicium amorphe sont formées à partir de surfaces de chaque galette de silicium jusqu'à une position en profondeur d'environ 1 nm, par conséquent, lorsque les galettes de silicium sont liées ensemble, un film de silicium réfléchissant les infrarouges 130 d'une épaisseur de 16 nm ou plus est formé. L'épaisseur de la couche formée d’un film de silicium amorphe 131 formée au cours de ce processus est de préférence de 19 nm ou plus, plus préférablement de 24 nm ou plus, et encore plus préférablement de 29 nm ou plus. La limite supérieure de l'épaisseur de la couche formée d'un film de silicium amorphe 131 n'est pas particulièrement limitée, mais la limite supérieure est d'environ 40 nm pour une productivité industrielle.In the process of forming layer(s) formed of an amorphous silicon film (see S110 and S120 in ), the amorphous silicon film layer 131 made of amorphous silicon is formed on the surface of the support substrate silicon wafer 110. The amorphous silicon film layer 131 can be formed by methods generally known. The thickness of the amorphous silicon film layer 131 formed here is 15 nm or more so that the amorphous silicon area will function as an infrared reflective silicon film when made into a wafer. silicon bonded. During activation processing, activated areas made of amorphous silicon are formed from surfaces of each silicon wafer to a depth position of about 1 nm, therefore, when the silicon wafers are bonded together, an infrared reflective silicon film 130 with a thickness of 16 nm or more is formed. The thickness of the amorphous silicon film layer 131 formed in this process is preferably 19 nm or more, more preferably 24 nm or more, and even more preferably 29 nm or more. The upper limit of the thickness of the layer formed from amorphous silicon film 131 is not particularly limited, but the upper limit is about 40 nm for industrial productivity.

<<Formation d'une couche formée d'un film de silicium amorphe par procédé CVD>>
<<Formation of a layer formed from an amorphous silicon film by CVD process>>

La couche formée d'un film de silicium amorphe 131, qui est faite de silicium amorphe, peut être formée à la surface de la galette de silicium pour substrat de support 110 en utilisant un procédé CVD tel qu'un CVD au plasma. Si la couche est formée alors que la température de la galette de silicium pour substrat de support 110 est comprise entre 500°C et 600°C, la couche formée d'un film de silicium amorphe faite de silicium amorphe peut être amenée à croître.The amorphous silicon film layer 131, which is made of amorphous silicon, can be formed on the surface of the supporting substrate silicon wafer 110 using a CVD method such as plasma CVD. If the layer is formed while the temperature of the supporting substrate silicon wafer 110 is between 500°C and 600°C, the layer formed of an amorphous silicon film made of amorphous silicon can be caused to grow.

<Processus de traitement d'activation>
<Activation processing process>

Ensuite, dans le processus de traitement d'activation (voir S130 et S140 en ), le traitement d'activation est effectué pour la liaison sous vide à température normale. Autrement dit, la surface de la couche formée d'un film de silicium amorphe 131 de la galette de silicium pour substrat de support 110 et la surface de la galette de silicium pour couche de silicium monocristallin 120 sont soumises à un traitement d'activation par irradiation de faisceaux d'ions ou de faisceaux d'atomes neutres 910 sous vide à température normale pour former des zones activées 132a, 132b sur chaque surface de la galette de silicium pour substrat de support 110 et de la galette de silicium pour couche de silicium monocristallin 120. Comme décrit ci-dessous, à la surface de chaque galette de silicium, une zone activée faite de silicium amorphe est formée à une position en profondeur d'environ 1 nm de la surface du côté irradié par le faisceau, bien que la profondeur dépende de l'énergie injectée.Then, in the activation processing process (see S130 and S140 in ), activation treatment is carried out for vacuum bonding at normal temperature. In other words, the surface of the layer formed of an amorphous silicon film 131 of the silicon wafer for support substrate 110 and the surface of the silicon wafer for monocrystalline silicon layer 120 are subjected to an activation treatment by irradiation of ion beams or beams of neutral atoms 910 under vacuum at normal temperature to form activated zones 132a, 132b on each surface of the silicon wafer for support substrate 110 and of the silicon wafer for silicon layer monocrystalline 120. As described below, on the surface of each silicon wafer, an activated zone made of amorphous silicon is formed at a depth position of about 1 nm from the surface of the side irradiated by the beam, although the depth depends on the injected energy.

Processus de liaison
Binding process

Dans le processus de liaison (voir S150 en ), à la suite du processus de traitement d'activation ci-dessus, en mettant en contact les zones activées 132a, 132b d’à la fois la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 l'une l'autre sous vide à température normale, les deux galettes de silicium sont liées ensemble par l’intermédiaire de la couche formée d’un film de silicium amorphe 131. A ce moment, le silicium amorphe est formé non seulement dans la zone activée 132a à la surface de la couche formée d'un film de silicium amorphe 131 sur la galette de silicium pour substrat de support 110, mais également dans la zone activée 132b à la surface de la galette de silicium pour couche de silicium monocristallin 120, où la couche formée d'un film de silicium amorphe 131 n'a pas été formée, à une position en profondeur d'environ 1 nm. Par conséquent, au moment de la liaison, la zone activée 132b et la couche formée d’un film de silicium amorphe 131 forment ensemble le film de silicium réfléchissant les infrarouges 130 fait de silicium amorphe d’une épaisseur de 16 nm ou plus.In the binding process (see S150 in ), following the above activation processing process, by bringing into contact the activated areas 132a, 132b of both the silicon wafer for support substrate 110 and the silicon wafer for monocrystalline silicon layer 120 each other under vacuum at normal temperature, the two silicon wafers are bonded together via the layer formed of an amorphous silicon film 131. At this time, the amorphous silicon is formed not only in the activated zone 132a on the surface of the layer formed of an amorphous silicon film 131 on the silicon wafer for support substrate 110, but also in the activated zone 132b on the surface of the silicon wafer for monocrystalline silicon layer 120, where the layer formed of an amorphous silicon film 131 has not been formed, at a depth position of approximately 1 nm. Therefore, at the time of bonding, the activated area 132b and the amorphous silicon film layer 131 together form the infrared reflecting silicon film 130 made of amorphous silicon with a thickness of 16 nm or more.

<<Liaison par liaison sous vide à température normale>>
<<Vacuum bonding at normal temperature>>

En référence à la et à la , le procédé de liaison utilisant la liaison sous vide à température normale pour effectuer le processus de traitement d'activation et le processus de liaison ci-dessus est décrit. La liaison sous vide à température normale est un procédé de liaison de la galette de silicium pour substrat de support 110 et de la galette de silicium pour couche de silicium monocristallin 120 l’une à l’autre à température normale sans chauffage. Dans ce mode de réalisation, la surface de la couche formée d'un film de silicium amorphe 131 de la galette de silicium pour substrat de support 110 et la surface de la galette de silicium pour couche de silicium monocristallin 120 sont chacune soumises à un traitement d'activation par irradiation de faisceaux d'ions ou de faisceaux d'atomes neutres sous vide à température normale, et les deux surfaces ci-dessus sont transformées en zones activées 132a, 132b, respectivement (voir également S130 et S140 en ). En conséquence, des liaisons pendantes apparaissent dans les zones activées 132a, 132b. Par conséquent, lorsque les deux zones activées ci-dessus sont amenées en contact sous vide à température normale, une force de liaison est instantanément activée et la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont fermement liées avec les zones activées 132a, 132b ci-dessus en tant que surfaces de liaison (voir également S150 en ).In reference to the and to the , the bonding method using normal temperature vacuum bonding to carry out the activation treatment process and the above bonding process is described. Normal temperature vacuum bonding is a method of bonding the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 to each other at normal temperature without heating. In this embodiment, the surface of the amorphous silicon film layer 131 of the silicon wafer for support substrate 110 and the surface of the silicon wafer for monocrystalline silicon layer 120 are each subjected to treatment. activation by irradiation of ion beams or beams of neutral atoms under vacuum at normal temperature, and the two surfaces above are transformed into activated zones 132a, 132b, respectively (see also S130 and S140 in ). As a result, dangling connections appear in the activated areas 132a, 132b. Therefore, when the above two activated areas are brought into contact under vacuum at normal temperature, a bonding force is instantly activated and the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are firmly bonded with the activated areas 132a, 132b above as bonding surfaces (see also S150 in ).

Les procédés de traitement d'activation comprennent l'accélération d'éléments ionisés dans une atmosphère de plasma vers la surface du substrat et l'accélération d'éléments ionisés accélérés à partir d'un dispositif à faisceau ionique vers la surface du substrat. En référence à la , le procédé de traitement d’activation est expliqué à l'aide d'un schéma conceptuel illustrant un exemple de dispositif qui met en œuvre ce procédé. L'appareil de liaison sous vide à température normale 930 a une chambre à plasma 931, une entrée de gaz 932, une pompe à vide 933, un dispositif d'application de tension impulsionnelle 934 et des supports à galette(s) 935a, 935b.Activation processing methods include accelerating ionized elements in a plasma atmosphere toward the substrate surface and accelerating ionized elements accelerated from an ion beam device toward the substrate surface. In reference to the , the activation processing method is explained using a conceptual diagram illustrating an example of a device which implements this method. The normal temperature vacuum bonding apparatus 930 has a plasma chamber 931, a gas inlet 932, a vacuum pump 933, an impulse voltage application device 934 and wafer supports 935a, 935b .

Tout d'abord, la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont placées sur les supports à galette(s) 935a, 935b dans la chambre à plasma 931, respectivement, et fixées. Ensuite, l'intérieur de la chambre à plasma 931 est dépressurisé par la pompe à vide 933, puis le gaz source est introduit dans la chambre à plasma 931 à partir de l'entrée de gaz 932. Ensuite, une tension négative est appliquée par impulsions aux supports à galette(s) 935a, 935b (ainsi qu'à la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120) par le dispositif d'application de tension impulsionnelle 934. Ceci permet de générer un plasma du gaz formant matière première, et accélère et irradie les ions du gaz formant matière première contenus dans le plasma généré en direction de la surface de la couche formée d'un film de silicium amorphe 131 formée sur la galette de silicium pour substrat de support 110 et la surface de la galette de silicium pour couche de silicium monocristallin 120.Firstly, the supporting substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are placed on the wafer holder(s) 935a, 935b in the plasma chamber 931, respectively, and fixed. Then, the interior of the plasma chamber 931 is depressurized by the vacuum pump 933, and then the source gas is introduced into the plasma chamber 931 from the gas inlet 932. Then, a negative voltage is applied by pulses to the wafer supports 935a, 935b (as well as to the silicon wafer for support substrate 110 and the silicon wafer for monocrystalline silicon layer 120) by the pulse voltage application device 934. This allows to generate a plasma of the raw material gas, and accelerates and irradiates the ions of the raw material gas contained in the generated plasma towards the surface of the layer formed of an amorphous silicon film 131 formed on the silicon wafer to support substrate 110 and the surface of the silicon wafer for monocrystalline silicon layer 120.

L'élément à irradier est choisi parmi au moins l'un d’Ar, Ne, Xe, H, He et Si.The element to be irradiated is chosen from at least one of Ar, Ne, Xe, H, He and Si.

En référence à S140 en . Comme mentionné ci-dessus, le traitement d'activation dans la liaison sous vide à température normale forme une zone de silicium amorphe dans chacune de la couche formée d'un film de silicium amorphe 131 et la galette de silicium pour couche de silicium monocristallin 120 à une position en profondeur d'environ 1 nm de la surface, du côté où le faisceau est irradié, et des liaisons pendantes sont formées. Dans ce mode de réalisation, puisque la couche formée d'un film de silicium amorphe 131 est faite de silicium amorphe, la zone activée 132a est formée sur la galette de silicium pour substrat de support 110 sans modifier l'épaisseur de la zone de silicium amorphe, et la zone activée 132b faite de silicium amorphe est formée sur la galette de silicium pour couche de silicium monocristallin 120. Il convient de noter que ces zones faites de silicium amorphe formées sur les deux galettes de silicium fonctionnent également en tant que couches pièges à gaz (en anglais « gettering layers »). Par exemple, la zone activée 132a, qui est faite de silicium amorphe, est utile en ce qu'elle peut supprimer la diffusion vers l'extérieur de l'oxygène et des impuretés contenues dans la galette de silicium pour substrat de support 110 vers la galette de silicium pour couche de silicium monocristallin 120.With reference to S140 in . As mentioned above, the activation treatment in vacuum bonding at normal temperature forms an amorphous silicon area in each of the amorphous silicon film layer 131 and the silicon wafer for single crystal silicon layer 120 at a depth position of about 1 nm from the surface, on the side where the beam is irradiated, and dangling bonds are formed. In this embodiment, since the amorphous silicon film layer 131 is made of amorphous silicon, the activated zone 132a is formed on the silicon wafer for support substrate 110 without changing the thickness of the silicon zone amorphous, and the activated zone 132b made of amorphous silicon is formed on the silicon wafer for monocrystalline silicon layer 120. It should be noted that these zones made of amorphous silicon formed on the two silicon wafers also function as trap layers gas (in English “gettering layers”). For example, the activated zone 132a, which is made of amorphous silicon, is useful in that it can suppress the outward diffusion of oxygen and impurities contained in the support substrate silicon wafer 110 toward the silicon wafer for monocrystalline silicon layer 120.

- Spécificités de la liaison sous vide à température normale -
- Specificities of vacuum bonding at normal temperature -

La pression de chambre dans la chambre à plasma 931 peut être de 1 x10-5 Pa ou moins. Si la valeur est de 1 × 10-5 Pa ou moins, il n'y a pas de risque que le taux de formation de liaisons pendantes soit réduit en raison d’un rattachement des éléments pulvérisés à la surface du substrat.The chamber pressure in the plasma chamber 931 may be 1 x10-5 Pa or less. If the value is 1 × 10-5 Pa or less, there is no risk that the rate of dangling bond formation will be reduced due to reattachment of the sputtered elements to the substrate surface.

La tension d'impulsion appliquée à la galette de silicium pour substrat de support 110 et à la galette de silicium pour couche de silicium monocristallin 120 peut être définie de sorte que l'énergie d'accélération des éléments irradiés par rapport à la surface de substrat tombe entre 100 eV et 10 keV. Si la valeur est de 100 eV ou plus, il n'y a pas de risque que les éléments irradiés se déposent à la surface de substrat, et si la valeur est de 10 keV ou moins, il n'y a pas de risque que les éléments irradiés s'injectent à l'intérieur du substrat, permettant ainsi une formation stable de liaisons pendantes.The pulse voltage applied to the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 can be set such that the acceleration energy of the irradiated elements relative to the substrate surface falls between 100 eV and 10 keV. If the value is 100 eV or more, there is no risk that the irradiated elements will be deposited on the substrate surface, and if the value is 10 keV or less, there is no risk that the irradiated elements are injected inside the substrate, thus allowing stable formation of dangling bonds.

La fréquence de la tension d'impulsion détermine le nombre de fois que la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont irradiées avec des ions ou des atomes neutres. La fréquence de la tension impulsionnelle peut être comprise entre 10 Hz et 10 kHz. Si la fréquence de la tension d'impulsion est de 10 Hz ou plus, les variations d'irradiation des ions ou des atomes neutres peuvent être absorbées, stabilisant ainsi l'irradiation des ions ou des atomes neutres. Si la fréquence de la tension d'impulsion est de 10 kHz ou moins, la formation de plasma par décharge luminescente est stable.The frequency of the pulse voltage determines the number of times the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are irradiated with neutral ions or atoms. The frequency of the pulse voltage can be between 10 Hz and 10 kHz. If the frequency of the pulse voltage is 10 Hz or more, the irradiation variations of ions or neutral atoms can be absorbed, thereby stabilizing the irradiation of ions or neutral atoms. If the frequency of the pulse voltage is 10 kHz or less, the formation of plasma by glow discharge is stable.

La largeur d'impulsion de la tension d'impulsion détermine la durée pendant laquelle la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont irradiées avec des ions ou des atomes neutres. La largeur d'impulsion est de préférence entre 1 µsec et 10 msec. Si la largeur d'impulsion est de 1 μsec ou plus, les ions ou les atomes neutres peuvent être irradiés de manière stable jusqu’au substrat de support et au substrat pour couche de silicium monocristallin. Si la largeur d'impulsion est de 10 ms ou moins, la formation de plasma par décharge luminescente est stable.The pulse width of the pulse voltage determines the time during which the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are irradiated with neutral ions or atoms. The pulse width is preferably between 1 µsec and 10 msec. If the pulse width is 1 μsec or more, the ions or neutral atoms can be stably irradiated to the support substrate and the single crystal silicon layer substrate. If the pulse width is 10 ms or less, the glow discharge plasma formation is stable.

Comme mentionné ci-dessus, la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 ne sont pas chauffées. Par conséquent, la température de chaque galette est la température ambiante (typiquement 30°C à 90°C).As mentioned above, the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are not heated. Therefore, the temperature of each cake is room temperature (typically 30°C to 90°C).

<Processus de réduction d'épaisseur d'une galette de silicium pour couche de silicium monocristallin>
<Thickness reduction process of a silicon wafer for monocrystalline silicon layer>

Après le processus de traitement d'activation et le processus de liaison par la liaison sous vide à température normale décrit ci-dessus, le processus de réduction d'épaisseur des galettes de silicium pour couche de silicium monocristallin 120 est effectué (voir S160 en ). Dans ce processus, on réduit l'épaisseur de la galette de silicium pour couche de silicium monocristallin 120 depuis le côté opposé de la surface stratifiée, obtenant ainsi la couche de silicium monocristallin 121 faite de silicium monocristallin. Pour réduire l'épaisseur, par exemple, la galette de silicium pour couche de silicium monocristallin 120 peut être meulée et polie. De cette manière, une galette de silicium liée avec une couche de silicium monocristallin 121 de l'épaisseur souhaitée peut être obtenue. L'épaisseur de la couche de silicium monocristallin 121 peut être déterminée selon le dispositif à y former, et est de préférence de 3 μm ou plus et de 30 μm ou moins, ou peut être de 5 μm ou plus, de 10 μm ou plus, de 20 μm ou moins, ou de 15 μm ou moins. Il convient de noter que pour ce meulage et ce polissage, n'importe quel procédé de meulage et de polissage connu ou donné peut être utilisé de manière appropriée, et les exemples spécifiques incluent le meulage de surface et le polissage miroir.After the activation treatment process and the normal temperature vacuum bonding process described above, the thickness reduction process of the silicon wafers for single crystal silicon layer 120 is carried out (see S160 in ). In this process, the thickness of the silicon wafer for single crystal silicon layer 120 is reduced from the opposite side of the laminated surface, thereby obtaining the single crystal silicon layer 121 made of single crystal silicon. To reduce the thickness, for example, the silicon wafer for single crystal silicon layer 120 can be ground and polished. In this way, a silicon wafer bonded with a single crystal silicon layer 121 of the desired thickness can be obtained. The thickness of the monocrystalline silicon layer 121 can be determined depending on the device to be formed there, and is preferably 3 μm or more and 30 μm or less, or may be 5 μm or more, 10 μm or more. , 20 μm or less, or 15 μm or less. It should be noted that for such grinding and polishing, any known or given grinding and polishing process may be suitably used, and specific examples include surface grinding and mirror polishing.

La galette de silicium liée 100 ainsi obtenue comprend la galette de silicium pour substrat de support 110, la couche de silicium monocristallin 121 sur la galette de silicium pour substrat de support 110, et le film de silicium réfléchissant les infrarouges 130, fait de silicium amorphe, prévu entre la galette de silicium pour substrat de support 110 et la couche de silicium monocristallin 121. Le silicium amorphe du film de silicium réfléchissant les infrarouges 130 consiste essentiellement en la couche formée d'un film de silicium amorphe 131 sur le côté de surface de la galette de silicium pour substrat de support 110 et la zone activée 132b formée à la surface de la galette de silicium pour couche de silicium monocristallin 120, et la couche formée d'un film de silicium amorphe 131 comprend la zone activée 132a formée à la surface de la couche formée d'un film de silicium amorphe 131.The resulting bonded silicon wafer 100 comprises the support substrate silicon wafer 110, the single crystal silicon layer 121 on the support substrate silicon wafer 110, and the infrared reflective silicon film 130 made of amorphous silicon , provided between the support substrate silicon wafer 110 and the single crystal silicon layer 121. The amorphous silicon of the infrared reflecting silicon film 130 essentially consists of the layer formed of an amorphous silicon film 131 on the surface side of the silicon wafer for support substrate 110 and the activated zone 132b formed on the surface of the silicon wafer for monocrystalline silicon layer 120, and the layer formed of an amorphous silicon film 131 comprises the activated zone 132a formed at the surface of the layer formed of an amorphous silicon film 131.

Le premier mode de réalisation du procédé de production de la galette de silicium liée est décrit ci-dessus en référence à la . Dans le premier mode de réalisation, la couche formée d'un film de silicium amorphe 131 a été formée sur la galette de silicium pour substrat de support 110. Cependant, en tant que variante du premier mode de réalisation, la galette de silicium liée 100 illustrée en peut également être produite par le même processus que dans le premier mode de réalisation ci-dessus, sauf que la couche formée d'un film de silicium amorphe 131 est formée sur la galette de silicium pour couche de silicium monocristallin 120. C'est-à-dire que la galette de silicium liée 100 peut être produite par les étapes suivantes : un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant la couche formée d'un film de silicium amorphe 131 faite de silicium amorphe à la surface de la galette de silicium pour la couche de silicium monocristallin 120 ; un processus de traitement d'activation soumettant la surface de la galette de silicium pour substrat de support 110 et la surface de la couche formée d'un film de silicium amorphe 131 sur la galette de silicium pour couche de silicium monocristallin 120 à un traitement d'activation devant irradier les faisceaux d’ions ou les faisceaux d’atomes neutres 910 sous vide à température normale, formant ainsi les zones activées 132a, 132b sur chacune de la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 ; un processus de liaison, suivant ce processus de traitement d'activation, mettant en contact les deux zones activées 132a, 132b sous vide à température normale, liant ainsi la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 via la couche formée d’un film de silicium amorphe 131 ; et un processus de réduction d’épaisseur réduisant l'épaisseur de la galette de silicium pour la couche de silicium monocristallin 120 depuis le côté opposé de la surface stratifiée, pour faire la couche de silicium monocristallin 121. Puisque les mêmes techniques que celles décrites ci-dessus dans le premier mode de réalisation peuvent être utilisées pour la formation de la couche formée d'un film de silicium amorphe 131, la liaison sous vide à température normale, et le meulage et le polissage pour réduction d'épaisseur, les descriptions redondantes sont omises.The first embodiment of the process for producing the bonded silicon wafer is described above with reference to the . In the first embodiment, the amorphous silicon film layer 131 was formed on the support substrate silicon wafer 110. However, as a variation of the first embodiment, the bonded silicon wafer 100 illustrated in can also be produced by the same process as in the first embodiment above, except that the layer formed of an amorphous silicon film 131 is formed on the silicon wafer for single crystal silicon layer 120. This is- that is, the bonded silicon wafer 100 can be produced by the following steps: a process of forming layer(s) formed of an amorphous silicon film forming the layer formed of a film amorphous silicon 131 made of amorphous silicon on the surface of the silicon wafer for the monocrystalline silicon layer 120; an activation treatment process subjecting the surface of the silicon wafer for support substrate 110 and the surface of the layer formed of an amorphous silicon film 131 on the silicon wafer for monocrystalline silicon layer 120 to an activation treatment activation having to irradiate the ion beams or the beams of neutral atoms 910 under vacuum at normal temperature, thus forming the activated zones 132a, 132b on each of the silicon wafer for support substrate 110 and the silicon wafer for layer monocrystalline silicon 120; a bonding process, following this activation treatment process, bringing the two activated zones 132a, 132b into contact under vacuum at normal temperature, thus bonding the silicon wafer for support substrate 110 and the silicon wafer for silicon layer monocrystalline 120 via the layer formed of an amorphous silicon film 131; and a thickness reduction process reducing the thickness of the silicon wafer for the single crystal silicon layer 120 from the opposite side of the laminated surface, to make the single crystal silicon layer 121. Since the same techniques as described herein -above in the first embodiment can be used for the formation of the layer formed from an amorphous silicon film 131, vacuum bonding at normal temperature, and grinding and polishing for thickness reduction, the descriptions redundant are omitted.

(4. Deuxième mode de réalisation de procédé de production d'une galette de silicium liée)
(4. Second embodiment of method for producing a bonded silicon wafer)

En référence à la , le procédé de production de la galette de silicium liée 200 selon le deuxième mode de réalisation est décrit. La galette de silicium liée 200 produite dans ce mode de réalisation est, de même que la galette de silicium liée 100 produite dans le premier mode de réalisation, une galette de silicium liée dans laquelle le film de silicium réfléchissant les infrarouges 30 illustré en est fait de silicium amorphe. Par souci de brièveté, les mêmes composants et étapes que dans le premier mode de réalisation sont, en principe, marqué(e)s avec les mêmes numéros de référence aux unités et dizaines, et la description détaillée quant à la configuration est omise, et il en va de même ci-après.In reference to the , the production method of the bonded silicon wafer 200 according to the second embodiment is described. The bonded silicon wafer 200 produced in this embodiment is, like the bonded silicon wafer 100 produced in the first embodiment, a bonded silicon wafer in which the infrared reflective silicon film 30 illustrated in is made of amorphous silicon. For the sake of brevity, the same components and steps as in the first embodiment are, in principle, marked with the same reference numbers to the units and tens, and the detailed description as to the configuration is omitted, and the same applies below.

Le procédé de fabrication de la galette de silicium liée 200 comprend les étapes suivantes : un processus de formation d'une couche formée d'un film de silicium amorphe (voir S210 et S220 en ) formant des couches formées d'un film de silicium amorphe 231a, 231b d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support 210 et de la galette de silicium pour couche de silicium monocristallin 220 ; un processus de traitement d'activation (voir S230 et S240 en ) soumettant chaque surface des couches formées d’un film de silicium amorphe 231a, 231b formées sur chaque surface de la galette de silicium pour substrat de support 210 et de la galette de silicium pour couche de silicium monocristallin 220 à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées 232a, 232b ; un processus de liaison (voir S250 en ), suivant le processus de traitement d'activation, mettant en contact les deux zones activées 232a, 232b l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées 232a, 232b pour former le film de silicium réfléchissant les infrarouges 230 ; et un processus de réduction d'épaisseur (voir S260 en ), après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin 220, obtenant ainsi la couche de silicium monocristallin 221.The method of manufacturing the bonded silicon wafer 200 comprises the following steps: a process of forming a layer formed of an amorphous silicon film (see S210 and S220 in ) forming layers formed of an amorphous silicon film 231a, 231b with a thickness of 16 nm or more on each surface of the silicon wafer for support substrate 210 and the silicon wafer for single crystal silicon layer 220; an activation processing process (see S230 and S240 in ) subjecting each surface of the layers formed of an amorphous silicon film 231a, 231b formed on each surface of the silicon wafer for support substrate 210 and of the silicon wafer for monocrystalline silicon layer 220 to an activation treatment under vacuum at normal temperature to make the two surfaces of the activated zones 232a, 232b; a binding process (see S250 in ), following the activation treatment process, bringing the two activated zones 232a, 232b into contact with each other under vacuum at normal temperature, thus bonding the two activated zones 232a, 232b together to form the film of infrared-reflecting silicon 230; and a thickness reduction process (see S260 in ), after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer 220, thereby obtaining the single crystal silicon layer 221.

<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe>
<Process of formation of layer(s) formed of an amorphous silicon film>

Alors que dans le premier mode de réalisation, la couche formée d'un film de silicium amorphe 131 a été formée uniquement sur la galette de silicium pour substrat de support 110, le deuxième mode de réalisation diffère en ce que les couches formées d'un film de silicium amorphe 231a, 231b sont formées sur chacune de la galette de silicium pour substrat de support 210 et la galette de silicium pour couche de silicium monocristallin 220. Le procédé de formation des couches formées d’un film de silicium amorphe 231a, 231b faites de silicium amorphe est le même que dans le premier mode de réalisation, et un procédé CVD ou similaire peut être appliqué. L'épaisseur totale des couches formées d'un film de silicium amorphe 231a, 231b formées ici est de 16 nm ou plus pour garantir que le film de silicium réfléchissant les infrarouges 230 réfléchit efficacement la lumière infrarouge lorsqu'il est transformé en la galette de silicium liée 200. L'épaisseur de chacune des couches formées d'un film de silicium amorphe 231a, 231b peut être la même ou différente. Dans le procédé de production du deuxième mode de réalisation, puisque les deux surfaces à activer sont en silicium amorphe, l'épaisseur du film de silicium réfléchissant les infrarouges 230 obtenu après liaison et l'épaisseur totale des couches formées d’un film de silicium amorphe 231a, 231b formées avant liaison sont les mêmes. L'épaisseur totale des couches formées d’un de silicium amorphe 231a, 231b est de préférence de 20 nm ou plus, plus préférablement de 25 nm ou plus, et encore plus préférablement de 30 nm ou plus. La limite supérieure à l'épaisseur totale de la couche formée d'un film de silicium amorphe 231 n'est pas particulièrement limitée, mais la limite supérieure est d'environ 40 nm pour une productivité industrielle.While in the first embodiment, the layer formed of an amorphous silicon film 131 was formed only on the silicon wafer for support substrate 110, the second embodiment differs in that the layers formed of a amorphous silicon film 231a, 231b are formed on each of the silicon wafer for support substrate 210 and the silicon wafer for monocrystalline silicon layer 220. The method of forming the layers formed of an amorphous silicon film 231a, 231b made of amorphous silicon is the same as in the first embodiment, and a CVD process or the like can be applied. The total thickness of the amorphous silicon film layers 231a, 231b formed here is 16 nm or more to ensure that the infrared reflective silicon film 230 effectively reflects infrared light when made into the wafer. bonded silicon 200. The thickness of each of the layers formed from an amorphous silicon film 231a, 231b may be the same or different. In the production method of the second embodiment, since the two surfaces to be activated are made of amorphous silicon, the thickness of the infrared-reflecting silicon film 230 obtained after bonding and the total thickness of the layers formed of a silicon film amorphous 231a, 231b formed before bonding are the same. The total thickness of the layers formed from amorphous silicon 231a, 231b is preferably 20 nm or more, more preferably 25 nm or more, and even more preferably 30 nm or more. The upper limit to the total thickness of the layer formed from amorphous silicon film 231 is not particularly limited, but the upper limit is about 40 nm for industrial productivity.

<Processus de traitement d'activation et processus de liaison>
<Activation processing process and binding process>

Dans le deuxième mode de réalisation, le traitement d'activation active les surfaces des couches formées en film de silicium amorphe 231a, 231b pour former les zones activées 232a, 232b sur les surfaces des deux galettes de silicium. Ensuite, dans le processus de liaison, les zones activées 232a, 232b sont liées entre elles sous vide à température normale comme dans le premier mode de réalisation.In the second embodiment, the activation treatment activates the surfaces of the layers formed from amorphous silicon film 231a, 231b to form the activated zones 232a, 232b on the surfaces of the two silicon wafers. Then, in the bonding process, the activated zones 232a, 232b are bonded together under vacuum at normal temperature as in the first embodiment.

<Processus de réduction d'épaisseur>
<Thickness reduction process>

Le processus de réduction d'épaisseur peut également être réalisé de la même manière que dans le premier mode de réalisation.The thickness reduction process can also be carried out in the same way as in the first embodiment.

La galette de silicium liée 200 ainsi obtenue comprend la galette de silicium pour substrat de support 210, la couche de silicium monocristallin 221 sur la galette de silicium pour substrat de support 210, et le film de silicium réfléchissant les infrarouges 230, fait de silicium amorphe, prévu entre la galette de silicium pour substrat de support 210 et la couche de silicium monocristallin 221. Le silicium amorphe du film de silicium réfléchissant les infrarouges 230 consiste essentiellement en la couche formée d'un film de silicium amorphe 231a prévue à la surface de la galette de silicium pour substrat de support 110 et en la couche formée d'un film de silicium amorphe 231b prévue à la surface de la galette de silicium pour couche de silicium monocristallin 220. La couche formée d'un film de silicium amorphe 231a comprend la zone activée 232a formée à la surface de la couche formée d'un film de silicium amorphe 231a, et la couche formée d'un film de silicium amorphe 231b comprend la zone activée 232b formée à la surface de la couche formée d’un film de silicium amorphe 231b.The resulting bonded silicon wafer 200 comprises the support substrate silicon wafer 210, the single crystal silicon layer 221 on the support substrate silicon wafer 210, and the infrared reflective silicon film 230 made of amorphous silicon , provided between the silicon wafer for support substrate 210 and the monocrystalline silicon layer 221. The amorphous silicon of the infrared-reflecting silicon film 230 essentially consists of the layer formed of an amorphous silicon film 231a provided on the surface of the silicon wafer for support substrate 110 and the layer formed of an amorphous silicon film 231b provided on the surface of the silicon wafer for monocrystalline silicon layer 220. The layer formed of an amorphous silicon film 231a comprises the activated zone 232a formed on the surface of the amorphous silicon film layer 231a, and the amorphous silicon film layer 231b comprises the activated zone 232b formed on the surface of the film layer of amorphous silicon 231b.

(5. Troisième mode de réalisation de procédé de production d’une galette de silicium liée)
(5. Third embodiment of method for producing a bonded silicon wafer)

En référence à la , le procédé de production de la galette de silicium liée 300 selon le troisième mode de réalisation est décrit. Ce mode de réalisation est un procédé de production de galettes de silicium liées 2, 3 dans les aspects illustrés en et en . Contrairement aux premier et deuxième modes de réalisation, le film de galette de silicium réfléchissant les infrarouges 330 dans ce mode de réalisation est formé par une structure stratifiée d'une couche de silicium amorphe et d'une couche de silicium polycristallin.In reference to the , the production method of the bonded silicon wafer 300 according to the third embodiment is described. This embodiment is a process for producing bonded silicon wafers 2, 3 in the aspects illustrated in and in . Unlike the first and second embodiments, the infrared-reflecting silicon wafer film 330 in this embodiment is formed by a laminated structure of an amorphous silicon layer and a polycrystalline silicon layer.

Le procédé de fabrication de la galette de silicium liée 300 comprend les étapes suivantes : un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin (voir S310 et S320 en ) formant une couche formée d'un film de silicium polycristallin 331 d'une épaisseur de 5 nm ou plus à la surface de la galette de silicium pour substrat de support 310 ; un processus de traitement d'activation (voir S330 et S340 en ) soumettant la surface de la couche formée d’un film de silicium polycristallin 331 et la surface d’une galette de silicium pour couche de silicium monocristallin 320 à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées 332a, 332b ; un processus de liaison (voir S350 en ), suivant ce processus de traitement d'activation, mettant en contact les deux zones activées 332a, 332b l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées 332a, 332b pour former le film de silicium réfléchissant les infrarouges 330 ; et un processus de réduction d'épaisseur (voir S360 en ), après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin 320, obtenant ainsi la couche de silicium monocristallin 321.The method of manufacturing the bonded silicon wafer 300 comprises the following steps: a process of forming layer(s) formed of a polycrystalline silicon film (see S310 and S320 in ) forming a layer formed of a polycrystalline silicon film 331 with a thickness of 5 nm or more on the surface of the silicon wafer for support substrate 310; an activation processing process (see S330 and S340 in ) subjecting the surface of the layer formed of a polycrystalline silicon film 331 and the surface of a silicon wafer for monocrystalline silicon layer 320 to a vacuum activation treatment at normal temperature to make the two surfaces of the activated zones 332a, 332b; a binding process (see S350 in ), following this activation treatment process, bringing the two activated zones 332a, 332b into contact with each other under vacuum at normal temperature, thus linking the two activated zones 332a, 332b together to form the film of infrared-reflecting silicon 330; and a thickness reduction process (see S360 in ), after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer 320, thereby obtaining the single crystal silicon layer 321.

<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin>
<Process of formation of layer(s) formed of a polycrystalline silicon film>

Dans le processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin (voir S310 et S320 en ), une couche formée d'un film de silicium polycristallin 335 fait de silicium polycristallin est formée à la surface de la galette de silicium pour substrat de support 310. La couche formée d'un film de silicium polycristallin 335 peut être formée par des procédés généralement connus. L'épaisseur de la couche formée d'un film de silicium polycristallin 335 formée ici devrait être de 15 nm ou plus afin que la zone formée par la structure stratifiée du silicium polycristallin et du silicium amorphe fonctionne en tant que film de silicium réfléchissant les infrarouges lorsqu'elle est transformée en la galette de silicium liée 300. Puisque la zone activée faite de silicium amorphe est formée à partir de la surface de chaque galette de silicium jusqu'à une position en profondeur d'environ 1 nm pendant le traitement d'activation, un film de silicium réfléchissant les infrarouges 330 d'une épaisseur de 16 nm ou plus est formé lorsque les galettes de silicium sont liées ensemble. L'épaisseur de la couche de silicium polycristallin 335 formée au cours de ce processus est de préférence de 19 nm ou plus, plus préférablement de 24 nm ou plus, et encore plus préférablement de 29 nm ou plus. La limite supérieure de l'épaisseur de la couche formée d'un film de silicium polycristallin 335 n'est pas particulièrement limitée, mais la limite supérieure est d'environ 40 nm pour une productivité industrielle.In the process of forming layer(s) formed of a polycrystalline silicon film (see S310 and S320 in ), a polycrystalline silicon film layer 335 made of polycrystalline silicon is formed on the surface of the support substrate silicon wafer 310. The polycrystalline silicon film layer 335 can be formed by methods generally known. The thickness of the polycrystalline silicon 335 film layer formed here should be 15 nm or more so that the area formed by the layered structure of polycrystalline silicon and amorphous silicon functions as an infrared reflective silicon film when transformed into the bonded silicon wafer 300. Since the activated zone made of amorphous silicon is formed from the surface of each silicon wafer to a depth position of about 1 nm during processing of activation, an infrared-reflective silicon film 330 with a thickness of 16 nm or more is formed when the silicon wafers are bonded together. The thickness of the polycrystalline silicon layer 335 formed in this process is preferably 19 nm or more, more preferably 24 nm or more, and even more preferably 29 nm or more. The upper limit of the thickness of the layer formed by a 335 polycrystalline silicon film is not particularly limited, but the upper limit is about 40 nm for industrial productivity.

<<Formation d'une couche formée d'un film de silicium polycristallin par procédé CVD>>
<<Formation of a layer formed from a polycrystalline silicon film by CVD process>>

La couche formée d'un film de silicium polycristallin 335, qui est faite de silicium polycristallin, peut être formée à la surface de la galette de silicium pour substrat de support 310 en utilisant un procédé CVD tel qu'un CVD au plasma. Si la couche est formée alors que la température de la galette de silicium pour substrat de support 310 est comprise entre 700°C et 900°C, la couche formée d'un film de silicium polycristallin faite de silicium polycristallin peut être amenée à croître.The polycrystalline silicon film layer 335, which is made of polycrystalline silicon, can be formed on the surface of the support substrate silicon wafer 310 using a CVD method such as plasma CVD. If the layer is formed while the temperature of the supporting substrate silicon wafer 310 is between 700°C and 900°C, the layer formed of a polycrystalline silicon film made of polycrystalline silicon can be caused to grow.

<Processus de traitement d'activation>
<Activation processing process>

Le traitement d'activation peut être effectué de la même manière que les premier et deuxième modes de réalisation décrits ci-dessus. Autrement dit, en se référant à S330 et S340 en , la surface de la couche formée d'un film de silicium polycristallin 335 de la galette de silicium pour substrat de support 310 et la surface de la galette de silicium pour couche de silicium monocristallin 320 sont soumises à un traitement d'activation par irradiation de faisceaux d'ions ou de faisceaux d'atomes neutres 910 sous vide à température normale pour former des zones activées 332a, 332b sur les surfaces respectives de la galette de silicium pour substrat de support 310 et de la galette de silicium pour couche de silicium monocristallin 320. Comme décrit ci-dessous, à la surface de chaque galette de silicium, une zone activée faite de silicium amorphe est formée à une position en profondeur d'environ 1 nm de la surface du côté irradié par le faisceau.The activation processing can be performed in the same manner as the first and second embodiments described above. In other words, referring to S330 and S340 in , the surface of the layer formed of a polycrystalline silicon film 335 of the silicon wafer for support substrate 310 and the surface of the silicon wafer for monocrystalline silicon layer 320 are subjected to activation treatment by irradiation of beams of ions or beams of neutral atoms 910 under vacuum at normal temperature to form activated zones 332a, 332b on the respective surfaces of the silicon wafer for support substrate 310 and of the silicon wafer for monocrystalline silicon layer 320. As described below, on the surface of each silicon wafer, an activated zone made of amorphous silicon is formed at a depth position of about 1 nm from the surface of the side irradiated by the beam.

Processus de liaison
Binding process

Dans le processus de liaison (voir S350 en ), à la suite du processus de traitement d'activation, en mettant en contact les zones activées 332a, 332b à la fois de la galette de silicium pour substrat de support 310 et de la galette de silicium pour couche de silicium monocristallin 320 l'une l'autre sous vide à température normale, les deux galettes de silicium sont liées ensemble par l’intermédiaire de la couche formée d’un film de silicium polycristallin 335. A ce moment, au moins 1 nm de silicium amorphe est également formé à la surface de la galette de silicium pour couche de silicium monocristallin 320, là où la couche formée d'un film de silicium polycristallin 335 n'a pas été formée. Par conséquent, au moment de la liaison, conjointement avec la couche formée d'un film de silicium polycristallin 335, un film de silicium réfléchissant les infrarouges 330 fait de silicium polycristallin et de silicium amorphe sera formé avec une épaisseur de 16 nm ou plus.In the binding process (see S350 in ), following the activation processing process, by bringing into contact the activated areas 332a, 332b of both the silicon wafer for support substrate 310 and the silicon wafer for monocrystalline silicon layer 320 l one another under vacuum at normal temperature, the two silicon wafers are bonded together via the layer formed of a 335 polycrystalline silicon film. At this time, at least 1 nm of amorphous silicon is also formed at the surface of the silicon wafer for monocrystalline silicon layer 320, where the layer formed of a polycrystalline silicon film 335 has not been formed. Therefore, at the time of bonding, together with the layer formed of polycrystalline silicon film 335, an infrared-reflecting silicon film 330 made of polycrystalline silicon and amorphous silicon will be formed with a thickness of 16 nm or more.

<Processus de réduction d'épaisseur>
<Thickness reduction process>

Le processus de réduction d'épaisseur ultérieur peut être réalisé de la même manière que dans les premier et deuxième modes de réalisation.The subsequent thickness reduction process can be carried out in the same way as in the first and second embodiments.

La galette de silicium liée 300 ainsi obtenue comprend la galette de silicium pour substrat de support 310, la couche de silicium monocristallin 321 sur la galette de silicium pour substrat de support 310, et le film de silicium réfléchissant les infrarouges 330 prévu entre la galette de silicium pour substrat de support 310 et la couche de silicium monocristallin 321. Le film de silicium réfléchissant les infrarouges 330 comprend une couche formée d'un film de silicium polycristallin 335 fait de silicium polycristallin et de la zone activée 332. La zone activée 332 est dérivée des zones activées 332a, 332b décrites ci-dessus.The bonded silicon wafer 300 thus obtained comprises the silicon wafer for support substrate 310, the single crystal silicon layer 321 on the silicon wafer for support substrate 310, and the infrared reflecting silicon film 330 provided between the wafer of silicon for support substrate 310 and the monocrystalline silicon layer 321. The infrared reflecting silicon film 330 comprises a layer formed of a polycrystalline silicon film 335 made of polycrystalline silicon and the activated zone 332. The activated zone 332 is derived from the activated zones 332a, 332b described above.

Le troisième mode de réalisation du procédé de production de la galette de silicium liée 300 conformément au premier aspect est décrit ci-dessus en référence à la . Dans ce mode de réalisation, la couche formée d'un film de silicium polycristallin 335 est formée sur la galette de silicium pour substrat de support 310, cependant, en variante alternative du troisième mode de réalisation, le même processus que dans le troisième mode de réalisation ci-dessus peut être suivi à ceci près que la couche de silicium polycristallin 335 est formée sur la galette de silicium pour couche de silicium monocristallin 320 ; par ce processus, la galette de silicium liée 4 selon le deuxième aspect illustré en peut être produite. En d'autres termes, la galette de silicium liée 4 selon le deuxième aspect peut être produite par les étapes suivantes : un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant la couche formée d'un film de silicium polycristallin 335 faite de silicium polycristallin à la surface de la galette de silicium pour couche de silicium monocristallin 320 ; un processus de traitement d'activation soumettant la surface de la galette de silicium pour substrat de support 310 et la surface de la galette de silicium pour couche de silicium monocristallin 320 à un traitement d'activation sous vide à température normale pour réaliser les zones activées 332a, 332b sur chaque surface parmi la galette de silicium pour substrat de support 310 et la galette de silicium pour couche de silicium monocristallin 320 ; un processus de liaison, suivant ce processus de traitement d'activation, mettant en contact les deux zones activées 332a, 332b l'une l'autre sous vide à température normale, liant ainsi à la fois la galette de silicium pour substrat de support 310 et la galette de silicium pour couche de silicium monocristallin 320 ensemble via la couche formée d’un film de silicium polycristallin 335 ; et un processus de réduction d’épaisseur, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin 320 depuis le côté opposé de la surface stratifiée, obtenant ainsi la couche de silicium monocristallin 321 faite de silicium monocristallin. La formation de la couche formée d'un film de silicium polycristallin 335, la liaison sous vide à température normale, et le meulage et le polissage pour réduction d'épaisseur peuvent être accomplis en utilisant les mêmes techniques que celles décrites ci-dessus dans le troisième mode de réalisation, de sorte que les descriptions redondantes sont omises.The third embodiment of the process for producing the bonded silicon wafer 300 in accordance with the first aspect is described above with reference to the . In this embodiment, the layer formed of a polycrystalline silicon film 335 is formed on the silicon wafer for support substrate 310, however, as an alternative variant of the third embodiment, the same process as in the third embodiment. above embodiment can be followed except that the polycrystalline silicon layer 335 is formed on the silicon wafer for monocrystalline silicon layer 320; by this process, the bonded silicon wafer 4 according to the second aspect illustrated in can be produced. In other words, the bonded silicon wafer 4 according to the second aspect can be produced by the following steps: a process of forming a layer(s) formed of a polycrystalline silicon film forming the polycrystalline silicon film layer 335 made of polycrystalline silicon on the surface of the silicon wafer for monocrystalline silicon layer 320; an activation treatment process subjecting the surface of the silicon wafer for support substrate 310 and the surface of the silicon wafer for single crystal silicon layer 320 to vacuum activation treatment at normal temperature to produce the activated areas 332a, 332b on each surface of the support substrate silicon wafer 310 and the single crystal silicon layer silicon wafer 320; a bonding process, following this activation treatment process, bringing the two activated zones 332a, 332b into contact with each other under vacuum at normal temperature, thus bonding both the silicon wafer for support substrate 310 and the silicon wafer for monocrystalline silicon layer 320 together via the polycrystalline silicon film layer 335; and a thickness reduction process, reducing the thickness of the silicon wafer for single crystal silicon layer 320 from the opposite side of the laminated surface, thereby obtaining the single crystal silicon layer 321 made of single crystal silicon. Formation of the polycrystalline silicon 335 film layer, vacuum bonding at normal temperature, and grinding and polishing for thickness reduction can be accomplished using the same techniques as described above in the third embodiment, so that redundant descriptions are omitted.

(6. Quatrième mode de réalisation de procédé de production d’une galette de silicium liée)
(6. Fourth embodiment of method for producing a bonded silicon wafer)

En référence à la , un procédé de production de la galette de silicium liée 400 selon le quatrième mode de réalisation est décrit. Ce mode de réalisation est prévu pour la production de la galette de silicium liée 5 du troisième aspect illustré en . Le film de silicium réfléchissant les infrarouges 430 dans ce mode de réalisation est fait de silicium polycristallin et de silicium amorphe, comme dans le troisième mode de réalisation.In reference to the , a method for producing the bonded silicon wafer 400 according to the fourth embodiment is described. This embodiment is intended for the production of the bonded silicon wafer 5 of the third aspect illustrated in . The infrared-reflecting silicon film 430 in this embodiment is made of polycrystalline silicon and amorphous silicon, as in the third embodiment.

Le procédé de fabrication de la galette de silicium liée 400 comprend les étapes suivantes : un processus de formation d'une couche formée d'un film de silicium polycristallin (voir S410 et S420 en ) formant des couches formées d'un film de silicium polycristallin 435a, 435b d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support 410 et de la galette de silicium pour couche de silicium monocristallin 420 ; un processus de traitement d'activation (voir S430 et S540 en ) soumettant chaque surface des couches formées d’un film de silicium polycristallin 435a, 435b formées sur chaque surface de la galette de silicium pour substrat de support 410 et de la galette de silicium pour couche de silicium monocristallin 420 à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées 432a, 432b ; un processus de liaison (voir S450 en ), suivant ce processus de traitement d'activation, mettant en contact les deux zones activées 432a, 432b l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées 432a, 432b pour former le film de silicium réfléchissant les infrarouges 430 ; et un processus de réduction d'épaisseur (voir S460 en ), après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin 420, obtenant ainsi la couche de silicium monocristallin 421.The method of manufacturing the bonded silicon wafer 400 comprises the following steps: a process of forming a layer formed of a polycrystalline silicon film (see S410 and S420 in ) forming layers formed of a polycrystalline silicon film 435a, 435b with a thickness of 16 nm or more on each surface of the silicon wafer for support substrate 410 and the silicon wafer for monocrystalline silicon layer 420; an activation processing process (see S430 and S540 in ) subjecting each surface of the layers formed of a polycrystalline silicon film 435a, 435b formed on each surface of the silicon wafer for support substrate 410 and of the silicon wafer for monocrystalline silicon layer 420 to an activation treatment under vacuum at normal temperature to make the two surfaces of the activated zones 432a, 432b; a binding process (see S450 in ), following this activation treatment process, bringing the two activated zones 432a, 432b into contact with each other under vacuum at normal temperature, thus linking the two activated zones 432a, 432b together to form the film of infrared-reflecting silicon 430; and a thickness reduction process (see S460 in ), after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer 420, thereby obtaining the single crystal silicon layer 421.

<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin>
<Process of formation of layer(s) formed of a polycrystalline silicon film>

Alors que dans le troisième mode de réalisation, la couche formée d'un film de silicium polycristallin 335 a été formée uniquement sur la galette de silicium pour substrat de support 310, le quatrième mode de réalisation diffère en ce que les couches formées d'un film de silicium polycristallin 435a, 435b sont formées sur chacune de la galette de silicium pour substrat de support 410 et la galette de silicium pour couche de silicium monocristallin 420. Le procédé de formation des couches formées d’un film de silicium polycristallin 435a, 435b faites de silicium amorphe est le même que dans le troisième mode de réalisation, et un procédé CVD ou similaire peut être appliqué. L'épaisseur totale des couches formées d'un film de silicium polycristallin 435a, 435b formées ici est de 16 nm ou plus pour garantir que le film de silicium réfléchissant les infrarouges 430 réfléchit efficacement la lumière infrarouge lorsqu'il est transformé en la galette de silicium liée 400. L'épaisseur de chacune des couches formées d'un film de silicium amorphe 435a, 435b peut être la même ou différente. Dans le procédé de production du quatrième mode de réalisation, puisque les deux surfaces à activer sont en silicium polycristallin, l'épaisseur du film de silicium réfléchissant les infrarouges 430 obtenu après liaison et l'épaisseur totale des couches formées d’un film de silicium polycristallin 435a, 435b formées avant liaison sont les mêmes. L'épaisseur totale des couches formées d’un de silicium polycristallin 435a, 435b est de préférence de 20 nm ou plus, plus préférablement de 25 nm ou plus, et encore plus préférablement de 30 nm ou plus. La limite supérieure pour l'épaisseur totale de la couche formée d'un film de silicium polycristallin 430 n'est pas particulièrement limitée, mais la limite supérieure est d'environ 40 nm pour une productivité industrielle. On note que, dans le quatrième mode de réalisation, la couche formée d'un film de silicium polycristallin est formée sur chacune de la galette de silicium pour substrat de support 410 et la galette de silicium pour silicium monocristallin 420, cependant la couche formée d'un film de silicium polycristallin peut être formée sur un premier côté et la couche formée d'un film de silicium amorphe peut être formée sur l'autre côté.While in the third embodiment, the layer formed of a polycrystalline silicon film 335 was formed only on the silicon wafer for support substrate 310, the fourth embodiment differs in that the layers formed of a polycrystalline silicon film 435a, 435b are formed on each of the silicon wafer for support substrate 410 and the silicon wafer for monocrystalline silicon layer 420. The method of forming the layers formed of a polycrystalline silicon film 435a, 435b made of amorphous silicon is the same as in the third embodiment, and a CVD process or the like can be applied. The total thickness of the polycrystalline silicon film layers 435a, 435b formed here is 16 nm or more to ensure that the infrared reflective silicon film 430 effectively reflects infrared light when made into the wafer. bonded silicon 400. The thickness of each of the layers formed from an amorphous silicon film 435a, 435b may be the same or different. In the production method of the fourth embodiment, since the two surfaces to be activated are made of polycrystalline silicon, the thickness of the infrared-reflecting silicon film 430 obtained after bonding and the total thickness of the layers formed of a silicon film polycrystalline 435a, 435b formed before bonding are the same. The total thickness of the layers formed of polycrystalline silicon 435a, 435b is preferably 20 nm or more, more preferably 25 nm or more, and even more preferably 30 nm or more. The upper limit for the total thickness of the layer formed of a polycrystalline silicon 430 film is not particularly limited, but the upper limit is about 40 nm for industrial productivity. Note that, in the fourth embodiment, the layer formed of a polycrystalline silicon film is formed on each of the silicon wafer for support substrate 410 and the silicon wafer for monocrystalline silicon 420, however the layer formed of A polycrystalline silicon film can be formed on one side and the layer formed of an amorphous silicon film can be formed on the other side.

<Processus de traitement d'activation et processus de liaison>
<Activation processing process and binding process>

Dans le quatrième mode de réalisation, le traitement d'activation active les surfaces des couches formées en film de silicium polycristallin 435a, 435b pour former des zones activées 432a, 432b sur les surfaces des deux galettes de silicium. Ensuite, dans le processus de liaison, les zones activées 432a, 432b sont liées entre elles sous vide à température normale comme dans le troisième mode de réalisation.In the fourth embodiment, the activation treatment activates the surfaces of the layers formed from polycrystalline silicon film 435a, 435b to form activated zones 432a, 432b on the surfaces of the two silicon wafers. Then, in the bonding process, the activated zones 432a, 432b are bonded together under vacuum at normal temperature as in the third embodiment.

<Processus de réduction d'épaisseur>
<Thickness reduction process>

Le processus de réduction d'épaisseur peut également être réalisé de la même manière que dans le troisième mode de réalisation.The thickness reduction process can also be carried out in the same way as in the third embodiment.

La galette de silicium liée 400 ainsi obtenue comprend la galette de silicium pour substrat de support 410, la couche de silicium monocristallin 421 sur la galette de silicium pour substrat de support 410, et le film de silicium réfléchissant les infrarouges 430 prévu entre la galette de silicium pour substrat de support 410 et la couche de silicium monocristallin 421. Le film de silicium réfléchissant les infrarouges 430 est formé par la structure stratifiée faite de la couche de silicium amorphe et des couches de silicium polycristallin. En outre, la structure stratifiée de la couche de silicium amorphe et des couches de silicium polycristallin comprend la couche formée d'un film de silicium polycristallin 435a et la couche formée d'un film de silicium polycristallin 435b prévues sur le côté de surface d’à la fois la galette de silicium pour substrat de support 410 et la galette de silicium pour couche de silicium monocristallin 421, respectivement ; la couche formée d'un film de silicium polycristallin 435a comprend du silicium polycristallin et la zone activée 432a faite de silicium amorphe à la surface de celui-ci, et la couche formée d'un film de silicium polycristallin 435b comprend du silicium polycristallin et une zone activée 432b faite de silicium amorphe à la surface de celui-ci.The bonded silicon wafer 400 thus obtained comprises the silicon wafer for support substrate 410, the single crystal silicon layer 421 on the silicon wafer for support substrate 410, and the infrared reflecting silicon film 430 provided between the wafer of silicon for support substrate 410 and the monocrystalline silicon layer 421. The infrared reflecting silicon film 430 is formed by the laminated structure made of the amorphous silicon layer and the polycrystalline silicon layers. Further, the layered structure of the amorphous silicon layer and the polycrystalline silicon layers comprises the polycrystalline silicon film layer 435a and the polycrystalline silicon film layer 435b provided on the surface side of both the support substrate silicon wafer 410 and the single crystal silicon layer silicon wafer 421, respectively; the layer formed of a polycrystalline silicon film 435a comprises polycrystalline silicon and the activated zone 432a made of amorphous silicon on the surface thereof, and the layer formed of a polycrystalline silicon film 435b comprises polycrystalline silicon and a activated zone 432b made of amorphous silicon on the surface thereof.

Dans les premier à quatrième modes de réalisation, il est également préférable d'aplanir les surfaces de la couche formée d'un film de silicium amorphe et de la couche formée d'un film de silicium polycristallin avant le traitement d'activation. En d'autres termes, il est préférable de planariser les couches formées d’un film de silicium amorphe 131, 231 dans les premier et deuxième modes de réalisation, respectivement, et les couches formées d’un film de silicium polycristallin 335, 435 dans les troisième et quatrième modes de réalisation, respectivement.In the first to fourth embodiments, it is also preferable to flatten the surfaces of the amorphous silicon film layer and the polycrystalline silicon film layer before the activation treatment. In other words, it is preferable to planarize the layers formed of an amorphous silicon film 131, 231 in the first and second embodiments, respectively, and the layers formed of a polycrystalline silicon film 335, 435 in the third and fourth embodiments, respectively.

Bien que les conditions de planarisation ne soient pas restreintes, la couche formée d’un film de silicium amorphe ou la couche formée d’un film de silicium polycristallin est de préférence planarisée de sorte que leur rugosité de surface Ra soit inférieure à 3 nm ; et il est préférable de contenir la tolérance de polissage sous 30 nm. En effet, la planarisation permet une liaison plus sûre après activation. Pour la planarisation, le procédé connu de polissage mécano-chimique (CMP, de l’anglais « chemical mechanical polishing »), etc. peut être utilisé de manière appropriée. La rugosité de surface Ra suit ici la définition de la rugosité moyenne arithmétique Ra spécifiée dans JIS B 0601 (2001).Although the planarization conditions are not restricted, the layer formed of an amorphous silicon film or the layer formed of a polycrystalline silicon film is preferably planarized so that their surface roughness Ra is less than 3 nm; and it is better to contain the polishing tolerance under 30 nm. In fact, planarization allows a more secure connection after activation. For planarization, the known process of chemical mechanical polishing (CMP), etc. can be used appropriately. The surface roughness Ra here follows the definition of the arithmetic average roughness Ra specified in JIS B 0601 (2001).

Le procédé de production des premier à quatrième modes de réalisation décrit ci-dessus peut être utilisé pour produire la galette de silicium liée selon cette divulgation.The production method of the first to fourth embodiments described above can be used to produce the bonded silicon wafer according to this disclosure.

(7. Aspects spécifiques)
(7. Specific aspects)

Dans ce qui suit, les aspects spécifiques des galettes de silicium applicables à la galette de silicium pour le substrat de support 10 et à la galette de silicium pour couche de silicium monocristallin 20 (couche de silicium monocristallin 21) qui peuvent être utilisées dans cette divulgation sont décrits.In the following, the specific aspects of silicon wafers applicable to the silicon wafer for the support substrate 10 and the silicon wafer for single crystal silicon layer 20 (single crystal silicon layer 21) which can be used in this disclosure are described.

L'orientation du plan de la galette de silicium est arbitraire ; une galette (100) ou une galette (110), etc. peuvent être utilisées.The orientation of the plane of the silicon wafer is arbitrary; a pancake (100) or a pancake (110), etc. can be used.

L'épaisseur de la galette de silicium peut être déterminée en fonction de l'application, et peut être de 300 µm à 1,5 mm. Il a déjà été mentionné que l'épaisseur de la couche de silicium monocristallin faite de silicium monocristallin obtenue à partir de la galette de silicium pour couche de silicium monocristallin est déterminée dans la plage de 100 nm à 1 mm selon le cas.The thickness of the silicon wafer can be determined depending on the application, and can be from 300 µm to 1.5 mm. It has already been mentioned that the thickness of the single crystal silicon layer made of single crystal silicon obtained from the silicon wafer for single crystal silicon layer is determined in the range of 100 nm to 1 mm as appropriate.

La galette de silicium peut être dopée avec des dopants tels que du bore (B), du phosphore (P), de l'arsenic (As) et de l'antimoine (Sb) ; ou pour obtenir les caractéristiques souhaitées, avec du carbone (C) ou de l'azote (N).The silicon wafer can be doped with dopants such as boron (B), phosphorus (P), arsenic (As) and antimony (Sb); or to obtain the desired characteristics, with carbon (C) or nitrogen (N).

Le diamètre de la galette de silicium n'est limité en aucune manière. Cette divulgation peut être appliquée à des galettes de silicium d'un diamètre typique de 300 mm ou 200 mm, etc. Bien entendu, cette divulgation peut être appliquée aux galettes de silicium de diamètre supérieur à 300 mm, ainsi qu'aux galettes de silicium de diamètre inférieur à 300 mm.The diameter of the silicon wafer is not limited in any way. This disclosure can be applied to silicon wafers with a typical diameter of 300 mm or 200 mm, etc. Of course, this disclosure can be applied to silicon wafers with a diameter greater than 300 mm, as well as to silicon wafers with a diameter less than 300 mm.

Le terme "galette de silicium" tel qu'utilisé ici peut désigner une galette de silicium dite "dans la masse", qui n'a pas de couche épitaxiale ou d’autre couche telle qu'un film de silicium réfléchissant les infrarouges fait d’oxyde de silicium ou similaire qui soit formée à la surface ; ou une galette de silicium épitaxiale avec une autre couche, telle qu'une couche épitaxiale, formée séparément à sa surface. Bien qu'un film d'oxyde naturel d'une épaisseur de quelques Å puisse être formé à la surface de la galette de silicium, un tel film d'oxyde naturel peut être présent, ou si nécessaire, peut être retiré à l’aide de méthodes de nettoyage connues, etc.The term "silicon wafer" as used herein may refer to a so-called "in-bulk" silicon wafer, which does not have an epitaxial layer or other layer such as an infrared-reflecting silicon film made of silicon oxide or the like which is formed on the surface; or an epitaxial silicon wafer with another layer, such as an epitaxial layer, formed separately on its surface. Although a natural oxide film a few Å thick may be formed on the surface of the silicon wafer, such a natural oxide film may be present, or if necessary, may be removed using known cleaning methods, etc.

ExemplesExamples

Cette divulgation est décrite plus en détail ci-dessous à l'aide d'exemples, cependant cette divulgation n’est limité en aucune manière aux exemples suivants.This disclosure is described in more detail below using examples, however this disclosure is in no way limited to the following examples.

[Exemple Expérimental 1]
[Experimental Example 1]

(Exemple 1-1)
(Example 1-1)

Les galettes de silicium CZ de type n (dopant : phosphore) d'un diamètre de 8 pouces (203,2 mm) et d'une épaisseur de 500 μm ont été préparées pour être la galette de silicium servant de substrat de support et la couche de silicium monocristallin. Ensuite, la galette de silicium servant de substrat de support a été introduite dans le système CVD à plasma, et le degré de vide dans le système a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, avec la température de l'étage maintenue à 500°C, 55 cm3STP/min (en anglais « sccm ») de gaz silane (CH3SiH3) en tant que gaz source et 110 cm3STP/min de gaz H2 en tant que gaz porteur ont été mis en circulation, pour former une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm à la surface de la galette de silicium pour substrat de support par procédé CVD à plasma.The n-type CZ silicon wafers (dopant: phosphorus) with a diameter of 8 inches (203.2 mm) and a thickness of 500 μm were prepared to be the silicon wafer serving as the supporting substrate and the monocrystalline silicon layer. Then, the silicon wafer serving as the supporting substrate was introduced into the plasma CVD system, and the vacuum degree in the system was maintained at 1 × 10-5 Pa or less. Then, with the stage temperature maintained at 500°C, 55 cm3STP/min (in English “sccm”) of silane gas (CH3SiH3) as source gas and 110 cm3STP/min of H2 gas as carrier gas were put into circulation, to form a layer formed of an amorphous silicon film with a thickness of 15 nm on the surface of the silicon wafer for support substrate by plasma CVD process.

Ensuite, la galette de silicium pour substrat de support et la galette de silicium pour couche de silicium monocristallin ont toutes deux été introduites dans la chambre, et le degré de vide a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, le traitement d'activation a été appliqué à la surface de la galette de silicium pour substrat de support et à la surface de la galette pour couche active en irradiant des ions d'argon à 1,4 keV pour former des zones activées (silicium amorphe) à la surface des deux galettes de silicium. Ensuite, les deux substrats ont été liés en mettant en contact ensemble les zones activées des deux galettes sous vide à température normale.Then, the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer were both introduced into the chamber, and the vacuum degree was maintained at 1 × 10-5 Pa or less. Then, the activation treatment was applied to the surface of the silicon wafer for support substrate and to the surface of the wafer for active layer by irradiating argon ions at 1.4 keV to form activated zones ( amorphous silicon) on the surface of the two silicon wafers. Then, the two substrates were linked by bringing the activated zones of the two wafers into contact together under vacuum at normal temperature.

Ensuite, la galette de silicium pour la couche de silicium monocristallin a été meulée et polie depuis le côté opposé de la surface liée de manière à laisser une épaisseur de 10 μm, et la galette de silicium liée pour l'Exemple 1-1 a été obtenue.Then, the silicon wafer for the single crystal silicon layer was ground and polished from the opposite side of the bonded surface so as to leave a thickness of 10 μm, and the bonded silicon wafer for Example 1-1 was obtained.

L'observation par MET de l'interface de liaison de la galette de silicium liée ainsi obtenue a confirmé la formation de silicium amorphe d'une épaisseur de 16 nm. En d'autres termes, il a été trouvé qu'une zone activée d'une épaisseur d’1 nm était formée lorsque la surface de la galette de silicium pour couche de silicium monocristallin était soumise au traitement d'activation.Observation by TEM of the bonding interface of the bonded silicon wafer thus obtained confirmed the formation of amorphous silicon with a thickness of 16 nm. In other words, it was found that an activated zone with a thickness of 1 nm was formed when the surface of the silicon wafer for single crystal silicon layer was subjected to the activation treatment.

(Exemple 1-2)
(Example 1-2)

Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 1-2, la galette de silicium liée pour l'Exemple 1-2 a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium amorphe formée était de 20 nm.In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 1-2, the bonded silicon wafer for Example 1-2 was produced under the same conditions as Example 1-1, except that the thickness of the layer formed of an amorphous silicon film formed was 20 nm.

(Exemple 1-3)
(Example 1-3)

Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 1-3, la galette de silicium liée pour l'Exemple 1-3 a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium amorphe formée était de 25 nm.In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 1-3, the bonded silicon wafer for Example 1-3 was produced under the same conditions as Example 1-1, except that the thickness of the layer formed of an amorphous silicon film formed was 25 nm.

(Exemple 1-4)
(Example 1-4)

Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 1-3, la galette de silicium liée pour l'Exemple 1-3 a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium amorphe formée était de 30 nm.In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 1-3, the bonded silicon wafer for Example 1-3 was produced under the same conditions as Example 1-1, except that the thickness of the layer formed of an amorphous silicon film formed was 30 nm.

(Exemple Conventionnel 1)
(Conventional Example 1)

La même galette de silicium servant de substrat de support et la même galette de silicium pour couche de silicium monocristallin que dans l'Exemple 1-1 ont été préparées. Ensuite, sans former de couche formée d’un film de silicium amorphe ou toute autre couche sur l'un ou l'autre des substrats, les deux substrats ont été soumis au traitement d'activation sous vide à température normale pour former des zones activées sur les deux galettes, et les zones activées des deux galettes ont été liées ensemble.The same silicon wafer serving as support substrate and the same silicon wafer for monocrystalline silicon layer as in Example 1-1 were prepared. Then, without forming a layer formed of an amorphous silicon film or any other layer on one or the other of the substrates, the two substrates were subjected to the vacuum activation treatment at normal temperature to form activated zones on both cakes, and the activated areas of the two cakes were linked together.

Ensuite, la galette de silicium pour la couche de silicium monocristallin a été meulée et polie depuis le côté opposé de la surface liée de manière à laisser une épaisseur de 10 μm, et la galette de silicium liée pour l'Exemple Conventionnel 1 a été obtenue.Then, the silicon wafer for the single crystal silicon layer was ground and polished from the opposite side of the bonded surface so as to leave a thickness of 10 μm, and the bonded silicon wafer for Conventional Example 1 was obtained. .

(Exemple Comparatif 1)
(Comparative Example 1)

La même galette de silicium servant de substrat de support et la même galette de silicium pour couche de silicium monocristallin que dans l'Exemple 1-1 ont été préparées. Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple Comparatif 1, la galette de silicium liée a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur d’une couche formée d'un film de silicium amorphe formée était de 10 nm.The same silicon wafer serving as support substrate and the same silicon wafer for monocrystalline silicon layer as in Example 1-1 were prepared. In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Comparative Example 1, the bonded silicon wafer was produced under the same conditions as Example 1-1, except that the thickness of a layer formed from an amorphous silicon film formed was of 10nm.

(Evaluation : Réflectance infrarouge)
(Evaluation: Infrared reflectance)

Pour évaluer la réflectivité infrarouge du film de silicium réfléchissant les infrarouges, la lumière infrarouge a été incidente sur les surfaces des galettes de silicium liées à l'aide d'un dispositif de mesure d'épaisseur de films (CHRocodile IT500, fabriqué par Presitec), et l'intensité du signal de la lumière réfléchie a été détectée. En référence à la , le principe de mesure de la réflectance aux infrarouges à l'aide de la méthode infrarouge à transformée de Fourier (FTIR, de l’anglais « Fourier Transform Infrared ») avec cet instrument est brièvement expliqué. La source de lumière laser qui sert de lumière incidente pour cet instrument est une diode super luminescente. En utilisant cet instrument, la lumière réfléchie L2 et la lumière réfléchie L3 obtenues lorsque la lumière proche infrarouge L1 a été irradiée sur la galette de silicium liée ont été détectées, et la réflectance infrarouge L2/L3 a été obtenue. Ici, la lumière réfléchie L2 est la lumière réfléchie depuis la surface 528A de la galette de silicium liée 500, et la lumière réfléchie L3 est la lumière réfléchie depuis l'interface de la couche de silicium monocristallin 521 et de la région 530 formée de silicium amorphe. La lumière infrarouge non réfléchie se dirigera ensuite vers la région 510 du silicium monocristallin du côté du substrat de support.To evaluate the infrared reflectivity of the infrared-reflecting silicon film, infrared light was incident on the surfaces of the bonded silicon wafers using a film thickness measuring device (CHRocodile IT500, manufactured by Presitec). , and the signal intensity of the reflected light was detected. In reference to the , the principle of measuring infrared reflectance using the Fourier Transform Infrared (FTIR) method with this instrument is briefly explained. The laser light source that serves as incident light for this instrument is a super luminescent diode. Using this instrument, the reflected light L2 and the reflected light L3 obtained when the near-infrared light L1 was irradiated on the bonded silicon wafer were detected, and the infrared reflectance L2/L3 was obtained. Here, the reflected light L2 is the light reflected from the surface 528A of the bonded silicon wafer 500, and the reflected light L3 is the light reflected from the interface of the single crystal silicon layer 521 and the region 530 formed of silicon amorphous. The non-reflected infrared light will then flow towards the 510 region of the single crystal silicon on the supporting substrate side.

Les résultats sont répertoriés dans le Tableau 1 ci-dessous. D'après les résultats de cette évaluation, il a été confirmé que les zones en silicium amorphe dans les Exemples 1-1 à Exemple 1-4 fonctionnent suffisamment en tant que films de silicium réfléchissant les infrarouges, tandis que les zones en silicium amorphe formées dans l'Exemple Conventionnel et l'Exemple Comparatif 1 sont insuffisantes pour fonctionner en tant que films de silicium réfléchissant les infrarouges.The results are listed in Table 1 below. From the results of this evaluation, it was confirmed that the amorphous silicon areas in Examples 1-1 to Example 1-4 function sufficiently as infrared-reflecting silicon films, while the amorphous silicon areas formed in the Conventional Example and Comparative Example 1 are insufficient to function as infrared reflecting silicon films.

EchantillonSample Exemple Conventionnel 1Conventional Example 1 Exemple Comparatif 1Comparative Example 1 Exemple 1-1Example 1-1 Exemple 1-2Example 1-2 Exemple 1-3Example 1-3 Exemple 1-4Example 1-4 Film de silicium réfléchissant les IRIR reflective silicon film Amorphous siliconAmorphous silicon Amorphous siliconAmorphous silicon Amorphous siliconAmorphous silicon Amorphous siliconAmorphous silicon Amorphous siliconAmorphous silicon Amorphous siliconAmorphous silicon Epaisseur du film de silicium réfléchissant les IRThickness of IR-reflecting silicon film 66 1111 1616 2121 2626 3131 Intensité de réflexion de la lumière réfléchieReflection intensity of reflected light 42144214 78627862 1170011700 1487914879 1826218262 1939419394 Réflectance (%)Reflectance (%) 23,723.7 44,344.3 65,965.9 83,883.8 100100 100100

[Exemple Expérimental 2]
[Experimental Example 2]

(Exemple 2-1)
(Example 2-1)

Les galettes de silicium CZ de type n (dopant : phosphore) d'un diamètre de 8 pouces (203,2 mm) et d'une épaisseur de 500 μm ont été préparées pour être la galette de silicium servant de substrat de support et la couche de silicium monocristallin. Ensuite, la galette de silicium servant de substrat de support a été introduite dans le système CVD à plasma, et le degré de vide dans le système a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, avec la température de l'étage maintenue à 800°C, 55 cm3STP/min (en anglais « sccm ») de gaz silane (CH3SiH3) en tant que gaz source et 110 cm3STP/min de gaz H2 en tant que gaz porteur ont été mis en circulation, pour former une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm à la surface de la galette de silicium pour substrat de support par procédé CVD à plasma.The n-type CZ silicon wafers (dopant: phosphorus) with a diameter of 8 inches (203.2 mm) and a thickness of 500 μm were prepared to be the silicon wafer serving as the supporting substrate and the monocrystalline silicon layer. Then, the silicon wafer serving as the supporting substrate was introduced into the plasma CVD system, and the vacuum degree in the system was maintained at 1 × 10-5 Pa or less. Then, with the stage temperature maintained at 800°C, 55 cm3STP/min (in English “sccm”) of silane gas (CH3SiH3) as source gas and 110 cm3STP/min of H2 gas as carrier gas were put into circulation, to form a layer formed of a polycrystalline silicon film with a thickness of 15 nm on the surface of the silicon wafer for support substrate by plasma CVD process.

Ensuite, la galette de silicium pour substrat de support et la galette de silicium pour couche de silicium monocristallin ont toutes deux été introduites dans la chambre, et le degré de vide a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, le traitement d'activation a été appliqué à la surface de la galette de silicium pour substrat de support et à la surface de la galette pour couche active en irradiant des ions d'argon à 1,4 keV pour former une zone activée (silicium amorphe) à la surface des deux galettes de silicium. Ensuite, les deux substrats ont été liés en liant ensemble les zones activées des deux galettes sous vide à température normale.Then, the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer were both introduced into the chamber, and the vacuum degree was maintained at 1 × 10-5 Pa or less. Then, the activation treatment was applied to the surface of the silicon wafer for support substrate and to the surface of the wafer for active layer by irradiating argon ions at 1.4 keV to form an activated zone ( amorphous silicon) on the surface of the two silicon wafers. Then, the two substrates were bonded by bonding the activated areas of the two wafers together under vacuum at normal temperature.

Ensuite, la galette de silicium pour la couche de silicium monocristallin a été meulée et polie depuis le côté opposé de la surface liée de manière à laisser une épaisseur de 10 μm, et la galette de silicium liée a été obtenue.Then, the silicon wafer for the single crystal silicon layer was ground and polished from the opposite side of the bonded surface so as to leave a thickness of 10 μm, and the bonded silicon wafer was obtained.

L'observation par MET de l'interface de liaison de la galette de silicium liée ainsi obtenue a confirmé la formation d'une zone de silicium amorphe d'une épaisseur de 1 nm en plus de la couche formée d’un film de silicium polycristallin d'une épaisseur de 15 nm. En d'autres termes, il a été trouvé qu'une zone activée d'une épaisseur d’1 nm était formée lorsque la surface de la galette de silicium pour couche de silicium monocristallin était soumise au traitement d'activation.Observation by TEM of the bonding interface of the bonded silicon wafer thus obtained confirmed the formation of an amorphous silicon zone with a thickness of 1 nm in addition to the layer formed of a polycrystalline silicon film with a thickness of 15 nm. In other words, it was found that an activated zone with a thickness of 1 nm was formed when the surface of the silicon wafer for single crystal silicon layer was subjected to the activation treatment.

(Exemple 2-2)
(Example 2-2)

Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 2-2, la galette de silicium liée pour l'Exemple 2-2 a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 20 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 2-2, the bonded silicon wafer for Example 2-2 was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of A polycrystalline silicon film formed was 20 nm.

(Exemple 2-3)
(Example 2-3)

Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 2-3, la galette de silicium liée pour l'Exemple 2-3 a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 25 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 2-3, the bonded silicon wafer for Example 2-3 was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of A polycrystalline silicon film formed was 25 nm.

(Exemple 2-4)
(Example 2-4)

Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 2-3, la galette de silicium liée pour l'Exemple 2-3 a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 30 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 2-3, the bonded silicon wafer for Example 2-3 was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of A polycrystalline silicon film formed was 30 nm.

(Exemple Comparatif 2)
(Comparative Example 2)

Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple Comparatif 2, la galette de silicium liée a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 10 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Comparative Example 2, the bonded silicon wafer was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of a polycrystalline silicon film formed was 10nm.

(Evaluation : Réflectance infrarouge)
(Evaluation: Infrared reflectance)

Dans l'évaluation de la réflectance infrarouge dans l'Exemple 2, comme dans l'Exemple 1, le dispositif de mesure d'épaisseur de films susmentionné a été utilisé pour déterminer la réflectance infrarouge. Ici, dans l'Exemple Expérimental 2, la lumière réfléchie L2 est la lumière réfléchie depuis la surface 528A de la galette de silicium liée 500, et la lumière réfléchie L3 est la lumière réfléchie depuis l'interface de la couche de silicium monocristallin 521 et de la région 530 formée de silicium polycristallin.In the evaluation of the infrared reflectance in Example 2, as in Example 1, the above-mentioned film thickness measuring device was used to determine the infrared reflectance. Here, in Experimental Example 2, the reflected light L2 is the light reflected from the surface 528A of the bonded silicon wafer 500, and the reflected light L3 is the light reflected from the interface of the single crystal silicon layer 521 and of region 530 formed of polycrystalline silicon.

Les résultats sont répertoriés dans le Tableau 2 ci-dessous. D'après les résultats de cette évaluation, il a été confirmé que les zones formées à partir de silicium amorphe et de silicium polycristallin dans les Exemples 2-1 à Exemple 2-4 fonctionnent en tant que films de silicium réfléchissant les infrarouges, tandis que les zones de silicium amorphe et de silicium polycristallin formées dans l'Exemple Comparatif 2 sont insuffisantes pour fonctionner en tant que films de silicium réfléchissant les infrarouges.The results are listed in Table 2 below. From the results of this evaluation, it was confirmed that the areas formed from amorphous silicon and polycrystalline silicon in Examples 2-1 to Example 2-4 function as infrared reflective silicon films, while the areas of amorphous silicon and polycrystalline silicon formed in Comparative Example 2 are insufficient to function as infrared reflective silicon films.

EchantillonSample Exemple 2-1Example 2-1 Exemple 2-2Example 2-2 Exemple 2-3Example 2-3 Exemple 2-4Example 2-4 Exemple 2-5Example 2-5 Film de silicium réfléchissant les IRIR reflective silicon film Silicium Polycristallin + Silicium AmorphePolycrystalline Silicon + Amorphous Silicon Silicium Polycristallin + Silicium AmorphePolycrystalline Silicon + Amorphous Silicon Silicium Polycristallin + Silicium AmorphePolycrystalline Silicon + Amorphous Silicon Silicium Polycristallin + Silicium AmorphePolycrystalline Silicon + Amorphous Silicon Silicium Polycristallin + Silicium AmorphePolycrystalline Silicon + Amorphous Silicon Epaisseur du film de silicium réfléchissant les IRThickness of IR-reflecting silicon film 1616 2121 2626 3131 1111 Intensité de réflexion de la lumière réfléchieReflection intensity of reflected light 1199311993 1596215962 1843418434 1853418534 89368936 Réflectance (%)Reflectance (%) 67,567.5 89,989.9 100100 100100 50,350.3

Selon cette divulgation, la galette de silicium liée avec une faible épaisseur et une réflectance infrarouge élevée peut être obtenue.According to this disclosure, the bonded silicon wafer with low thickness and high infrared reflectance can be obtained.

Claims (11)

Galette de silicium liée comprenant :
une galette de silicium servant de substrat de support ;
une couche de silicium monocristallin sur la galette de silicium servant de substrat de support ; et
un film de silicium réfléchissant les infrarouges prévu entre la galette de silicium servant de substrat de support et la couche de silicium monocristallin ;

le film de silicium réfléchissant les infrarouges comprend du silicium amorphe, et
une épaisseur du film de silicium réfléchissant les infrarouges est de 25 nm ou plus.
Bonded silicon wafer comprising:
a silicon wafer serving as a support substrate;
a layer of monocrystalline silicon on the silicon wafer serving as a support substrate; And
an infrared-reflecting silicon film provided between the silicon wafer serving as a support substrate and the single-crystal silicon layer;
Or
the infrared reflective silicon film comprises amorphous silicon, and
a thickness of the infrared reflecting silicon film is 25 nm or more.
Galette de silicium liée selon la revendication 1, dans laquelle le film de silicium réfléchissant les infrarouges est fait de silicium amorphe.The bonded silicon wafer of claim 1, wherein the infrared reflective silicon film is made of amorphous silicon. Galette de silicium liée selon la revendication 1, dans laquelle le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée faite de couche(s) de silicium amorphe et de couche(s) de silicium polycristallin.Bonded silicon wafer according to claim 1, wherein the infrared reflecting silicon film is formed by a laminated structure made of amorphous silicon layer(s) and polycrystalline silicon layer(s). Galette de silicium liée selon l’une quelconque des revendications 1 à 3, dans laquelle l’épaisseur du film de silicium réfléchissant les infrarouges est de 25 nm ou plus.A bonded silicon wafer according to any of claims 1 to 3, wherein the thickness of the infrared reflecting silicon film is 25 nm or more. Galette de silicium liée selon l’une quelconque des revendications 1 à 3, dans laquelle l'épaisseur de la couche de silicium monocristallin est de 3 μm ou plus et de 30 μm ou moins.A bonded silicon wafer according to any of claims 1 to 3, wherein the thickness of the single crystal silicon layer is 3 μm or more and 30 μm or less. Procédé de production de la galette de silicium liée selon la revendication 2 comprenant les étapes de :
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.
Process for producing the bonded silicon wafer according to claim 2 comprising the steps of:
a process of forming layer(s) formed of an amorphous silicon film forming a layer formed of an amorphous silicon film having a thickness of 15 nm or more on a surface of the wafer silicon for support substrate;
an activation treatment process subjecting a surface of the amorphous silicon film layer and a surface of a silicon wafer for a single crystal silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Procédé de production de la galette de silicium liée selon la revendication 2 comprenant les étapes de :
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface d'une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.
Process for producing the bonded silicon wafer according to claim 2 comprising the steps of:
a process of forming a layer(s) formed of an amorphous silicon film forming a layer formed of an amorphous silicon film having a thickness of 15 nm or more on a surface of a silicon wafer for monocrystalline silicon layer;
an activation treatment process subjecting a surface of the layer formed of an amorphous silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of the activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Procédé de production de la galette de silicium liée selon la revendication 2 comprenant les étapes de :
un processus de formation d'une couche formée d'un film de silicium amorphe formant des couches formées d'un film de silicium amorphe d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium amorphe formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.
Process for producing the bonded silicon wafer according to claim 2 comprising the steps of:
a process of forming a layer formed of an amorphous silicon film forming layers formed of an amorphous silicon film having a thickness of 16 nm or more on each surface of the silicon wafer for a support substrate and d a silicon wafer for a monocrystalline silicon layer;
an activation treatment process subjecting each surface of the amorphous silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Procédé de production de la galette de silicium liée selon la revendication 3 comprenant les étapes de :
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.
Process for producing the bonded silicon wafer according to claim 3 comprising the steps of:
a process of forming a layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film with a thickness of 15 nm or more on a surface of the wafer silicon for support substrate;
an activation treatment process subjecting a surface of the polycrystalline silicon film layer and a surface of a silicon wafer for a monocrystalline silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Procédé de production de la galette de silicium liée selon la revendication 3 comprenant les étapes de :
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface d’une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.
Process for producing the bonded silicon wafer according to claim 3 comprising the steps of:
a process of forming layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film having a thickness of 15 nm or more on a surface of a silicon wafer for monocrystalline silicon layer;
an activation treatment process subjecting a surface of the layer formed of a polycrystalline silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Procédé de production de la galette de silicium liée selon la revendication 3 comprenant les étapes de :
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant des couches formées d'un film de silicium polycristallin d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium polycristallin formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.
Process for producing the bonded silicon wafer according to claim 3 comprising the steps of:
a process of forming layer(s) formed of a polycrystalline silicon film forming layers formed of a polycrystalline silicon film having a thickness of 16 nm or more on each surface of the wafer silicon for support substrate and a silicon wafer for monocrystalline silicon layer;
an activation treatment process subjecting each surface of the polycrystalline silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
FR2308351A 2022-08-03 2023-08-01 BONDED SILICON WAFER AND PRODUCTION METHOD Pending FR3138732A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-124375 2022-08-03
JP2022124375A JP2024021511A (en) 2022-08-03 2022-08-03 Bonded silicon wafer and its manufacturing method

Publications (1)

Publication Number Publication Date
FR3138732A1 true FR3138732A1 (en) 2024-02-09

Family

ID=89772374

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2308351A Pending FR3138732A1 (en) 2022-08-03 2023-08-01 BONDED SILICON WAFER AND PRODUCTION METHOD

Country Status (2)

Country Link
JP (1) JP2024021511A (en)
FR (1) FR3138732A1 (en)

Also Published As

Publication number Publication date
JP2024021511A (en) 2024-02-16

Similar Documents

Publication Publication Date Title
EP0660140B1 (en) Method for making a relief structure on a substrate from semiconductor material
EP1631983A1 (en) Method for simultaneously obtaining a pair of substrates covered by a useful layer
FR2747506A1 (en) PROCESS FOR OBTAINING A THIN FILM OF SEMICONDUCTOR MATERIAL COMPRISING IN PARTICULAR ELECTRONIC COMPONENTS
WO2007006803A1 (en) Method for reducing roughness of a thick insulating layer
EP2259302B1 (en) Method for obtaining a thin layer with enhanced quality by co-implanting and thermal annealing
WO2005086227A1 (en) Method for improving the quality of a taken thin layer
FR2922359A1 (en) Micro-electronic structure manufacturing method, involves preparing donor substrate with semiconductor material surface, forming coating layer on surface, and mounting molecule of free surface of layer on face of receptor substrate
FR2938202A1 (en) SURFACE TREATMENT FOR MOLECULAR ADHESION
FR2932108B1 (en) POLISHING GERMANIUM LAYERS
EP4128328B1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
FR2912259A1 (en) PROCESS FOR PRODUCING A SUBSTRATE OF THE &#34;SILICON ON INSULATION&#34; TYPE
WO2003009366A9 (en) Method for enhancing surface condition of a semiconductor wafer
FR2858875A1 (en) METHOD FOR MAKING THIN LAYERS OF SEMICONDUCTOR MATERIAL FROM A DONOR WAFER
EP1652230A2 (en) Method for obtaining a thin high-quality layer by co-implantation and thermal annealing
FR2912258A1 (en) &#34;METHOD OF MANUFACTURING A SUBSTRATE OF THE SILICON TYPE ON INSULATION&#34;
FR2984007A1 (en) METHOD FOR STABILIZING A BONDING INTERFACE LOCATED WITHIN A STRUCTURE COMPRISING A BOUNDED OXIDE LAYER AND STRUCTURE OBTAINED
FR3138732A1 (en) BONDED SILICON WAFER AND PRODUCTION METHOD
FR3064398B1 (en) SEMICONDUCTOR TYPE STRUCTURE ON INSULATION, ESPECIALLY FOR A FRONT-SIDE TYPE IMAGE SENSOR, AND METHOD FOR MANUFACTURING SUCH STRUCTURE
EP4030467B1 (en) Method for direct hydrophilic bonding of substrates
WO2023084164A1 (en) Method for preparing a thin layer of ferroelectric material
FR2918792A1 (en) METHOD OF PROCESSING INTERFACE DEFECTS IN A SUBSTRATE.
FR3057698A1 (en) PROCESS FOR PRODUCING A SILICON-FILLED WAFER AND A SILICON-FILLED WAFER
FR2842646A1 (en) Increasing area of useful layer of material transferred to support substrate when making composite substrate for optics by bonding substrates such that inner outline of chamfer of substrate is inscribed within outline of other substrate
WO2023151852A1 (en) Method for transferring a thin film onto a support substrate
FR2849268A1 (en) Fabricating collapsible substrate for electronic, opto-electronic and optic applications, by forming adhesive interface with migration of an atomic species to produce a gaseous phase at the interface