FR3138732A1 - BONDED SILICON WAFER AND PRODUCTION METHOD - Google Patents
BONDED SILICON WAFER AND PRODUCTION METHOD Download PDFInfo
- Publication number
- FR3138732A1 FR3138732A1 FR2308351A FR2308351A FR3138732A1 FR 3138732 A1 FR3138732 A1 FR 3138732A1 FR 2308351 A FR2308351 A FR 2308351A FR 2308351 A FR2308351 A FR 2308351A FR 3138732 A1 FR3138732 A1 FR 3138732A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- silicon wafer
- thickness
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 468
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 468
- 239000010703 silicon Substances 0.000 title claims abstract description 467
- 238000004519 manufacturing process Methods 0.000 title abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 184
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 154
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims description 170
- 230000008569 process Effects 0.000 claims description 157
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 124
- 230000004913 activation Effects 0.000 claims description 83
- 238000011946 reduction process Methods 0.000 claims description 26
- 235000012431 wafers Nutrition 0.000 description 327
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 230000007935 neutral effect Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 4
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 2
- 235000012771 pancakes Nutrition 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- DEXFNLNNUZKHNO-UHFFFAOYSA-N 6-[3-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-3-oxopropyl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)C(CCC1=CC2=C(NC(O2)=O)C=C1)=O DEXFNLNNUZKHNO-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012261 overproduction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/20—Filters
- G02B5/26—Reflecting filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
Abstract
L'objet de cette divulgation est de fournir une galette de silicium liée, d’épaisseur mince et de réflectance aux infrarouges élevée, et un procédé de production de celle-ci. Cette divulgation fournit une galette de silicium liée comprenant, une galette de silicium servant de substrat de support ; une couche de silicium monocristallin sur la galette de silicium servant de substrat de support ; et un film de silicium réfléchissant les infrarouges prévu entre la galette de silicium servant de substrat de support et la couche de silicium monocristallin ; le film de silicium réfléchissant les infrarouges comprenant du silicium amorphe, et une épaisseur du film de silicium réfléchissant les infrarouges est de 16 nm ou plus. Figure de l’abrégé : Figure 1The purpose of this disclosure is to provide a bonded silicon wafer of thin thickness and high infrared reflectance, and a method for producing the same. This disclosure provides a bonded silicon wafer comprising, a silicon wafer serving as a support substrate; a single-crystal silicon layer on the silicon wafer serving as a support substrate; and an infrared-reflecting silicon film provided between the silicon wafer serving as a supporting substrate and the single-crystal silicon layer; the infrared-reflective silicon film comprises amorphous silicon, and a thickness of the infrared-reflective silicon film is 16 nm or more. Abstract Figure: Figure 1
Description
La présente invention concerne une galette de silicium liée (de l’anglais « bonded silicon wafer ») et un procédé de production de celle-ci.The present invention relates to a bonded silicon wafer and a method for producing the same.
Des dispositifs MEMS et des dispositifs semi-conducteurs produits en utilisant l'appareil de liaison à température normale sont connus en tant que galettes de silicium liées (voir, par exemple, PTL 1). Ces dernières années, les capteurs récepteurs de lumière infrarouge à haute sensibilité ont été nécessaires dans les domaines tels que les caméras de surveillance et les capteurs anti-collision automobiles, et des efforts sont requis pour utiliser les galettes de silicium qui sont classiquement utilisées comme capteurs dans la gamme de lumière visible.MEMS devices and semiconductor devices produced using the normal temperature bonding apparatus are known as bonded silicon wafers (see, e.g., PTL 1). In recent years, high-sensitivity infrared light-receiving sensors have been required in fields such as surveillance cameras and automobile anti-collision sensors, and efforts are required to utilize silicon wafers that are conventionally used as sensors. in the visible light range.
Documents Brevet :PTL 1 :2014/72249 APatent Documents: PTL 1:2014/72249 A
Le silicium monocristallin et l'oxyde de silicium sont tous deux relativement transparents avec une faible réflectance aux lumières infrarouges. Par conséquent, lorsque l'oxyde de silicium ou le silicium monocristallin est utilisé en tant que couche réfléchissant les infrarouges du capteur récepteur de lumière infrarouge, la couche réfléchissant les infrarouges requiert une épaisseur d'environ 100 pm. Si l'épaisseur de la couche réfléchissant les infrarouges peut être rendue plus mince, le capteur récepteur de lumière infrarouge peut être rendu plus petit. Un objet de cette divulgation est donc de fournir une galette de silicium liée, d’épaisseur mince et de réflectance aux infrarouges élevée, et un procédé de production de celle-ci.Both monocrystalline silicon and silicon oxide are relatively transparent with low reflectance to infrared lights. Therefore, when silicon oxide or single crystal silicon is used as the infrared reflecting layer of the infrared light receiving sensor, the infrared reflecting layer requires a thickness of about 100 µm. If the thickness of the infrared reflecting layer can be made thinner, the infrared light receiving sensor can be made smaller. An object of this disclosure is therefore to provide a bonded silicon wafer of thin thickness and high infrared reflectance, and a method for producing the same.
Les inventeurs de cette divulgation ont étudié afin de résoudre le problème ci-dessus et examiné l'utilisation de silicium amorphe au lieu d'oxyde de silicium, qui a été couramment utilisé en tant que film de silicium réfléchissant les infrarouges dans des dispositifs à base de galette de silicium. Puisque le silicium amorphe a une réflectance infrarouge plus élevée que l'oxyde de silicium et qu'il est formé à l'aide d'une technologie de liaison à température normale, ils s'attendaient à ce qu'il ait un avantage sur le processus de production. Cependant, le film de silicium amorphe formé par la technologie de liaison à température normale couramment utilisée ne pouvait pas réfléchir le rayonnement infrarouge de manière suffisante en raison de sa faible épaisseur. L'inventeur de cette divulgation a étudié plus avant l'utilisation de silicium amorphe et a trouvé que contrôler l'épaisseur de la couche de silicium amorphe ou le combiner avec une couche de silicium polycristallin améliore significativement la réflectance infrarouge ci-dessus. Cette divulgation a été complétée sur la base des constats ci-dessus, et l'esprit et la configuration de celle-ci sont comme suit.The inventors of this disclosure have studied to solve the above problem and examined the use of amorphous silicon instead of silicon oxide, which has been commonly used as an infrared reflective silicon film in silicon-based devices. of silicon wafer. Since amorphous silicon has a higher infrared reflectance than silicon oxide and is formed using normal temperature bonding technology, they expected it to have an advantage over production process. However, the amorphous silicon film formed by the commonly used normal temperature bonding technology could not reflect infrared radiation sufficiently due to its thin thickness. The inventor of this disclosure further investigated the use of amorphous silicon and found that controlling the thickness of the amorphous silicon layer or combining it with a polycrystalline silicon layer significantly improves the above infrared reflectance. This disclosure has been completed on the basis of the above findings, and the spirit and configuration thereof are as follows.
<1> Galette de silicium liée comprenant : une galette de silicium servant de substrat de support ; une couche de silicium monocristallin sur la galette de silicium servant de substrat de support ; et un film de silicium réfléchissant les infrarouges prévu entre la galette de silicium servant de substrat de support et la couche de silicium monocristallin ; le film de silicium réfléchissant les infrarouges comprenant du silicium amorphe, et une épaisseur du film de silicium réfléchissant les infrarouges est de 16 nm ou plus.<1> Bonded silicon wafer comprising: a silicon wafer serving as a support substrate; a layer of monocrystalline silicon on the silicon wafer serving as a support substrate; and an infrared-reflecting silicon film provided between the silicon wafer serving as a support substrate and the single-crystal silicon layer; the infrared-reflecting silicon film comprises amorphous silicon, and a thickness of the infrared-reflecting silicon film is 16 nm or more.
<2> Galette de silicium liée selon <1>, dans laquelle le film de silicium réfléchissant les infrarouges est fait de silicium amorphe.<2> Silicon wafer bonded according to <1>, in which the infrared-reflecting silicon film is made of amorphous silicon.
<3> Galette de silicium liée selon <1>, dans laquelle le film de silicium réfléchissant les infrarouges est formé par une structure stratifiée faite de couche(s) de silicium amorphe et de couche(s) de silicium polycristallin.<3> Silicon wafer bonded according to <1>, in which the infrared-reflecting silicon film is formed by a laminated structure made of layer(s) of amorphous silicon and layer(s) of polycrystalline silicon.
<4> Galette de silicium liée selon l'un quelconque de <1> à <3>, dans laquelle l'épaisseur du film de silicium réfléchissant les infrarouges est de 25 nm ou plus.<4> Silicon wafer bonded according to any of <1> to <3>, wherein the thickness of the infrared-reflecting silicon film is 25 nm or more.
<5> Galette de silicium liée selon l'un quelconque de <1> à <3>, dans laquelle l'épaisseur de la couche de silicium monocristallin est de 3 μm ou plus et de 30 μm ou moins.<5> Silicon wafer bonded according to any of <1> to <3>, wherein the thickness of the single crystal silicon layer is 3 μm or more and 30 μm or less.
<6> Procédé de production de la galette de silicium liée selon l’un quelconque de <2>, <4>, ou <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<6> Process for producing the silicon wafer bonded according to any one of <2>, <4>, or <5> comprising the steps of: a process of forming a layer(s) formed ( s) an amorphous silicon film forming a layer formed of an amorphous silicon film with a thickness of 15 nm or more on a surface of the silicon wafer for a support substrate; an activation treatment process subjecting a surface of the amorphous silicon film layer and a surface of a silicon wafer for a single crystal silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
<7> Procédé de production de la galette de silicium liée selon l’un quelconque de <2>, <4>, ou <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface d'une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<7> Process for producing the silicon wafer bonded according to any one of <2>, <4>, or <5> comprising the steps of: a process of forming a layer(s) formed ( s) an amorphous silicon film forming a layer formed of an amorphous silicon film with a thickness of 15 nm or more on a surface of a silicon wafer for a single crystal silicon layer; an activation treatment process subjecting a surface of the layer formed of an amorphous silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of the activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
<8> Procédé de production de la galette de silicium liée selon l’un quelconque de <2>, <4>, ou <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant des couches formées d'un film de silicium amorphe d'une épaisseur totale de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium amorphe formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<8> Process for producing the silicon wafer bonded according to any one of <2>, <4>, or <5> comprising the steps of: a process of forming a layer(s) formed ( s) an amorphous silicon film forming layers formed of an amorphous silicon film with a total thickness of 16 nm or more on each surface of the silicon wafer for a support substrate and a silicon wafer for monocrystalline silicon layer; an activation treatment process subjecting each surface of the amorphous silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
<9> Procédé de production de la galette de silicium liée selon l’un quelconque de <3> à <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<9> Process for producing the silicon wafer bonded according to any one of <3> to <5> comprising the steps of: a process of forming a layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film with a thickness of 15 nm or more on a surface of the silicon wafer for a supporting substrate; an activation treatment process subjecting a surface of the polycrystalline silicon film layer and a surface of a silicon wafer for a monocrystalline silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
<10> Procédé de production de la galette de silicium liée selon l’un quelconque de <3> à <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface d’une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<10> Process for producing the silicon wafer bonded according to any one of <3> to <5> comprising the steps of: a process of forming a layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film with a thickness of 15 nm or more on a surface of a silicon wafer for monocrystalline silicon layer; an activation treatment process subjecting a surface of the layer formed of a polycrystalline silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
<11> Procédé de production de la galette de silicium liée selon l’un quelconque de <3> à <5> comprenant les étapes de :un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant des couches formées d'un film de silicium polycristallin d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ; un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium polycristallin formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ; un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.<11> Process for producing the silicon wafer bonded according to any one of <3> to <5> comprising the steps of: a process of forming a layer(s) formed of a polycrystalline silicon film forming layers formed of a polycrystalline silicon film with a thickness of 16 nm or more on each surface of the silicon wafer for supporting substrate and a silicon wafer for monocrystalline silicon layer; an activation treatment process subjecting each surface of the polycrystalline silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones; a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; and a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Ci-après, le procédé de formation des zones activées sur chacune des galettes de silicium pour substrat de support et la galette de silicium pour couche de silicium monocristallin, puis de liaison des zones activées des deux galettes ensemble sous vide à température normale est appelé « liaison sous vide à température normale ».Hereinafter, the process of forming the activated zones on each of the silicon wafers for support substrate and the silicon wafer for monocrystalline silicon layer, then of bonding the activated zones of the two wafers together under vacuum at normal temperature is called “ vacuum bonding at normal temperature.
Cette divulgation fournit une galette de silicium liée, d’épaisseur mince et de réflectance aux infrarouges élevée et un procédé de production de celle-ci.This disclosure provides a bonded silicon wafer of thin thickness and high infrared reflectance and a method for producing the same.
D’autres caractéristiques, détails et avantages apparaîtront à la lecture de la description détaillée ci-après, et à l’analyse des dessins annexés, sur lesquels :Other characteristics, details and advantages will appear on reading the detailed description below, and on analyzing the attached drawings, in which:
[Fig. 3 est une vue en coupe transversale schématique illustrant le premier mode de réalisation du procédé de production d'une galette de silicium liée selon cette divulgation ;[Fig. 3 is a schematic cross-sectional view illustrating the first embodiment of the method for producing a bonded silicon wafer according to this disclosure;
(1. Vue d’ensemble)
(1. Overview)
Avant de décrire les modes de réalisation selon cette divulgation, la correspondance entre chaque dessin va être expliquée. La
La
La
La
La
Un ou des mode(s) de réalisation de cette divulgation sont décrits en détail ci-dessous en référence aux dessins. Tout d'abord, une vue d'ensemble des galettes de silicium liées 1 à 5 selon cette divulgation est donnée en référence à la
(2. Galette de silicium liée)
(2. Bonded silicon wafer)
En référence à la
La
Les figures 2B à 2D illustrent chacune schématiquement les premier à troisième aspects dans lesquels les films de silicium réfléchissant les infrarouges 30 sont formés par une structure stratifiée d’une/de couche(s) de silicium amorphe et d’une/de couche(s) de silicium polycristallin.Figures 2B to 2D each schematically illustrate the first to third aspects in which the infrared-reflecting silicon films 30 are formed by a laminated structure of amorphous silicon layer(s) and layer(s) ) of polycrystalline silicon.
Dans le premier aspect du film de silicium réfléchissant les infrarouges 30 illustré en
Dans le deuxième aspect du film de silicium réfléchissant les infrarouges 30 illustré en
Dans le troisième aspect du film de silicium réfléchissant les infrarouges 30 illustré en
Dans les premier à troisième aspects où le film de silicium réfléchissant les infrarouges 30 est formé par une structure stratifiée d’une/de couche(s) de silicium amorphe et d’une/de couche(s) de silicium polycristallin, les cas suivants sont déterminés en raison des modes de réalisation du procédé de production : le cas où la couche de silicium polycristallin et la couche de silicium amorphe sont stratifiées dans cet ordre à partir du côté de la galette de silicium pour substrat de support 10 dans le film de silicium réfléchissant les infrarouges 30 ; le cas où la couche de silicium amorphe et la couche de silicium polycristallin sont stratifiées dans cet ordre à partir du côté de la galette de silicium pour substrat de support 10 dans le film de silicium réfléchissant les infrarouges 30 ; et le cas où la couche de silicium polycristallin, la couche de silicium amorphe et la couche de silicium polycristallin sont stratifiées dans cet ordre à partir du côté de la galette de silicium pour substrat de support 10 dans le film de silicium réfléchissant les infrarouges 30. De plus, dans les premier à troisième aspects illustrés, bien que ceci ne soit pas représenté, la structure stratifiée peut en outre comprendre une structure stratifiée formée par une ou chacune des couche(s) de silicium amorphe et couche(s) de silicium polycristallin supplémentaire(s). Dans les deux cas, pour les galettes de silicium liées 2 à 5 selon cette divulgation, la structure stratifiée de la ou des couche(s) de silicium amorphe et de la ou des couche(s) de silicium polycristallin fonctionnera également en tant que film de silicium réfléchissant les infrarouges. Ce qui suit est une description séquentielle des modes de réalisation pour produire les galettes de silicium liées 2 à 5.In the first to third aspects where the infrared-reflecting silicon film 30 is formed by a laminated structure of amorphous silicon layer(s) and polycrystalline silicon layer(s), the following cases are determined due to the embodiments of the production method: the case where the polycrystalline silicon layer and the amorphous silicon layer are laminated in this order from the side of the silicon wafer for supporting substrate 10 in the film of infrared-reflecting silicon 30; the case where the amorphous silicon layer and the polycrystalline silicon layer are laminated in this order from the side of the supporting substrate silicon wafer 10 into the infrared reflective silicon film 30; and the case where the polycrystalline silicon layer, the amorphous silicon layer and the polycrystalline silicon layer are laminated in this order from the side of the supporting substrate silicon wafer 10 into the infrared reflective silicon film 30. Additionally, in the first to third illustrated aspects, although not shown, the layered structure may further comprise a layered structure formed by one or each of the amorphous silicon layer(s) and polycrystalline silicon layer(s). additional(s). In either case, for bonded silicon wafers 2 to 5 according to this disclosure, the layered structure of the amorphous silicon layer(s) and the polycrystalline silicon layer(s) will also function as a film infrared-reflecting silicon. The following is a sequential description of the embodiments for producing bonded silicon wafers 2 to 5.
(3. Premier mode de réalisation de procédé pour la production d’une galette de silicium liée)
(3. First method embodiment for producing a bonded silicon wafer)
En référence à la
Le procédé de fabrication de la galette de silicium liée 100 comprend les étapes suivantes : un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe (voir S110 et S120 en
<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe>
<Process of formation of layer(s) formed of an amorphous silicon film>
Dans le processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe (voir S110 et S120 en
<<Formation d'une couche formée d'un film de silicium amorphe par procédé CVD>>
<<Formation of a layer formed from an amorphous silicon film by CVD process>>
La couche formée d'un film de silicium amorphe 131, qui est faite de silicium amorphe, peut être formée à la surface de la galette de silicium pour substrat de support 110 en utilisant un procédé CVD tel qu'un CVD au plasma. Si la couche est formée alors que la température de la galette de silicium pour substrat de support 110 est comprise entre 500°C et 600°C, la couche formée d'un film de silicium amorphe faite de silicium amorphe peut être amenée à croître.The amorphous silicon film layer 131, which is made of amorphous silicon, can be formed on the surface of the supporting substrate silicon wafer 110 using a CVD method such as plasma CVD. If the layer is formed while the temperature of the supporting substrate silicon wafer 110 is between 500°C and 600°C, the layer formed of an amorphous silicon film made of amorphous silicon can be caused to grow.
<Processus de traitement d'activation>
<Activation processing process>
Ensuite, dans le processus de traitement d'activation (voir S130 et S140 en
Processus de liaison
Binding process
Dans le processus de liaison (voir S150 en
<<Liaison par liaison sous vide à température normale>>
<<Vacuum bonding at normal temperature>>
En référence à la
Les procédés de traitement d'activation comprennent l'accélération d'éléments ionisés dans une atmosphère de plasma vers la surface du substrat et l'accélération d'éléments ionisés accélérés à partir d'un dispositif à faisceau ionique vers la surface du substrat. En référence à la
Tout d'abord, la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont placées sur les supports à galette(s) 935a, 935b dans la chambre à plasma 931, respectivement, et fixées. Ensuite, l'intérieur de la chambre à plasma 931 est dépressurisé par la pompe à vide 933, puis le gaz source est introduit dans la chambre à plasma 931 à partir de l'entrée de gaz 932. Ensuite, une tension négative est appliquée par impulsions aux supports à galette(s) 935a, 935b (ainsi qu'à la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120) par le dispositif d'application de tension impulsionnelle 934. Ceci permet de générer un plasma du gaz formant matière première, et accélère et irradie les ions du gaz formant matière première contenus dans le plasma généré en direction de la surface de la couche formée d'un film de silicium amorphe 131 formée sur la galette de silicium pour substrat de support 110 et la surface de la galette de silicium pour couche de silicium monocristallin 120.Firstly, the supporting substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are placed on the wafer holder(s) 935a, 935b in the plasma chamber 931, respectively, and fixed. Then, the interior of the plasma chamber 931 is depressurized by the vacuum pump 933, and then the source gas is introduced into the plasma chamber 931 from the gas inlet 932. Then, a negative voltage is applied by pulses to the wafer supports 935a, 935b (as well as to the silicon wafer for support substrate 110 and the silicon wafer for monocrystalline silicon layer 120) by the pulse voltage application device 934. This allows to generate a plasma of the raw material gas, and accelerates and irradiates the ions of the raw material gas contained in the generated plasma towards the surface of the layer formed of an amorphous silicon film 131 formed on the silicon wafer to support substrate 110 and the surface of the silicon wafer for monocrystalline silicon layer 120.
L'élément à irradier est choisi parmi au moins l'un d’Ar, Ne, Xe, H, He et Si.The element to be irradiated is chosen from at least one of Ar, Ne, Xe, H, He and Si.
En référence à S140 en
- Spécificités de la liaison sous vide à température normale -
- Specificities of vacuum bonding at normal temperature -
La pression de chambre dans la chambre à plasma 931 peut être de 1 x10-5 Pa ou moins. Si la valeur est de 1 × 10-5 Pa ou moins, il n'y a pas de risque que le taux de formation de liaisons pendantes soit réduit en raison d’un rattachement des éléments pulvérisés à la surface du substrat.The chamber pressure in the plasma chamber 931 may be 1 x10-5 Pa or less. If the value is 1 × 10-5 Pa or less, there is no risk that the rate of dangling bond formation will be reduced due to reattachment of the sputtered elements to the substrate surface.
La tension d'impulsion appliquée à la galette de silicium pour substrat de support 110 et à la galette de silicium pour couche de silicium monocristallin 120 peut être définie de sorte que l'énergie d'accélération des éléments irradiés par rapport à la surface de substrat tombe entre 100 eV et 10 keV. Si la valeur est de 100 eV ou plus, il n'y a pas de risque que les éléments irradiés se déposent à la surface de substrat, et si la valeur est de 10 keV ou moins, il n'y a pas de risque que les éléments irradiés s'injectent à l'intérieur du substrat, permettant ainsi une formation stable de liaisons pendantes.The pulse voltage applied to the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 can be set such that the acceleration energy of the irradiated elements relative to the substrate surface falls between 100 eV and 10 keV. If the value is 100 eV or more, there is no risk that the irradiated elements will be deposited on the substrate surface, and if the value is 10 keV or less, there is no risk that the irradiated elements are injected inside the substrate, thus allowing stable formation of dangling bonds.
La fréquence de la tension d'impulsion détermine le nombre de fois que la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont irradiées avec des ions ou des atomes neutres. La fréquence de la tension impulsionnelle peut être comprise entre 10 Hz et 10 kHz. Si la fréquence de la tension d'impulsion est de 10 Hz ou plus, les variations d'irradiation des ions ou des atomes neutres peuvent être absorbées, stabilisant ainsi l'irradiation des ions ou des atomes neutres. Si la fréquence de la tension d'impulsion est de 10 kHz ou moins, la formation de plasma par décharge luminescente est stable.The frequency of the pulse voltage determines the number of times the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are irradiated with neutral ions or atoms. The frequency of the pulse voltage can be between 10 Hz and 10 kHz. If the frequency of the pulse voltage is 10 Hz or more, the irradiation variations of ions or neutral atoms can be absorbed, thereby stabilizing the irradiation of ions or neutral atoms. If the frequency of the pulse voltage is 10 kHz or less, the formation of plasma by glow discharge is stable.
La largeur d'impulsion de la tension d'impulsion détermine la durée pendant laquelle la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 sont irradiées avec des ions ou des atomes neutres. La largeur d'impulsion est de préférence entre 1 µsec et 10 msec. Si la largeur d'impulsion est de 1 μsec ou plus, les ions ou les atomes neutres peuvent être irradiés de manière stable jusqu’au substrat de support et au substrat pour couche de silicium monocristallin. Si la largeur d'impulsion est de 10 ms ou moins, la formation de plasma par décharge luminescente est stable.The pulse width of the pulse voltage determines the time during which the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are irradiated with neutral ions or atoms. The pulse width is preferably between 1 µsec and 10 msec. If the pulse width is 1 μsec or more, the ions or neutral atoms can be stably irradiated to the support substrate and the single crystal silicon layer substrate. If the pulse width is 10 ms or less, the glow discharge plasma formation is stable.
Comme mentionné ci-dessus, la galette de silicium pour substrat de support 110 et la galette de silicium pour couche de silicium monocristallin 120 ne sont pas chauffées. Par conséquent, la température de chaque galette est la température ambiante (typiquement 30°C à 90°C).As mentioned above, the support substrate silicon wafer 110 and the single crystal silicon layer silicon wafer 120 are not heated. Therefore, the temperature of each cake is room temperature (typically 30°C to 90°C).
<Processus de réduction d'épaisseur d'une galette de silicium pour couche de silicium monocristallin>
<Thickness reduction process of a silicon wafer for monocrystalline silicon layer>
Après le processus de traitement d'activation et le processus de liaison par la liaison sous vide à température normale décrit ci-dessus, le processus de réduction d'épaisseur des galettes de silicium pour couche de silicium monocristallin 120 est effectué (voir S160 en
La galette de silicium liée 100 ainsi obtenue comprend la galette de silicium pour substrat de support 110, la couche de silicium monocristallin 121 sur la galette de silicium pour substrat de support 110, et le film de silicium réfléchissant les infrarouges 130, fait de silicium amorphe, prévu entre la galette de silicium pour substrat de support 110 et la couche de silicium monocristallin 121. Le silicium amorphe du film de silicium réfléchissant les infrarouges 130 consiste essentiellement en la couche formée d'un film de silicium amorphe 131 sur le côté de surface de la galette de silicium pour substrat de support 110 et la zone activée 132b formée à la surface de la galette de silicium pour couche de silicium monocristallin 120, et la couche formée d'un film de silicium amorphe 131 comprend la zone activée 132a formée à la surface de la couche formée d'un film de silicium amorphe 131.The resulting bonded silicon wafer 100 comprises the support substrate silicon wafer 110, the single crystal silicon layer 121 on the support substrate silicon wafer 110, and the infrared reflective silicon film 130 made of amorphous silicon , provided between the support substrate silicon wafer 110 and the single crystal silicon layer 121. The amorphous silicon of the infrared reflecting silicon film 130 essentially consists of the layer formed of an amorphous silicon film 131 on the surface side of the silicon wafer for support substrate 110 and the activated zone 132b formed on the surface of the silicon wafer for monocrystalline silicon layer 120, and the layer formed of an amorphous silicon film 131 comprises the activated zone 132a formed at the surface of the layer formed of an amorphous silicon film 131.
Le premier mode de réalisation du procédé de production de la galette de silicium liée est décrit ci-dessus en référence à la
(4. Deuxième mode de réalisation de procédé de production d'une galette de silicium liée)
(4. Second embodiment of method for producing a bonded silicon wafer)
En référence à la
Le procédé de fabrication de la galette de silicium liée 200 comprend les étapes suivantes : un processus de formation d'une couche formée d'un film de silicium amorphe (voir S210 et S220 en
<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe>
<Process of formation of layer(s) formed of an amorphous silicon film>
Alors que dans le premier mode de réalisation, la couche formée d'un film de silicium amorphe 131 a été formée uniquement sur la galette de silicium pour substrat de support 110, le deuxième mode de réalisation diffère en ce que les couches formées d'un film de silicium amorphe 231a, 231b sont formées sur chacune de la galette de silicium pour substrat de support 210 et la galette de silicium pour couche de silicium monocristallin 220. Le procédé de formation des couches formées d’un film de silicium amorphe 231a, 231b faites de silicium amorphe est le même que dans le premier mode de réalisation, et un procédé CVD ou similaire peut être appliqué. L'épaisseur totale des couches formées d'un film de silicium amorphe 231a, 231b formées ici est de 16 nm ou plus pour garantir que le film de silicium réfléchissant les infrarouges 230 réfléchit efficacement la lumière infrarouge lorsqu'il est transformé en la galette de silicium liée 200. L'épaisseur de chacune des couches formées d'un film de silicium amorphe 231a, 231b peut être la même ou différente. Dans le procédé de production du deuxième mode de réalisation, puisque les deux surfaces à activer sont en silicium amorphe, l'épaisseur du film de silicium réfléchissant les infrarouges 230 obtenu après liaison et l'épaisseur totale des couches formées d’un film de silicium amorphe 231a, 231b formées avant liaison sont les mêmes. L'épaisseur totale des couches formées d’un de silicium amorphe 231a, 231b est de préférence de 20 nm ou plus, plus préférablement de 25 nm ou plus, et encore plus préférablement de 30 nm ou plus. La limite supérieure à l'épaisseur totale de la couche formée d'un film de silicium amorphe 231 n'est pas particulièrement limitée, mais la limite supérieure est d'environ 40 nm pour une productivité industrielle.While in the first embodiment, the layer formed of an amorphous silicon film 131 was formed only on the silicon wafer for support substrate 110, the second embodiment differs in that the layers formed of a amorphous silicon film 231a, 231b are formed on each of the silicon wafer for support substrate 210 and the silicon wafer for monocrystalline silicon layer 220. The method of forming the layers formed of an amorphous silicon film 231a, 231b made of amorphous silicon is the same as in the first embodiment, and a CVD process or the like can be applied. The total thickness of the amorphous silicon film layers 231a, 231b formed here is 16 nm or more to ensure that the infrared reflective silicon film 230 effectively reflects infrared light when made into the wafer. bonded silicon 200. The thickness of each of the layers formed from an amorphous silicon film 231a, 231b may be the same or different. In the production method of the second embodiment, since the two surfaces to be activated are made of amorphous silicon, the thickness of the infrared-reflecting silicon film 230 obtained after bonding and the total thickness of the layers formed of a silicon film amorphous 231a, 231b formed before bonding are the same. The total thickness of the layers formed from amorphous silicon 231a, 231b is preferably 20 nm or more, more preferably 25 nm or more, and even more preferably 30 nm or more. The upper limit to the total thickness of the layer formed from amorphous silicon film 231 is not particularly limited, but the upper limit is about 40 nm for industrial productivity.
<Processus de traitement d'activation et processus de liaison>
<Activation processing process and binding process>
Dans le deuxième mode de réalisation, le traitement d'activation active les surfaces des couches formées en film de silicium amorphe 231a, 231b pour former les zones activées 232a, 232b sur les surfaces des deux galettes de silicium. Ensuite, dans le processus de liaison, les zones activées 232a, 232b sont liées entre elles sous vide à température normale comme dans le premier mode de réalisation.In the second embodiment, the activation treatment activates the surfaces of the layers formed from amorphous silicon film 231a, 231b to form the activated zones 232a, 232b on the surfaces of the two silicon wafers. Then, in the bonding process, the activated zones 232a, 232b are bonded together under vacuum at normal temperature as in the first embodiment.
<Processus de réduction d'épaisseur>
<Thickness reduction process>
Le processus de réduction d'épaisseur peut également être réalisé de la même manière que dans le premier mode de réalisation.The thickness reduction process can also be carried out in the same way as in the first embodiment.
La galette de silicium liée 200 ainsi obtenue comprend la galette de silicium pour substrat de support 210, la couche de silicium monocristallin 221 sur la galette de silicium pour substrat de support 210, et le film de silicium réfléchissant les infrarouges 230, fait de silicium amorphe, prévu entre la galette de silicium pour substrat de support 210 et la couche de silicium monocristallin 221. Le silicium amorphe du film de silicium réfléchissant les infrarouges 230 consiste essentiellement en la couche formée d'un film de silicium amorphe 231a prévue à la surface de la galette de silicium pour substrat de support 110 et en la couche formée d'un film de silicium amorphe 231b prévue à la surface de la galette de silicium pour couche de silicium monocristallin 220. La couche formée d'un film de silicium amorphe 231a comprend la zone activée 232a formée à la surface de la couche formée d'un film de silicium amorphe 231a, et la couche formée d'un film de silicium amorphe 231b comprend la zone activée 232b formée à la surface de la couche formée d’un film de silicium amorphe 231b.The resulting bonded silicon wafer 200 comprises the support substrate silicon wafer 210, the single crystal silicon layer 221 on the support substrate silicon wafer 210, and the infrared reflective silicon film 230 made of amorphous silicon , provided between the silicon wafer for support substrate 210 and the monocrystalline silicon layer 221. The amorphous silicon of the infrared-reflecting silicon film 230 essentially consists of the layer formed of an amorphous silicon film 231a provided on the surface of the silicon wafer for support substrate 110 and the layer formed of an amorphous silicon film 231b provided on the surface of the silicon wafer for monocrystalline silicon layer 220. The layer formed of an amorphous silicon film 231a comprises the activated zone 232a formed on the surface of the amorphous silicon film layer 231a, and the amorphous silicon film layer 231b comprises the activated zone 232b formed on the surface of the film layer of amorphous silicon 231b.
(5. Troisième mode de réalisation de procédé de production d’une galette de silicium liée)
(5. Third embodiment of method for producing a bonded silicon wafer)
En référence à la
Le procédé de fabrication de la galette de silicium liée 300 comprend les étapes suivantes : un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin (voir S310 et S320 en
<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin>
<Process of formation of layer(s) formed of a polycrystalline silicon film>
Dans le processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin (voir S310 et S320 en
<<Formation d'une couche formée d'un film de silicium polycristallin par procédé CVD>>
<<Formation of a layer formed from a polycrystalline silicon film by CVD process>>
La couche formée d'un film de silicium polycristallin 335, qui est faite de silicium polycristallin, peut être formée à la surface de la galette de silicium pour substrat de support 310 en utilisant un procédé CVD tel qu'un CVD au plasma. Si la couche est formée alors que la température de la galette de silicium pour substrat de support 310 est comprise entre 700°C et 900°C, la couche formée d'un film de silicium polycristallin faite de silicium polycristallin peut être amenée à croître.The polycrystalline silicon film layer 335, which is made of polycrystalline silicon, can be formed on the surface of the support substrate silicon wafer 310 using a CVD method such as plasma CVD. If the layer is formed while the temperature of the supporting substrate silicon wafer 310 is between 700°C and 900°C, the layer formed of a polycrystalline silicon film made of polycrystalline silicon can be caused to grow.
<Processus de traitement d'activation>
<Activation processing process>
Le traitement d'activation peut être effectué de la même manière que les premier et deuxième modes de réalisation décrits ci-dessus. Autrement dit, en se référant à S330 et S340 en
Processus de liaison
Binding process
Dans le processus de liaison (voir S350 en
<Processus de réduction d'épaisseur>
<Thickness reduction process>
Le processus de réduction d'épaisseur ultérieur peut être réalisé de la même manière que dans les premier et deuxième modes de réalisation.The subsequent thickness reduction process can be carried out in the same way as in the first and second embodiments.
La galette de silicium liée 300 ainsi obtenue comprend la galette de silicium pour substrat de support 310, la couche de silicium monocristallin 321 sur la galette de silicium pour substrat de support 310, et le film de silicium réfléchissant les infrarouges 330 prévu entre la galette de silicium pour substrat de support 310 et la couche de silicium monocristallin 321. Le film de silicium réfléchissant les infrarouges 330 comprend une couche formée d'un film de silicium polycristallin 335 fait de silicium polycristallin et de la zone activée 332. La zone activée 332 est dérivée des zones activées 332a, 332b décrites ci-dessus.The bonded silicon wafer 300 thus obtained comprises the silicon wafer for support substrate 310, the single crystal silicon layer 321 on the silicon wafer for support substrate 310, and the infrared reflecting silicon film 330 provided between the wafer of silicon for support substrate 310 and the monocrystalline silicon layer 321. The infrared reflecting silicon film 330 comprises a layer formed of a polycrystalline silicon film 335 made of polycrystalline silicon and the activated zone 332. The activated zone 332 is derived from the activated zones 332a, 332b described above.
Le troisième mode de réalisation du procédé de production de la galette de silicium liée 300 conformément au premier aspect est décrit ci-dessus en référence à la
(6. Quatrième mode de réalisation de procédé de production d’une galette de silicium liée)
(6. Fourth embodiment of method for producing a bonded silicon wafer)
En référence à la
Le procédé de fabrication de la galette de silicium liée 400 comprend les étapes suivantes : un processus de formation d'une couche formée d'un film de silicium polycristallin (voir S410 et S420 en
<Processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin>
<Process of formation of layer(s) formed of a polycrystalline silicon film>
Alors que dans le troisième mode de réalisation, la couche formée d'un film de silicium polycristallin 335 a été formée uniquement sur la galette de silicium pour substrat de support 310, le quatrième mode de réalisation diffère en ce que les couches formées d'un film de silicium polycristallin 435a, 435b sont formées sur chacune de la galette de silicium pour substrat de support 410 et la galette de silicium pour couche de silicium monocristallin 420. Le procédé de formation des couches formées d’un film de silicium polycristallin 435a, 435b faites de silicium amorphe est le même que dans le troisième mode de réalisation, et un procédé CVD ou similaire peut être appliqué. L'épaisseur totale des couches formées d'un film de silicium polycristallin 435a, 435b formées ici est de 16 nm ou plus pour garantir que le film de silicium réfléchissant les infrarouges 430 réfléchit efficacement la lumière infrarouge lorsqu'il est transformé en la galette de silicium liée 400. L'épaisseur de chacune des couches formées d'un film de silicium amorphe 435a, 435b peut être la même ou différente. Dans le procédé de production du quatrième mode de réalisation, puisque les deux surfaces à activer sont en silicium polycristallin, l'épaisseur du film de silicium réfléchissant les infrarouges 430 obtenu après liaison et l'épaisseur totale des couches formées d’un film de silicium polycristallin 435a, 435b formées avant liaison sont les mêmes. L'épaisseur totale des couches formées d’un de silicium polycristallin 435a, 435b est de préférence de 20 nm ou plus, plus préférablement de 25 nm ou plus, et encore plus préférablement de 30 nm ou plus. La limite supérieure pour l'épaisseur totale de la couche formée d'un film de silicium polycristallin 430 n'est pas particulièrement limitée, mais la limite supérieure est d'environ 40 nm pour une productivité industrielle. On note que, dans le quatrième mode de réalisation, la couche formée d'un film de silicium polycristallin est formée sur chacune de la galette de silicium pour substrat de support 410 et la galette de silicium pour silicium monocristallin 420, cependant la couche formée d'un film de silicium polycristallin peut être formée sur un premier côté et la couche formée d'un film de silicium amorphe peut être formée sur l'autre côté.While in the third embodiment, the layer formed of a polycrystalline silicon film 335 was formed only on the silicon wafer for support substrate 310, the fourth embodiment differs in that the layers formed of a polycrystalline silicon film 435a, 435b are formed on each of the silicon wafer for support substrate 410 and the silicon wafer for monocrystalline silicon layer 420. The method of forming the layers formed of a polycrystalline silicon film 435a, 435b made of amorphous silicon is the same as in the third embodiment, and a CVD process or the like can be applied. The total thickness of the polycrystalline silicon film layers 435a, 435b formed here is 16 nm or more to ensure that the infrared reflective silicon film 430 effectively reflects infrared light when made into the wafer. bonded silicon 400. The thickness of each of the layers formed from an amorphous silicon film 435a, 435b may be the same or different. In the production method of the fourth embodiment, since the two surfaces to be activated are made of polycrystalline silicon, the thickness of the infrared-reflecting silicon film 430 obtained after bonding and the total thickness of the layers formed of a silicon film polycrystalline 435a, 435b formed before bonding are the same. The total thickness of the layers formed of polycrystalline silicon 435a, 435b is preferably 20 nm or more, more preferably 25 nm or more, and even more preferably 30 nm or more. The upper limit for the total thickness of the layer formed of a polycrystalline silicon 430 film is not particularly limited, but the upper limit is about 40 nm for industrial productivity. Note that, in the fourth embodiment, the layer formed of a polycrystalline silicon film is formed on each of the silicon wafer for support substrate 410 and the silicon wafer for monocrystalline silicon 420, however the layer formed of A polycrystalline silicon film can be formed on one side and the layer formed of an amorphous silicon film can be formed on the other side.
<Processus de traitement d'activation et processus de liaison>
<Activation processing process and binding process>
Dans le quatrième mode de réalisation, le traitement d'activation active les surfaces des couches formées en film de silicium polycristallin 435a, 435b pour former des zones activées 432a, 432b sur les surfaces des deux galettes de silicium. Ensuite, dans le processus de liaison, les zones activées 432a, 432b sont liées entre elles sous vide à température normale comme dans le troisième mode de réalisation.In the fourth embodiment, the activation treatment activates the surfaces of the layers formed from polycrystalline silicon film 435a, 435b to form activated zones 432a, 432b on the surfaces of the two silicon wafers. Then, in the bonding process, the activated zones 432a, 432b are bonded together under vacuum at normal temperature as in the third embodiment.
<Processus de réduction d'épaisseur>
<Thickness reduction process>
Le processus de réduction d'épaisseur peut également être réalisé de la même manière que dans le troisième mode de réalisation.The thickness reduction process can also be carried out in the same way as in the third embodiment.
La galette de silicium liée 400 ainsi obtenue comprend la galette de silicium pour substrat de support 410, la couche de silicium monocristallin 421 sur la galette de silicium pour substrat de support 410, et le film de silicium réfléchissant les infrarouges 430 prévu entre la galette de silicium pour substrat de support 410 et la couche de silicium monocristallin 421. Le film de silicium réfléchissant les infrarouges 430 est formé par la structure stratifiée faite de la couche de silicium amorphe et des couches de silicium polycristallin. En outre, la structure stratifiée de la couche de silicium amorphe et des couches de silicium polycristallin comprend la couche formée d'un film de silicium polycristallin 435a et la couche formée d'un film de silicium polycristallin 435b prévues sur le côté de surface d’à la fois la galette de silicium pour substrat de support 410 et la galette de silicium pour couche de silicium monocristallin 421, respectivement ; la couche formée d'un film de silicium polycristallin 435a comprend du silicium polycristallin et la zone activée 432a faite de silicium amorphe à la surface de celui-ci, et la couche formée d'un film de silicium polycristallin 435b comprend du silicium polycristallin et une zone activée 432b faite de silicium amorphe à la surface de celui-ci.The bonded silicon wafer 400 thus obtained comprises the silicon wafer for support substrate 410, the single crystal silicon layer 421 on the silicon wafer for support substrate 410, and the infrared reflecting silicon film 430 provided between the wafer of silicon for support substrate 410 and the monocrystalline silicon layer 421. The infrared reflecting silicon film 430 is formed by the laminated structure made of the amorphous silicon layer and the polycrystalline silicon layers. Further, the layered structure of the amorphous silicon layer and the polycrystalline silicon layers comprises the polycrystalline silicon film layer 435a and the polycrystalline silicon film layer 435b provided on the surface side of both the support substrate silicon wafer 410 and the single crystal silicon layer silicon wafer 421, respectively; the layer formed of a polycrystalline silicon film 435a comprises polycrystalline silicon and the activated zone 432a made of amorphous silicon on the surface thereof, and the layer formed of a polycrystalline silicon film 435b comprises polycrystalline silicon and a activated zone 432b made of amorphous silicon on the surface thereof.
Dans les premier à quatrième modes de réalisation, il est également préférable d'aplanir les surfaces de la couche formée d'un film de silicium amorphe et de la couche formée d'un film de silicium polycristallin avant le traitement d'activation. En d'autres termes, il est préférable de planariser les couches formées d’un film de silicium amorphe 131, 231 dans les premier et deuxième modes de réalisation, respectivement, et les couches formées d’un film de silicium polycristallin 335, 435 dans les troisième et quatrième modes de réalisation, respectivement.In the first to fourth embodiments, it is also preferable to flatten the surfaces of the amorphous silicon film layer and the polycrystalline silicon film layer before the activation treatment. In other words, it is preferable to planarize the layers formed of an amorphous silicon film 131, 231 in the first and second embodiments, respectively, and the layers formed of a polycrystalline silicon film 335, 435 in the third and fourth embodiments, respectively.
Bien que les conditions de planarisation ne soient pas restreintes, la couche formée d’un film de silicium amorphe ou la couche formée d’un film de silicium polycristallin est de préférence planarisée de sorte que leur rugosité de surface Ra soit inférieure à 3 nm ; et il est préférable de contenir la tolérance de polissage sous 30 nm. En effet, la planarisation permet une liaison plus sûre après activation. Pour la planarisation, le procédé connu de polissage mécano-chimique (CMP, de l’anglais « chemical mechanical polishing »), etc. peut être utilisé de manière appropriée. La rugosité de surface Ra suit ici la définition de la rugosité moyenne arithmétique Ra spécifiée dans JIS B 0601 (2001).Although the planarization conditions are not restricted, the layer formed of an amorphous silicon film or the layer formed of a polycrystalline silicon film is preferably planarized so that their surface roughness Ra is less than 3 nm; and it is better to contain the polishing tolerance under 30 nm. In fact, planarization allows a more secure connection after activation. For planarization, the known process of chemical mechanical polishing (CMP), etc. can be used appropriately. The surface roughness Ra here follows the definition of the arithmetic average roughness Ra specified in JIS B 0601 (2001).
Le procédé de production des premier à quatrième modes de réalisation décrit ci-dessus peut être utilisé pour produire la galette de silicium liée selon cette divulgation.The production method of the first to fourth embodiments described above can be used to produce the bonded silicon wafer according to this disclosure.
(7. Aspects spécifiques)
(7. Specific aspects)
Dans ce qui suit, les aspects spécifiques des galettes de silicium applicables à la galette de silicium pour le substrat de support 10 et à la galette de silicium pour couche de silicium monocristallin 20 (couche de silicium monocristallin 21) qui peuvent être utilisées dans cette divulgation sont décrits.In the following, the specific aspects of silicon wafers applicable to the silicon wafer for the support substrate 10 and the silicon wafer for single crystal silicon layer 20 (single crystal silicon layer 21) which can be used in this disclosure are described.
L'orientation du plan de la galette de silicium est arbitraire ; une galette (100) ou une galette (110), etc. peuvent être utilisées.The orientation of the plane of the silicon wafer is arbitrary; a pancake (100) or a pancake (110), etc. can be used.
L'épaisseur de la galette de silicium peut être déterminée en fonction de l'application, et peut être de 300 µm à 1,5 mm. Il a déjà été mentionné que l'épaisseur de la couche de silicium monocristallin faite de silicium monocristallin obtenue à partir de la galette de silicium pour couche de silicium monocristallin est déterminée dans la plage de 100 nm à 1 mm selon le cas.The thickness of the silicon wafer can be determined depending on the application, and can be from 300 µm to 1.5 mm. It has already been mentioned that the thickness of the single crystal silicon layer made of single crystal silicon obtained from the silicon wafer for single crystal silicon layer is determined in the range of 100 nm to 1 mm as appropriate.
La galette de silicium peut être dopée avec des dopants tels que du bore (B), du phosphore (P), de l'arsenic (As) et de l'antimoine (Sb) ; ou pour obtenir les caractéristiques souhaitées, avec du carbone (C) ou de l'azote (N).The silicon wafer can be doped with dopants such as boron (B), phosphorus (P), arsenic (As) and antimony (Sb); or to obtain the desired characteristics, with carbon (C) or nitrogen (N).
Le diamètre de la galette de silicium n'est limité en aucune manière. Cette divulgation peut être appliquée à des galettes de silicium d'un diamètre typique de 300 mm ou 200 mm, etc. Bien entendu, cette divulgation peut être appliquée aux galettes de silicium de diamètre supérieur à 300 mm, ainsi qu'aux galettes de silicium de diamètre inférieur à 300 mm.The diameter of the silicon wafer is not limited in any way. This disclosure can be applied to silicon wafers with a typical diameter of 300 mm or 200 mm, etc. Of course, this disclosure can be applied to silicon wafers with a diameter greater than 300 mm, as well as to silicon wafers with a diameter less than 300 mm.
Le terme "galette de silicium" tel qu'utilisé ici peut désigner une galette de silicium dite "dans la masse", qui n'a pas de couche épitaxiale ou d’autre couche telle qu'un film de silicium réfléchissant les infrarouges fait d’oxyde de silicium ou similaire qui soit formée à la surface ; ou une galette de silicium épitaxiale avec une autre couche, telle qu'une couche épitaxiale, formée séparément à sa surface. Bien qu'un film d'oxyde naturel d'une épaisseur de quelques Å puisse être formé à la surface de la galette de silicium, un tel film d'oxyde naturel peut être présent, ou si nécessaire, peut être retiré à l’aide de méthodes de nettoyage connues, etc.The term "silicon wafer" as used herein may refer to a so-called "in-bulk" silicon wafer, which does not have an epitaxial layer or other layer such as an infrared-reflecting silicon film made of silicon oxide or the like which is formed on the surface; or an epitaxial silicon wafer with another layer, such as an epitaxial layer, formed separately on its surface. Although a natural oxide film a few Å thick may be formed on the surface of the silicon wafer, such a natural oxide film may be present, or if necessary, may be removed using known cleaning methods, etc.
Cette divulgation est décrite plus en détail ci-dessous à l'aide d'exemples, cependant cette divulgation n’est limité en aucune manière aux exemples suivants.This disclosure is described in more detail below using examples, however this disclosure is in no way limited to the following examples.
[Exemple Expérimental 1]
[Experimental Example 1]
(Exemple 1-1)
(Example 1-1)
Les galettes de silicium CZ de type n (dopant : phosphore) d'un diamètre de 8 pouces (203,2 mm) et d'une épaisseur de 500 μm ont été préparées pour être la galette de silicium servant de substrat de support et la couche de silicium monocristallin. Ensuite, la galette de silicium servant de substrat de support a été introduite dans le système CVD à plasma, et le degré de vide dans le système a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, avec la température de l'étage maintenue à 500°C, 55 cm3STP/min (en anglais « sccm ») de gaz silane (CH3SiH3) en tant que gaz source et 110 cm3STP/min de gaz H2 en tant que gaz porteur ont été mis en circulation, pour former une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm à la surface de la galette de silicium pour substrat de support par procédé CVD à plasma.The n-type CZ silicon wafers (dopant: phosphorus) with a diameter of 8 inches (203.2 mm) and a thickness of 500 μm were prepared to be the silicon wafer serving as the supporting substrate and the monocrystalline silicon layer. Then, the silicon wafer serving as the supporting substrate was introduced into the plasma CVD system, and the vacuum degree in the system was maintained at 1 × 10-5 Pa or less. Then, with the stage temperature maintained at 500°C, 55 cm3STP/min (in English “sccm”) of silane gas (CH3SiH3) as source gas and 110 cm3STP/min of H2 gas as carrier gas were put into circulation, to form a layer formed of an amorphous silicon film with a thickness of 15 nm on the surface of the silicon wafer for support substrate by plasma CVD process.
Ensuite, la galette de silicium pour substrat de support et la galette de silicium pour couche de silicium monocristallin ont toutes deux été introduites dans la chambre, et le degré de vide a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, le traitement d'activation a été appliqué à la surface de la galette de silicium pour substrat de support et à la surface de la galette pour couche active en irradiant des ions d'argon à 1,4 keV pour former des zones activées (silicium amorphe) à la surface des deux galettes de silicium. Ensuite, les deux substrats ont été liés en mettant en contact ensemble les zones activées des deux galettes sous vide à température normale.Then, the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer were both introduced into the chamber, and the vacuum degree was maintained at 1 × 10-5 Pa or less. Then, the activation treatment was applied to the surface of the silicon wafer for support substrate and to the surface of the wafer for active layer by irradiating argon ions at 1.4 keV to form activated zones ( amorphous silicon) on the surface of the two silicon wafers. Then, the two substrates were linked by bringing the activated zones of the two wafers into contact together under vacuum at normal temperature.
Ensuite, la galette de silicium pour la couche de silicium monocristallin a été meulée et polie depuis le côté opposé de la surface liée de manière à laisser une épaisseur de 10 μm, et la galette de silicium liée pour l'Exemple 1-1 a été obtenue.Then, the silicon wafer for the single crystal silicon layer was ground and polished from the opposite side of the bonded surface so as to leave a thickness of 10 μm, and the bonded silicon wafer for Example 1-1 was obtained.
L'observation par MET de l'interface de liaison de la galette de silicium liée ainsi obtenue a confirmé la formation de silicium amorphe d'une épaisseur de 16 nm. En d'autres termes, il a été trouvé qu'une zone activée d'une épaisseur d’1 nm était formée lorsque la surface de la galette de silicium pour couche de silicium monocristallin était soumise au traitement d'activation.Observation by TEM of the bonding interface of the bonded silicon wafer thus obtained confirmed the formation of amorphous silicon with a thickness of 16 nm. In other words, it was found that an activated zone with a thickness of 1 nm was formed when the surface of the silicon wafer for single crystal silicon layer was subjected to the activation treatment.
(Exemple 1-2)
(Example 1-2)
Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 1-2, la galette de silicium liée pour l'Exemple 1-2 a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium amorphe formée était de 20 nm.In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 1-2, the bonded silicon wafer for Example 1-2 was produced under the same conditions as Example 1-1, except that the thickness of the layer formed of an amorphous silicon film formed was 20 nm.
(Exemple 1-3)
(Example 1-3)
Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 1-3, la galette de silicium liée pour l'Exemple 1-3 a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium amorphe formée était de 25 nm.In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 1-3, the bonded silicon wafer for Example 1-3 was produced under the same conditions as Example 1-1, except that the thickness of the layer formed of an amorphous silicon film formed was 25 nm.
(Exemple 1-4)
(Example 1-4)
Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 1-3, la galette de silicium liée pour l'Exemple 1-3 a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium amorphe formée était de 30 nm.In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 1-3, the bonded silicon wafer for Example 1-3 was produced under the same conditions as Example 1-1, except that the thickness of the layer formed of an amorphous silicon film formed was 30 nm.
(Exemple Conventionnel 1)
(Conventional Example 1)
La même galette de silicium servant de substrat de support et la même galette de silicium pour couche de silicium monocristallin que dans l'Exemple 1-1 ont été préparées. Ensuite, sans former de couche formée d’un film de silicium amorphe ou toute autre couche sur l'un ou l'autre des substrats, les deux substrats ont été soumis au traitement d'activation sous vide à température normale pour former des zones activées sur les deux galettes, et les zones activées des deux galettes ont été liées ensemble.The same silicon wafer serving as support substrate and the same silicon wafer for monocrystalline silicon layer as in Example 1-1 were prepared. Then, without forming a layer formed of an amorphous silicon film or any other layer on one or the other of the substrates, the two substrates were subjected to the vacuum activation treatment at normal temperature to form activated zones on both cakes, and the activated areas of the two cakes were linked together.
Ensuite, la galette de silicium pour la couche de silicium monocristallin a été meulée et polie depuis le côté opposé de la surface liée de manière à laisser une épaisseur de 10 μm, et la galette de silicium liée pour l'Exemple Conventionnel 1 a été obtenue.Then, the silicon wafer for the single crystal silicon layer was ground and polished from the opposite side of the bonded surface so as to leave a thickness of 10 μm, and the bonded silicon wafer for Conventional Example 1 was obtained. .
(Exemple Comparatif 1)
(Comparative Example 1)
La même galette de silicium servant de substrat de support et la même galette de silicium pour couche de silicium monocristallin que dans l'Exemple 1-1 ont été préparées. Dans l'Exemple 1-1, une couche formée d'un film de silicium amorphe d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple Comparatif 1, la galette de silicium liée a été produite dans les mêmes conditions que l'Exemple 1-1, à ceci près que l'épaisseur d’une couche formée d'un film de silicium amorphe formée était de 10 nm.The same silicon wafer serving as support substrate and the same silicon wafer for monocrystalline silicon layer as in Example 1-1 were prepared. In Example 1-1, a layer formed of an amorphous silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Comparative Example 1, the bonded silicon wafer was produced under the same conditions as Example 1-1, except that the thickness of a layer formed from an amorphous silicon film formed was of 10nm.
(Evaluation : Réflectance infrarouge)
(Evaluation: Infrared reflectance)
Pour évaluer la réflectivité infrarouge du film de silicium réfléchissant les infrarouges, la lumière infrarouge a été incidente sur les surfaces des galettes de silicium liées à l'aide d'un dispositif de mesure d'épaisseur de films (CHRocodile IT500, fabriqué par Presitec), et l'intensité du signal de la lumière réfléchie a été détectée. En référence à la
Les résultats sont répertoriés dans le Tableau 1 ci-dessous. D'après les résultats de cette évaluation, il a été confirmé que les zones en silicium amorphe dans les Exemples 1-1 à Exemple 1-4 fonctionnent suffisamment en tant que films de silicium réfléchissant les infrarouges, tandis que les zones en silicium amorphe formées dans l'Exemple Conventionnel et l'Exemple Comparatif 1 sont insuffisantes pour fonctionner en tant que films de silicium réfléchissant les infrarouges.The results are listed in Table 1 below. From the results of this evaluation, it was confirmed that the amorphous silicon areas in Examples 1-1 to Example 1-4 function sufficiently as infrared-reflecting silicon films, while the amorphous silicon areas formed in the Conventional Example and Comparative Example 1 are insufficient to function as infrared reflecting silicon films.
[Exemple Expérimental 2]
[Experimental Example 2]
(Exemple 2-1)
(Example 2-1)
Les galettes de silicium CZ de type n (dopant : phosphore) d'un diamètre de 8 pouces (203,2 mm) et d'une épaisseur de 500 μm ont été préparées pour être la galette de silicium servant de substrat de support et la couche de silicium monocristallin. Ensuite, la galette de silicium servant de substrat de support a été introduite dans le système CVD à plasma, et le degré de vide dans le système a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, avec la température de l'étage maintenue à 800°C, 55 cm3STP/min (en anglais « sccm ») de gaz silane (CH3SiH3) en tant que gaz source et 110 cm3STP/min de gaz H2 en tant que gaz porteur ont été mis en circulation, pour former une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm à la surface de la galette de silicium pour substrat de support par procédé CVD à plasma.The n-type CZ silicon wafers (dopant: phosphorus) with a diameter of 8 inches (203.2 mm) and a thickness of 500 μm were prepared to be the silicon wafer serving as the supporting substrate and the monocrystalline silicon layer. Then, the silicon wafer serving as the supporting substrate was introduced into the plasma CVD system, and the vacuum degree in the system was maintained at 1 × 10-5 Pa or less. Then, with the stage temperature maintained at 800°C, 55 cm3STP/min (in English “sccm”) of silane gas (CH3SiH3) as source gas and 110 cm3STP/min of H2 gas as carrier gas were put into circulation, to form a layer formed of a polycrystalline silicon film with a thickness of 15 nm on the surface of the silicon wafer for support substrate by plasma CVD process.
Ensuite, la galette de silicium pour substrat de support et la galette de silicium pour couche de silicium monocristallin ont toutes deux été introduites dans la chambre, et le degré de vide a été maintenu à 1 × 10-5 Pa ou moins. Ensuite, le traitement d'activation a été appliqué à la surface de la galette de silicium pour substrat de support et à la surface de la galette pour couche active en irradiant des ions d'argon à 1,4 keV pour former une zone activée (silicium amorphe) à la surface des deux galettes de silicium. Ensuite, les deux substrats ont été liés en liant ensemble les zones activées des deux galettes sous vide à température normale.Then, the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer were both introduced into the chamber, and the vacuum degree was maintained at 1 × 10-5 Pa or less. Then, the activation treatment was applied to the surface of the silicon wafer for support substrate and to the surface of the wafer for active layer by irradiating argon ions at 1.4 keV to form an activated zone ( amorphous silicon) on the surface of the two silicon wafers. Then, the two substrates were bonded by bonding the activated areas of the two wafers together under vacuum at normal temperature.
Ensuite, la galette de silicium pour la couche de silicium monocristallin a été meulée et polie depuis le côté opposé de la surface liée de manière à laisser une épaisseur de 10 μm, et la galette de silicium liée a été obtenue.Then, the silicon wafer for the single crystal silicon layer was ground and polished from the opposite side of the bonded surface so as to leave a thickness of 10 μm, and the bonded silicon wafer was obtained.
L'observation par MET de l'interface de liaison de la galette de silicium liée ainsi obtenue a confirmé la formation d'une zone de silicium amorphe d'une épaisseur de 1 nm en plus de la couche formée d’un film de silicium polycristallin d'une épaisseur de 15 nm. En d'autres termes, il a été trouvé qu'une zone activée d'une épaisseur d’1 nm était formée lorsque la surface de la galette de silicium pour couche de silicium monocristallin était soumise au traitement d'activation.Observation by TEM of the bonding interface of the bonded silicon wafer thus obtained confirmed the formation of an amorphous silicon zone with a thickness of 1 nm in addition to the layer formed of a polycrystalline silicon film with a thickness of 15 nm. In other words, it was found that an activated zone with a thickness of 1 nm was formed when the surface of the silicon wafer for single crystal silicon layer was subjected to the activation treatment.
(Exemple 2-2)
(Example 2-2)
Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 2-2, la galette de silicium liée pour l'Exemple 2-2 a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 20 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 2-2, the bonded silicon wafer for Example 2-2 was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of A polycrystalline silicon film formed was 20 nm.
(Exemple 2-3)
(Example 2-3)
Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 2-3, la galette de silicium liée pour l'Exemple 2-3 a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 25 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 2-3, the bonded silicon wafer for Example 2-3 was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of A polycrystalline silicon film formed was 25 nm.
(Exemple 2-4)
(Example 2-4)
Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple 2-3, la galette de silicium liée pour l'Exemple 2-3 a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 30 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Example 2-3, the bonded silicon wafer for Example 2-3 was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of A polycrystalline silicon film formed was 30 nm.
(Exemple Comparatif 2)
(Comparative Example 2)
Dans l'Exemple 2-1, une couche formée d'un film de silicium polycristallin d’une épaisseur de 15 nm a été formée à la surface de la galette de silicium servant de substrat de support par le procédé CVD au plasma. Ici, dans l'Exemple Comparatif 2, la galette de silicium liée a été produite dans les mêmes conditions que l'Exemple 2-1, à ceci près que l'épaisseur de la couche formée d'un film de silicium polycristallin formée était de 10 nm.In Example 2-1, a layer formed of a polycrystalline silicon film with a thickness of 15 nm was formed on the surface of the silicon wafer serving as a support substrate by the plasma CVD process. Here, in Comparative Example 2, the bonded silicon wafer was produced under the same conditions as Example 2-1, except that the thickness of the layer formed of a polycrystalline silicon film formed was 10nm.
(Evaluation : Réflectance infrarouge)
(Evaluation: Infrared reflectance)
Dans l'évaluation de la réflectance infrarouge dans l'Exemple 2, comme dans l'Exemple 1, le dispositif de mesure d'épaisseur de films susmentionné a été utilisé pour déterminer la réflectance infrarouge. Ici, dans l'Exemple Expérimental 2, la lumière réfléchie L2 est la lumière réfléchie depuis la surface 528A de la galette de silicium liée 500, et la lumière réfléchie L3 est la lumière réfléchie depuis l'interface de la couche de silicium monocristallin 521 et de la région 530 formée de silicium polycristallin.In the evaluation of the infrared reflectance in Example 2, as in Example 1, the above-mentioned film thickness measuring device was used to determine the infrared reflectance. Here, in Experimental Example 2, the reflected light L2 is the light reflected from the surface 528A of the bonded silicon wafer 500, and the reflected light L3 is the light reflected from the interface of the single crystal silicon layer 521 and of region 530 formed of polycrystalline silicon.
Les résultats sont répertoriés dans le Tableau 2 ci-dessous. D'après les résultats de cette évaluation, il a été confirmé que les zones formées à partir de silicium amorphe et de silicium polycristallin dans les Exemples 2-1 à Exemple 2-4 fonctionnent en tant que films de silicium réfléchissant les infrarouges, tandis que les zones de silicium amorphe et de silicium polycristallin formées dans l'Exemple Comparatif 2 sont insuffisantes pour fonctionner en tant que films de silicium réfléchissant les infrarouges.The results are listed in Table 2 below. From the results of this evaluation, it was confirmed that the areas formed from amorphous silicon and polycrystalline silicon in Examples 2-1 to Example 2-4 function as infrared reflective silicon films, while the areas of amorphous silicon and polycrystalline silicon formed in Comparative Example 2 are insufficient to function as infrared reflective silicon films.
Selon cette divulgation, la galette de silicium liée avec une faible épaisseur et une réflectance infrarouge élevée peut être obtenue.According to this disclosure, the bonded silicon wafer with low thickness and high infrared reflectance can be obtained.
Claims (11)
une galette de silicium servant de substrat de support ;
une couche de silicium monocristallin sur la galette de silicium servant de substrat de support ; et
un film de silicium réfléchissant les infrarouges prévu entre la galette de silicium servant de substrat de support et la couche de silicium monocristallin ;
où
le film de silicium réfléchissant les infrarouges comprend du silicium amorphe, et
une épaisseur du film de silicium réfléchissant les infrarouges est de 25 nm ou plus.Bonded silicon wafer comprising:
a silicon wafer serving as a support substrate;
a layer of monocrystalline silicon on the silicon wafer serving as a support substrate; And
an infrared-reflecting silicon film provided between the silicon wafer serving as a support substrate and the single-crystal silicon layer;
Or
the infrared reflective silicon film comprises amorphous silicon, and
a thickness of the infrared reflecting silicon film is 25 nm or more.
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.Process for producing the bonded silicon wafer according to claim 2 comprising the steps of:
a process of forming layer(s) formed of an amorphous silicon film forming a layer formed of an amorphous silicon film having a thickness of 15 nm or more on a surface of the wafer silicon for support substrate;
an activation treatment process subjecting a surface of the amorphous silicon film layer and a surface of a silicon wafer for a single crystal silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium amorphe formant une couche formée d'un film de silicium amorphe d'une épaisseur de 15 nm ou plus sur une surface d'une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium amorphe et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.Process for producing the bonded silicon wafer according to claim 2 comprising the steps of:
a process of forming a layer(s) formed of an amorphous silicon film forming a layer formed of an amorphous silicon film having a thickness of 15 nm or more on a surface of a silicon wafer for monocrystalline silicon layer;
an activation treatment process subjecting a surface of the layer formed of an amorphous silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of the activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
un processus de formation d'une couche formée d'un film de silicium amorphe formant des couches formées d'un film de silicium amorphe d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium amorphe formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.Process for producing the bonded silicon wafer according to claim 2 comprising the steps of:
a process of forming a layer formed of an amorphous silicon film forming layers formed of an amorphous silicon film having a thickness of 16 nm or more on each surface of the silicon wafer for a support substrate and d a silicon wafer for a monocrystalline silicon layer;
an activation treatment process subjecting each surface of the amorphous silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface de la galette de silicium pour substrat de support ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface d’une galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.Process for producing the bonded silicon wafer according to claim 3 comprising the steps of:
a process of forming a layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film with a thickness of 15 nm or more on a surface of the wafer silicon for support substrate;
an activation treatment process subjecting a surface of the polycrystalline silicon film layer and a surface of a silicon wafer for a monocrystalline silicon layer to vacuum activation treatment at normal temperature to make both surfaces of activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant une couche formée d'un film de silicium polycristallin d'une épaisseur de 15 nm ou plus sur une surface d’une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant une surface de la couche formée d’un film de silicium polycristallin et une surface de la galette de silicium pour substrat de support à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.Process for producing the bonded silicon wafer according to claim 3 comprising the steps of:
a process of forming layer(s) formed of a polycrystalline silicon film forming a layer formed of a polycrystalline silicon film having a thickness of 15 nm or more on a surface of a silicon wafer for monocrystalline silicon layer;
an activation treatment process subjecting a surface of the layer formed of a polycrystalline silicon film and a surface of the silicon wafer for a support substrate to an activation treatment under vacuum at normal temperature to make the two surfaces of activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
un processus de formation d'une/de couche(s) formée(s) d'un film de silicium polycristallin formant des couches formées d'un film de silicium polycristallin d'une épaisseur de 16 nm ou plus sur chaque surface de la galette de silicium pour substrat de support et d’une galette de silicium pour couche de silicium monocristallin ;
un processus de traitement d'activation soumettant chaque surface des couches formées d’un film de silicium polycristallin formées sur chaque surface de la galette de silicium pour substrat de support et de la galette de silicium pour couche de silicium monocristallin à un traitement d'activation sous vide à température normale pour rendre les deux surfaces des zones activées ;
un processus de liaison, suivant le processus de traitement d'activation, mettant en contact les deux zones activées l'une avec l'autre sous vide à température normale, liant ainsi entre elles les deux zones activées pour former le film de silicium réfléchissant les infrarouges ; et
un processus de réduction d'épaisseur, après le processus de liaison, réduisant l'épaisseur de la galette de silicium pour couche de silicium monocristallin, obtenant ainsi la couche de silicium monocristallin.Process for producing the bonded silicon wafer according to claim 3 comprising the steps of:
a process of forming layer(s) formed of a polycrystalline silicon film forming layers formed of a polycrystalline silicon film having a thickness of 16 nm or more on each surface of the wafer silicon for support substrate and a silicon wafer for monocrystalline silicon layer;
an activation treatment process subjecting each surface of the polycrystalline silicon film layers formed on each surface of the supporting substrate silicon wafer and the single crystal silicon layer silicon wafer to activation treatment under vacuum at normal temperature to make both surfaces of the activated zones;
a bonding process, following the activation treatment process, bringing the two activated zones into contact with each other under vacuum at normal temperature, thus bonding the two activated zones together to form the silicon film reflecting the infrared; And
a thickness reduction process, after the bonding process, reducing the thickness of the silicon wafer for single crystal silicon layer, thereby obtaining the single crystal silicon layer.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-124375 | 2022-08-03 | ||
JP2022124375A JP2024021511A (en) | 2022-08-03 | 2022-08-03 | Bonded silicon wafer and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
FR3138732A1 true FR3138732A1 (en) | 2024-02-09 |
Family
ID=89772374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR2308351A Pending FR3138732A1 (en) | 2022-08-03 | 2023-08-01 | BONDED SILICON WAFER AND PRODUCTION METHOD |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2024021511A (en) |
FR (1) | FR3138732A1 (en) |
-
2022
- 2022-08-03 JP JP2022124375A patent/JP2024021511A/en active Pending
-
2023
- 2023-08-01 FR FR2308351A patent/FR3138732A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2024021511A (en) | 2024-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0660140B1 (en) | Method for making a relief structure on a substrate from semiconductor material | |
EP1631983A1 (en) | Method for simultaneously obtaining a pair of substrates covered by a useful layer | |
FR2747506A1 (en) | PROCESS FOR OBTAINING A THIN FILM OF SEMICONDUCTOR MATERIAL COMPRISING IN PARTICULAR ELECTRONIC COMPONENTS | |
WO2007006803A1 (en) | Method for reducing roughness of a thick insulating layer | |
EP2259302B1 (en) | Method for obtaining a thin layer with enhanced quality by co-implanting and thermal annealing | |
WO2005086227A1 (en) | Method for improving the quality of a taken thin layer | |
FR2922359A1 (en) | Micro-electronic structure manufacturing method, involves preparing donor substrate with semiconductor material surface, forming coating layer on surface, and mounting molecule of free surface of layer on face of receptor substrate | |
FR2938202A1 (en) | SURFACE TREATMENT FOR MOLECULAR ADHESION | |
FR2932108B1 (en) | POLISHING GERMANIUM LAYERS | |
EP4128328B1 (en) | Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic | |
FR2912259A1 (en) | PROCESS FOR PRODUCING A SUBSTRATE OF THE "SILICON ON INSULATION" TYPE | |
WO2003009366A9 (en) | Method for enhancing surface condition of a semiconductor wafer | |
FR2858875A1 (en) | METHOD FOR MAKING THIN LAYERS OF SEMICONDUCTOR MATERIAL FROM A DONOR WAFER | |
EP1652230A2 (en) | Method for obtaining a thin high-quality layer by co-implantation and thermal annealing | |
FR2912258A1 (en) | "METHOD OF MANUFACTURING A SUBSTRATE OF THE SILICON TYPE ON INSULATION" | |
FR2984007A1 (en) | METHOD FOR STABILIZING A BONDING INTERFACE LOCATED WITHIN A STRUCTURE COMPRISING A BOUNDED OXIDE LAYER AND STRUCTURE OBTAINED | |
FR3138732A1 (en) | BONDED SILICON WAFER AND PRODUCTION METHOD | |
FR3064398B1 (en) | SEMICONDUCTOR TYPE STRUCTURE ON INSULATION, ESPECIALLY FOR A FRONT-SIDE TYPE IMAGE SENSOR, AND METHOD FOR MANUFACTURING SUCH STRUCTURE | |
EP4030467B1 (en) | Method for direct hydrophilic bonding of substrates | |
WO2023084164A1 (en) | Method for preparing a thin layer of ferroelectric material | |
FR2918792A1 (en) | METHOD OF PROCESSING INTERFACE DEFECTS IN A SUBSTRATE. | |
FR3057698A1 (en) | PROCESS FOR PRODUCING A SILICON-FILLED WAFER AND A SILICON-FILLED WAFER | |
FR2842646A1 (en) | Increasing area of useful layer of material transferred to support substrate when making composite substrate for optics by bonding substrates such that inner outline of chamfer of substrate is inscribed within outline of other substrate | |
WO2023151852A1 (en) | Method for transferring a thin film onto a support substrate | |
FR2849268A1 (en) | Fabricating collapsible substrate for electronic, opto-electronic and optic applications, by forming adhesive interface with migration of an atomic species to produce a gaseous phase at the interface |