FR3138242A1 - Procédé de fabrication de diode schottky et circuit intégré correspondant - Google Patents

Procédé de fabrication de diode schottky et circuit intégré correspondant Download PDF

Info

Publication number
FR3138242A1
FR3138242A1 FR2207485A FR2207485A FR3138242A1 FR 3138242 A1 FR3138242 A1 FR 3138242A1 FR 2207485 A FR2207485 A FR 2207485A FR 2207485 A FR2207485 A FR 2207485A FR 3138242 A1 FR3138242 A1 FR 3138242A1
Authority
FR
France
Prior art keywords
poly
region
metallic contact
polysilicon layer
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2207485A
Other languages
English (en)
Inventor
Abderrezak Marzaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR2207485A priority Critical patent/FR3138242A1/fr
Priority to US18/224,293 priority patent/US20240030357A1/en
Publication of FR3138242A1 publication Critical patent/FR3138242A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Selon un aspect, il est proposé un dispositif semiconducteur comprenant au moins une diode Schottky sur un substrat (SUB), ladite au moins une diode Schottky (D_SCH1, D_SCH2, D_SCH3) comportant une couche de polysilicium (POLY) disposée sur une couche diélectrique (STI) adaptée pour isoler électriquement la couche de polysilicium (POLY) du substrat (SUB), la couche de polysilicium (POLY) présentant au moins une première région (CA) dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée (AN), dite région d’anode, un premier contact métallique (CA_MC) disposé en surface de ladite au moins une première région (CA) et un deuxième contact métallique (AN) disposé en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont adaptés à être isolés électriquement l’un de l’autre. Figure pour l’abrégé : Fig 1

Description

PROCÉDÉ DE FABRICATION DE DIODE SCHOTTKY ET CIRCUIT INTÉGRÉ CORRESPONDANT
Des modes de réalisation et de mise en œuvre concernent les circuits intégrés, en particulier les procédés de fabrication de diode Schottky.
Une diode Schottky est un composant électronique utilisé pour la protection de circuits intégrés contre des décharges électrostatiques. Un circuit intégré peut être prévu dans un système électronique fabriqué à partir d’un même substrat commun, et peut par exemple être conçu avec une diode Schottky afin de réduire l’injection de courants dans le substrat, notamment des courants issus d’autres circuits du système lors de son fonctionnement.
La diode Schottky possède typiquement un seuil de tension relativement bas et peut être polarisée en direct ou en inverse selon la tension appliquée entre la région semiconductrice, la cathode, et la région conductrice, l’anode, de la diode Schottky. Plus particulièrement, des contacts métalliques sont typiquement prévus sur l’anode et la cathode et permettent de connecter un circuit à l’anode et la cathode.
Lors d’une polarisation directe, le courant circule de l’anode vers la cathode par l’intermédiaire d’un caisson semiconducteur, dopé de type N, usuellement enterré dans un substrat dopé de type P. En particulier, l’anode forme avec le caisson semiconducteur une jonction électriquement isolée de la cathode par une couche diélectrique. La couche diélectrique permet également à ce que les contacts métalliques des régions d’anode et de cathode soient suffisamment éloignés afin d’éviter un court-circuit lors du passage du courant.
Cependant, la couche diélectrique présente des extrémités anguleuses au niveau desquelles des lignes de champ électrique produites entre l’anode et la cathode deviennent abruptes, causant ainsi des fuites de courant plus importantes dans le substrat et une diminution de la tension de claquage (connu sous le terme anglosaxon « breakdown voltage ») entre l’anode et la cathode. Une tension de claquage plus faible augmente le risque de destruction de la diode lorsque celle-ci est polarisée par une tension supérieure à la tension de claquage.
A cet égard, une structure classique de diode Schottky prévoit une implantation de régions fortement dopées de type P, de concentration ionique typiquement comprise entre 1e12 et 1e16 atomes/cm3, entre l’anode et la couche diélectrique. En particulier, ces régions d’implantation, souvent sous forme d’anneau, permettent de lisser les lignes de champ électrique aux extrémités de la couche diélectrique.
Cependant, les jonctions formées par association par les régions d’implantation fortement dopés P, le caisson semiconducteur dopé N et le substrat dopé P peuvent reproduire le comportement d’un transistor bipolaire au sein de la structure de la diode Schottky et peuvent donc conduire à des effets parasites, qu’on pourra nommer par la suite « transistor bipolaire parasite » de la diode.
Plus particulièrement, ces effets peuvent être la formation d’une capacité parasite et une génération de courants parasites pouvant circuler dans le substrat aussi bien lors de la polarisation en inverse, c’est-à-dire lorsque le courant circule de la cathode vers l’anode, que lors de la polarisation en direct de la diode par l’intermédiaire de ces jonctions. Il subsiste alors un courant indésirable généré par la diode Schottky en plus du courant injecté par les différents circuits du système circulant dans le substrat commun.
Il existe donc un besoin de proposer une solution permettant de concevoir une diode Schottky ne présentant pas de courants parasites dans son substrat et permettant de limiter l’injection de courant au sein d’un système électronique.
Selon un aspect, il est proposé un dispositif semiconducteur comprenant au moins une diode Schottky sur un substrat, ladite au moins une diode Schottky comportant une couche de polysilicium disposée sur une couche diélectrique s’étendant en profondeur dans le substrat et adaptée pour isoler électriquement la couche de polysilicium du substrat, la couche de polysilicium présentant au moins une première région dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée, dite région d’anode, un premier contact métallique disposé en surface de ladite au moins une première région et un deuxième contact métallique disposé en surface de ladite au moins une deuxième région de sorte que ledit premier contact métallique et ledit deuxième contact métallique sont adaptés à être isolés électriquement l’un de l’autre.
En d’autres termes, il est proposé une diode Schottky présentant une topologie particulière dans laquelle l’anode et la cathode sont situés au-dessus de la couche diélectrique. Cette topologie particulière permet d’éviter que des lignes de champ électrique trop abruptes ne se produisent entre l’anode et la cathode et ne nécessite donc pas d’implanter des régions fortement dopées de type P au niveau de la jonction métal-semiconducteur de la diode pour lisser ces lignes de champ électrique.
Par conséquent, la diode Schottky ne subit pas les effets parasites liés au « transistor bipolaire parasite » tels que des courants et capacités indésirables.
Par ailleurs, la couche diélectrique située entre la diode et le substrat permet de limiter, voire empêcher le passage d’un courant entre la diode Schottky et le substrat, notamment les courants générés par le « transistor bipolaire parasite ».
Selon un mode de réalisation, ledit premier contact métallique et ledit deuxième contact métallique sont isolés l’un de l’autre par une couche d’oxyde s’étendant sur la couche de polysilicium.
La couche d’oxyde permet de garantir une isolation électrique entre le premier contact métallique et le deuxième contact métallique. En effet, les contacts métalliques servent à faire circuler un courant dans chaque anode et cathode et peuvent être isoler entre eux par la couche d’oxyde pour éviter une interférence électrique entre les différentes régions d’anode et de cathode.
Selon un mode de réalisation, le matériau des contacts métalliques est un alliage nickel-platine.
Un alliage de nickel et platine présente des caractéristiques de conduction électrique avantageuses.
Selon un mode de réalisation, le dispositif comprend en outre au moins une cellule mémoire non-volatile comportant un empilement de polysilicium dopé de type N et d’un contact métallique disposé en surface dudit empilement de polysilicium. Avantageusement :
- ledit empilement de polysilicium a la même épaisseur, la même composition et la même concentration de dopants que la première région de la couche de polysilicium, et
- ledit contact métallique a la même composition que le premier contact métallique et que le deuxième contact métallique.
Selon un mode de réalisation, le dispositif comprend en outre au moins un transistor MOS basse-tension comprenant une région de grille en polysilicium, des régions conductrices dopées de type N et un contact métallique disposé en surface de ladite région de grille. Avantageusement :
- ladite région de grille en polysilicium a la même épaisseur et la même composition que la couche de polysilicium,
- lesdites régions conductrices ont la même concentration de dopants que la première région de la couche de polysilicium, et
- ledit contact métallique a la même composition que le premier contact métallique et que le deuxième contact métallique.
Selon un autre aspect, il est également proposé un système de protection contre des injections de courant dans le substrat, comprenant un circuit capable de générer des courants dans le substrat, le dispositif semiconducteur tel que défini précédemment, dans lequel ladite au moins une diode Schottky est couplée en parallèle au circuit et configurée pour limiter, voire éliminer, les courants générés par le circuit dans le substrat.
Un dispositif comportant une diode Schottky selon cet aspect permet avantageusement de réduire, voire d’éliminer les injections de courant dans le substrat des différents circuits d’un même système.
Selon un autre aspect, il est proposé un procédé de fabrication d’au moins une diode Schottky sur un substrat comprenant :
- une formation d‘une couche diélectrique dans le substrat de sorte que la couche diélectrique s’étend en profondeur dans le substrat,
- une formation d’une couche de polysilicium sur la couche diélectrique, la couche diélectrique étant adaptée pour isoler électriquement la couche de polysilicium du substrat,
- un dopage de la couche de polysilicium de façon à former au moins une première région dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée, dite région d’anode, de la couche de polysilicium,
- une formation d’un premier contact métallique en surface de ladite au moins une première région et d’un deuxième contact métallique en surface de ladite au moins une deuxième région de sorte que ledit premier contact métallique et ledit deuxième contact métallique sont adaptés à être isolés électriquement l’un de l’autre.
Selon un mode de mise en œuvre, le dopage de la couche de polysilicium comprend un masquage et gravure adaptées pour former des ouvertures au niveau de ladite au moins une première région de la couche de polysilicium et une implantation ionique sur la couche de polysilicium au niveau desdites ouvertures.
Les différentes régions dopées peuvent ainsi être formées simultanément à des endroits spécifiques de la couche de polysilicium.
Selon un mode de mise en œuvre, la formation du premier contact métallique et du deuxième contact métallique comprend :
- une formation d’une couche d’oxyde s’étendant sur la couche de polysilicium,
- une gravure de la couche d’oxyde découvrant partiellement ladite au moins une première région et ladite au moins deuxième région de la couche de polysilicium, et
- une siliciuration en surface de ladite au moins une première région et en surface de ladite au moins une deuxième région de sorte que ledit premier contact métallique et ledit deuxième contact métallique sont isolés l’un de l’autre par la couche d’oxyde.
Selon un mode de mise en œuvre, le matériau des contacts métalliques est un alliage nickel-platine.
Selon un mode de mise en œuvre, le procédé comporte en outre une fabrication d’au moins une cellule mémoire non-volatile comprenant :
- une formation d’un empilement de polysilicium réalisée simultanément avec la formation de la couche de polysilicium,
- un dopage de type N dudit empilement de polysilicium réalisé simultanément avec le dopage de la couche de polysilicium, et
- une formation d’un contact métallique en surface dudit empilement de polysilicium réalisée simultanément avec la formation du premier contact métallique et du deuxième contact métallique.
Une cointégration de diodes Schottky avec des cellules mémoires non-volatiles permet de fabriquer « gratuitement » les diodes Schottky dans un même procédé, notamment lors des étapes communes de formation, de dopage de la couche de polysilicium et de formation des contacts métalliques. Par « gratuitement », on entend que le procédé ne nécessite pas d’étapes supplémentaires dédiées exclusivement à la formation des diodes Schottky et permet donc de réduire le nombre d’étapes pour la fabrication du dispositif semiconducteur IC, ce qui réduit ainsi le coût et le temps de production d’un tel dispositif IC.
Selon un mode de mise en œuvre, le procédé comporte en outre une fabrication d’au moins un transistor MOS basse-tension comprenant :
- une formation d’une région de grille en polysilicium réalisée simultanément avec la formation de la couche de polysilicium,
- une formation de régions conductrices dopées de type N réalisée simultanément avec le dopage de la couche de polysilicium, et
- une formation d’un contact métallique en surface de ladite région de grille réalisée simultanément avec la formation du premier contact métallique et du deuxième contact métallique.
Une cointégration de diodes Schottky avec des transistors MOS permet de fabriquer « gratuitement » les diodes Schottky dans un même procédé, notamment lors des étapes de formation des régions de grille, source et drain ainsi que lors de la formation des contacts métalliques. Par « gratuitement », on entend que le procédé ne nécessite pas d’étapes supplémentaires dédiées exclusivement à la formation des diodes Schottky et permet donc de réduire le nombre d’étapes pour la fabrication du dispositif semiconducteur IC, ce qui réduit ainsi le coût et le temps de production d’un tel dispositif IC.
D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention.
La illustre schématiquement un dispositif semiconducteur IC comprenant au moins une diode Schottky, par exemple trois diodes D_SCH1, D_SCH2 et D_SCH3, sur un substrat SUB. Le matériau du substrat SUB est typiquement du silicium. Les diodes D_SCH1, D_SCH2 et D_SCH3 comportent une couche de polysilicium POLY disposée sur une couche diélectrique STI.
La couche diélectrique STI est typiquement une tranchée d’isolation électrique peu profonde (usuellement désignée par le terme « Shallow Trench Isolation » en anglais) et est adaptée pour isoler électriquement la couche de polysilicium POLY du substrat SUB. La couche diélectrique STI s’étend en profondeur dans le substrat SUB, par exemple depuis la surface du substrat SUB et a une épaisseur E1 comprise entre 200nm et 1000 nm.
La couche de polysilicium POLY, également nommé poly-Si, est de préférence une couche commune aux diodes D_SCH1, D_SCH2 et D_SCH3 et a une épaisseur E2 comprise entre 50 nm et 200 nm.
Chaque diode Schottky D_SCH1, D_SCH2 et D_SCH3 comporte une jonction comprenant une région de cathode, correspondant à une première région CA, et une région d’anode correspondant à une deuxième région AN de la couche de polysilicium POLY. La première région CA est dopée de type N contrairement à la deuxième région AN qui n’est pas dopée. La première région CA a une concentration en ion comprise entre 1e13 et 1e16 atomes/cm3.
Par ailleurs, les diodes Schottky D_SCH1, D_SCH2 et D_SCH3 comportent un premier contact métallique CA_MC et un deuxième contact métallique AN_MC. Le premier contact métallique CA_MC est disposé en surface de la première région CA de chacune des diodes et le deuxième contact métallique AN_MC est disposé en surface de la deuxième région AN de chacune des diodes de sorte que le premier contact métallique CA_MC et le deuxième contact métallique AN_MC sont adaptés à être isolés électriquement l’un de l’autre. En particulier, le premier contact métallique CA_MC et le deuxième contact métallique AN_MC sont suffisamment éloignés l’un de l’autre pour empêcher toute connexion électrique entre le premier contact CA_MC et le deuxième contact AN_MC. L’homme du métier saura déterminer la distance entre le premier contact métallique CA_MC et le deuxième contact métallique AN_MC pour permettre de les isoler électriquement. Par exemple, on peut prévoir une distance comprise entre 100 nm et 2µm.
Avantageusement, le premier contact métallique CA_MC et le deuxième contact métallique AN_MC sont isolés l’un de l’autre par une couche d’oxyde MSK_SIL s’étendant sur la couche de polysilicium POLY. Le matériau de la couche d’oxyde MSK_SIL peut être de l’oxyde de silicium SiO2par exemple. La couche d’oxyde MSK_SIL a une épaisseur E3 comprise entre 1 nm et 50 nm.
La couche d’oxyde MSK_SIL permet de garantir une meilleure isolation électrique entre le premier contact métallique et le deuxième contact métallique.
Le premier contact CA_MC et le deuxième contact AN_MC respectifs de chacune des diodes D_SCH1, D_SCH2 et D_SCH3 permettent de connecter un circuit électronique (non-représenté) à l’anode et la cathode de chacune des diodes. En particulier, le premier contact CA_MC permet de faire circuler un courant dans la première région CA et le deuxième contact AN_MC permet de faire circuler un courant dans la deuxième région AN. En outre, l’isolation électrique entre le premier contact CA_MC et le deuxième contact AN_MC empêche le passage du courant entre le premier contact CA_MC et la deuxième région AN et le passage du courant entre le deuxième contact AN_MC et la première région CA. Ainsi, on limite les interférences électriques entre les diodes D_SCH1, D_SCH2 et D_SCH3.
Chaque diode Schottky présente une topologie particulière dans laquelle l’anode et la cathode sont situées au-dessus de la couche diélectrique STI. Cette topologie particulière permet d’éviter que des lignes de champ électrique trop abruptes ne se produisent entre l’anode et la cathode et ne nécessite donc pas d’implanter des régions dopées P au niveau de la jonction métal-semiconducteur de chaque diode pour lisser ces lignes de champ électrique.
Par conséquent, chacune des diodes Schottky ne subissent pas les effets parasites liés au « transistor bipolaire parasite » tels que des courants et capacités indésirables.
Par ailleurs, la couche diélectrique STI située entre les diodes D_SCH1, D_SCH2 et D_SCH3 et le substrat SUB permet de limiter, voire empêcher le passage d’un courant entre les diodes et le substrat, notamment les courants générés par le « transistor bipolaire parasite ».
Avantageusement, le matériau du premier contact métallique CA_MC et du deuxième contact métallique AN_MC est un alliage nickel-platine de formule chimique NiPt. L’alliage nickel-platine présente en effet une résistance à l’oxydation à température ambiante et une conductivité relativement élevée.
La illustre schématiquement une alternative du dispositif semiconducteur IC, dans laquelle les diodes D_SCH1, D_SCH2 et D_SCH3 ont été fabriquées en cointégration avec d’autres composants électroniques. Par « cointégration », on entend que les diodes Schottky peuvent être fabriquées conjointement avec d’autres composants dans un procédé de fabrication commun qui peut comprendre notamment des étapes de fabrication des diodes et des autres composants réalisées simultanément, comme cela est décrit dans la suite.
Plus particulièrement, le dispositif semiconducteur IC comprend au moins une cellule mémoire non-volatile CELL, par exemple deux cellules mémoires, et au moins un transistor MOS basse-tension LV, par exemple quatre transistors basse-tension.
Les cellules mémoires CELL comportent chacune un empilement de polysilicium CELL_POLY dopé de type N et un contact métallique CELL_MC disposé en surface de l’empilement de polysilicium CELL_POLY.
L’empilement de polysilicium CELL_POLY a la même épaisseur E2, la même composition et la même concentration de dopants que la première région CA de la couche de polysilicium POLY.
En outre, le contact métallique CELL_MC a la même composition que le premier contact métallique CA_MC et que le deuxième contact métallique AN_MC.
Les transistors MOS basse-tension LV comprennent chacun une région de grille en polysilicium GOX et des régions conductrices, c’est-à-dire une région de source S et une région de drain D, dopées de type N. En outre les transistors MOS basse-tension LV comprennent un contact métallique LV_MC disposé en surface de la région de grille GOX.
La région de grille en polysilicium GOX a la même épaisseur E2 et la même composition que la couche de polysilicium POLY et les régions conductrices S, D ont la même concentration de dopants que la première région CA de la couche de polysilicium POLY.
En outre, le contact métallique LV_MC a la même composition que le premier contact métallique CA_MC et que le deuxième contact métallique AN_MC.
La illustre un système de protection SYS contre des injections de courant dans le substrat SUB.
Le système SYS comprend un circuit CONV et le dispositif semiconducteur tel que décrit précédemment en relation avec la ou 2. Le circuit CONV peut être un convertisseur de tension continue (usuellement désigné sous le terme « convertisseur DC-DC » ou « convertisseur continu-continu ») par exemple. Le circuit CONV peut être connecté à une source d’alimentation PWR permettant de délivrer un courant continu Ipwr au circuit CONV.
Au moins l’une des diodes Schottky D_SCH1, D_SCH2 et D_SCH3, par exemple la diode D_SCH1, est couplée en parallèle au circuit CONV entre le circuit CONV et la source d’alimentation PWR. La diode D_SCH1 est ainsi configurée pour limiter, voire d’éliminer, l’injection d’une partie du courant Ipwr par le circuit CONV dans le substrat SUB.
La illustre schématiquement un mode de mise en œuvre d’un procédé de fabrication des diode Schottky D_SCH1, D_SCH2 et D_SCH3. Un tel procédé de fabrication est utilisé pour former un dispositif semiconducteur IC, tel que représenté à la et 2.
Le procédé comprend une formation 100 d’une couche diélectrique STI dans un substrat SUB. La illustre schématiquement un résultat de la formation 100 de la couche diélectrique STI selon une vue en coupe.
La couche diélectrique STI est connue pour être formée entre des composants électroniques d’un circuit intégré afin d’empêcher les fuites de courant d’un composant vers un autre. Comme il sera décrit par la suite, le procédé utilise avantageusement une telle couche diélectrique STI non pas pour isoler uniquement deux composants situés l’un à côté de l’autre, mais également pour isoler le substrat SUB de composants pouvant être formés ultérieurement au-dessus de la couche diélectrique STI, tels que les diodes Schottky D_SCH1, D_SCH2 et D_SCH3.
La formation 100 de la couche diélectrique STI peut être réalisée en gravant le silicium du substrat SUB de façon à former une tranchée en profondeur du substrat SUB et en remplissant la tranchée d’un matériau diélectrique, tel que le dioxyde de silicium de formule chimique SiO2par exemple. La capacité d’isolation électrique de la couche diélectrique dépend de plusieurs facteurs tels que le choix du matériau diélectrique et l’épaisseur de la couche diélectrique STI.
En effet, la couche diélectrique STI peut prévoir une épaisseur E1 comprise entre 200nm et 1000 nm.
Le procédé comprend également une formation 101 d’une couche de polysilicium POLY sur la couche diélectrique STI. La illustre schématiquement un résultat de la formation 101 de la couche de polysilicium POLY selon une vue en coupe.
Comme cela a été expliqué précédemment, la couche diélectrique STI est adaptée pour isoler électriquement la couche de polysilicium POLY du substrat SUB. La couche de polysilicium POLY peut être, par exemple, formée par dépôt chimique en phase vapeur à basse pression, plus connu sous l’acronyme anglosaxon « LPCVD » pour « Low Pressure Chemical Vapor Deposition ».
La couche de polysilicium POLY peut recouvrir aussi bien partiellement que complétement la couche diélectrique STI, de façon à ne pas être en contact direct avec le substrat SUB.
Le procédé comprend un dopage 102 de la couche de polysilicium POLY. La illustre schématiquement un dopage 102 de la couche de polysilicium POLY, notamment lors d’une étape d’implantation ionique, selon une vue en coupe. Le dopage 102 est effectué de façon à former au moins une première région CA, par exemple trois régions, dopée de type N adjacente à au moins une deuxième région non-dopée AN, par exemple trois régions, de la couche de polysilicium POLY. Les étapes permettant de réaliser le dopage 102 sont détaillées ci-après et ne sont nullement limitatifs.
Tout d’abord, des masquage et gravure sont réalisées sur la couche de polysilicium POLY. Un exemple de masquage et gravure est représenté à la dans lequel un masque MSK_IPL a été préalablement formé sur la couche de polysilicium POLY, puis gravé.
En particulier, les masquage et gravure sont adaptés pour former des ouvertures au niveau des premières régions CA de la couche de polysilicium POLY.
Une implantation ionique est ensuite réalisée sur la couche de polysilicium POLY au niveau desdites ouvertures. Les ions sont implantés dans les premières régions CA situées sous les ouvertures du masque MSK_IPL. Préférablement, la concentration ionique des premières régions CA après dopage est comprise entre 1e12 et 1e16 atomes/cm3. Le masque MSK_IPL empêche les ions d’atteindre les deuxièmes régions AN recouvertes par ce masque MSK_IPL.
A titre d’exemple, les premières régions CA peuvent être dopées de la même manière que des régions de source et de drain d’un transistor MOS ou des régions de drain faiblement dopées, usuellement nommées « LDD » pour « Low Doped Drain » en anglais. Les premières régions CA présentent dans ce cas-là une concentration ionique inférieure à 1e15 atomes/cm3. Une cointégration avec des transistors MOS peut ainsi être facilitée en choisissant l’un ou l’autre de ces types de dopage.
Les premières régions CA peuvent également subir un prédopage qui peut être avantageux pour une cointégration avec des cellules mémoires CELL.
À l’issue de l’implantation ionique, un retrait du masque MSK_IPL peut être effectué (non-représenté) laissant apparaître les surfaces des premières régions CA dopées de type N, correspondant aux régions de cathode, et des deuxièmes régions AN non-dopées, correspondant à des régions d’anode des diodes D_SCH1, D_SCH2 et D_SCH3.
Le procédé comprend une formation de contacts métalliques CA_MC et AN_MC en surface de la couche de polysilicium POLY. La formation des contacts métalliques comprend une gravure 103 d’une couche d’oxyde MSK_SIL et une siliciuration 104 réalisée en surface des premières régions CA et des deuxièmes régions AN de la couche de polysilicium POLY.
La illustre schématiquement le résultat de la formation et gravure 103 de la couche d’oxyde MSK_SIL selon une vue en coupe.
La couche d’oxyde MSK_SIL s’étend sur la couche de polysilicium POLY et recouvre les surfaces des premières régions CA et des deuxièmes régions AN. Le matériau de la couche d’oxyde MSK_SIL peut être par exemple de l’oxyde de silicium (SiO2).
La gravure 103 de la couche d’oxyde MSK_SIL découvre partiellement les premières régions CA et les deuxièmes régions AN de la couche de polysilicium POLY. Plus particulièrement, la gravure 103 permet de retirer la couche d’oxyde MSK_SIL de part et d’autre des jonctions entre les premières régions CA et les deuxièmes régions AN.
D’une part, la couche d’oxyde MSK_SIL, à la manière d’un masque, permet d’éviter la formation de contacts métalliques sur ou à proximité des jonctions entre les premières régions CA et les deuxièmes régions AN et de former, d’autre part, des ouvertures aux endroits où la couche d’oxyde MSK_SIL a été gravée.
La illustre schématiquement le résultat de la siliciuration 104 selon une vue en coupe.
La siliciuration 104 est réalisée en surface des premières régions CA et des deuxièmes régions AN de la couche de polysilicium POLY, sous les ouvertures formées par le masque MSK_SIL. La siliciuration 104 est une technique bien connue de l’homme du métier permettant de transformer par réaction chimique le silicium polycristallin en surface des premières régions CA et des deuxièmes régions AN en un siliciure.
En particulier, le siliciure peut être obtenu en diffusant des métaux dans le silicium. Par exemple, des métaux tels que le platine et le nickel peuvent être diffusés dans la couche de polysilicium POLY à travers les ouvertures afin de former une couche de siliciure d’un alliage nickel-platine (NiPt). La siliciuration 104 permet d’améliorer le contact ohmique entre la couche de siliciure et la couche de polysilicium POLY.
Par conséquent, les couches de siliciure forment des premiers contacts métalliques CA_MC en surface des premières régions CA et des deuxièmes contacts métalliques AN_MC en surface des deuxièmes régions AN.
Par ailleurs, les premiers contacts métalliques CA_MC et les deuxièmes contacts métalliques AN_MC sont adaptés à être isolés l’un de l’autre par la couche d’oxyde MSK_SIL.
La illustre le procédé de fabrication de diodes Schottky D_SCH1, D_SCH2 et D_SCH3 selon une autre variante permettant d’obtenir le dispositif semiconducteur décrit en relation avec la .
Le procédé selon cette variante comprend la formation 101 de la couche de polysilicium POLY, le dopage 102 de la couche de polysilicium POLY et la formation des contacts métalliques CA_MC et AN_MC tel que décrites précédemment en relation avec les figures 6, 7, 8 et 9 en cointégration avec d’autres composants électroniques.
D’une part, le procédé peut comprendre une fabrication de cellules mémoires non-volatiles CELL. La formation 101 de la couche de polysilicium POLY est réalisée simultanément pour la fabrication de cellules mémoires CELL et des diodes D_SCH1, D_SCH2 et D_SCH3 comme cela est illustré schématiquement sur la .
D’autre part, le procédé peut comprendre une fabrication de transistors MOS basse-tension LV. La fabrication de transistors MOS basse-tension LV comprend une formation de régions de grille GOX en polysilicium réalisée simultanément avec la formation 101 de la couche de polysilicium POLY.
La fabrication des cellules mémoires non-volatile CELL comprend une formation d’un empilement de polysilicium CELL_POLY et un dopage de type N de l’empilement de polysilicium CELL_POLY. La formation de l’empilement de polysilicium CELL_POLY est réalisée simultanément avec la formation de la couche de polysilicium POLY. Le dopage de type N de l’empilement de polysilicium CELL_POLY est réalisé simultanément avec le dopage de la couche de polysilicium POLY. L’empilement de polysilicium CELL_POLY peut être dopé par l’une des implantations ioniques mentionnées précédemment en exemple. La fabrication des cellules mémoires non-volatile CELL comprend également une formation d’un contact métallique CELL_MC en surface de l’empilement de polysilicium CELL_POLY. La formation du contact métallique CELL_MC est réalisée simultanément avec la formation du premier contact métallique CA_MC et du deuxième contact métallique AN_MC.
La fabrication des transistors MOS basse-tension LV comprend également une formation de régions conductrices, c’est-à-dire d’une région de source S et d’une région de drain D, et une formation d’un contact métallique LV_MC en surface de la région de grille GOX. La formation des régions conductrices est réalisée simultanément avec le dopage 102 de la couche de polysilicium POLY. Plus particulièrement, le dopage 102 permet d’appliquer un dopage de type N, par exemple par l’un des exemples d’implantation ionique mentionnés précédemment, pour former les régions de cathode CA des diodes D_SCH1, D_SCH2 et D_SCH3 et les régions semiconductrices des transistors MOS basse-tension LV.
La formation d’un contact métallique LV_MC en surface de la région de grille GOX est réalisée simultanément avec la formation 103 du premier contact métallique CA_MC et du deuxième contact métallique AN_MC.
La fabrication de diodes Schottky D_SCH1, D_SCH2 et D_SCH3 suivant cette variante permet de fabriquer « gratuitement » les diodes Schottky dans un même procédé, notamment lors des étapes communes à la fabrication de cellules mémoires CELL ou/et de transistors MOS basse-tension LV. Par « gratuitement », on entend que le procédé ne nécessite pas d’étapes supplémentaires dédiées exclusivement à la formation des diodes Schottky D_SCH1, D_SCH2 et D_SCH3 et permet donc de réduire le nombre d’étapes pour la fabrication du dispositif semiconducteur IC, ce qui réduit ainsi le coût et le temps de production d’un tel dispositif IC.

Claims (12)

  1. Dispositif semiconducteur comprenant au moins une diode Schottky sur un substrat (SUB), ladite au moins une diode Schottky (D_SCH1, D_SCH2, D_SCH3) comportant une couche de polysilicium (POLY) disposée sur une couche diélectrique (STI) s’étendant en profondeur dans le substrat (SUB) et adaptée pour isoler électriquement la couche de polysilicium (POLY) du substrat (SUB), la couche de polysilicium (POLY) présentant au moins une première région (CA) dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée (AN), dite région d’anode, un premier contact métallique (CA_MC) disposé en surface de ladite au moins une première région (CA) et un deuxième contact métallique (AN) disposé en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont adaptés à être isolés électriquement l’un de l’autre.
  2. Dispositif semiconducteur selon la revendication 1, dans lequel ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont isolés l’un de l’autre par une couche d’oxyde (MSK_SIL) s’étendant sur la couche de polysilicium (POLY).
  3. Dispositif semiconducteur selon la revendication 1 ou 2, dans lequel le matériau des contacts métalliques (CA_MC, AN_MC) est un alliage nickel-platine.
  4. Dispositif semiconducteur selon l’une des revendications précédentes, comprenant en outre au moins une cellule mémoire non-volatile (CELL) comportant un empilement de polysilicium (CELL_POLY) dopé de type N et d’un contact métallique (CELL_MC) disposé en surface dudit empilement de polysilicium (CELL_POLY), dans lequel :
    ledit empilement de polysilicium (CELL_POLY) a la même épaisseur (E2), la même composition et la même concentration de dopants que la première région (CA) de la couche de polysilicium (POLY),
    - ledit contact métallique (CELL_MC) a la même composition que le premier contact métallique (CA_MC) et que le deuxième contact métallique (AN_MC).
  5. Dispositif semiconducteur selon l’une des revendications précédentes, comprenant en outre au moins un transistor MOS basse-tension (LV) comprenant une région de grille en polysilicium (GOX), des régions conductrices (S, D) dopées de type N et un contact métallique (LV_MC) disposé en surface de la région de grille (GOX), dans lequel :
    - ladite région de grille en polysilicium (GOX) a la même épaisseur (E2) et la même composition que la couche de polysilicium (POLY),
    - lesdites régions conductrices (S, D) ont la même concentration de dopants que la première région (CA) de la couche de polysilicium (POLY),
    - ledit contact métallique (LV_MC) a la même composition que le premier contact métallique (CA_MC) et que le deuxième contact métallique (AN_MC).
  6. Système (SYS) de protection contre des injections de courant dans le substrat (SUB), comprenant :
    - un circuit (CONV) capable de générer des courants dans le substrat (SUB),
    - le dispositif semiconducteur (IC) tel que défini par les revendications 1 à 5, dans lequel ladite au moins une diode Schottky (D_SCH1, D_SCH2) est couplée en parallèle au circuit (CONV) et configurée pour limiter les courants générés par le circuit (CONV) dans le substrat (SUB).
  7. Procédé de fabrication d’au moins une diode Schottky (D_SCH1, D_SCH2, D_SCH3) sur un substrat (SUB) comprenant :
    - une formation d‘une couche diélectrique (STI) dans le substrat (SUB) de sorte que la couche diélectrique (STI) s’étend en profondeur dans le substrat (SUB),
    - une formation d’une couche de polysilicium (POLY) sur la couche diélectrique (STI), la couche diélectrique (STI) étant adaptée pour isoler électriquement la couche de polysilicium (POLY) du substrat (SUB),
    - un dopage de la couche de polysilicium (POLY) de façon à former au moins une première région (CA) dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée (AN), dite région d’anode, de la couche de polysilicium (POLY),
    - une formation d’un premier contact métallique (CA_MC) en surface de ladite au moins une première région (CA) et d’un deuxième contact métallique (AN_MC) en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont adaptés à être isolés électriquement l’un de l’autre.
  8. Procédé selon la revendication 7, dans lequel le dopage de la couche de polysilicium (POLY) comprend un masquage et gravure adaptées pour former des ouvertures au niveau de ladite au moins une première région (CA) de la couche de polysilicium (POLY) et une implantation ionique sur la couche de polysilicium (POLY) au niveau desdites ouvertures.
  9. Procédé selon la revendication 7 ou 8, dans lequel la formation du premier contact métallique (CA_MC) et du deuxième contact métallique (AN_MC) comprend :
    - une formation d’une couche d’oxyde (MSK_SIL) s’étendant sur la couche de polysilicium (POLY),
    - une gravure de la couche d’oxyde (MSK_SIL) découvrant partiellement ladite au moins une première région (CA) et ladite au moins deuxième région (AN) de la couche de polysilicium (POLY), et
    - une siliciuration en surface de ladite au moins une première région (CA) et en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont isolés l’un de l’autre par la couche d’oxyde (MSK_SIL).
  10. Procédé selon l’une des revendications 7 à 9, dans lequel le matériau des contacts métalliques (CA_MC, AN_MC) est un alliage nickel-platine.
  11. Procédé selon l’une des revendications 7 à 10, comportant en outre une fabrication d’au moins une cellule mémoire non-volatile (CEL) comprenant :
    - une formation d’un empilement de polysilicium (CELL_POLY) réalisée simultanément avec la formation de la couche de polysilicium (POLY),
    - un dopage de type N dudit empilement de polysilicium (CELL_POLY) réalisé simultanément avec le dopage de la couche de polysilicium (POLY), et
    - une formation d’un contact métallique (CELL_MC) en surface dudit empilement de polysilicium (CELL_POLY) réalisée simultanément avec la formation du premier contact métallique (CA_MC) et du deuxième contact métallique (AN_MC).
  12. Procédé selon l’une des revendications 7 à 11, comportant en outre une fabrication d’au moins un transistor MOS basse-tension (LV) comprenant :
    - une formation d’une région de grille en polysilicium (GOX) réalisée simultanément avec la formation de la couche de polysilicium (POLY),
    - une formation de régions conductrices (S, D) dopées de type N réalisée simultanément avec le dopage de la couche de polysilicium (POLY), et
    - une formation d’un contact métallique (LV_MC) en surface de ladite région de grille (GOX) réalisée simultanément avec la formation du premier contact métallique (CA_MC) et du deuxième contact métallique (AN_MC).
FR2207485A 2022-07-21 2022-07-21 Procédé de fabrication de diode schottky et circuit intégré correspondant Pending FR3138242A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2207485A FR3138242A1 (fr) 2022-07-21 2022-07-21 Procédé de fabrication de diode schottky et circuit intégré correspondant
US18/224,293 US20240030357A1 (en) 2022-07-21 2023-07-20 Method for manufacturing a schottky diode and corresponding integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2207485A FR3138242A1 (fr) 2022-07-21 2022-07-21 Procédé de fabrication de diode schottky et circuit intégré correspondant
FR2207485 2022-07-21

Publications (1)

Publication Number Publication Date
FR3138242A1 true FR3138242A1 (fr) 2024-01-26

Family

ID=83996435

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2207485A Pending FR3138242A1 (fr) 2022-07-21 2022-07-21 Procédé de fabrication de diode schottky et circuit intégré correspondant

Country Status (2)

Country Link
US (1) US20240030357A1 (fr)
FR (1) FR3138242A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125039A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Low parasitic capacitance schottky diode
US20110227135A1 (en) * 2009-05-28 2011-09-22 Freescale Semiconductor, Inc. Schottky diodes
US20160172458A1 (en) * 2014-02-14 2016-06-16 Semiconductor Components Industries, Llc Schottky device and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125039A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Low parasitic capacitance schottky diode
US20110227135A1 (en) * 2009-05-28 2011-09-22 Freescale Semiconductor, Inc. Schottky diodes
US20160172458A1 (en) * 2014-02-14 2016-06-16 Semiconductor Components Industries, Llc Schottky device and method of manufacture

Also Published As

Publication number Publication date
US20240030357A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
EP0420748B1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
US20060244050A1 (en) Semiconductor device and method of fabricating the same
US20080135970A1 (en) High Voltage Shottky Diodes
KR19980064586A (ko) 반도체 장치 및 그 제조 방법
EP3203527A1 (fr) Transistor a heterojonction a haute mobilite electronique de type normalement bloque
WO2000046858A1 (fr) Transistor mos a tension de seuil dynamique equipe d'un limiteur de courant, et procede de realisation d'un tel transistor
FR2694449A1 (fr) Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant.
EP0624943B1 (fr) Composant limiteur de courant série
EP0881687B1 (fr) Contact sur une région de type P
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR3138242A1 (fr) Procédé de fabrication de diode schottky et circuit intégré correspondant
EP1006573B1 (fr) Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique
US6538284B1 (en) SOI device with body recombination region, and method
US6316319B1 (en) Method of manufacturing a semiconductor device having shallow junctions
US8609501B2 (en) Fluorine implant under isolation dielectric structures to improve bipolar transistor performance and matching
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
EP1517377A1 (fr) Transistor bipolaire
EP0462029B1 (fr) Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses
FR3069369B1 (fr) Circuit integre comportant un contact partage masque
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
US8138073B2 (en) Method for forming a Schottky diode having a metal-semiconductor Schottky contact
CN220731532U (zh) 包括至少一个肖特基二极管的半导体器件和电子系统
US11081556B2 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240126