FR3134232A1 - Dispositif électronique - Google Patents

Dispositif électronique Download PDF

Info

Publication number
FR3134232A1
FR3134232A1 FR2203116A FR2203116A FR3134232A1 FR 3134232 A1 FR3134232 A1 FR 3134232A1 FR 2203116 A FR2203116 A FR 2203116A FR 2203116 A FR2203116 A FR 2203116A FR 3134232 A1 FR3134232 A1 FR 3134232A1
Authority
FR
France
Prior art keywords
radiation element
layer
substrate
electronic device
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2203116A
Other languages
English (en)
Other versions
FR3134232B1 (fr
Inventor
Olivier Ptak
Ouafa HAJJI
Georg KIMMICH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2203116A priority Critical patent/FR3134232B1/fr
Priority to EP23165731.3A priority patent/EP4258351A1/fr
Priority to US18/194,855 priority patent/US20230318171A1/en
Priority to CN202310352830.XA priority patent/CN116895935A/zh
Publication of FR3134232A1 publication Critical patent/FR3134232A1/fr
Application granted granted Critical
Publication of FR3134232B1 publication Critical patent/FR3134232B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Dispositif électronique La présente description concerne un dispositif électronique (100, 200) comprenant : une puce électronique (102) montée sur une première région (109) d’un substrat (107) du dispositif électronique ; une première couche (105, 142, 205) d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique (102) orientée à l’opposé du substrat (107) ; et un élément de rayonnement (106) d’une antenne du dispositif électronique séparé du substrat (107) par au moins une partie de la première couche d’enrobage (105, 142, 205) et étant décalé par rapport à la première région (109) du substrat (107) pour que l’élément de rayonnement (106) ne recouvre pas la puce électronique (102), l’élément de rayonnement (106) étant enterré dans la première couche d’enrobage (105, 142, 205) ou étant agencé dans la première couche d’enrobage (105, 142, 205) et recouvert au moins en partie par un matériau de protection (210). Figure pour l'abrégé : Fig. 1

Description

Dispositif électronique
La présente description concerne de façon générale les dispositifs électroniques et leurs procédés de fabrication, notamment les dispositifs électroniques de communication sans fil.
Les dispositifs électroniques, notamment les dispositifs électroniques de communication sans fil à courte distance, par exemple de moins de 50 m, peuvent utiliser des antennes de type planaire (PATCH ANTENNA en anglais). Une antenne planaire est une antenne plane dont un élément rayonnant est séparé d'un plan réflecteur conducteur par une lame diélectrique dont l’épaisseur dépend de la longueur d’onde du signal de communication voulu.
Les dispositifs électroniques à antennes planaires peuvent comprendre une puce électronique configurée pour transmettre et/ou à recevoir des signaux par l’intermédiaire de l’antenne planaire. Toutefois, des solutions existantes pour l’intégrer une puce électronique avec une antenne planaire ne sont pas assez robustes et/ou ont une épaisseur importante.
Il existe un besoin d’améliorer les dispositifs électroniques actuels ainsi que leurs méthodes de fabrication. Il existe en outre un besoin d’abaisser l’épaisseur des dispositifs électroniques pour permettre leur intégration optimale.
Un mode de réalisation prévoit un dispositif électronique comprenant : une puce électronique montée sur une première région d’un substrat du dispositif électronique ; une première couche d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique orientée à l’opposé du substrat ; et un élément de rayonnement d’une antenne du dispositif électronique séparé du substrat par au moins une partie de la première couche d’enrobage et étant décalé par rapport à la première région du substrat pour que l’élément de rayonnement ne recouvre pas la puce électronique ; l’élément de rayonnement étant : enterré dans la première couche d’enrobage et/ou dans une deuxième couche d’enrobage, ou étant agencé dans la première couche d’enrobage et recouvert au moins en partie par un matériau de protection.
Un autre mode de réalisation prévoit un procédé de fabrication d’un dispositif électronique comprenant : fournir une puce électronique, la puce électronique étant montée sur une première région d’un substrat du dispositif électronique ; former une première couche d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique orientée à l’opposé du substrat ; et former un élément de rayonnement pour qu’il soit séparé du substrat par au moins une partie de la première couche d’enrobage et décalé par rapport à la première région du substrat pour ne pas recouvrir la puce électronique ; l’élément de rayonnement étant enterré dans la première couche d’enrobage ou étant agencé dans la première couche d’enrobage et recouvert au moins en partie par un matériau de protection.
Selon un mode de réalisation, la puce électronique est apte à exciter l’élément de rayonnement avec un signal de communication.
Selon un mode de réalisation, le substrat comprend : une couche de masse supportant une surface conductrice, reliée à la masse, et dotée d’une ouverture ; et une couche de signal dotée d’au moins une ligne de signal et agencée en regard d’au moins une partie de l’ouverture de la couche de masse ; l’élément de rayonnement étant agencé en regard d’au moins une partie de l’ouverture de la couche de masse, la couche de masse étant agencée entre la couche de signal et l’élément de rayonnement.
Selon un mode de réalisation, l’élément de rayonnement est entièrement enterré dans le premier matériau d’enrobage.
Selon un mode de réalisation, l’élément de rayonnement est agencé dans la première couche d’enrobage et recouvert au moins en partie par le matériau de protection, et le matériau de protection est différent du premier matériau d’enrobage.
Selon un mode de réalisation, l’élément de rayonnement est agencé dans la première couche d’enrobage et recouvert au moins en partie par le matériau de protection, et le matériau de protection est identique au premier matériau d’enrobage.
Selon un mode de réalisation, la formation de l’élément de rayonnement est précédée par une étape de gravure où une surface du premier matériau d’enrobage, opposée au substrat, est gravée de sorte qu’à la fin de l’étape de gravure, une épaisseur du premier matériau d’enrobage comptée entre le substrat et la surface gravée du premier matériau d’enrobage, soit comprise entre 100 micromètres et 1000 micromètres.
Selon un mode de réalisation, l’élément de rayonnement est obtenu par un dépôt d’une surface conductrice recouvrant une portion de la surface du premier matériau d’enrobage obtenue après l’étape de gravure.
Selon un mode de réalisation, une étape de rognage est appliquée à la surface conductrice de sorte, qu’à la fin de l’étape de rognage, au moins une dimension d’extension surfacique de la surface conductrice soit plus faible qu’avant l’étape de rognage.
Selon un mode de réalisation, après l’étape de rognage, une étape de finition est réalisée pour qu’une couche supplémentaire de matériau, par exemple le premier matériau d’enrobage ou le matériau de protection, est formée pour au moins recouvrir la surface conductrice.
Selon un mode de réalisation, lors d’une étape de diminution d’épaisseur, la couche supplémentaire de matériau est gravée de sorte que la couche supplémentaire du matériau d’enrobage recouvre la surface conductrice avec une épaisseur comprise entre 1 micromètre et 36 micromètres.
Selon un mode de réalisation, l’étape de gravure est configurée pour qu’un caisson évidé soit obtenu dans le premier matériau d’enrobage, le caisson ayant une extension latérale égale, ou approximativement égale, à l’extension latérale recherchée de la surface conductrice.
Selon un mode de réalisation, l’étape de gravure est configurée pour, qu’à la fin de l’étape de gravure, la rugosité de la surface gravée du premier matériau d’enrobage soit inférieure à 1 micromètre.
Un autre mode de réalisation prévoit un système électronique comprenant un premier dispositif électronique tel que défini ci-dessus et un deuxième dispositif électronique tel que défini ci-dessus, les deux dispositifs électroniques étant configurés pour échanger un signal de communication via leur élément de rayonnement respectif.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la est une vue en coupe représentant un dispositif électronique selon un mode de réalisation de la présente description ;
la est une vue en coupe représentant un dispositif électronique selon un autre mode de réalisation de la présente description ;
la représente un procédé de fabrication du dispositif électronique de la selon un mode de réalisation de la présente description ;
la représente un procédé de fabrication du dispositif électronique de la selon un autre mode de réalisation de la présente description ;
la représente le procédé de la sous forme de blocs ;
la représente le procédé de la sous forme de blocs ;
la représente un système électronique selon un mode de réalisation de la présente description ; et
la représente un système électronique selon un autre mode de réalisation de la présente description.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures ou à un dispositif électronique dans une position normale d'utilisation.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La représente, de manière schématique, une vue en coupe d’un dispositif électronique 100 selon un mode de réalisation de la présente description.
Le dispositif électronique de la comprend une puce électronique 102 apte à exciter un élément de rayonnement 106 d’une antenne du dispositif électronique avec un signal de communication. L’excitation de l’élément de rayonnement est, par exemple, configurée pour générer un signal radiofréquence de communication à partir de l’élément de rayonnement 106.
La puce électronique 102 comprend, par exemple, des plots de contact 110, par exemple, sous forme de boules. Les plots de contacts sont, dans un autre exemple, plats. Les plots de contacts sont, par exemple, agencés tous sur une même face de la puce électronique ou bien répartis sur plusieurs faces. Dans un exemple, la puce électronique est une puce retournée (FLIP CHIP en anglais).
La puce électronique 102 est montée sur une première région d’un substrat 107 du dispositif électronique 100. La puce électronique 102 est reliée, par exemple par l’intermédiaire des plots de contacts 110, au substrat 107 ou à des pistes conductrices du substrat 107 et/ou à des composants du substrat 107.
Le substrat 107 comprend, par exemple, une couche de masse 116 supportant une surface conductrice, reliée à la masse, et par exemple, dotée d’une ouverture (non illustrée).
Le substrat comprend, par exemple, une couche de signal 118 conductrice dotée, par exemple, d’au moins une ligne de signal (non illustrée) et agencée en regard d’au moins une partie de l’ouverture de la couche de masse 116. Les termes « en regard » signifient qu’au moins une partie de la ou des lignes de signal est alignée, ou approximativement alignée, verticalement par rapport à l’ouverture de la couche de masse. La couche de masse 116 et la couche de signal 118 sont, par exemple, décalées entre elles suivant l’épaisseur du substrat en étant séparées par un isolant. Dans un exemple, un isolant sépare en outre la couche de masse d’une surface du substrat. Des contacts électriques sont reliés aux plots de contact 110 de la puce électronique 102. Le substrat 107 comprend, par exemple, des plots de contacts 120, par exemple sous forme de boules. Les plots de contacts 120 servent, par exemple, à relier et/ou fixer le substrat 107 à un autre substrat non-illustré. Ces plots de contacts 120 sont reliés par exemple, à la couche de masse ou à la couche de signal ou bien aux plots de contacts de la puce électronique 102.
Une couche 105 d’un premier matériau d’enrobage recouvre, par exemple, au moins une face de la puce électronique 102 orientée à l’opposé du substrat. Cela permet de protéger la puce électronique contre des éventuels éléments extérieurs tels que l’humidité ou des chocs électriques.
Dans un exemple, le premier matériau d’enrobage est déposé puis il est durci par compression ou thermocompression. Le premier matériau d’enrobage est par exemple de la résine époxy.
La couche 105 est, par exemple, également agencée entre l’élément de rayonnement 106 et le substrat 107.
L’élément de rayonnement 106 est, par exemple, agencé au niveau d’une région 111 décalée par rapport à une région 109 du substrat sur laquelle est montée la puce électronique 102 pour que l’élément de rayonnement ne recouvre pas la puce électronique. Cela permet que le dispositif électronique 100 soit relativement mince.
La distance 108 entre l’élément de rayonnement 106 et le substrat 107 est, par exemple, comprise entre 100 micromètres et 1000 micromètres. Pour un signal radiofréquence de type onde millimétrique, cette distance est de l’ordre de 275 micromètres. Dans un exemple, la distance 108 est supérieure à l’épaisseur de la puce électronique 102. Cela permet de ne pas abimer la puce lors de la fabrication de la couche 105, et également de limiter les interférences ou l’atténuation du signal généré par l’élément de rayonnement.
Au niveau de l’interface 124 avec l’élément de rayonnement 106, la rugosité de la surface de la couche 105 du premier matériau d’enrobage est, par exemple, inférieure à 1 micromètre. Cela permet que l’élément de rayonnement soit formé avec précision, ce qui améliore par exemple les performances d’antenne du dispositif.
L’élément de rayonnement 106 a, par exemple, une extension 140, comptée dans un plan horizontal, égale ou environ égale à 1 mm par 1 mm et une épaisseur de l’ordre du micromètre ou de quelques dizaines de micromètres.
L’élément de rayonnement 106 est couvert, par exemple, par une couche supplémentaire 142 du premier matériau d’enrobage, pour que l’élément de rayonnement 106 soit enterré dans le premier matériau d’enrobage, et protégé par ce premier matériau d’enrobage. De façon alternative, la couche supplémentaire 142 est d’un deuxième matériau d’enrobage différent du premier matériau d’enrobage. La couche supplémentaire 142 recouvre par exemple, une face supérieure 126 de l’élément de rayonnement 106 sur une épaisseur 112 comprise, par exemple, entre 1 et 36 micromètres, et dans certains cas entre 4 et 20 micromètres, par exemple de l’ordre de 20 micromètres. L’épaisseur de la couche 142 recouvrant l’élément de rayonnement 106 sera choisie, par exemple, de sorte à ne pas perturber trop fortement le rayonnement d’antenne de l’élément de rayonnement 106 et de sorte à assurer une protection contre les éléments extérieurs tels que l’humidité ou les chocs mécaniques.
L’élément de rayonnement 106 interagit avec le signal de communication en provenance de la puce électronique 102 de sorte à émettre un signal radiofréquence. De même, l’élément de rayonnement peut, par exemple, recevoir un signal radiofréquence venant de l’extérieur, vers la puce électronique, comme par exemple un signal venant d’un dispositif électronique identique à celui de la .
L’élément de rayonnement 106, dans l’exemple où une couche de masse est présente dans le substrat, interagit avec celui-ci afin, par exemple, qu’un signal d’antenne soit formé et émis vers l’extérieur du dispositif.
Dans l’exemple où une surface de ligne de signal est présente, la puce électronique 102 fourni, par exemple, un signal à émettre à la ligne ou aux lignes de la surface de ligne de signal 118. L’élément de rayonnement 106 interagit avec la couche de masse et avec la surface de ligne de signal 118 afin, par exemple, qu’un signal d’antenne soit formé et émis vers l’extérieur du dispositif.
Dans un autre exemple, seul l’élément de rayonnement 106 est présent et le substrat 107 ne comporte pas de couche de masse ni de surface de ligne de signal. Dans ce cas, l’élément de rayonnement 106 est relié à une ligne conductrice du substrat 107 qui est en connexion avec la puce électronique 102. Un signal d’émission est, par exemple, envoyé par la puce électronique 102 vers la piste conductrice du substrat à travers les plots de contact 110, puis le signal est amené à l’élément de rayonnement 106, par exemple, par l’intermédiaire d’un via agencé entre le substrat 107 et l’élément de rayonnement 106. Un tel via (non illustré) est, par exemple, formé par structuration laser directe (LDS, "Laser Direct Structuring" en anglais) ou correspond à un via de moule traversant (TMV "Through Mold Via" en anglais) dans le premier matériau d’enrobage 105.
Bien que, dans l’exemple de la , la puce électronique 102 soit reliée au substrat 107 par l’intermédiaire des plots de contacts 110, dans d’autres modes de réalisation il sera possible que d’autres types de connexions soient présents de façon alternative ou additionnelle, comme des connexions filaires (en anglais "wire bonding").
La représente, de manière schématique, une vue en coupe d’un dispositif électronique 200 selon un autre mode de réalisation de la présente description. Dans l’exemple de la , la puce électronique 102, et le substrat 107 sont similaires à ceux de la . Dans l’exemple de la , l’élément de rayonnement 106 est remplacé par un élément de rayonnement 206 ayant une partie, par exemple plane ou approximativement plane, agencée dans une couche 205 faite, par exemple, du premier matériau d’enrobage. C’est dire, par exemple, qu’une surface inférieure 206 de l’élément de rayonnement 206 orientée vers le substrat 107, ainsi qu’au moins quatre côtés latéraux 230 de cette surface inférieure, sont en contact avec le premier matériau d’enrobage de la couche 205. L’extension latérale 240 de l’élément de rayonnement 206, comptée dans un plan horizontal, est par exemple de l’ordre du millimètre. Dans l’exemple de la , l’élément de rayonnement 206 comprend des bords relevés qui partent des bords latéraux extérieurs de l’éléments de rayonnement jusqu’à une surface supérieure 222 de la couche 205 du premier matériau d’enrobage orientée à l’opposé du substrat 107. Dans l’exemple du plan de coupe de la , l’élément de rayonnement 206 ainsi agencé a une forme de « U » avec le premier matériau d’enrobage agencé à l’extérieur de la forme en « U ». A l’intérieur de la forme en « U » est agencé un matériau de protection 210 qui est, dans un exemple, le premier matériau d’enrobage ou bien, dans un autre exemple, un autre type de matériau comme un matériau utilisé classiquement pour le remplissage d’espace sous les puces électroniques ("Underfill" en anglais). La hauteur 212 du matériau de protection est par exemple comprise entre 1 et 40 micromètres, et par exemple de l’ordre de 20 micromètres.
Dans l’exemple de la , la puce électronique 102 et l’élément de rayonnement 206 sont positionnés de façon similaires à la puce électronique 102 et l’élément de rayonnement 106 de la .
La représente des vues schématiques en coupe d’un procédé de fabrication du dispositif électronique 100 de la selon un mode de réalisation de la présente description.
Dans une étape 302, la puce électronique 102 est montée sur le substrat 107.
Dans une étape 304, une couche de premier matériau d’enrobage est déposée, par exemple par compression, sur la puce électronique ainsi que sur la face du substrat sur laquelle la puce est montée.
Dans une étape 306, la couche du premier matériau d’enrobage est amincie, par exemple par meulage à bande ("strip grinding" en anglais), de sorte que son épaisseur soit abaissée et de sorte que la surface après amincissement 124 ait, par exemple, une rugosité inférieure à 1 micromètre.
Dans une étape 308, une couche de rayonnement 307 est formée sur une portion de la surface obtenue à la fin de l’étape 306 avec pour finalité de devenir l’élément de rayonnement. Dans un exemple, cette portion ne recouvre pas la puce électronique et a une extension latérale 309 supérieure à l’extension latérale finale de l’élément de rayonnement. La formation de la couche de rayonnement peut se faire par toute méthode connue de l’homme du métier comme, par exemple, un dépôt sous vide, un dépôt assisté par plasma, une évaporation, ou encore de l’électrodéposition. La couche de rayonnement 307 est réalisée, par exemple, dans une matière conductrice comme un métal.
Dans une étape 310, un rognage ("laser trimming" ou "laser etching" en anglais) est réalisé pour graver les extrémités de la couche de rayonnement 307. L’extension latérale 140 obtenue après rognage est plus faible que l’extension latérale 309. Le fait de rogner la couche de rayonnement 307 après dépôt permet d’aligner de façon précise l’élément de rayonnement 106. La gravure des extrémités de l’élément de rayonnement 106 engendre, par exemple, une potentielle surgravure 311 localisée aux extrémités de l’élément du rayonnement.
Dans une étape 312, une autre couche 315, par exemple du même premier matériau d’enrobage, est formée, par exemple par la technique de moulage ("molding" en anglais) au-dessus de la surface du premier matériau d’enrobage obtenue à la fin de l’étape 310 de façon à recouvrir également l’élément de rayonnement 106 d’une épaisseur 313.
Dans une étape 314, la couche 315 est diminuée en épaisseur, par exemple par gravure ou polissage ou meulage pour former la couche 142. L’épaisseur résultante correspond à l’épaisseur 112 de la .
La représente un procédé de fabrication du dispositif électronique 200 de la selon un autre mode de réalisation de la présente description. Les trois premières étapes de l’exemple de la sont similaires aux étapes 302, 304 et 306 de la .
Dans une étape 408, un caisson 230 est formé depuis la surface 124 de façon décalée par rapport à la puce électronique.
Dans une étape 410, l’élément de rayonnement 206 est formé dans le caisson 230. Dans cette étape, et comme selon l’exemple de la coupe de la , l’élément de rayonnement 206 adopte la forme en « U » et, par exemple, dépasse de chaque côté en dehors du caisson 230.
Dans une étape 412, le matériau de protection 210 est formé dans la forme en « U » et, par exemple, déborde en dehors de la forme en « U » par un procédé de dépôt, par exemple par dépôt de gouttes ou par raclage ("doctor blade" en anglais).
Dans une étape 414, la surface opposée au substrat est amincie de sorte que le matériau de protection 210 qui débordait ainsi que le matériau de l’élément de rayonnement qui dépassait sont enlevés tout en gardant une épaisseur suffisante de matériau de protection au-dessus de l’élément de rayonnement. Dans cette étape, l’épaisseur 124 est, par exemple, diminuée.
La représente le procédé de la sous forme de blocs.
Une étape 502 (FLIP CHIP AND REFLOW) correspond à l’étape 302. Dans cette étape où la puce électronique est montée sur le substrat, une phase de recuit est, par exemple, mise en oeuvre pour faire fondre une partie des plots de contacts de la puce électronique afin qu’ils établissent un contact avec des pistes du substrat 107.
Une étape 504 (FIRST MOLDING) correspond à l’étape 304. Une étape 506 (FIRST STRIP GRINDING) correspond à l’étape 306. Une étape 508 (SPUTTERING) correspond à l’étape 308. Une étape 510 (LASER TRIMMING) correspond à l’étape 310. Une étape 512 (SECOND MOLDING) correspond à l’étape 312. Une étape 514 (SECOND STRIP GRINDING) correspond à l’étape 314.
La représente le procédé de la sous forme de blocs. Une étape 602 (FLIP CHIP AND REFLOW) correspond à l’étape 302. Une étape 604 (MOLDING) correspond à l’étape 304. Une étape 606 (FIRST STRIP GRINDING) correspond à l’étape 306. Une étape 608 (LASER TRIMMING) correspond à l’étape 408. Une étape 610 (SPUTTERING) correspond à l’étape 410. Une étape 612 (UNDERFILL DISPENSE AND CURE) correspond à l’étape 412. Dans cette étape, le matériau de protection 210 est, par exemple, le matériau classiquement utilisé pour le remplissage sous les puces ("Underfill" en anglais) et est, par exemple, dispensé uniquement au sein de la forme en « U ». Le matériau de protection 210 est ensuite, par exemple, durcit avec un traitement thermique et/ou ultraviolet. Une étape 614 (SECOND STRIP GRINDING) correspond à l’étape 414.
La représente un système électronique 700 selon un mode de réalisation de la présente description et la représente un système électronique 750 selon un mode de réalisation de la présente description. Dans l’exemple des figures 7A et 7B, le système électronique 700, 750 comprend deux dispositifs électroniques 100, 200 similaires à ceux des exemples des figures 1 ou 2, les dispositifs 100, 200 étant agencés l’un par rapport à l’autre pour pouvoir soit recevoir soit émettre un signal l’un vers l’autre. La transmission ou la réception du signal se fait, par exemple, par l’intermédiaire de leur élément de rayonnement 106 ou 206 respectif. L’un des dispositifs est par exemple retourné afin que les éléments de rayonnement 106, 206 sont face-à-face, et les signaux entre les éléments de rayonnement 106 ou 206 ne traversent que le matériau de la couche 142 ou le matériau de protection 210.
Dans l’exemple de la , les éléments de rayonnement 106, 206 sont positionnés dans chaque dispositif électronique 100 ou 200 de sorte que, lorsque les éléments de rayonnement 106, 206 sont face-à-face, les dispositifs sont alignés verticalement, c’est-à-dire que leurs bords sont substantiellement alignés verticalement.
Dans l’exemple de la , les éléments de rayonnement 106, 206 sont positionnés dans chaque dispositif électronique 100 ou 200 de la même manière de sorte que, lorsque les éléments de rayonnement 106, 206 sont face-à-face, l’un des dispositifs 100 ou 200 n’est que partiellement en regard de l’autre.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Notamment, la couche 205 est, par exemple formée par deux couches superposées du premier matériau d’enrobage de façon similaire à la pour les couches 105 et 142.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, pour ce qui est du matériau de protection ou du premier matériau d’enrobage qui sont choisis parmi de nombreux matériaux adaptés pour être déposés, par exemple, par voie liquide puis durcis par chauffage ou rayonnement UV ou thermocompression et qui offrent, une fois durcis, une protection contre des éléments extérieurs tels que l’humidité.

Claims (14)

  1. Dispositif électronique (100, 200) comprenant :
    - une puce électronique (102) montée sur une première région (109) d’un substrat (107) du dispositif électronique ;
    - une première couche (105, 142, 205) d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique (102) orientée à l’opposé du substrat (107) ; et
    - un élément de rayonnement (106) d’une antenne du dispositif électronique séparé du substrat (107) par au moins une partie de la première couche d’enrobage (105, 142, 205) et étant décalé par rapport à la première région (109) du substrat (107) pour que l’élément de rayonnement (106) ne recouvre pas la puce électronique (102) ;
    l’élément de rayonnement (106) étant enterré dans la première couche d’enrobage (105, 142, 205) ou étant agencé dans la première couche d’enrobage (105, 142, 205) et recouvert au moins en partie par un matériau de protection (210).
  2. Procédé de fabrication d’un dispositif électronique comprenant :
    - fournir une puce électronique (102), la puce électronique (102) étant montée sur une première région (109) d’un substrat (107) du dispositif électronique ;
    - former une première couche (105, 142, 205) d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique (102) orientée à l’opposé du substrat (107) ; et
    - former un élément de rayonnement (106) pour qu’il soit séparé du substrat (107) par au moins une partie de la première couche d’enrobage (105, 142, 205) et décalé par rapport à la première région (109) du substrat (107) pour ne pas recouvrir la puce électronique (102) ;
    l’élément de rayonnement (106) : étant enterré dans la première couche d’enrobage (105, 142, 205) ou étant agencé dans la première couche d’enrobage (105, 142, 205) et recouvert au moins en partie par un matériau de protection (210).
  3. Dispositif électronique selon la revendication 1, dans lequel le substrat (107) comprend :
    une couche de masse (116) supportant une surface conductrice, reliée à la masse, et dotée d’une ouverture ; et une couche de signal (118) dotée d’au moins une ligne de signal et agencée en regard d’au moins une partie de l’ouverture de la couche de masse (116) ;
    l’élément de rayonnement (106) étant agencé en regard d’au moins une partie de l’ouverture de la couche de masse (116), la couche de masse étant agencée entre la couche de signal et l’élément de rayonnement (106).
  4. Dispositif électronique selon l’une quelconque des revendications 1 ou 3, dans lequel l’élément de rayonnement (106) est entièrement enterré dans le premier matériau d’enrobage.
  5. Dispositif électronique selon l’une quelconque des revendications 1, 3 et 4, dans lequel l’élément de rayonnement (106) est agencé dans la première couche d’enrobage (205) et recouvert au moins en partie par le matériau de protection (210), et le matériau de protection est différent du premier matériau d’enrobage.
  6. Dispositif électronique selon l’une quelconque des revendications 1, 3 et 4, dans lequel l’élément de rayonnement (106) est agencé dans la première couche d’enrobage (205) et recouvert au moins en partie par le matériau de protection (210), et le matériau de protection est identique au premier matériau d’enrobage.
  7. Procédé selon la revendication 2, dans lequel la formation de l’élément de rayonnement (106) est précédée par une étape de gravure (306) où une surface du premier matériau d’enrobage, opposée au substrat (107), est gravée de sorte qu’à la fin de l’étape de gravure (306), une épaisseur du premier matériau d’enrobage comptée entre le substrat (107) et la surface gravée du premier matériau d’enrobage, soit comprise entre 100 micromètres et 1000 micromètres.
  8. Procédé selon la revendication 7, dans lequel l’élément de rayonnement (106) est obtenu par un dépôt d’une surface conductrice recouvrant une portion de la surface (124) du premier matériau d’enrobage obtenue après l’étape de gravure.
  9. Procédé selon la revendication 8, dans lequel une étape de rognage (310) est appliquée à la surface conductrice de sorte, qu’à la fin de l’étape de rognage, au moins une dimension d’extension surfacique (140) de la surface conductrice soit plus faible qu’avant l’étape de rognage.
  10. Procédé selon la revendication 9, dans lequel, après l’étape de rognage, une étape de finition est réalisée pour qu’une couche supplémentaire de matériau, par exemple le premier matériau d’enrobage (142) ou le matériau de protection (210), est formée pour au moins recouvrir la surface conductrice.
  11. Procédé selon la revendication 10, dans lequel, lors d’une étape de diminution d’épaisseur (312), la couche supplémentaire de matériau est gravée de sorte que la couche supplémentaire du matériau d’enrobage recouvre la surface conductrice avec une épaisseur (112) comprise entre 1 micromètre et 36 micromètres.
  12. Procédé selon l’une quelconque des revendications 7 à 11, dans lequel l’étape de gravure est configurée pour qu’un caisson évidé soit obtenu dans le premier matériau d’enrobage, le caisson ayant une extension latérale égale, ou approximativement égale, à l’extension latérale recherchée de la surface conductrice.
  13. Procédé selon l’une quelconque des revendications 7 à 12, dans lequel l’étape de gravure est configurée pour, qu’à la fin de l’étape de gravure, la rugosité de la surface (124) gravée du premier matériau d’enrobage soit inférieure à 1 micromètre.
  14. Système électronique (700) comprenant un premier dispositif électronique (100, 200) selon l’une quelconque des revendications 1 ou 3 à 6, et un deuxième dispositif électronique (100, 200) selon l’une quelconque des revendications 1 ou 3 à 6, les deux dispositifs électroniques étant configurés pour échanger un signal de communication via leur élément de rayonnement (106) respectif.
FR2203116A 2022-04-05 2022-04-05 Dispositif électronique Active FR3134232B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR2203116A FR3134232B1 (fr) 2022-04-05 2022-04-05 Dispositif électronique
EP23165731.3A EP4258351A1 (fr) 2022-04-05 2023-03-30 Dispositif électronique
US18/194,855 US20230318171A1 (en) 2022-04-05 2023-04-03 Electronic device
CN202310352830.XA CN116895935A (zh) 2022-04-05 2023-04-04 电子器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2203116A FR3134232B1 (fr) 2022-04-05 2022-04-05 Dispositif électronique
FR2203116 2022-04-05

Publications (2)

Publication Number Publication Date
FR3134232A1 true FR3134232A1 (fr) 2023-10-06
FR3134232B1 FR3134232B1 (fr) 2024-10-04

Family

ID=82483157

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2203116A Active FR3134232B1 (fr) 2022-04-05 2022-04-05 Dispositif électronique

Country Status (4)

Country Link
US (1) US20230318171A1 (fr)
EP (1) EP4258351A1 (fr)
CN (1) CN116895935A (fr)
FR (1) FR3134232B1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157568A1 (en) * 2005-01-17 2006-07-20 Koji Ato Reader / writer and method for manufacturing the same
US20130183903A1 (en) * 2011-05-12 2013-07-18 Waveconnex, Inc. Scalable high-bandwidth connectivity
US20140152509A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding Low-K Materials in Antennas
US20200135669A1 (en) * 2018-10-25 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method of semicondcutor package
US20200381811A1 (en) * 2019-05-29 2020-12-03 Powertech Technology Inc. Integrated antenna package structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157568A1 (en) * 2005-01-17 2006-07-20 Koji Ato Reader / writer and method for manufacturing the same
US20130183903A1 (en) * 2011-05-12 2013-07-18 Waveconnex, Inc. Scalable high-bandwidth connectivity
US20140152509A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding Low-K Materials in Antennas
US20200135669A1 (en) * 2018-10-25 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method of semicondcutor package
US20200381811A1 (en) * 2019-05-29 2020-12-03 Powertech Technology Inc. Integrated antenna package structure and manufacturing method thereof

Also Published As

Publication number Publication date
FR3134232B1 (fr) 2024-10-04
EP4258351A1 (fr) 2023-10-11
US20230318171A1 (en) 2023-10-05
CN116895935A (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
EP3057130B1 (fr) Dispositif de transmission rf a reflecteur d'ondes electromagnetiques integre
EP1145378B1 (fr) Dispositif de transmission bi-bande et antenne pour ce dispositif
EP0627783A1 (fr) Structure rayonnante multicouches à directivité variable
FR2772517A1 (fr) Antenne multifrequence realisee selon la technique des microrubans et dispositif incluant cette antenne
EP1880417A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
WO2011051403A1 (fr) Antenne a resonateur dielectrique a double polarisation
EP2192612A2 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2893734A1 (fr) Micromodule electronique et procede de fabrication d'un tel micromodule
FR3024910A1 (fr) Procede de fabrication d'un circuit integre photonique couple optiquement a un laser en un materian iii-v
EP4092746A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
EP4092730A2 (fr) Fabrication de puces électroniques
FR3093230A1 (fr) Boîtier de puce électronique
FR3134232A1 (fr) Dispositif électronique
EP4020600B1 (fr) Procédé de mise en courbure collective de composants microélectroniques
EP4117117B1 (fr) Cellule d'antenne à réseau transmetteur
EP3435411A1 (fr) Puce électronique
FR3133480A1 (fr) Dispositif électronique
EP2291923B1 (fr) Bloc frontal avec antenne intégrée
WO2017046153A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
FR2536211A1 (fr) Structure de diode hyperfrequences dont les connexions exterieures sont prises par deux poutres metalliques
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
EP4268284B1 (fr) Procédé de mise en courbure collective de composants microelectroniques comportant un report des composants microelectroniques alors assemblés à une poignée temporaire
FR3131802A1 (fr) Support de puce

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20231006

PLFP Fee payment

Year of fee payment: 3