FR3131440A1 - Image sensor and method of manufacturing such a sensor - Google Patents

Image sensor and method of manufacturing such a sensor Download PDF

Info

Publication number
FR3131440A1
FR3131440A1 FR2114480A FR2114480A FR3131440A1 FR 3131440 A1 FR3131440 A1 FR 3131440A1 FR 2114480 A FR2114480 A FR 2114480A FR 2114480 A FR2114480 A FR 2114480A FR 3131440 A1 FR3131440 A1 FR 3131440A1
Authority
FR
France
Prior art keywords
pixels
pix
line
column
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2114480A
Other languages
French (fr)
Inventor
François FLAMEIN
Jérôme MICHALLON
Benjamin BOUTHINON
Olivier MURON
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Isorg SA
Original Assignee
Isorg SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Isorg SA filed Critical Isorg SA
Priority to FR2114480A priority Critical patent/FR3131440A1/en
Priority to PCT/EP2022/087026 priority patent/WO2023118166A1/en
Priority to TW111149747A priority patent/TW202333366A/en
Publication of FR3131440A1 publication Critical patent/FR3131440A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Capteur d'images et procédé de fabrication d'un tel capteur La présente description concerne un capteur d'images comprenant un substrat de support et une matrice (101) de pixels (PIX) formée sur le substrat de support, les pixels de la matrice étant arrangés de façon régulière, à pas constant, selon des lignes et des colonnes, chaque pixel (PIX) comportant au moins une photodiode et un transistor de transfert, dans lequel :A) chaque ligne de pixels est divisée en des première et deuxième portions de ligne adjacentes ; et/ou B) chaque colonne de pixels est divisée en des première et deuxième portions de colonne adjacentes. Figure pour l'abrégé : Fig. 1Image sensor and method of manufacturing such a sensor The present description relates to an image sensor comprising a support substrate and a matrix (101) of pixels (PIX) formed on the support substrate, the pixels of the matrix being arranged in a regular manner, with a constant pitch, according to rows and columns, each pixel (PIX) comprising at least one photodiode and a transfer transistor, in which:A) each row of pixels is divided into first and second portions of adjacent rows; and/or B) each column of pixels is divided into adjacent first and second column portions. Figure for abstract: Fig. 1

Description

Capteur d'images et procédé de fabrication d'un tel capteurImage sensor and method of manufacturing such a sensor

La présente description concerne de façon générale le domaine des dispositifs électroniques. La présente description vise plus particulièrement un capteur d'images, par exemple un capteur d'images destiné à être intégré dans un dispositif électronique configuré pour acquérir des empreintes digitales, ou capteur d'empreintes digitales. La présente description vise en outre un procédé de fabrication d'un tel capteur d'images.This description generally concerns the field of electronic devices. The present description relates more particularly to an image sensor, for example an image sensor intended to be integrated into an electronic device configured to acquire fingerprints, or fingerprint sensor. The present description further relates to a method of manufacturing such an image sensor.

Diverses applications sont susceptibles de tirer profit d'un capteur d'images. Un tel capteur peut par exemple être intégré dans un téléphone mobile, une tablette tactile, une montre ou un bracelet connecté, etc.Various applications can benefit from an image sensor. Such a sensor can for example be integrated into a mobile phone, a touchscreen tablet, a watch or a connected bracelet, etc.

Un objet d'un mode de réalisation est de pallier tout ou partie des inconvénients des capteurs d'images connus et de leurs procédés de fabrication. Un mode de réalisation vise plus particulièrement à réduire une durée d'acquisition d'images et à obtenir un capteur d'images de grande taille.An object of one embodiment is to overcome all or part of the disadvantages of known image sensors and their manufacturing processes. One embodiment aims more particularly to reduce image acquisition time and to obtain a large image sensor.

Pour cela, un mode de réalisation prévoit un capteur d'images comprenant un substrat de support et une matrice de pixels formée sur le substrat de support, les pixels de la matrice étant arrangés de façon régulière, à pas constant, selon des lignes et des colonnes, chaque pixel comportant au moins une photodiode et un transistor de transfert, dans lequel :
A) chaque ligne de pixels est divisée en des première et deuxième portions de ligne adjacentes, une première piste conductrice de ligne interconnectant des premières bornes des transistors des pixels de la première portion de ligne, et une deuxième piste conductrice de ligne isolée électriquement de la première piste conductrice de ligne interconnectant des premières bornes des transistors des pixels de la deuxième portion de ligne ; et/ou
B) chaque colonne de pixels est divisée en des première et deuxième portions de colonne adjacentes, une première piste conductrice de colonne interconnectant des deuxième bornes des transistors des pixels de la première portion de colonne, et une deuxième piste conductrice de colonne isolée électriquement de la première piste conductrice de colonne interconnectant des premières bornes des transistors des pixels de la deuxième portion de ligne.For this, one embodiment provides an image sensor comprising a support substrate and a matrix of pixels formed on the support substrate, the pixels of the matrix being arranged regularly, at constant pitch, along lines and columns, each pixel comprising at least one photodiode and a transfer transistor, in which:
A) each line of pixels is divided into first and second adjacent line portions, a first line conductive track interconnecting first terminals of the transistors of the pixels of the first line portion, and a second line conductive track electrically isolated from the first line conductive track interconnecting first terminals of the transistors of the pixels of the second line portion; and or
B) each column of pixels is divided into first and second adjacent column portions, a first column conductive track interconnecting second terminals of the transistors of the pixels of the first column portion, and a second column conductive track electrically isolated from the first column conductive track interconnecting the first terminals of the transistors of the pixels of the second line portion.

Selon un mode de réalisation, dans l'option A), les pixels des premières portions de ligne définissent une première région et les pixels des deuxièmes portions de ligne définissent une deuxième région, les pixels de la première région étant connectés à un même premier circuit de lecture du capteur et à un même premier circuit de commande du capteur, et les pixels de la deuxième région étant connectés à un même deuxième circuit de lecture du capteur et à un même deuxième circuit de commande du capteur.According to one embodiment, in option A), the pixels of the first line portions define a first region and the pixels of the second line portions define a second region, the pixels of the first region being connected to the same first circuit reading of the sensor and to the same first sensor control circuit, and the pixels of the second region being connected to the same second sensor reading circuit and to the same second sensor control circuit.

Selon un mode de réalisation, chacune des première et deuxième régions comprend un nombre de pixels égal à environ une moitié du nombre total de pixels de la matrice.According to one embodiment, each of the first and second regions comprises a number of pixels equal to approximately half of the total number of pixels of the matrix.

Selon un mode de réalisation, dans les options A) et B), les pixels des premières portions de ligne et des premières portions de colonne définissent une première région, les pixels des deuxièmes portions de ligne et des premières portions de colonne définissent une deuxième région, les pixels des premières portions de ligne et des deuxièmes portions de colonne définissent une troisième région, et les pixels des deuxièmes portions de ligne et des deuxièmes portions de colonne définissent une quatrième région, les pixels de la première région étant connectés à un même premier circuit de lecture du capteur et à un même premier circuit de commande du capteur, les pixels de la deuxième région étant connectés à un même deuxième circuit de lecture du capteur et à un même deuxième circuit de commande du capteur, les pixels de la troisième région étant connectés à un même troisième circuit de lecture du capteur et à un même troisième circuit de commande du capteur, et les pixels de la quatrième région étant connectés à un même quatrième circuit de lecture du capteur et à un même quatrième circuit de commande du capteur.According to one embodiment, in options A) and B), the pixels of the first line portions and the first column portions define a first region, the pixels of the second line portions and the first column portions define a second region , the pixels of the first line portions and the second column portions define a third region, and the pixels of the second line portions and the second column portions define a fourth region, the pixels of the first region being connected to the same first sensor reading circuit and to the same first sensor control circuit, the pixels of the second region being connected to the same second sensor reading circuit and to the same second sensor control circuit, the pixels of the third region being connected to the same third sensor reading circuit and to the same third sensor control circuit, and the pixels of the fourth region being connected to the same fourth sensor reading circuit and to the same fourth sensor control circuit .

Selon un mode de réalisation, chacune des première, deuxième, troisième et quatrième régions comprend un nombre de pixels égal à environ un quart du nombre total de pixels de la matrice.According to one embodiment, each of the first, second, third and fourth regions comprises a number of pixels equal to approximately a quarter of the total number of pixels of the matrix.

Selon un mode de réalisation, les premières bornes des transistors de transfert sont des bornes de grille, et les deuxièmes bornes des transistors de transfert sont des bornes de source ou de drain.According to one embodiment, the first terminals of the transfer transistors are gate terminals, and the second terminals of the transfer transistors are source or drain terminals.

Selon un mode de réalisation, les photodiodes des pixels sont des photodiodes organiques.According to one embodiment, the photodiodes of the pixels are organic photodiodes.

Selon un mode de réalisation, les transistors de transfert des pixels sont des transistors TFT.According to one embodiment, the pixel transfer transistors are TFT transistors.

Un mode de réalisation prévoit un capteur d'empreintes digitales comportant un capteur d'images tel que décrit.One embodiment provides a fingerprint sensor comprising an image sensor as described.

Un mode de réalisation prévoit un procédé de fabrication d'un capteur d'images comprenant les étapes suivantes :
a) former une matrice de pixels arrangés de façon régulière, à pas constant, selon des lignes et des colonnes, chaque pixel comprenant au moins une photodiode et un transistor de transfert ; et
b)
- pour chaque ligne de pixels, former une piste conductrice de ligne interconnectant des premières bornes des transistors des pixels de la ligne puis graver localement ladite piste conductrice de ligne de façon à la diviser une première piste conductrice de ligne et une deuxième piste conductrice de ligne isolée électriquement de la première piste conductrice de ligne ; et/ou
- pour chaque colonne de pixels, former une piste conductrice de colonne interconnectant des deuxièmes bornes des transistors des pixels de la colonne puis graver localement ladite piste conductrice de colonne de façon à la diviser une première piste conductrice de colonne et une deuxième piste conductrice de colonne isolée électriquement de la deuxième piste conductrice de colonne.One embodiment provides a method of manufacturing an image sensor comprising the following steps:
a) form a matrix of pixels arranged regularly, at constant pitch, in rows and columns, each pixel comprising at least one photodiode and one transfer transistor; And
b)
- for each line of pixels, form a line conductive track interconnecting first terminals of the transistors of the pixels of the line then locally etch said line conductive track so as to divide it into a first line conductive track and a second line conductive track electrically isolated from the first line conductive track; and or
- for each column of pixels, form a column conductive track interconnecting second terminals of the transistors of the pixels of the column then locally etch said column conductive track so as to divide it into a first column conductive track and a second column conductive track electrically isolated from the second column conductive track.

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :These characteristics and advantages, as well as others, will be explained in detail in the following description of particular embodiments given on a non-limiting basis in relation to the attached figures, among which:

la représente, de façon schématique et partielle, un capteur d'images selon un mode de réalisation ;there represents, schematically and partially, an image sensor according to one embodiment;

la représente, de façon schématique et partielle, un autre capteur d'images selon un mode de réalisation ;there represents, schematically and partially, another image sensor according to one embodiment;

la est un schéma électrique illustrant un exemple de réalisation du capteur d'images de la ;there is an electrical diagram illustrating an example of embodiment of the image sensor of the ;

la est un schéma électrique illustrant un exemple de réalisation du capteur d'images de la ;there is an electrical diagram illustrating an example of embodiment of the image sensor of the ;

la est une vue de dessus, schématique et partielle, illustrant un exemple de réalisation d'un réseau d'interconnexion des pixels du capteur d'images de la ; etthere is a schematic and partial top view, illustrating an example of production of an interconnection network of the pixels of the image sensor of the ; And

la est une vue de dessus, schématique et partielle, illustrant un exemple de réalisation d'un réseau d'interconnexion des pixels du capteur d'images de la .there is a schematic and partial top view, illustrating an example of production of an interconnection network of the pixels of the image sensor of the .

De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.The same elements have been designated by the same references in the different figures. In particular, the structural and/or functional elements common to the different embodiments may have the same references and may have identical structural, dimensional and material properties.

Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les diverses applications des capteurs d'images décrits n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec toutes ou la plupart des applications susceptibles de tirer profit d'un capteur d'images, notamment des applications dans lesquelles le capteur d'images est intégré dans un capteur d'empreintes digitales.For the sake of clarity, only the steps and elements useful for understanding the embodiments described have been represented and are detailed. In particular, the various applications of the image sensors described have not been detailed, the embodiments described being compatible with all or most of the applications likely to benefit from an image sensor, in particular applications in which the image sensor is integrated into a fingerprint sensor.

Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.Unless otherwise specified, when we refer to two elements connected to each other, this means directly connected without intermediate elements other than conductors, and when we refer to two elements connected (in English "coupled") to each other, this means that these two elements can be connected or be linked through one or more other elements.

Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.In the following description, when referring to absolute position qualifiers, such as "front", "back", "up", "down", "left", "right", etc., or relative, such as the terms "above", "below", "superior", "lower", etc., or to qualifiers of orientation, such as the terms "horizontal", "vertical", etc., it is referred to unless otherwise specified in the orientation of the figures.

Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.Unless otherwise specified, the expressions "approximately", "approximately", "substantially", and "of the order of" mean to the nearest 10%, preferably to the nearest 5%.

La représente, de façon schématique et partielle, un capteur d'images 100 selon un mode de réalisation. Le capteur d'images 100 est par exemple destiné à être intégré dans un capteur d'empreintes digitales, non illustré en .There represents, schematically and partially, an image sensor 100 according to one embodiment. The image sensor 100 is for example intended to be integrated into a fingerprint sensor, not illustrated in .

Dans l'exemple représenté, le capteur d'images 100 comporte une pluralité de pixels PIX. Les pixels PIX sont, dans cet exemple, agencés en matrice 101 selon des lignes et des colonnes. Les lignes sont par exemple sensiblement perpendiculaires aux colonnes. Chaque ligne de pixels PIX de la matrice 101 correspond par exemple à une rangée horizontale, dans l’orientation de la , de pixels PIX adjacents. Chaque colonne de pixels PIX de la matrice 101 correspond par exemple à une rangée verticale, dans l’orientation de la , de pixels PIX adjacents. Les pixels PIX de la matrice 101 du capteur d'images 100 présentent par exemple tous une forme sensiblement carrée. Les pixels PIX de la matrice 101 du capteur d'images 100 ont par exemple tous des dimensions latérales identiques, aux dispersions de fabrication près. La matrice 101 présente par exemple, selon les lignes et selon les colonnes de pixels PIX, un pas constant, aux dispersions de fabrication près. À titre d'exemple, la matrice 101 comporte au moins mille lignes de pixels PIX, par exemple au moins deux mille lignes de pixels PIX, et au moins mille colonnes de pixels PIX.In the example shown, the image sensor 100 comprises a plurality of PIX pixels. The PIX pixels are, in this example, arranged in matrix 101 according to rows and columns. The lines are for example substantially perpendicular to the columns. Each line of PIX pixels of the matrix 101 corresponds for example to a horizontal row, in the orientation of the , of adjacent PIX pixels. Each column of PIX pixels of the matrix 101 corresponds for example to a vertical row, in the orientation of the , of adjacent PIX pixels. The PIX pixels of the matrix 101 of the image sensor 100, for example, all have a substantially square shape. The PIX pixels of the matrix 101 of the image sensor 100, for example, all have identical lateral dimensions, except for manufacturing dispersions. The matrix 101 presents for example, along the lines and along the columns of PIX pixels, a constant step, up to manufacturing dispersions. For example, the matrix 101 comprises at least a thousand lines of PIX pixels, for example at least two thousand lines of PIX pixels, and at least a thousand columns of PIX pixels.

Dans l'exemple illustré en , la matrice 101 comporte un premier groupe 101A (REGION 1) de pixels PIX adjacents et un deuxième groupe 101B (REGION 2) de pixels PIX adjacents, distinct du premier groupe 101A de pixels PIX. Plus précisément, dans cet exemple, le premier groupe 101A de pixels PIX comprend un ensemble de colonnes de pixels PIX consécutives de la matrice 101, et le deuxième groupe 101B de pixels PIX comprend un autre ensemble de colonnes de pixels PIX consécutives de la matrice 101. En outre, le deuxième groupe 101B de pixels PIX est adjacent au premier groupe 101A de pixels PIX, aucune colonne de pixels PIX de la matrice 101 n'étant située entre le premier groupe 101A et le deuxième groupe 101B de pixels PIX. À titre d'exemple, le premier groupe 101A de pixels PIX correspond aux colonnes de pixels PIX d'une moitié de la matrice 101 (la moitié gauche, dans l'orientation de la ) et le deuxième groupe 101B de pixels PIX correspond aux colonnes de pixels PIX de l'autre moitié de la matrice 101 (la moitié droite, dans l'orientation de la ), les groupes 101A et 101B présentant des nombres de pixels PIX sensiblement égaux. Chaque groupe 101A, 101B de pixels PIX comprend par exemple environ six cent colonnes de pixels PIX consécutives de la matrice 101.In the example illustrated in , the matrix 101 comprises a first group 101A (REGION 1) of adjacent PIX pixels and a second group 101B (REGION 2) of adjacent PIX pixels, distinct from the first group 101A of PIX pixels. More precisely, in this example, the first group 101A of PIX pixels comprises a set of consecutive PIX pixel columns of the matrix 101, and the second group 101B of PIX pixels comprises another set of consecutive PIX pixel columns of the matrix 101 Furthermore, the second group 101B of PIX pixels is adjacent to the first group 101A of PIX pixels, no column of PIX pixels of the matrix 101 being located between the first group 101A and the second group 101B of PIX pixels. For example, the first group 101A of PIX pixels corresponds to the columns of PIX pixels of one half of the matrix 101 (the left half, in the orientation of the ) and the second group 101B of PIX pixels corresponds to the columns of PIX pixels of the other half of the matrix 101 (the right half, in the orientation of the ), groups 101A and 101B having substantially equal numbers of PIX pixels. Each group 101A, 101B of PIX pixels comprises for example approximately six hundred columns of consecutive PIX pixels of the matrix 101.

Dans l'exemple représenté, les pixels PIX du premier groupe 101A sont connectés à un premier circuit de lecture 103A (ROIC 1) et les pixels PIX du deuxième groupe 101B sont connectés à un deuxième circuit de lecture 103B (ROIC 2) du capteur d'images 100. Plus précisément, comme cela sera décrit ultérieurement en détail en relation avec les figures 3 et 5, les pixels PIX d'une même colonne du premier groupe 101A sont par exemple interconnectés et connectés au premier circuit de lecture 103A, et les pixels PIX d'une même colonne du deuxième groupe 101B sont par exemple interconnectés et connectés au deuxième circuit de lecture 103B.In the example shown, the PIX pixels of the first group 101A are connected to a first reading circuit 103A (ROIC 1) and the PIX pixels of the second group 101B are connected to a second reading circuit 103B (ROIC 2) of the sensor d images 100. More precisely, as will be described later in detail in relation to Figures 3 and 5, the PIX pixels of the same column of the first group 101A are for example interconnected and connected to the first reading circuit 103A, and the PIX pixels of the same column of the second group 101B are for example interconnected and connected to the second reading circuit 103B.

Dans l'exemple illustré en les circuits de lecture 103A et 103B sont connectés à une même unité de commande 105 (UC), par exemple un microcontrôleur. L'unité de commande 105 est par exemple configurée pour commander les circuits de lecture 103A et 103B et pour analyser des données provenant des pixels PIX de la matrice 101.In the example illustrated in the reading circuits 103A and 103B are connected to the same control unit 105 (UC), for example a microcontroller. The control unit 105 is for example configured to control the read circuits 103A and 103B and to analyze data coming from the PIX pixels of the matrix 101.

En outre, dans l'exemple représenté, les pixels PIX du premier groupe 101A sont connectés à un premier circuit de commande 107A (GOA 1) et les pixels PIX du deuxième groupe 101B sont connectés à un deuxième circuit de commande 107B (GOA 2) du capteur d'images 100. Dans cet exemple, chaque ligne de pixels PIX de la matrice est scindée en des première et deuxième portions de ligne, dont les pixels font partie du premier groupe 101A et du deuxième groupe 101B, respectivement. Plus précisément, comme cela sera décrit ultérieurement en détail en relation avec les figures 3 et 5, les pixels PIX du premier groupe 101A faisant partie d'une même première portion de ligne sont par exemple interconnectés et connectés au premier circuit de commande 107A, et les pixels PIX du deuxième groupe 101B faisant partie d'une même deuxième portion de ligne sont par exemple interconnectés et connectés au deuxième circuit de commande 107B.Furthermore, in the example shown, the PIX pixels of the first group 101A are connected to a first control circuit 107A (GOA 1) and the PIX pixels of the second group 101B are connected to a second control circuit 107B (GOA 2) of the image sensor 100. In this example, each line of PIX pixels in the matrix is split into first and second line portions, the pixels of which are part of the first group 101A and the second group 101B, respectively. More precisely, as will be described later in detail in relation to Figures 3 and 5, the PIX pixels of the first group 101A forming part of the same first portion of line are for example interconnected and connected to the first control circuit 107A, and the PIX pixels of the second group 101B forming part of the same second line portion are for example interconnected and connected to the second control circuit 107B.

On a représenté en un exemple de capteur d'images 100 dans lequel chaque groupe 101A, 101B de pixels PIX de la matrice 101 est relié à un seul circuit de commande 107A, 107B et à un seul circuit de lecture 103A, 103B. A titre d'exemple, les circuits 107A, 107B, 103A et 103b sont intégrés respectivement dans des puces de circuits intégrés distinctes. À titre d'exemple, chaque circuit de commande 107A, 107B est intégré dans une seule puce de circuit intégré et chaque circuit de lecture 103A, 103B est intégré dans une seule puce de circuit intégré. Cet exemple n'est toutefois pas limitatif. A titre de variante, chaque circuit de commande 107A, 107B peut être divisé en plusieurs sous-circuits de commande, par exemple identiques ou similaires, reliés respectivement à différents sous-ensembles de portions de lignes de pixels PIX, et/ou chaque circuit de lecture 103A, 103B peut être divisé en plusieurs sous-circuits de lecture, par exemple identiques ou similaires, reliés respectivement à différents sous-ensembles de colonnes de pixels PIX. Chaque circuit de lecture 103A, 103B peut par exemple être divisé en plusieurs sous-circuits de lecture interfacés entre eux, chaque sous-circuit de lecture étant connecté à un sous-ensemble de colonnes consécutives de pixels PIX du groupe 101A, 101B auquel est connecté le circuit de lecture 103A, 103B. À titre d'exemple, les différents sous-circuits de commande sont intégrés dans des puces de circuit intégré distinctes et les différents sous-circuits de lecture sont intégrés dans des puces de circuit intégré distinctes.We represented in an example of image sensor 100 in which each group 101A, 101B of PIX pixels of the matrix 101 is connected to a single control circuit 107A, 107B and to a single reading circuit 103A, 103B. For example, circuits 107A, 107B, 103A and 103b are integrated respectively in separate integrated circuit chips. For example, each control circuit 107A, 107B is integrated into a single integrated circuit chip and each reading circuit 103A, 103B is integrated into a single integrated circuit chip. This example is however not limiting. As a variant, each control circuit 107A, 107B can be divided into several control sub-circuits, for example identical or similar, connected respectively to different subsets of portions of lines of PIX pixels, and/or each circuit of reading 103A, 103B can be divided into several reading sub-circuits, for example identical or similar, respectively connected to different subsets of columns of PIX pixels. Each reading circuit 103A, 103B can for example be divided into several reading sub-circuits interfaced with each other, each reading sub-circuit being connected to a subset of consecutive columns of PIX pixels of the group 101A, 101B to which is connected the reading circuit 103A, 103B. For example, the different control sub-circuits are integrated into separate integrated circuit chips and the different reading sub-circuits are integrated into separate integrated circuit chips.

Un avantage du capteur d'images 100 décrit ci-dessus en relation avec la tient au fait que les groupes 101A, 101B de pixels PIX de la matrice 101 peuvent être commandés de façon séparée, par exemple dans un cas où un objet, par exemple un doigt d'un utilisateur, dont on souhaite capturer une image est situé à l'aplomb d'au moins une partie des pixels de l'un des groupes 101A, 101B et pas à l'aplomb des pixels de l'autre groupe 101B, 101A. Cela permet un gain de temps dans un cas où l'on souhaite acquérir une image en utilisant une partie seulement du capteur, par exemple les pixels PIX du premier groupe 101A, l'autre partie du capteur, les pixels PIX du deuxième groupe 101B, dans cet exemple, n'étant pas utilisés. En particulier, ceci permet de réduire le temps de transfert de l'image vers l'unité de commande 105. Cela permet en outre une consommation énergétique moindre.An advantage of the image sensor 100 described above in relation to the is due to the fact that the groups 101A, 101B of PIX pixels of the matrix 101 can be controlled separately, for example in a case where an object, for example a user's finger, of which it is desired to capture an image is located at the plumbness of at least part of the pixels of one of the groups 101A, 101B and not the plumbness of the pixels of the other group 101B, 101A. This saves time in a case where one wishes to acquire an image using only part of the sensor, for example the PIX pixels of the first group 101A, the other part of the sensor, the PIX pixels of the second group 101B, in this example, not being used. In particular, this makes it possible to reduce the image transfer time to the control unit 105. This also allows lower energy consumption.

La représente, de façon schématique et partielle, un autre capteur d'images 200 selon un mode de réalisation. Le capteur d'images 200 est par exemple destiné à être intégré dans un capteur d'empreintes digitales, non illustré en . Le capteur d'images 200 de la comprend des éléments communs avec le capteur d'images 100 de la . Ces éléments communs ne seront pas détaillés à nouveau ci-après.There represents, schematically and partially, another image sensor 200 according to one embodiment. The image sensor 200 is for example intended to be integrated into a fingerprint sensor, not illustrated in . The 200 image sensor of the includes common elements with the image sensor 100 of the . These common elements will not be detailed again below.

Le capteur d'images 200 de la diffère du capteur d'images 100 de la principalement en ce que la matrice 101 de pixels PIX du capteur d'images 200 comporte des premier, deuxième, troisième et quatrième groupes 201A (REGION 1), 201B (REGION 2), 201C (REGION 3) et 201D (REGION 4) de pixels PIX adjacents. Dans l'exemple illustré en , chaque groupe 201A, 201B, 201C, 201D de pixels PIX est distinct des autres groupes 201A, 201B, 201C, 201D de pixels PIX. À titre d'exemple, chaque groupe 201A, 201B, 201C, 201D de pixels PIX correspond à un quart de la matrice 101 (les quarts supérieur gauche, supérieur droit, inférieur gauche et inférieur droit, respectivement, dans l'orientation de la ). Dans l'exemple représenté, chaque ligne de pixels PIX de la matrice 101 est scindée en une première portion de ligne, dont les pixels PIX font partie du premier groupe 201A ou du troisième groupe 201C, et une deuxième portion de ligne, dont les pixels PIX font partie du deuxième groupe 201B ou du quatrième groupe 201D, respectivement. En outre, chaque colonne de pixels PIX est scindée en une première portion de colonne, dont les pixels PIX font partie du premier groupe 201A ou du deuxième groupe 201B, et une deuxième portion de colonne, dont les pixels PIX font partie du troisième groupe 201B ou du quatrième groupe 201D, respectivement.The 200 image sensor of the differs from the image sensor 100 of the mainly in that the matrix 101 of PIX pixels of the image sensor 200 comprises first, second, third and fourth groups 201A (REGION 1), 201B (REGION 2), 201C (REGION 3) and 201D (REGION 4) of adjacent PIX pixels. In the example illustrated in , each group 201A, 201B, 201C, 201D of PIX pixels is distinct from the other groups 201A, 201B, 201C, 201D of PIX pixels. For example, each group 201A, 201B, 201C, 201D of PIX pixels corresponds to a quarter of the matrix 101 (the upper left, upper right, lower left and lower right quarters, respectively, in the orientation of the ). In the example shown, each line of PIX pixels of the matrix 101 is split into a first portion of line, of which the PIX pixels are part of the first group 201A or of the third group 201C, and a second portion of line, of which the pixels PIX are part of the second group 201B or the fourth group 201D, respectively. In addition, each column of PIX pixels is split into a first column portion, whose PIX pixels are part of the first group 201A or the second group 201B, and a second column portion, whose PIX pixels are part of the third group 201B. or the fourth group 201D, respectively.

Dans l'exemple représenté, les premier, deuxième, troisième et quatrième groupes 201A, 201B, 201C et 201D de pixels PIX sont connectés à des premier, deuxième, troisième et quatrième circuits de lecture 203A (ROIC 1), 203B (ROIC 2), 203C (ROIC 3) et 203D (ROIC 4), respectivement. Plus précisément, comme cela sera décrit ultérieurement en détail en relation avec les figures 4 et 6 :
– les pixels PIX du premier groupe 201A faisant partie d'une même première portion de colonne sont par exemple interconnectés et connectés au premier circuit de lecture 203A ;
– les pixels PIX du deuxième groupe 201B faisant partie d'une même première portion de colonne sont par exemple interconnectés et connectés au deuxième circuit de lecture 203B ;
– les pixels PIX du troisième groupe 201C faisant partie d'une même deuxième portion de colonne sont par exemple interconnectés et connectés au troisième circuit de lecture 203C ; et
– les pixels PIX du quatrième groupe 201D faisant partie d'une même deuxième portion de colonne sont par exemple interconnectés et connectés au quatrième circuit de lecture 203D.In the example shown, the first, second, third and fourth groups 201A, 201B, 201C and 201D of PIX pixels are connected to first, second, third and fourth read circuits 203A (ROIC 1), 203B (ROIC 2) , 203C (ROIC 3) and 203D (ROIC 4), respectively. More precisely, as will be described later in detail in relation to Figures 4 and 6:
– the PIX pixels of the first group 201A forming part of the same first column portion are for example interconnected and connected to the first reading circuit 203A;
– the PIX pixels of the second group 201B forming part of the same first column portion are for example interconnected and connected to the second reading circuit 203B;
– the PIX pixels of the third group 201C forming part of the same second column portion are for example interconnected and connected to the third reading circuit 203C; And
– the PIX pixels of the fourth group 201D forming part of the same second column portion are for example interconnected and connected to the fourth reading circuit 203D.

Dans l'exemple illustré en les circuits de lecture 203A, 203B, 203C et 203D sont connectés à l'unité de commande 105 (UC).In the example illustrated in the reading circuits 203A, 203B, 203C and 203D are connected to the control unit 105 (UC).

En outre, dans l'exemple représenté, les premier, deuxième, troisième et quatrième groupes 201A, 201B, 201C et 201D de pixels PIX sont connectés à des premier, deuxième, troisième et quatrième circuits de commande 207A (GOA 1), 207B (GOA 2), 207C (GOA 3) et 207D (GOA 4), respectivement. Plus précisément, comme cela sera décrit ultérieurement en détail en relation avec les figures 4 et 6 :
– les pixels PIX du premier groupe 201A faisant partie d'une même première portion de ligne sont par exemple interconnectés et connectés au premier circuit de commande 207A ;
– les pixels PIX du deuxième groupe 201B faisant partie d'une même deuxième portion de ligne sont par exemple interconnectés et connectés au deuxième circuit de commande 207B ;
– les pixels PIX du troisième groupe 201C faisant partie d'une même première portion de ligne sont par exemple interconnectés et connectés au troisième circuit de commande 207C ; et
– les pixels PIX du quatrième groupe 201D faisant partie d'une même deuxième portion de ligne sont par exemple interconnectés et connectés au quatrième circuit de commande 207D.Furthermore, in the example shown, the first, second, third and fourth groups 201A, 201B, 201C and 201D of PIX pixels are connected to first, second, third and fourth control circuits 207A (GOA 1), 207B ( GOA 2), 207C (GOA 3) and 207D (GOA 4), respectively. More precisely, as will be described later in detail in relation to Figures 4 and 6:
– the PIX pixels of the first group 201A forming part of the same first portion of line are for example interconnected and connected to the first control circuit 207A;
– the PIX pixels of the second group 201B forming part of the same second line portion are for example interconnected and connected to the second control circuit 207B;
– the PIX pixels of the third group 201C forming part of the same first portion of line are for example interconnected and connected to the third control circuit 207C; And
– the PIX pixels of the fourth group 201D forming part of the same second portion of line are for example interconnected and connected to the fourth control circuit 207D.

On a représenté en un exemple de capteur d'images 200 dans lequel chaque groupe 201A, 201B, 201C, 201D de pixels PIX de la matrice 101 est relié à un seul circuit de commande 207A, 207B, 207C, 207D et à un seul circuit de lecture 203A, 203B, 203C, 203D. A titre d'exemple, les circuits 207A, 207B, 207C, 207D, 203A, 203B, 203C et 203D sont intégrés respectivement dans des puces de circuits intégrés distinctes À titre d'exemple, chaque circuit de commande 207A, 207B, 207C, 207D est intégré dans une seule puce de circuit intégré et chaque circuit de lecture 203A, 203B, 203C, 203D est intégré dans une seule puce de circuit intégré. Cet exemple n'est toutefois pas limitatif. A titre de variante, chaque circuit de commande 207A, 207B, 207C, 207D peut être divisé en plusieurs sous-circuits de commande et/ou chaque circuit de lecture 203A, 203B, 203C, 203D peut être divisé en plusieurs sous-circuits de lecture, par exemple de façon similaire à ce qui a été décrit précédemment en relation avec la pour les circuits de commande 107A, 107B et les circuits de lecture 103A, 103B du capteur d'images 100.We represented in an example of image sensor 200 in which each group 201A, 201B, 201C, 201D of PIX pixels of the matrix 101 is connected to a single control circuit 207A, 207B, 207C, 207D and to a single reading circuit 203A, 203B, 203C, 203D. For example, the circuits 207A, 207B, 207C, 207D, 203A, 203B, 203C and 203D are integrated respectively in separate integrated circuit chips. For example, each control circuit 207A, 207B, 207C, 207D is integrated into a single integrated circuit chip, and each reading circuit 203A, 203B, 203C, 203D is integrated into a single integrated circuit chip. This example is however not limiting. As a variant, each control circuit 207A, 207B, 207C, 207D can be divided into several control sub-circuits and/or each reading circuit 203A, 203B, 203C, 203D can be divided into several reading sub-circuits. , for example in a manner similar to what was described previously in relation to the for the control circuits 107A, 107B and the reading circuits 103A, 103B of the image sensor 100.

Le capteur d'images 200 de la présente des avantages analogues à ceux du capteur d'images 100 de la . Du fait de la présence des quatre groupes de pixels 201A, 201B, 201C et 201D reliés chacun à un circuit de lecture 203A, 203B, 203C, 203D et à un circuit de commande 207A, 207B, 207C, 207D, le capteur d'images 200 permet avantageusement de bénéficier de quatre zones d'acquisition d'images pouvant être commandées indépendamment les unes des autres.The 200 image sensor of the presents advantages similar to those of the image sensor 100 of the . Due to the presence of four groups of pixels 201A, 201B, 201C and 201D each connected to a reading circuit 203A, 203B, 203C, 203D and to a control circuit 207A, 207B, 207C, 207D, the image sensor 200 advantageously allows you to benefit from four image acquisition zones which can be controlled independently of each other.

La est un schéma électrique illustrant un exemple de réalisation du capteur d'images 100 de la .There is an electrical diagram illustrating an example of embodiment of the image sensor 100 of the .

Dans l'exemple illustré en , chaque pixel PIX de la matrice 101 comporte un photodétecteur 303, par exemple une diode photosensible ou photodiode, dont une anode est connectée à un nœud 305 d'application d'un potentiel de polarisation VBIAS et une cathode connectée à un nœud 307 de stockage de charges photogénérées par le photodétecteur 303. Dans cet exemple, chaque pixel PIX de la matrice 101 présente une architecture de type "1T". Plus précisément, chaque pixel PIX comporte un transistor de transfert 309, par exemple un transistor à effet de champ, dont une borne de conduction (par exemple le drain) est connectée au nœud 307 et dont une autre borne de conduction (par exemple la source) est connectée à un nœud 311 de collecte de charges. Dans l'exemple représenté, les nœuds 305 des pixels PIX faisant partie d'une même colonne de la matrice 101 sont interconnectés par une piste conductrice 313 portée au potentiel de polarisation VBIAS. En outre, dans cet exemple, les nœuds 311 des pixels PIX faisant partie d'une même colonne de la matrice 101 sont interconnectés par une piste conductrice 315.In the example illustrated in , each PIX pixel of the matrix 101 comprises a photodetector 303, for example a photosensitive diode or photodiode, an anode of which is connected to a node 305 for applying a VBIAS polarization potential and a cathode connected to a storage node 307 of charges photogenerated by the photodetector 303. In this example, each PIX pixel of the matrix 101 has a “1T” type architecture. More precisely, each PIX pixel comprises a transfer transistor 309, for example a field effect transistor, of which one conduction terminal (for example the drain) is connected to node 307 and of which another conduction terminal (for example the source ) is connected to a charge collection node 311. In the example shown, the nodes 305 of the PIX pixels forming part of the same column of the matrix 101 are interconnected by a conductive track 313 brought to the polarization potential VBIAS. Furthermore, in this example, the nodes 311 of the PIX pixels forming part of the same column of the matrix 101 are interconnected by a conductive track 315.

À titre d'exemple, les photodétecteurs 303 sont des photodétecteurs organiques, c'est-à-dire des photodétecteurs comprenant au moins une couche de photoconversion, ou couche active, en au moins un matériau organique. Les transistors de transfert 309 sont par exemple des transistors en couches minces ("Thin-Film Transistor" - TFT, en anglais). Les photodétecteurs 303 et les transistors 309 sont par exemple formés sur un même substrat de support, sur lequel est en outre formé un réseau d'interconnexion des pixels PIX.For example, the photodetectors 303 are organic photodetectors, that is to say photodetectors comprising at least one photoconversion layer, or active layer, in at least one organic material. The transfer transistors 309 are for example thin-film transistors ("Thin-Film Transistor" - TFT, in English). The photodetectors 303 and the transistors 309 are for example formed on the same support substrate, on which an interconnection network of the PIX pixels is also formed.

Le circuit de commande 107A du premier groupe 101A de pixels PIX et le circuit de commande 107B du deuxième groupe 101B de pixels PIX sont par exemple de type "grille sur réseau" ("Gate On Array" - GOA, en anglais). Dans cet exemple, le premier circuit de commande 107A comporte, pour chaque première portion de ligne de pixels PIX à laquelle il est connecté, un commutateur 321A connecté à une piste conductrice 323A interconnectant des bornes de commande (grilles) des transistors de transfert 309 des pixels PIX de la première portion de ligne. De façon analogue, le deuxième circuit de commande 107B comporte, pour chaque deuxième portion de ligne de pixels PIX à laquelle il est connecté, un commutateur 321B connecté à une piste conductrice 323B interconnectant des bornes de commande (grilles) des transistors de transfert 309 des pixels PIX de la deuxième portion de ligne. Les pistes conductrices 323A sont électriquement isolées des pistes conductrices 323B.The control circuit 107A of the first group 101A of PIX pixels and the control circuit 107B of the second group 101B of PIX pixels are for example of the "gate on array" type ("Gate On Array" - GOA, in English). In this example, the first control circuit 107A comprises, for each first portion of PIX pixel line to which it is connected, a switch 321A connected to a conductive track 323A interconnecting control terminals (gates) of the transfer transistors 309 of the PIX pixels of the first portion of line. Analogously, the second control circuit 107B comprises, for each second portion of PIX pixel line to which it is connected, a switch 321B connected to a conductive track 323B interconnecting control terminals (gates) of the transfer transistors 309 of the PIX pixels of the second portion of line. The conductive tracks 323A are electrically isolated from the conductive tracks 323B.

Dans l'exemple représenté, chaque commutateur 321A, 323B est par exemple de type unipolaire bidirectionnel ("Single Pole Double Throw" - SPDT, en anglais) et comporte plus précisément une borne d'entrée IN connectée à la piste conductrice 323A, une première borne de sortie OUT1 connectée à un nœud 325 d'application d'un potentiel VON, par exemple un potentiel haut, et une deuxième borne de sortie OUT2 connectée à un nœud 327 d'application d'un potentiel VOFF, par exemple un potentiel bas, par exemple la masse. Plus précisément, les valeurs des potentiels VON et VOFF sont par exemple respectivement choisies de sorte que les transistors 309 des pixels PIX d'une même portion de ligne soient à l'état passant lorsque la borne d'entrée IN du commutateur 321A, 321B de la portion de ligne est connectée à la première borne de sortie OUT1, portée au potentiel VON, et à l'état bloqué lorsque la borne d'entrée IN du commutateur 321A, 321B de la portion de ligne est connectée à la deuxième borne de sortie OUT2, portée au potentiel VOFF.In the example shown, each switch 321A, 323B is for example of the unipolar bidirectional type ("Single Pole Double Throw" - SPDT, in English) and more precisely comprises an input terminal IN connected to the conductive track 323A, a first output terminal OUT1 connected to a node 325 for applying a potential VON, for example a high potential, and a second output terminal OUT2 connected to a node 327 for applying a potential VOFF, for example a low potential , for example the mass. More precisely, the values of the potentials VON and VOFF are for example respectively chosen so that the transistors 309 of the pixels PIX of the same portion of line are in the on state when the input terminal IN of the switch 321A, 321B of the line portion is connected to the first output terminal OUT1, brought to potential VON, and in the blocked state when the input terminal IN of the switch 321A, 321B of the line portion is connected to the second output terminal OUT2, raised to VOFF potential.

Dans l'exemple illustré en , le premier circuit de lecture 103A du capteur d'images 100 comporte, pour chaque colonne de pixels PIX du premier groupe 101A de la matrice 101, un circuit 329A d'intégration des charges photogénérées, par exemple des électrons photogénérés, par les photodétecteurs 303 des pixels PIX de la colonne. De façon analogue, le deuxième circuit de lecture 103B du capteur d'images 100 comporte, pour chaque colonne de pixels PIX du deuxième groupe 101B de la matrice 101, un circuit 329B d'intégration des charges photogénérées, par exemple des électrons photogénérés, par les photodétecteurs 303 des pixels PIX de la colonne. Dans l'exemple représenté, chaque circuit 329A est connecté à la piste conductrice 315 interconnectant les bornes de conduction 311 des pixels PIX de la colonne correspondante du premier groupe 101A et chaque circuit 329B est connecté à la piste conductrice 315 interconnectant les bornes de conduction 311 des pixels PIX de la colonne correspondante du deuxième groupe 101A.In the example illustrated in , the first reading circuit 103A of the image sensor 100 comprises, for each column of PIX pixels of the first group 101A of the matrix 101, a circuit 329A for integrating the photogenerated charges, for example photogenerated electrons, by the photodetectors 303 of the PIX pixels of the column. Analogously, the second reading circuit 103B of the image sensor 100 comprises, for each column of PIX pixels of the second group 101B of the matrix 101, a circuit 329B for integrating the photogenerated charges, for example photogenerated electrons, by the photodetectors 303 of the PIX pixels of the column. In the example shown, each circuit 329A is connected to the conductive track 315 interconnecting the conduction terminals 311 of the PIX pixels of the corresponding column of the first group 101A and each circuit 329B is connected to the conductive track 315 interconnecting the conduction terminals 311 PIX pixels of the corresponding column of the second group 101A.

Des étapes de fonctionnement du capteur d'images 100 vont maintenant être décrites en relation avec la dans un cas où l'on souhaite capturer une image en utilisant uniquement les pixels PIX du premier groupe 101A de la matrice 101 du capteur d'images 100.Operating steps of the image sensor 100 will now be described in relation to the in a case where one wishes to capture an image using only the PIX pixels of the first group 101A of the matrix 101 of the image sensor 100.

Au cours d'une première étape d'exposition, des charges photogénérées par les photodétecteurs 303 des pixels PIX de la matrice 101 sont accumulées aux nœuds de stockage 307. La première étape d'exposition correspond par exemple à une situation où les photodétecteurs 303 des pixels PIX de la matrice 101 sont exposés à de la lumière, mais où l'on ne souhaite pas capturer une image. Au cours de la première étape d'exposition, les commutateurs 321A du circuit de commande 107A et les commutateurs 321B du circuit de commande 107B ont leur borne d'entrée IN connectée à leur deuxième borne de sortie OUT2, le potentiel VOFF étant ainsi appliqué, via les pistes conductrices 323A, 323B, respectivement, aux grilles des transistors 309 des premier et deuxième groupes 101A, 101B de pixels PIX de sorte que les transistors 309 soient à l'état bloqué.During a first exposure step, charges photogenerated by the photodetectors 303 of the PIX pixels of the matrix 101 are accumulated at the storage nodes 307. The first exposure step corresponds for example to a situation where the photodetectors 303 of the PIX pixels of the matrix 101 are exposed to light, but where we do not wish to capture an image. During the first exposure step, the switches 321A of the control circuit 107A and the switches 321B of the control circuit 107B have their input terminal IN connected to their second output terminal OUT2, the potential VOFF thus being applied, via the conductive tracks 323A, 323B, respectively, to the gates of the transistors 309 of the first and second groups 101A, 101B of PIX pixels so that the transistors 309 are in the off state.

Au cours d'une étape de réinitialisation, postérieure à la première étape d'exposition, les charges photogénérées, préalablement accumulées aux nœuds de stockage 307 lors de la première étape d'exposition, sont évacuées par les circuits d'intégration 329A du circuit de lecture 103A.During a reset step, subsequent to the first exposure step, the photogenerated charges, previously accumulated at the storage nodes 307 during the first exposure step, are evacuated by the integration circuits 329A of the reading 103A.

Pour cela, au cours de l'étape de réinitialisation, les commutateurs 321A du circuit de commande 107A sont commandés séquentiellement, les uns après les autres, pour connecter leur borne d'entrée IN à leur première borne de sortie OUT1, le potentiel VON étant ainsi appliqué, via les pistes conductrices 323A, aux grilles des transistors de transfert 309 d'une même première portion de ligne de pixels PIX du premier groupe 101A de sorte que les transistors 309 soient à l'état passant. On transfère ainsi successivement, par exemple portion de ligne après portion de ligne, les charges photogénérées préalablement accumulées aux nœuds de stockage 307 des pixels PIX des différentes premières portions de lignes du premier groupe 101A de pixels PIX de la matrice 101 vers les circuits d'intégration 329A du circuit de lecture 103A.For this, during the reset step, the switches 321A of the control circuit 107A are controlled sequentially, one after the other, to connect their input terminal IN to their first output terminal OUT1, the potential VON being thus applied, via the conductive tracks 323A, to the gates of the transfer transistors 309 of the same first portion of PIX pixel line of the first group 101A so that the transistors 309 are in the on state. We thus transfer successively, for example portion of line after portion of line, the photogenerated charges previously accumulated at the storage nodes 307 of the PIX pixels of the different first portions of lines of the first group 101A of PIX pixels of the matrix 101 towards the circuits of integration 329A of the reading circuit 103A.

Plus précisément, on commande par exemple d'abord le commutateur 321A connecté à la piste conductrice 323A de l'une des premières portions de lignes de pixels PIX de la matrice 101, par exemple la première portion de la ligne supérieure dans l'orientation de la , de sorte à appliquer le potentiel VON sur les grilles des transistors de transfert 309 de cette première portion de ligne. Cela a pour effet de transférer, ou vider, les charges photogénérées depuis les nœuds de stockage 307 des pixels PIX de la première portion de ligne vers les circuits d'intégration 329A, chaque nœud 307 étant relié à l'un des circuits 329A du premier circuit de lecture 103A durant cette opération. Les charges photogénérées en provenance des pixels PIX de la première portion de ligne sont alors évacuées via une sortie des circuits 329A. Une fois les charges évacuées, on commande par exemple le commutateur 321A connecté à la première portion de ligne de pixels PIX dont on vient de transférer les charges de sorte à appliquer le potentiel VOFF sur les grilles des transistors de transfert 309 de cette ligne, afin d'isoler les nœuds de stockage 307 des pixels PIX de cette première portion de ligne par rapport aux circuits d'intégration 329A. On répète ensuite les opérations ci-dessus sur une autre première portion de ligne de pixels PIX, par exemple une première portion de ligne adjacente à la première portion de ligne dont on vient de transférer les charges. Toutes les première portions de lignes de pixels PIX du premier groupe 101A de la matrice 101 sont ainsi balayées séquentiellement, par exemple de haut en bas dans l'orientation de la .More precisely, for example, we first control the switch 321A connected to the conductive track 323A of one of the first portions of PIX pixel lines of the matrix 101, for example the first portion of the upper line in the orientation of there , so as to apply the VON potential to the gates of the transfer transistors 309 of this first portion of line. This has the effect of transferring, or emptying, the photogenerated charges from the storage nodes 307 of the PIX pixels of the first portion of line to the integration circuits 329A, each node 307 being connected to one of the circuits 329A of the first reading circuit 103A during this operation. The photogenerated charges coming from the PIX pixels of the first portion of line are then evacuated via an output of circuits 329A. Once the charges have been evacuated, we control, for example, the switch 321A connected to the first portion of line of pixels PIX from which the charges have just been transferred so as to apply the potential VOFF on the gates of the transfer transistors 309 of this line, in order to to isolate the storage nodes 307 of the PIX pixels of this first portion of line with respect to the integration circuits 329A. The above operations are then repeated on another first portion of line of PIX pixels, for example a first portion of line adjacent to the first portion of line for which the charges have just been transferred. All the first portions of PIX pixel lines of the first group 101A of the matrix 101 are thus scanned sequentially, for example from top to bottom in the orientation of the .

À titre d'exemple, l'étape de réinitialisation débute par exemple à un instant où au moins un doigt est placé sur le capteur d'images 100, à l'aplomb du premier groupe 101A de pixels PIX de la matrice 101.For example, the reset step begins for example at a time when at least one finger is placed on the image sensor 100, directly above the first group 101A of PIX pixels of the matrix 101.

Lors d'une deuxième étape d'exposition, des charges photogénérées par les photodétecteurs 303 des pixels PIX du premier groupe 101A de la matrice 101 sont à nouveau accumulées aux nœuds de stockage 307. À la différence de la première étape d'exposition précédemment décrite, la deuxième étape d'exposition correspond par exemple à une situation où les photodétecteurs 303 des pixels PIX de la matrice 101 sont exposés à de la lumière et où l'on souhaite capturer une image. La deuxième étape d'exposition présente par exemple une durée déterminée ajustée en fonction d'une luminosité ambiante, appelée durée d'intégration. Pour chaque portion de ligne de pixels PIX, la deuxième étape d'exposition débute au moment de l'ouverture (blocage) des transistors de transfert de la portion de ligne, suivant la réinitialisation.During a second exposure step, charges photogenerated by the photodetectors 303 of the PIX pixels of the first group 101A of the matrix 101 are again accumulated at the storage nodes 307. Unlike the first exposure step previously described , the second exposure step corresponds for example to a situation where the photodetectors 303 of the PIX pixels of the matrix 101 are exposed to light and where it is desired to capture an image. The second exposure step presents for example a determined duration adjusted according to ambient brightness, called integration duration. For each portion of line of PIX pixels, the second exposure step begins at the moment of opening (blocking) of the transfer transistors of the portion of line, following the reset.

Le procédé de commande du capteur d'images 100 comprend en outre une étape d'acquisition, postérieure à la deuxième étape d'exposition. À la différence de l'étape de réinitialisation, durant laquelle les charges photogénérées accumulées aux nœuds de stockage 307 des pixels PIX de la matrice 101 sont évacuées sans être intégrées, on prévoit, lors de l'étape d'acquisition, d'intégrer les charges photogénérées provenant des pixels PIX des premières portions de lignes du premier groupe 101A de la matrice 101.The method of controlling the image sensor 100 further comprises an acquisition step, subsequent to the second exposure step. Unlike the reset step, during which the photogenerated charges accumulated at the storage nodes 307 of the PIX pixels of the matrix 101 are evacuated without being integrated, it is planned, during the acquisition step, to integrate the photogenerated charges coming from the PIX pixels of the first portions of lines of the first group 101A of the matrix 101.

Au cours de l'étape d'acquisition, les commutateurs 321A du premier circuit de commande 107A sont commandés séquentiellement, portion de ligne après portion ligne, de façon à transférer les charges photogénérées préalablement accumulées aux nœuds de stockage 307 des pixels PIX des différentes premières portions de lignes du premier groupe 101A de la matrice 101 vers les circuits d'intégration 329A du premier circuit de lecture 103A. La commande des commutateurs 321A s'effectue par exemple de façon analogue à ce qui a été précédemment exposé ci-dessus en relation avec l'étape de réinitialisation.During the acquisition step, the switches 321A of the first control circuit 107A are controlled sequentially, portion of line after portion of line, so as to transfer the photogenerated charges previously accumulated to the storage nodes 307 of the PIX pixels of the different first portions of lines from the first group 101A of the matrix 101 to the integration circuits 329A of the first read circuit 103A. The switches 321A are controlled for example in a manner similar to what was previously explained above in relation to the reset step.

Bien que l'on ait décrit ci-dessus en relation avec la un cas dans lequel on souhaite capturer une image en utilisant uniquement les pixels PIX du premier groupe 101A de la matrice 101 du capteur d'images 100, les étapes ci-dessus sont bien entendu transposables par la personne du métier à un cas où l'on souhaite capturer une image en utilisant uniquement les pixels PIX du deuxième groupe 101B à partir des indications de la présente description.Although described above in relation to the a case in which it is desired to capture an image using only the PIX pixels of the first group 101A of the matrix 101 of the image sensor 100, the above steps can of course be transposed by the person skilled in the art to a case where the we wish to capture an image using only the PIX pixels of the second group 101B from the indications in the present description.

À titre d'exemple, chaque circuit d'intégration 329A, 329B comporte un amplificateur opérationnel, non représenté en , dont une entrée inverseuse est connectée à une borne d'entrée connectée à la piste conductrice 315, dont une entrée non inverseuse est connectée à un nœud d'application d'un potentiel de référence, par exemple la masse, et dont une sortie est connectée à une borne de sortie du circuit 329A, 329B. Dans cet exemple, chaque circuit 329A, 329B comporte en outre une capacité, par exemple un condensateur, et un commutateur, non détaillés en . La capacité et le commutateur sont par exemple associés en parallèle entre la borne d'entrée et la borne de sortie du circuit 329A, 329B.For example, each integration circuit 329A, 329B comprises an operational amplifier, not shown in , of which an inverting input is connected to an input terminal connected to the conductive track 315, of which a non-inverting input is connected to a node for applying a reference potential, for example the ground, and of which an output is connected to an output terminal of circuit 329A, 329B. In this example, each circuit 329A, 329B further comprises a capacitor, for example a capacitor, and a switch, not detailed in detail in . The capacitor and the switch are for example associated in parallel between the input terminal and the output terminal of circuit 329A, 329B.

Dans l'exemple où l'on utilise uniquement le premier groupe 101A de pixels PIX pour acquérir une image, les charges photogénérées par les photodétecteurs 303 des pixels PIX sont, lors de l'étape de réinitialisation, transférées depuis les nœuds de stockage 307 vers le circuit de lecture 103A par l'intermédiaire des transistors 309 et des pistes conductrices 315 connectées aux bornes d'entrée des circuits d'intégration 329A. Lorsque le commutateur du circuit 329A est à l'état fermé, les charges photogénérées ne s'accumulent pas aux bornes de la capacité et sont directement évacuées par la borne de sortie du circuit 329A. En revanche, lors de l'étape d'acquisition, le commutateur du circuit 329A est à l'état ouvert et les charges photogénérées s'accumulent aux bornes de la capacité. L'amplificateur opérationnel fournit alors, en sortie, un signal fonction d'une quantité de charges photogénérées accumulées aux bornes de la capacité. Ce signal est par exemple ensuite transmis à un ou plusieurs autres circuits du capteur d'images 100, par exemple à des circuits de double échantillonnage corrélé ("Correlated Double Sampling" - CDS, en anglais) et de conversion analogique-numérique ("Analog-Digital Converter" - ADC, en anglais).In the example where only the first group 101A of PIX pixels is used to acquire an image, the photocharges generated by the photodetectors 303 of the PIX pixels are, during the reset step, transferred from the storage nodes 307 to the reading circuit 103A via the transistors 309 and the conductive tracks 315 connected to the input terminals of the integration circuits 329A. When the switch of circuit 329A is in the closed state, the photogenerated charges do not accumulate across the capacitance and are directly evacuated by the output terminal of circuit 329A. On the other hand, during the acquisition step, the switch of circuit 329A is in the open state and the photogenerated charges accumulate across the capacitance. The operational amplifier then provides, at output, a signal depending on a quantity of photogenerated charges accumulated across the capacitance. This signal is for example then transmitted to one or more other circuits of the image sensor 100, for example to correlated double sampling circuits ("Correlated Double Sampling" - CDS, in English) and analog-digital conversion ("Analog -Digital Converter" - ADC, in English).

La est un schéma électrique illustrant un exemple de réalisation du capteur d'images 200 de la . L'exemple de réalisation du capteur d'images 200 de la comprend des éléments communs avec l'exemple de réalisation du capteur d'images 100 de la . Ces éléments communs ne seront pas détaillés à nouveau ci-après.There is an electrical diagram illustrating an example of embodiment of the image sensor 200 of the . The example of realization of the image sensor 200 of the includes elements in common with the exemplary embodiment of the image sensor 100 of the . These common elements will not be detailed again below.

Dans cet exemple :
– le premier circuit de commande 207A comporte, pour chaque première portion de ligne de pixels PIX du premier groupe 201A à laquelle il est connecté, un commutateur 421A connecté à une piste conductrice 423A interconnectant les bornes de commande (grilles) des transistors de transfert 309 des pixels PIX de la première portion de ligne du premier groupe 201A ;
– le deuxième circuit de commande 207B comporte, pour chaque deuxième portion de ligne de pixels PIX du deuxième groupe 201B à laquelle il est connecté, un commutateur 421B connecté à une piste conductrice 423B interconnectant les bornes de commande des transistors de transfert 309 des pixels PIX de la deuxième portion de ligne du deuxième groupe 201B ;
– le troisième circuit de commande 207C comporte, pour chaque première portion de ligne de pixels PIX du troisième groupe 201C à laquelle il est connecté, un commutateur 421C connecté à une piste conductrice 423C interconnectant les bornes de commande des transistors de transfert 309 des pixels PIX de la première portion de ligne du troisième groupe 201C ; et
– le quatrième circuit de commande 207D comporte, pour chaque deuxième portion de ligne de pixels PIX du quatrième groupe 201D à laquelle il est connecté, un commutateur 421D connecté à une piste conductrice 423D interconnectant les bornes de commande des transistors de transfert 309 des pixels PIX de la deuxième portion de ligne du quatrième groupe 201D.In this example:
– the first control circuit 207A comprises, for each first portion of PIX pixel line of the first group 201A to which it is connected, a switch 421A connected to a conductive track 423A interconnecting the control terminals (gates) of the transfer transistors 309 PIX pixels of the first line portion of the first group 201A;
– the second control circuit 207B comprises, for each second portion of PIX pixel line of the second group 201B to which it is connected, a switch 421B connected to a conductive track 423B interconnecting the control terminals of the transfer transistors 309 of the PIX pixels of the second portion of line of the second group 201B;
– the third control circuit 207C comprises, for each first portion of line of PIX pixels of the third group 201C to which it is connected, a switch 421C connected to a conductive track 423C interconnecting the control terminals of the transfer transistors 309 of the PIX pixels of the first portion of line of the third group 201C; And
– the fourth control circuit 207D comprises, for each second portion of PIX pixel line of the fourth group 201D to which it is connected, a switch 421D connected to a conductive track 423D interconnecting the control terminals of the transfer transistors 309 of the PIX pixels of the second portion of the line of the fourth group 201D.

Les pistes conductrices 423A, 423B, 423C et 423D sont électriquement isolées entre elles.The conductive tracks 423A, 423B, 423C and 423D are electrically isolated from each other.

Dans l'exemple représenté, chaque commutateur 421A, 423B, 423C, 423D est par exemple de type unipolaire bidirectionnel et comporte plus précisément une borne d'entrée IN connectée à la piste conductrice 423A, 423B, 423C et 423D, respectivement, une première borne de sortie OUT1 connectée au nœud 325 d'application du potentiel VON et une deuxième borne de sortie OUT2 connectée au nœud 327 d'application du potentiel VOFF.In the example shown, each switch 421A, 423B, 423C, 423D is for example of the unipolar bidirectional type and more precisely comprises an input terminal IN connected to the conductive track 423A, 423B, 423C and 423D, respectively, a first terminal output terminal OUT1 connected to the node 325 for applying the potential VON and a second output terminal OUT2 connected to the node 327 for applying the potential VOFF.

Dans l'exemple de réalisation du capteur d'images 200 illustré en :
– le premier circuit de lecture 203A comporte, pour chaque première portion de colonne de pixels PIX du premier groupe 201A, un circuit 429A d'intégration des charges photogénérées par les photodétecteurs 303 des pixels PIX de la première portion de colonne du premier groupe 201A ;
– le deuxième circuit de lecture 203B comporte, pour chaque première portion de colonne de pixels PIX du deuxième groupe 201B, un circuit 429B d'intégration des charges photogénérées par les photodétecteurs 303 des pixels PIX de la première portion de colonne du deuxième groupe 201B ;
– le troisième circuit de lecture 203C comporte, pour chaque deuxième portion de colonne de pixels PIX du troisième groupe 201C, un circuit 429C d'intégration des charges photogénérées par les photodétecteurs 303 des pixels PIX de la deuxième portion de colonne du troisième groupe 201C ; et
– le quatrième circuit de lecture 203D comporte, pour chaque deuxième portion de colonne de pixels PIX du quatrième groupe 201D, un circuit 429D d'intégration des charges photogénérées par les photodétecteurs 303 des pixels PIX de la deuxième portion de colonne du quatrième groupe 201D.In the example embodiment of the image sensor 200 illustrated in :
– the first reading circuit 203A comprises, for each first portion of column of PIX pixels of the first group 201A, a circuit 429A for integrating the charges photogenerated by the photodetectors 303 of the PIX pixels of the first portion of column of the first group 201A;
– the second reading circuit 203B comprises, for each first portion of column of PIX pixels of the second group 201B, a circuit 429B for integrating the charges photogenerated by the photodetectors 303 of the PIX pixels of the first portion of column of the second group 201B;
– the third reading circuit 203C comprises, for each second portion of column of PIX pixels of the third group 201C, a circuit 429C for integrating the charges photogenerated by the photodetectors 303 of the PIX pixels of the second portion of column of the third group 201C; And
– the fourth reading circuit 203D comprises, for each second portion of column of PIX pixels of the fourth group 201D, a circuit 429D for integrating the charges photogenerated by the photodetectors 303 of the PIX pixels of the second portion of column of the fourth group 201D.

Les circuits 429A, 429B, 429C et 429D du capteur d'images 200 sont par exemple identiques ou similaires aux circuits 329A, 329B du capteur d'images 100.The circuits 429A, 429B, 429C and 429D of the image sensor 200 are for example identical or similar to the circuits 329A, 329B of the image sensor 100.

Dans l'exemple représenté :
– chaque circuit 429A du premier circuit de lecture 203A est connecté à une piste conductrice 415A interconnectant les bornes de conduction 311 des pixels PIX d'une même première portion de colonne du premier groupe 201A ;
– chaque circuit 429B du deuxième circuit de lecture 203B est connecté à une piste conductrice 415B interconnectant les bornes de conduction 311 des pixels PIX d'une même première portion de colonne du deuxième groupe 201B ;
– chaque circuit 429C du troisième circuit de lecture 203C est connecté à une piste conductrice 415C interconnectant les bornes de conduction 311 des pixels PIX d'une même deuxième portion de colonne du troisième groupe 201C ; et
– chaque circuit 429D du quatrième circuit de lecture 203D est connecté à une piste conductrice 415D interconnectant les bornes de conduction 311 des pixels PIX d'une même deuxième portion de colonne du quatrième groupe 201D.In the example shown:
– each circuit 429A of the first reading circuit 203A is connected to a conductive track 415A interconnecting the conduction terminals 311 of the PIX pixels of the same first column portion of the first group 201A;
– each circuit 429B of the second reading circuit 203B is connected to a conductive track 415B interconnecting the conduction terminals 311 of the PIX pixels of the same first column portion of the second group 201B;
– each circuit 429C of the third reading circuit 203C is connected to a conductive track 415C interconnecting the conduction terminals 311 of the PIX pixels of the same second column portion of the third group 201C; And
– each circuit 429D of the fourth reading circuit 203D is connected to a conductive track 415D interconnecting the conduction terminals 311 of the PIX pixels of the same second column portion of the fourth group 201D.

Dans l'exemple illustré en , les nœuds 305 des pixels PIX faisant partie d'une même colonne de la matrice 101 sont interconnectés par la piste conductrice 313 portée au potentiel de polarisation VBIAS. Dans cet exemple, les pistes conductrices 313 sont connectées au troisième circuit de lecture 203C, pour les colonnes de pixels faisant partie des premier et troisième groupes 201A et 201C, ou au quatrième circuit de lecture 203D, pour les colonnes de pixels faisant partie des deuxième et quatrième groupes 201B et 201D.In the example illustrated in , the nodes 305 of the PIX pixels forming part of the same column of the matrix 101 are interconnected by the conductive track 313 brought to the polarization potential VBIAS. In this example, the conductive tracks 313 are connected to the third reading circuit 203C, for the columns of pixels forming part of the first and third groups 201A and 201C, or to the fourth reading circuit 203D, for the columns of pixels forming part of the second and fourth groups 201B and 201D.

À titre de variante, on pourrait prévoir un premier ensemble de pistes conductrices, interconnectant chacune les nœuds 305 des pixels PIX faisant partie d'une même première portion de colonne de la matrice 101, et un deuxième ensemble de pistes conductrices, électriquement isolées des pistes conductrices du premier ensemble, interconnectant chacune les nœuds 305 des pixels PIX faisant partie d'une même deuxième portion de colonne de la matrice 101. Dans ce cas, le potentiel VBIAS est par exemple appliqué par les circuits de lecture 203A, 203B, 203C et 203D aux portions des colonnes de pixels PIX des groupes 201A, 201B, 201C et 201D, respectivement.As a variant, one could provide a first set of conductive tracks, each interconnecting the nodes 305 of the PIX pixels forming part of the same first column portion of the matrix 101, and a second set of conductive tracks, electrically isolated from the tracks conductors of the first set, each interconnecting the nodes 305 of the PIX pixels forming part of the same second column portion of the matrix 101. In this case, the VBIAS potential is for example applied by the read circuits 203A, 203B, 203C and 203D to portions of the PIX pixel columns of groups 201A, 201B, 201C and 201D, respectively.

La est une vue de dessus, schématique et partielle, illustrant un exemple de réalisation d'un réseau d'interconnexion des pixels PIX du capteur d'images 100 de la . À des fins de simplification, seule une partie du réseau d'interconnexion des pixels PIX de la matrice 101 a été représentée en afin de ne pas surcharger le dessin.There is a schematic and partial top view, illustrating an example of an embodiment of an interconnection network of the PIX pixels of the image sensor 100 of the . For simplification purposes, only part of the interconnection network of the PIX pixels of the matrix 101 has been represented in so as not to overload the drawing.

Dans l'exemple représenté, le réseau d'interconnexion comprend deux niveaux métalliques conducteurs M1 et M2 superposés et séparés par un niveau isolant (non visible en ). Le réseau d'interconnexion peut en outre comporter des vias métalliques (non représentés) connectant les deux niveaux métalliques M1 et M2 à travers le niveau isolant.In the example shown, the interconnection network comprises two conductive metal levels M1 and M2 superimposed and separated by an insulating level (not visible in ). The interconnection network may also include metal vias (not shown) connecting the two metal levels M1 and M2 through the insulating level.

La fabrication du réseau d'interconnexion comprend par exemple les étapes successives suivantes.The manufacturing of the interconnection network comprises, for example, the following successive stages.

Lors d'une première étape de dépôt, on forme une pluralité de pistes conductrices 323 sensiblement parallèles à la direction des lignes de la matrice 101 de pixels PIX (direction horizontale, dans l'orientation de la ). Chaque piste conductrices 323 interconnecte par exemple les électrodes de commande de tous les pixels PIX d'une même ligne de la matrice. Les éléments conducteurs formés lors de cette première étape de dépôt définissent le premier niveau conducteur M1 du réseau d'interconnexion.During a first deposition step, a plurality of conductive tracks 323 are formed substantially parallel to the direction of the lines of the matrix 101 of PIX pixels (horizontal direction, in the orientation of the ). Each conductive track 323 interconnects for example the control electrodes of all the PIX pixels of the same row of the matrix. The conductive elements formed during this first deposition step define the first conductive level M1 of the interconnection network.

Lors d'une étape de gravure, on scinde les pistes conductrices 323, par exemple en retirant des portions des pistes conductrice 323 situées entre deux colonnes de pixels adjacentes de la matrice 101. On délimite ainsi les premier et deuxième groupes 101A, 101B de pixels PIX et on forme les pistes conductrices 323A et 323B électriquement isolées.During an etching step, the conductive tracks 323 are split, for example by removing portions of the conductive tracks 323 located between two adjacent columns of pixels of the matrix 101. The first and second groups 101A, 101B of pixels are thus delimited. PIX and the electrically isolated conductive tracks 323A and 323B are formed.

Lors d'une troisième étape de dépôt, on recouvre les pistes conductrices 323A et 323B d'un matériau isolant (non visible sur la figure).During a third deposition step, the conductive tracks 323A and 323B are covered with an insulating material (not visible in the figure).

Lors d'une troisième étape de dépôt, on forme sur le matériau isolant les pistes conductrices 315 sensiblement parallèles à la direction des colonnes de la matrice 101 de pixels PIX (direction verticale, dans l'orientation de la ).During a third deposition step, conductive tracks 315 are formed on the insulating material substantially parallel to the direction of the columns of the matrix 101 of PIX pixels (vertical direction, in the orientation of the ).

Comme cela apparaît sur la , le pas des pixels est constant dans toute la matrice 101. En particulier, au niveau de la zone d'interruption des pistes conductrices 323, la distance, dans la direction des lignes, entre la dernière colonne du groupe 101A et la première colonne du groupe 101B est égale à la distance entre deux colonnes adjacentes quelconques du groupe 101A ou du groupe 101B.As it appears on the , the pitch of the pixels is constant throughout the matrix 101. In particular, at the level of the interruption zone of the conductive tracks 323, the distance, in the direction of the lines, between the last column of the group 101A and the first column of the group 101B is equal to the distance between any two adjacent columns of group 101A or group 101B.

La est une vue de dessus, schématique et partielle, illustrant un exemple de réalisation d'un réseau d'interconnexion des pixels PIX du capteur d'images 200 de la . À des fins de simplification, seule une partie du réseau d'interconnexion des pixels PIX de la matrice 101 a été représentée en afin de ne pas surcharger le dessin.There is a schematic and partial top view, illustrating an example of an embodiment of an interconnection network of the PIX pixels of the image sensor 200 of the . For simplification purposes, only part of the interconnection network of the PIX pixels of the matrix 101 has been represented in so as not to overload the drawing.

Le réseau d'interconnexion de la comprend des éléments communs avec le réseau d'interconnexion de la . Ces éléments communs ne seront pas détaillés à nouveau ci-après. Le réseau d'interconnexion de la diffère du réseau d'interconnexion de la principalement en ce que les pistes conductrices 315, sensiblement parallèles à la direction des colonnes de la matrice 101 de pixels PIX (direction verticale, dans l'orientation de la ), sont scindées chacune en deux portions pour former les pistes 415A et 415C, pour les premier et troisième groupes 201A et 201C de pixels PIX, et les pistes 415B et 415D, pour les deuxième et quatrième groupes 201B et 201D de pixels PIX.The interconnection network of the includes common elements with the interconnection network of the . These common elements will not be detailed again below. The interconnection network of the differs from the interconnection network of the mainly in that the conductive tracks 315, substantially parallel to the direction of the columns of the matrix 101 of PIX pixels (vertical direction, in the orientation of the ), are each split into two portions to form the tracks 415A and 415C, for the first and third groups 201A and 201C of PIX pixels, and the tracks 415B and 415D, for the second and fourth groups 201B and 201D of PIX pixels.

À titre d'exemple, le réseau d'interconnexion du capteur d'images 200 est obtenu par des étapes de fabrication similaires à celles précédemment décrites en relation avec la pour le réseau d'interconnexion du capteur d'images 100, le procédé comprenant en outre une deuxième étape de gravure, par exemple postérieure à la troisième étape de dépôt, de sorte à scinder les pistes conductrices 315.For example, the interconnection network of the image sensor 200 is obtained by manufacturing steps similar to those previously described in relation to the for the interconnection network of the image sensor 100, the method further comprising a second etching step, for example subsequent to the third deposition step, so as to split the conductive tracks 315.

Comme cela apparaît sur la , le pas des pixels est constant dans toute la matrice 101. En particulier, au niveau de la zone d'interruption des pistes conductrices 323, la distance, dans la direction des lignes, entre la dernière colonne des groupes 201A et 201C et la première colonne des groupe 201B et 201D est égale à la distance entre deux colonnes adjacentes quelconques des groupes 201A et 201C ou des groupes 201B et 201D. De plus, au niveau de la zone d'interruption des pistes conductrices 315, la distance, dans la direction des colonnes, entre la dernière ligne des groupe 201A et 201B et la première ligne des groupes 201C et 201D est égale à la distance entre deux lignes adjacentes quelconques des groupes 201A et 201B ou des groupes 201C et 201D.As it appears on the , the pitch of the pixels is constant throughout the matrix 101. In particular, at the level of the interruption zone of the conductive tracks 323, the distance, in the direction of the lines, between the last column of groups 201A and 201C and the first column of groups 201B and 201D is equal to the distance between any two adjacent columns of groups 201A and 201C or groups 201B and 201D. In addition, at the level of the interruption zone of the conductive tracks 315, the distance, in the direction of the columns, between the last line of groups 201A and 201B and the first line of groups 201C and 201D is equal to the distance between two any adjacent lines of groups 201A and 201B or groups 201C and 201D.

Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. On a décrit en relation avec la un exemple de réalisation dans lequel des pistes conductrices d'interconnexion horizontales sont interrompues de façon à diviser la matrice en deux groupes de colonnes distincts. A titre de variante, on pourra prévoir un capteur dans lequel les pistes conductrices d'interconnexion horizontales sont ininterrompues, et des pistes d'interconnexion verticales sont interrompues de façon à diviser la matrice en deux groupes de lignes distincts. Chaque groupe de ligne peut alors comprendre un circuit de lecture 103 spécifique et un circuit de commande 107 spécifique.Various embodiments and variants have been described. Those skilled in the art will understand that certain features of these various embodiments and variations could be combined, and other variations will become apparent to those skilled in the art. We have described in relation to the an exemplary embodiment in which horizontal interconnection conductive tracks are interrupted so as to divide the matrix into two distinct groups of columns. As a variant, a sensor could be provided in which the horizontal interconnection conductive tracks are uninterrupted, and vertical interconnection tracks are interrupted so as to divide the matrix into two distinct groups of lines. Each line group can then include a specific reading circuit 103 and a specific control circuit 107.

Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.Finally, the practical implementation of the embodiments and variants described is within the reach of those skilled in the art based on the functional indications given above.

Claims (10)

Capteur d'images comprenant un substrat de support et une matrice (101) de pixels (PIX) formée sur le substrat de support, les pixels de la matrice étant arrangés de façon régulière, à pas constant, selon des lignes et des colonnes, chaque pixel (PIX) comportant au moins une photodiode (308) et un transistor de transfert (309), dans lequel :
A) chaque ligne de pixels est divisée en des première et deuxième portions de ligne adjacentes, une première piste conductrice de ligne (323A ; 423A, 423C) interconnectant des premières bornes des transistors des pixels de la première portion de ligne, et une deuxième piste conductrice de ligne (323B ; 423B, 423D) isolée électriquement de la première piste conductrice de ligne interconnectant des premières bornes des transistors des pixels de la deuxième portion de ligne ; et/ou
B) chaque colonne de pixels est divisée en des première et deuxième portions de colonne adjacentes, une première piste conductrice de colonne (415A, 415B) interconnectant des deuxième bornes des transistors des pixels de la première portion de colonne, et une deuxième piste conductrice de colonne (415C, 415D) isolée électriquement de la première piste conductrice de colonne interconnectant des premières bornes des transistors des pixels de la deuxième portion de ligne.Image sensor comprising a support substrate and a matrix (101) of pixels (PIX) formed on the support substrate, the pixels of the matrix being arranged regularly, at constant pitch, in rows and columns, each pixel (PIX) comprising at least one photodiode (308) and a transfer transistor (309), in which:
A) each line of pixels is divided into first and second adjacent line portions, a first line conductive track (323A; 423A, 423C) interconnecting first terminals of the transistors of the pixels of the first line portion, and a second track line conductor (323B; 423B, 423D) electrically isolated from the first line conductor track interconnecting the first terminals of the transistors of the pixels of the second line portion; and or
B) each column of pixels is divided into first and second adjacent column portions, a first column conductive track (415A, 415B) interconnecting second terminals of the transistors of the pixels of the first column portion, and a second conductive track of column (415C, 415D) electrically isolated from the first conductive column track interconnecting the first terminals of the transistors of the pixels of the second line portion. Capteur selon la revendication 1 dans son option A), dans lequel les pixels des premières portions de ligne définissent une première région (101A) et les pixels des deuxièmes portions de ligne définissent une deuxième région (101B), les pixels (PIX) de la première région (101A) étant connectés à un même premier circuit de lecture (103A) du capteur et à un même premier circuit de commande (107A) du capteur, et les pixels (PIX) de la deuxième région (101B) étant connectés à un même deuxième circuit de lecture (103B) du capteur et à un même deuxième circuit de commande (107B) du capteur.Sensor according to claim 1 in its option A), in which the pixels of the first line portions define a first region (101A) and the pixels of the second line portions define a second region (101B), the pixels (PIX) of the first region (101A) being connected to the same first reading circuit (103A) of the sensor and to the same first control circuit (107A) of the sensor, and the pixels (PIX) of the second region (101B) being connected to a same second reading circuit (103B) of the sensor and to the same second control circuit (107B) of the sensor. Capteur selon la revendication 2, dans lequel chacune des première (101A) et deuxième (101B) régions comprend un nombre de pixels égal à environ une moitié du nombre total de pixels de la matrice (101).A sensor according to claim 2, wherein each of the first (101A) and second (101B) regions comprises a number of pixels equal to approximately one half of the total number of pixels of the matrix (101). Capteur selon la revendication 1 dans ses options A) et B), dans lequel les pixels (PIX) des premières portions de ligne et des premières portions de colonne définissent une première région (201A), les pixels (PIX) des deuxièmes portions de ligne et des premières portions de colonne définissent une deuxième région (201B), les pixels (PIX) des premières portions de ligne et des deuxièmes portions de colonne définissent une troisième région (201C), et les pixels (PIX) des deuxièmes portions de ligne et des deuxièmes portions de colonne définissent une quatrième région (201D), les pixels (PIX) de la première région (201A) étant connectés à un même premier circuit de lecture (203A) du capteur et à un même premier circuit de commande (207A) du capteur, les pixels (PIX) de la deuxième région (201B) étant connectés à un même deuxième circuit de lecture (203B) du capteur et à un même deuxième circuit de commande (207B) du capteur, les pixels (PIX) de la troisième région (201C) étant connectés à un même troisième circuit de lecture (203C) du capteur et à un même troisième circuit de commande (207C) du capteur, et les pixels (PIX) de la quatrième région (201D) étant connectés à un même quatrième circuit de lecture (203D) du capteur et à un même quatrième circuit de commande (207D) du capteur.Sensor according to claim 1 in its options A) and B), in which the pixels (PIX) of the first line portions and the first column portions define a first region (201A), the pixels (PIX) of the second line portions and first column portions define a second region (201B), the pixels (PIX) of the first line portions and the second column portions define a third region (201C), and the pixels (PIX) of the second line portions and second column portions define a fourth region (201D), the pixels (PIX) of the first region (201A) being connected to the same first reading circuit (203A) of the sensor and to the same first control circuit (207A) of the sensor, the pixels (PIX) of the second region (201B) being connected to the same second reading circuit (203B) of the sensor and to the same second control circuit (207B) of the sensor, the pixels (PIX) of the third region (201C) being connected to the same third reading circuit (203C) of the sensor and to the same third control circuit (207C) of the sensor, and the pixels (PIX) of the fourth region (201D) being connected to a same fourth reading circuit (203D) of the sensor and the same fourth control circuit (207D) of the sensor. Capteur selon la revendication 4, dans lequel chacune des première (201A), deuxième (201B), troisième (201C) et quatrième (201D) régions comprend un nombre de pixels égal à environ un quart du nombre total de pixels de la matrice (101).A sensor according to claim 4, wherein each of the first (201A), second (201B), third (201C) and fourth (201D) regions comprises a number of pixels equal to approximately one quarter of the total number of pixels of the array (101). ). Capteur selon l'une quelconque des revendications 1 à 5, dans lequel les premières bornes des transistors de transfert (309) sont des bornes de grille, et les deuxièmes bornes des transistors de transfert (309) sont des bornes de source ou de drain.A sensor according to any one of claims 1 to 5, wherein the first terminals of the transfer transistors (309) are gate terminals, and the second terminals of the transfer transistors (309) are source or drain terminals. Capteur selon l'une quelconque des revendications 1 à 6, dans lequel les photodiodes (308) des pixels (PIX) sont des photodiodes organiques.Sensor according to any one of claims 1 to 6, in which the photodiodes (308) of the pixels (PIX) are organic photodiodes. Capteur selon l'une quelconque des revendications 1 à 7, dans lequel les transistors de transfert (309) des pixels (PIX) sont des transistors TFT.Sensor according to any one of claims 1 to 7, in which the transfer transistors (309) of the pixels (PIX) are TFT transistors. Capteur d'empreintes digitales comportant un capteur d'images selon l'une quelconque des revendications 1 à 8.Fingerprint sensor comprising an image sensor according to any one of claims 1 to 8. Procédé de fabrication d'un capteur d'images comprenant les étapes suivantes :
a) former une matrice (101) de pixels (PIX) arrangés de façon régulière, à pas constant, selon des lignes et des colonnes, chaque pixel (PIX) comprenant au moins une photodiode (308) et un transistor de transfert (309) ; et
b)
- pour chaque ligne de pixels, former une piste conductrice de ligne interconnectant des premières bornes des transistors des pixels de la ligne puis graver localement ladite piste conductrice de ligne de façon à la diviser une première piste conductrice de ligne (323A ; 423A, 423C) et une deuxième piste conductrice de ligne (323B ; 423B, 423D) isolée électriquement de la première piste conductrice de ligne ; et/ou
- pour chaque colonne de pixels, former une piste conductrice de colonne interconnectant des deuxièmes bornes des transistors des pixels de la colonne puis graver localement ladite piste conductrice de colonne de façon à la diviser une première piste conductrice de colonne (415A, 415B) et une deuxième piste conductrice de colonne (415C, 415D) isolée électriquement de la deuxième piste conductrice de colonne.Method of manufacturing an image sensor comprising the following steps:
a) forming a matrix (101) of pixels (PIX) arranged regularly, at constant pitch, in rows and columns, each pixel (PIX) comprising at least one photodiode (308) and a transfer transistor (309) ; And
b)
- for each line of pixels, form a line conductive track interconnecting first terminals of the transistors of the pixels of the line then locally etch said line conductive track so as to divide it a first line conductive track (323A; 423A, 423C) and a second line conductor track (323B; 423B, 423D) electrically isolated from the first line conductor track; and or
- for each column of pixels, form a column conductive track interconnecting second terminals of the transistors of the pixels of the column then locally etch said column conductive track so as to divide it into a first column conductive track (415A, 415B) and a second column conductor track (415C, 415D) electrically isolated from the second column conductor track.
FR2114480A 2021-12-24 2021-12-24 Image sensor and method of manufacturing such a sensor Pending FR3131440A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2114480A FR3131440A1 (en) 2021-12-24 2021-12-24 Image sensor and method of manufacturing such a sensor
PCT/EP2022/087026 WO2023118166A1 (en) 2021-12-24 2022-12-20 Image sensor and method for producing such a sensor
TW111149747A TW202333366A (en) 2021-12-24 2022-12-23 Image sensor and method of manufacturing such a sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2114480A FR3131440A1 (en) 2021-12-24 2021-12-24 Image sensor and method of manufacturing such a sensor
FR2114480 2021-12-24

Publications (1)

Publication Number Publication Date
FR3131440A1 true FR3131440A1 (en) 2023-06-30

Family

ID=81328048

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2114480A Pending FR3131440A1 (en) 2021-12-24 2021-12-24 Image sensor and method of manufacturing such a sensor

Country Status (3)

Country Link
FR (1) FR3131440A1 (en)
TW (1) TW202333366A (en)
WO (1) WO2023118166A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2871835A1 (en) * 2012-07-06 2015-05-13 Sony Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic device
EP3048645A1 (en) * 2015-01-26 2016-07-27 Canon Kabushiki Kaisha Solid-state image sensor and camera
EP3288081A1 (en) * 2015-04-24 2018-02-28 Sony Corporation Solid state imaging element, semiconductor device, and electronic instrument
WO2020153123A1 (en) * 2019-01-25 2020-07-30 ソニーセミコンダクタソリューションズ株式会社 Imaging device and electronic apparatus
US20210067711A1 (en) * 2019-08-27 2021-03-04 Canon Kabushiki Kaisha Control apparatus of radiation imaging apparatus, control method of the same, and radiation imaging system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2871835A1 (en) * 2012-07-06 2015-05-13 Sony Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic device
EP3048645A1 (en) * 2015-01-26 2016-07-27 Canon Kabushiki Kaisha Solid-state image sensor and camera
EP3288081A1 (en) * 2015-04-24 2018-02-28 Sony Corporation Solid state imaging element, semiconductor device, and electronic instrument
WO2020153123A1 (en) * 2019-01-25 2020-07-30 ソニーセミコンダクタソリューションズ株式会社 Imaging device and electronic apparatus
US20220086379A1 (en) * 2019-01-25 2022-03-17 Sony Semiconductor Solutions Corporation Image capturing device and electronic apparatus
US20210067711A1 (en) * 2019-08-27 2021-03-04 Canon Kabushiki Kaisha Control apparatus of radiation imaging apparatus, control method of the same, and radiation imaging system

Also Published As

Publication number Publication date
TW202333366A (en) 2023-08-16
WO2023118166A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US7825967B2 (en) Column-wise clamp voltage driver for suppression of noise in an imager
EP0367650B1 (en) Photosensitive device with signal amplification at the photosensitive points
US6940551B2 (en) Active pixel sensor with noise cancellation
US20050224843A1 (en) High dynamic range pixel amplifier
US6587146B1 (en) Three transistor active pixel sensor architecture with correlated double sampling
US20060181625A1 (en) CMOS image sensor with wide dynamic range
FR2593343A1 (en) PHOTOSENSITIVE ELEMENT MEMORY ARRAY AND MANUFACTURING METHOD THEREOF, METHOD FOR READING THE SAME, AND APPLICATION OF SAID MATRIX TO IMAGE SHOOTING
US11695024B2 (en) Image sensor
US20200260025A1 (en) Image sensor and driving method thereof
US20060203111A1 (en) 3T pixel for CMOS image sensors with low reset noise and low dark current generation utilizing parametric reset
CN113382183A (en) Image sensor and method of operating the same
US20050157194A1 (en) Imager device with dual storage nodes
EP3386186B1 (en) Image sensor
EP3767679B1 (en) Image sensor pixel
EP0341122A1 (en) Matrix charge transfer photodetector having an integrated charge filtering device
US20240072092A1 (en) Image sensor
FR3131440A1 (en) Image sensor and method of manufacturing such a sensor
EP3487167B1 (en) Image sensor with high dynamic range
US20230178571A1 (en) Pixel arrangement, pixel matrix, image sensor and method of operating a pixel arrangement
US11134213B2 (en) Pixel array and image sensor
US10652492B1 (en) CMOS image sensor with improved column data shift readout
FR3131421A1 (en) Image sensor and method for controlling such a sensor
EP4138128B1 (en) Image capturing device
TWI842373B (en) Imaging device, optoelectronic device and method for operating an imaging device
FR3120264A1 (en) Indirect time-of-flight sensor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230630

PLFP Fee payment

Year of fee payment: 3