FR3105880A1 - Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation - Google Patents
Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation Download PDFInfo
- Publication number
- FR3105880A1 FR3105880A1 FR1915641A FR1915641A FR3105880A1 FR 3105880 A1 FR3105880 A1 FR 3105880A1 FR 1915641 A FR1915641 A FR 1915641A FR 1915641 A FR1915641 A FR 1915641A FR 3105880 A1 FR3105880 A1 FR 3105880A1
- Authority
- FR
- France
- Prior art keywords
- layer
- type
- passivation
- semiconductor material
- doped semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 217
- 239000004065 semiconductor Substances 0.000 claims abstract description 172
- 239000000463 material Substances 0.000 claims description 175
- 239000003989 dielectric material Substances 0.000 claims description 114
- 238000005530 etching Methods 0.000 claims description 88
- 238000004519 manufacturing process Methods 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 37
- 238000011282 treatment Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 279
- 239000002800 charge carrier Substances 0.000 description 43
- 229910002601 GaN Inorganic materials 0.000 description 21
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 21
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 18
- 230000006798 recombination Effects 0.000 description 11
- 238000005215 recombination Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- -1 SiO 2 Chemical compound 0.000 description 3
- VVTRNRPINJRHBQ-UHFFFAOYSA-N [Cl].[Ar] Chemical compound [Cl].[Ar] VVTRNRPINJRHBQ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 239000010405 anode material Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XOCUXOWLYLLJLV-UHFFFAOYSA-N [O].[S] Chemical compound [O].[S] XOCUXOWLYLLJLV-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
La diode (100) comporte un empilement (101) de couches semi-conductrices et une zone (102) active agencée au sein de l’empilement (101). L’empilement (101) comporte une surface (103) latérale. La diode (100) comporte une première couche (107) de passivation et une deuxième couche (108) de passivation, la première couche (107) de passivation étant en contact avec la surface (103) latérale, la deuxième couche (108) de passivation étant en contact avec la surface (103) latérale. La deuxième couche (108) de passivation est formée en partie sur la première couche de passivation (107). Figure à publier avec l’abrégé : Fig. 1
Description
Domaine technique de l’invention
Le domaine technique de l’invention concerne les diodes, de préférence les diodes électroluminescentes, et plus particulièrement les diodes électroluminescentes à base de semi-conducteur non organiques. Plus particulièrement, l’invention est relative à une diode comportant un empilement de couches semi-conductrices, l’empilement comportant une surface latérale et la diode comportant une zone active agencée au sein de l’empilement.
État de la technique
Il est connu de l’état de la technique comment fabriquer une diode électroluminescente comportant un empilement de couches semi-conductrices. La diode électroluminescente comporte une zone active située dans l’empilement et dans laquelle les porteurs de charge se recombinent lors du fonctionnement de la diode électroluminescente. L’empilement de couches semi-conductrices est généralement passivé sur ses flancs latéraux à l’aide d’une couche de passivation. Ces flancs latéraux peuvent être formés par des faces parallèles ou sensiblement parallèles à la direction de circulation du courant dans l’empilement. Une telle couche de passivation présente l’avantage de limiter les effets parasites électriques, optiques ou opto-électroniques en bordure de la diode électroluminescente. Ces limitations sont avantageuses car elles permettent d’améliorer les performances de la diode électroluminescente.
Les procédés de passivation existant pour les diodes électroluminescentes ne permettent pas d’optimiser l’efficacité de ces diodes électroluminescentes. En effet, il est constaté que l’efficacité des diodes électroluminescentes reste dépendante de leurs dimensions, c’est-à-dire que l’efficacité d’une diode électroluminescente décroit monotonement avec ses dimensions.
Objet de l’invention
L’invention a pour objet d’améliorer la passivation d’une diode pour en améliorer le rendement.
À cet effet, l’invention est relative à une diode comportant:
- un empilement de couches semi-conductrices, l’empilement comportant une surface latérale,
- une zone active agencée au sein de l’empilement,
cette diode comportant une première couche de passivation et une deuxième couche de passivation, la première couche de passivation étant en contact avec la surface latérale, la deuxième couche de passivation étant en contact avec la surface latérale. La deuxième couche 108 de passivation est formée en partie sur la première couche de passivation 107.
- un empilement de couches semi-conductrices, l’empilement comportant une surface latérale,
- une zone active agencée au sein de l’empilement,
cette diode comportant une première couche de passivation et une deuxième couche de passivation, la première couche de passivation étant en contact avec la surface latérale, la deuxième couche de passivation étant en contact avec la surface latérale. La deuxième couche 108 de passivation est formée en partie sur la première couche de passivation 107.
Ceci permet de répondre à une problématique d’amélioration de la passivation de la diode. Par conséquent, cela permet aussi de tendre vers une efficacité de la diode, lorsqu’elle est électroluminescente, indépendante de ses dimensions en passivant plus spécifiquement des parties de la diode électroluminescente. Pour une diode de courant, l’amélioration de sa passivation permet de limiter la présence de courants liés aux recombinaisons sur les flancs de la diode.
La diode peut comporter en outre une ou plusieurs des caractéristiques suivantes:
- l’empilement comporte une couche de matériau semi-conducteur dopé de premier type et une couche de matériau semi-conducteur dopé de second type, et la diode est telle que: la première couche de passivation est en contact, à la surface latérale, avec la couche de matériau semi-conducteur dopé de premier type; la deuxième couche de passivation est en contact, à la surface latérale, avec la zone active; la zone active est agencée entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type, ou la zone active est agencée au niveau d’une jonction entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type;
- la diode comporte une troisième couche de passivation, la troisième couche de passivation étant en contact, à la surface latérale, avec la couche de matériau semi-conducteur dopé de second type;
- la première couche de passivation est formée d’un premier matériau diélectrique et la deuxième couche de passivation est formée d’un deuxième matériau diélectrique;
- la troisième couche de passivation est formée d’un troisième matériau diélectrique;
- la diode est telle que le premier matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de premier type et que le deuxième matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur formant la zone active;
- la diode est telle que la zone active comporte un matériau semi-conducteur intrinsèque et que l’offset de bande entre la bande de valence du matériau semi-conducteur intrinsèque et la bande de valence du deuxième matériau diélectrique est strictement supérieur à 3kT/q, et que l’offset de bande entre la bande de conduction du matériau semi-conducteur intrinsèque et la bande de conduction du deuxième matériau diélectrique est strictement supérieur à 3kT/q, avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs;
- le troisième matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de second type;
- la diode est telle que le premier type étant le type N, l’offset de bande entre la bande de conduction du premier matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de premier type est strictement supérieur à 3kT/q, et que le second type étant le type P, l’offset de bande entre la bande de valence du troisième matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de second type est strictement supérieur à 3kT/q,
avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs,
- la diode est telle que le second type étant le type N, l’offset de bande entre la bande de conduction du troisième matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de second type est strictement supérieur à 3kT/q, et que le premier type étant le type P, l’offset de bande entre la bande de valence du premier matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de premier type est strictement supérieur à 3kT/q,
avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs.
- l’empilement comporte une couche de matériau semi-conducteur dopé de premier type et une couche de matériau semi-conducteur dopé de second type, et la diode est telle que: la première couche de passivation est en contact, à la surface latérale, avec la couche de matériau semi-conducteur dopé de premier type; la deuxième couche de passivation est en contact, à la surface latérale, avec la zone active; la zone active est agencée entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type, ou la zone active est agencée au niveau d’une jonction entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type;
- la diode comporte une troisième couche de passivation, la troisième couche de passivation étant en contact, à la surface latérale, avec la couche de matériau semi-conducteur dopé de second type;
- la première couche de passivation est formée d’un premier matériau diélectrique et la deuxième couche de passivation est formée d’un deuxième matériau diélectrique;
- la troisième couche de passivation est formée d’un troisième matériau diélectrique;
- la diode est telle que le premier matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de premier type et que le deuxième matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur formant la zone active;
- la diode est telle que la zone active comporte un matériau semi-conducteur intrinsèque et que l’offset de bande entre la bande de valence du matériau semi-conducteur intrinsèque et la bande de valence du deuxième matériau diélectrique est strictement supérieur à 3kT/q, et que l’offset de bande entre la bande de conduction du matériau semi-conducteur intrinsèque et la bande de conduction du deuxième matériau diélectrique est strictement supérieur à 3kT/q, avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs;
- le troisième matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de second type;
- la diode est telle que le premier type étant le type N, l’offset de bande entre la bande de conduction du premier matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de premier type est strictement supérieur à 3kT/q, et que le second type étant le type P, l’offset de bande entre la bande de valence du troisième matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de second type est strictement supérieur à 3kT/q,
avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs,
- la diode est telle que le second type étant le type N, l’offset de bande entre la bande de conduction du troisième matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de second type est strictement supérieur à 3kT/q, et que le premier type étant le type P, l’offset de bande entre la bande de valence du premier matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de premier type est strictement supérieur à 3kT/q,
avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs.
L’invention est aussi relative à un procédé de fabrication d’une diode telle que décrite, le procédé de fabrication comportant:
- une étape de formation d’un empilement de couches semi-conductrices, une partie dudit empilement étant destinée à former une zone active de la diode,
- une étape de formation et de passivation d’une surface latérale de l’empilement de couches semi-conductrices, ladite étape de formation et de passivation de la surface latérale comportant une formation d’une première couche de passivation et une formation d’une deuxième couche de passivation, les première et deuxième couches de passivation étant en contact avec la surface latérale, la deuxième couche de passivation étant formée en partie sur la première couche de passivation.
- une étape de formation d’un empilement de couches semi-conductrices, une partie dudit empilement étant destinée à former une zone active de la diode,
- une étape de formation et de passivation d’une surface latérale de l’empilement de couches semi-conductrices, ladite étape de formation et de passivation de la surface latérale comportant une formation d’une première couche de passivation et une formation d’une deuxième couche de passivation, les première et deuxième couches de passivation étant en contact avec la surface latérale, la deuxième couche de passivation étant formée en partie sur la première couche de passivation.
Le procédé de fabrication peut comporter une ou plusieurs des caractéristiques suivante:
- l’étape de formation et de passivation de la surface latérale comporte successivement: une première étape de gravure réalisant une gravure de l’empilement de sorte à former une première partie de la surface latérale; une étape de dépôt d’un premier matériau diélectrique de sorte à former la première couche de passivation, la première couche de passivation couvrant la première partie de la surface latérale; une deuxième étape de gravure réalisant une gravure du premier matériau diélectrique déposé et de l’empilement de sorte à former une deuxième partie de la surface latérale; une étape de dépôt d’un deuxième matériau diélectrique de sorte à former la deuxième couche de passivation, la deuxième couche de passivation couvrant la deuxième partie de la surface latérale et étant en contact avec la première couche de passivation;
- de préférence les première et deuxième parties sont formées par des matériaux différents;
- le procédé de fabrication comporte: une première étape de traitement appliquée à la première partie de la surface latérale avant la mise en œuvre de l’étape de dépôt du premier matériau diélectrique; une deuxième étape de traitement appliquée à la deuxième partie de la surface latérale avant la mise en œuvre de l’étape de dépôt du deuxième matériau diélectrique;
la première étape de traitement et la deuxième étape de traitement étant différentes;
- la première étape de traitement comporte une étape de nettoyage de la première partie et/ou une étape de gravure superficielle de la première partie et/ou une étape de greffe d’éléments sur la première partie;
- la deuxième étape de traitement comporte une étape de nettoyage de la deuxième partie et/ou une étape de gravure superficielle de la deuxième partie et/ou une étape de greffe d’éléments sur la deuxième partie;
- l’étape de formation et de passivation de la surface latérale comporte: une troisième étape de gravure réalisant une gravure du deuxième matériau diélectrique déposé et de l’empilement de sorte à former une troisième partie de la surface latérale; une étape de dépôt d’un troisième matériau diélectrique de sorte à former une troisième couche de passivation, la troisième couche de passivation couvrant la troisième partie de la surface latérale et étant en contact avec la deuxième couche de passivation;
- de préférence la troisième partie est formée par un matériau différent du matériau formant la deuxième partie;
- le procédé de fabrication comporte une troisième étape de traitement appliquée à la troisième partie de la surface latérale avant la mise en œuvre de l’étape de dépôt du troisième matériau diélectrique;
- la troisième étape de traitement comporte une étape de nettoyage de la troisième partie et/ou une étape de gravure superficielle de la troisième partie et/ou une étape de greffe d’éléments sur la troisième partie;
- le procédé de fabrication est tel que l’étape de formation de l’empilement de couches semi-conductrices est telle que l’empilement comporte une couche de matériau semi-conducteur dopé de premier type et une couche de matériau semi-conducteur dopé de second type, la première partie de la surface latérale étant délimitée par une portion de ladite couche de matériau semi-conducteur dopé de premier type, et la deuxième partie de la surface latérale étant délimitée par une portion de la zone active;
- la zone active est agencée entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type, ou la zone active est agencée au niveau d’une jonction entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type;
- la troisième partie de la surface latérale est délimitée par une portion de la couche de matériau semi-conducteur dopé de second type.
- l’étape de formation et de passivation de la surface latérale comporte successivement: une première étape de gravure réalisant une gravure de l’empilement de sorte à former une première partie de la surface latérale; une étape de dépôt d’un premier matériau diélectrique de sorte à former la première couche de passivation, la première couche de passivation couvrant la première partie de la surface latérale; une deuxième étape de gravure réalisant une gravure du premier matériau diélectrique déposé et de l’empilement de sorte à former une deuxième partie de la surface latérale; une étape de dépôt d’un deuxième matériau diélectrique de sorte à former la deuxième couche de passivation, la deuxième couche de passivation couvrant la deuxième partie de la surface latérale et étant en contact avec la première couche de passivation;
- de préférence les première et deuxième parties sont formées par des matériaux différents;
- le procédé de fabrication comporte: une première étape de traitement appliquée à la première partie de la surface latérale avant la mise en œuvre de l’étape de dépôt du premier matériau diélectrique; une deuxième étape de traitement appliquée à la deuxième partie de la surface latérale avant la mise en œuvre de l’étape de dépôt du deuxième matériau diélectrique;
la première étape de traitement et la deuxième étape de traitement étant différentes;
- la première étape de traitement comporte une étape de nettoyage de la première partie et/ou une étape de gravure superficielle de la première partie et/ou une étape de greffe d’éléments sur la première partie;
- la deuxième étape de traitement comporte une étape de nettoyage de la deuxième partie et/ou une étape de gravure superficielle de la deuxième partie et/ou une étape de greffe d’éléments sur la deuxième partie;
- l’étape de formation et de passivation de la surface latérale comporte: une troisième étape de gravure réalisant une gravure du deuxième matériau diélectrique déposé et de l’empilement de sorte à former une troisième partie de la surface latérale; une étape de dépôt d’un troisième matériau diélectrique de sorte à former une troisième couche de passivation, la troisième couche de passivation couvrant la troisième partie de la surface latérale et étant en contact avec la deuxième couche de passivation;
- de préférence la troisième partie est formée par un matériau différent du matériau formant la deuxième partie;
- le procédé de fabrication comporte une troisième étape de traitement appliquée à la troisième partie de la surface latérale avant la mise en œuvre de l’étape de dépôt du troisième matériau diélectrique;
- la troisième étape de traitement comporte une étape de nettoyage de la troisième partie et/ou une étape de gravure superficielle de la troisième partie et/ou une étape de greffe d’éléments sur la troisième partie;
- le procédé de fabrication est tel que l’étape de formation de l’empilement de couches semi-conductrices est telle que l’empilement comporte une couche de matériau semi-conducteur dopé de premier type et une couche de matériau semi-conducteur dopé de second type, la première partie de la surface latérale étant délimitée par une portion de ladite couche de matériau semi-conducteur dopé de premier type, et la deuxième partie de la surface latérale étant délimitée par une portion de la zone active;
- la zone active est agencée entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type, ou la zone active est agencée au niveau d’une jonction entre la couche de matériau semi-conducteur dopé de premier type et la couche de matériau semi-conducteur dopé de second type;
- la troisième partie de la surface latérale est délimitée par une portion de la couche de matériau semi-conducteur dopé de second type.
D’autres caractéristiques et avantages pourront ressortir clairement de la description détaillée qui va suivre.
Description sommaire des dessins
L’invention sera mieux comprise à la lecture de la description détaillée qui va suivre, donnée uniquement à titre d’exemple non limitatif et faite en se référant aux dessins annexés et listés ci-dessous.
Dans ces figures, les mêmes références sont utilisées pour désigner les mêmes éléments.
Description détaillée
Par «sensiblement parallèle» il est entendu parallèle à plus ou moins 30 degrés.
Par «compris entre deux valeurs», il est entendu que les bornes définies par ces deux valeurs sont incluses dans la plage de valeurs considérée.
Par «matériaux différents», il est entendu des matériaux différents dans leur composition, bien qu’ils puissent contenir un ou plusieurs éléments en commun.
Par «à base de» en parlant d’un dispositif tel qu’une diode à base d’un matériau, il est entendu que ce matériau est majoritaire dans la composition de ce dispositif.
L’invention est relative à une diode 100 dont des modes de réalisation particuliers sont illustrés en figures 1 et 2. La diode 100 comporte un empilement 101 de couches semi-conductrices. La diode 100 comporte une zone 102 active agencée au sein de l’empilement 101, c’est-à-dire que la zone 102 active forme une partie de l’empilement 101. L’empilement 101 de couches semi-conductrices comporte une surface 103 latérale.
Par «zone 102 active agencée au sein, c’est-à-dire dans, l’empilement 101», il est considéré que l’empilement 101 permet de définir cette zone 102 active dont un bord peut définir une partie correspondante de la surface 103 latérale.
La zone 102 active est aussi appelée région active dans le domaine technique des diodes. Il s’agit d’une zone 102 active du point de vue optique dans le sens où la zone 102 active permet, par exemple, d’absorber des photons ou d’émettre des photons. La zone 102 active est en particulier formée par un matériau semi-conducteur correspondant.
Ainsi, la zone 102 active peut être configurée pour permettre la recombinaison de porteurs de charge d’où il résulte l’émission d’un rayonnement électromagnétique, c’est-à-dire par exemple l’émission de photons, par la diode 100.
Alternativement, la zone 102 active peut être configurée pour absorber des photons, par exemple par effet photovoltaïque, d’où il résulte la génération de porteurs de charge par la diode 100, ces porteurs de charge pouvant ensuite être collectés. Il en résulte une production d’électricité par la diode 100.
Chaque porteur de charge évoqué dans la présente description peut être un premier porteur de charge ou un second porteur de charge. Les premiers porteurs de charge sont différents des seconds porteurs de charge. Par exemple, les premiers porteurs de charge peuvent être des trous ou des électrons, et les seconds porteurs de charge peuvent être des trous ou des électrons.
Ainsi, il résulte de ce qui a été décrit précédemment que la diode 100 est un dispositif opto-électronique. Cette diode 100 peut être une diode électroluminescente, une photodiode, un photo-détecteur, une cellule photovoltaïque ou une diode laser.
Bien que la zone 102 active soit représentée schématiquement par un seul bloc en figure 1, cette zone 102 active peut être:
- formée par des couches semi-conductrices intrinsèques formant alors le bloc référencé en tant que zone 102 active en figure 1, par exemple ces couches semi-conductrices intrinsèques sont formées par des multi-puits quantiques lorsque la diode 100 est à multi-puits quantiques, dans ces couches semi-conductrices intrinsèques les porteurs de charge peuvent se recombiner lorsque la diode 100 est une diode électroluminescente ou des photons peuvent être absorbés pour générer des électrons et des trous lorsque la diode est une photodiode ou un photo-détecteur,
- formée par une zone de charge d’espace, représentée entourée en pointillé en figure 2, dans une jonction PN lorsque la diode 100 comporte cette jonction PN formée par deux couches de matériau semi-conducteur 109 et 110 de l’empilement 101 par exemple respectivement dopé de type P et dopé de type N,
- formée par une couche semi-conductrice intrinsèque, formant alors la zone 102 active de la figure 1, dans une jonction P-I-N lorsque la diode 100 comporte cette jonction P-I-N.
- formée par des couches semi-conductrices intrinsèques formant alors le bloc référencé en tant que zone 102 active en figure 1, par exemple ces couches semi-conductrices intrinsèques sont formées par des multi-puits quantiques lorsque la diode 100 est à multi-puits quantiques, dans ces couches semi-conductrices intrinsèques les porteurs de charge peuvent se recombiner lorsque la diode 100 est une diode électroluminescente ou des photons peuvent être absorbés pour générer des électrons et des trous lorsque la diode est une photodiode ou un photo-détecteur,
- formée par une zone de charge d’espace, représentée entourée en pointillé en figure 2, dans une jonction PN lorsque la diode 100 comporte cette jonction PN formée par deux couches de matériau semi-conducteur 109 et 110 de l’empilement 101 par exemple respectivement dopé de type P et dopé de type N,
- formée par une couche semi-conductrice intrinsèque, formant alors la zone 102 active de la figure 1, dans une jonction P-I-N lorsque la diode 100 comporte cette jonction P-I-N.
Dans la présente description, une couche semi-conductrice intrinsèque est une couche de matériau semi-conducteur intrinsèque.
L’empilement 101 de couches semi-conductrices est, de préférence, défini selon un axe A1 d’empilement des couches semi-conductrices de l’empilement 101 et représenté par une ligne en pointillé aux figures 1 et 2. Cet axe A1 est aussi appelé, lorsqu’il est orienté, «direction d’empilement». Cet axe A1 d’empilement est parallèle ou sensiblement parallèle à la direction de mesure de l’épaisseur de chacune des couches semi-conductrices de l’empilement 101 de couches semi-conductrices.
En particulier, l’empilement 101 de couches semi-conductrices peut comporter deux faces 104, 105 opposées selon l’axe A1 d’empilement. La surface 103 latérale est, de préférence, formée de sorte à s’étendre entre ces deux faces 104, 105 opposées et par exemple de sorte à relier ces deux faces 104, 105 opposées. À titre d’exemple en figures 1 et 2, l’une des faces 105 de l’empilement 101 de couches semi-conductrices est en contact avec un substrat 112 et l’autre des faces 104 de l’empilement 101 de couches semi-conductrices est en contact avec une électrode comme par exemple une anode 113.
Ainsi, la surface 103 latérale est, de préférence, définie en partie par un ensemble de points pour lesquels la normale à cette face 103 latérale, en chacun de ces points de l’ensemble de points, est orthogonale à l’axe A1 d’empilement.
La surface 103 latérale peut comporter une pluralité de faces, chaque face de la pluralité de faces formant un flanc de l’empilement 101 de couches semi-conductrices.
De manière générale, la diode 100 comporte une première couche 107 de passivation et une deuxième couche 108 de passivation. La première couche 107 de passivation est en contact avec la surface 103 latérale. La deuxième couche 108 de passivation est en contact avec la surface 103 latérale. Autrement dit, la diode 100 comporte une structure 106 de passivation comportant la première couche 107 de passivation et la deuxième couche 108 de passivation.
Autrement dit, la surface 103 latérale peut comporter une première partie 103a et une deuxième partie 103b. La première couche 107 de passivation est alors en contact avec la première partie 103a de la surface 103 latérale. La deuxième couche 108 de passivation est alors en contact avec la deuxième partie 103b de la surface 103 latérale.
La deuxième couche 108 de passivation est formée en partie sur la première couche 107 de passivation. Il en résulte qu’une autre partie de cette deuxième couche 108 de passivation assure le contact entre la deuxième couche 108 de passivation et la surface 103 latérale. Ceci permet de former une superposition locale de la première couche 107 de passivation et de la deuxième couche 108 de passivation, permettant avantageusement la présence des première et deuxième parties 103a, 103b de la surface 103 latérale respectivement en contact avec la première couche 107 de passivation et avec la deuxième couche 108 de passivation. Ceci autorise en outre que les première et deuxième parties 103a, 103b aient pu être traitées en surface, de préférence de manières différentes, pour obtenir, pour chacune de ces première et deuxième parties 103a, 103b, une passivation optimisée à ladite première ou deuxième partie 103a, 103b correspondante.
Autrement dit, la première couche 107 de passivation est agencée entre l’empilement 101 et la partie de la deuxième couche 108 de passivation formée sur la première couche 107 de passivation.
De préférence, la première couche 107 de passivation entoure une partie de l’empilement 101 de couches semi-conductrices autour de l’axe A1 d’empilement et la deuxième couche 108 de passivation entoure une partie de l’empilement 101 de couches semi-conductrices autour de l’axe A1 d’empilement. Ceci présente l’avantage d’assurer la passivation autour de l’empilement 101 de la diode 100.
De préférence, la première couche 107 de passivation est aussi en contact avec la zone 102 active pour assurer qu’une partie de l’empilement 101 située dans la continuité de la zone 102 active soit passivée de manière adéquate par la couche 107 de passivation.
La présence de cette structure 106 de passivation à au moins deux couches de passivation formées par les première et deuxième couches 107, 108 de passivation permet d’optimiser la passivation de la diode 100 et par conséquent permet de tendre, lorsque la diode 100 est une diode électroluminescente, vers une efficacité de la diode 100 indépendante de ses dimensions en passivant plus spécifiquement des parties de cette diode 100. Par ailleurs, de manière préférée, la présence de ces première et deuxième couches 107, 108 de passivation peut rendre possible la passivation de la diode 100 de manières différentes par des traitements spécifiques de parties de la surface 103 latérale, notamment lors de la fabrication de la diode 100 comme cela sera décrit plus en détails par la suite.
Par ailleurs, les première et deuxième couches 107, 108 de passivation peuvent permettre de passiver différemment la surface 103 latérale de l’empilement 101 lorsque les matériaux de ces première et deuxième couches 107, 108 de passivation sont différents en utilisant par exemple de l’alumine (comme Al2O3) et un oxyde de silicium (comme SiO2) en tant que matériaux différents.
Les matériaux des première et deuxième couches de passivation peuvent être les mêmes, en particulier lorsque des traitements spécifiques des première et deuxième parties 103a, 103b de la surface 103 latérale sont réalisés au cours de la fabrication de la diode 100.
Ainsi, au contraire d’une diode électroluminescente dont les flancs latéraux sont passivés par une seule couche d’un même matériau, il est proposé ici d’utiliser au moins deux couches de passivation qui peuvent être adaptées chacune à une partie spécifique de la surface 103 latérale, présentant ainsi l’avantage de permettre une passivation adaptée et personnalisée pour cette partie spécifique. Il en résulte que l’utilisation de ces première et deuxième couches 107, 108 de passivation répond de manière avantageuse à une problématique d’amélioration du fonctionnement de la diode 100, par exemple en limitant le piégeage de porteurs de charge à l’interface entre la surface 103 latérale et les première et deuxième couches 107, 108 de passivation et/ou en limitant la réduction de la mobilité des porteurs de charge à l’interface entre la surface 103 latérale et les première et deuxième couches 107, 108 de passivation.
Dans la présente description, la passivation est entendue comme l’ingénierie des défauts de surface et/ou d’interface visant à fabriquer des surfaces passives et/ou des interfaces passives vis-à-vis :
- des actions extérieures volontaires comme par exemple le dopage du silicium amorphe après passivation des défauts par hydrogène qui permet de combler des liaisons pendantes,
- des actions extérieures involontaires comme par exemple l’adsorption ou l’oxydation.
La passivation vise à contrôler la position du niveau de Fermi aux surfaces passivées et/ou interfaces passivées. Plus particulièrement, dans le cadre de la diode 100, la passivation réalise une suppression partielle ou totale des états électroniques de surface ou d’interface et tend ainsi à limiter tous les effets parasites électriques, optiques ou opto-électroniques en bordure de la diode 100, c’est-à-dire à l’interface entre la surface 103 latérale formée par des matériaux semi-conducteurs de l’empilement 101 et le milieu extérieur à la diode 100: l’objectif étant de tendre à effacer les caractéristiques électriques et/ou optiques, limitant les performances de la diode 100, ces caractéristiques étant dépendantes des états d’interfaces de cette diode 100. Ainsi, une passivation au sens de la présente description est une passivation dite «électro-optique».
- des actions extérieures volontaires comme par exemple le dopage du silicium amorphe après passivation des défauts par hydrogène qui permet de combler des liaisons pendantes,
- des actions extérieures involontaires comme par exemple l’adsorption ou l’oxydation.
La passivation vise à contrôler la position du niveau de Fermi aux surfaces passivées et/ou interfaces passivées. Plus particulièrement, dans le cadre de la diode 100, la passivation réalise une suppression partielle ou totale des états électroniques de surface ou d’interface et tend ainsi à limiter tous les effets parasites électriques, optiques ou opto-électroniques en bordure de la diode 100, c’est-à-dire à l’interface entre la surface 103 latérale formée par des matériaux semi-conducteurs de l’empilement 101 et le milieu extérieur à la diode 100: l’objectif étant de tendre à effacer les caractéristiques électriques et/ou optiques, limitant les performances de la diode 100, ces caractéristiques étant dépendantes des états d’interfaces de cette diode 100. Ainsi, une passivation au sens de la présente description est une passivation dite «électro-optique».
Par «interface», il est entendu dans la présente description une zone de transition entre deux volumes de matériaux adjacents, il s’agit d’un plan abrupt marquant une discontinuité des propriétés des deux matériaux adjacents mais équivalent à une région de raccordement d’épaisseur généralement faible correspondant par exemple à une épaisseur de couche atomique.
À l’interface de la surface 103 latérale avec une couche de passivation, il peut se créer des défauts, c’est-à-dire des imperfections en plus de liaisons pendantes. Ces imperfections peuvent être des impuretés, des lacunes, des anti-sites, un désordre de composition, de l’adsorption de surface ou encore des angles de liaison spécifiques.
Ainsi, la passivation est choisie de sorte à limiter, au sein de la diode 100, les défauts susceptibles d’interagir avec des porteurs de charge selon un mécanisme de piégeage et/ou un mécanisme de diffusion.
Le mécanisme de piégeage, aussi appelé mécanisme de localisation, se manifeste hors équilibre de la diode 100, c’est-à-dire notamment lorsqu’une tension est appliquée aux bornes de la diode 100. Les porteurs de charge piégés par un état d’interface ne sont plus disponibles pour l’effet recherché (par exemple émission d’un photon ou par exemple collecte de ces porteurs de charge pour produire de l’électricité), cette indisponibilité est temporaire si les porteurs de charge sont dé-piégés après un certain temps ou définitive si les porteurs de charge se recombinent de manière non-radiative avec des porteurs de charge de signe opposé. L’intensité du phénomène lié à ce mécanisme de piégeage est fonction de la densité des états d’interface et également de la cinétique d’échange de porteurs de charge avec les bandes permises du semi-conducteur considéré où le piégeage a lieu (vitesse de recombinaison de surface).
Le mécanisme de diffusion correspond à la réduction de la mobilité des porteurs de charge libres à l’interface de la surface 103 latérale avec la structure 106 de passivation en raison de la présence de fluctuations du potentiel de surface et des phénomènes de diffusion des porteurs de charge à la surface 103 latérale provoquée par la rugosité et les charges d’interface à cette surface 103 latérale.
Dans le cadre de la diode 100, la surface passivée à l’aide de la structure 106 de passivation est la surface 103 latérale car les porteurs de charge circulent principalement parallèlement ou sensiblement parallèlement à l’axe A1 d’empilement dudit empilement 101, de préférence au moins dans la zone 102 active.
En somme, la surface 103 latérale peut correspondre à une surface sur laquelle se déroulent des mécanismes parasites en parallèle de l’électroluminescence lorsque la diode 100 est une diode électroluminescente.
Selon une réalisation particulière, l’empilement 101 de couches semi-conductrices peut comporter une couche 109 de matériau semi-conducteur dopé de premier type et une couche 110 de matériau semi-conducteur dopé de second type. La première couche 107 de passivation est en contact, à la surface 103 latérale, avec la couche 109 de matériau semi-conducteur dopé de premier type. La deuxième couche 108 de passivation est en contact, à la surface 103 latérale, avec la zone 102 active. Autrement dit, la première partie 103a de la surface 103 latérale est une portion de la couche 109 de matériau semi-conducteur dopé de premier type et la deuxième partie 103b de la surface 103 latérale est une portion de la zone 102 active. Ainsi, la première couche 107 de passivation peut passiver la portion de la couche 109 de matériau semi-conducteur dopé de premier type et la deuxième couche 108 de passivation peut passiver la portion de la zone 102 active. Cette réalisation particulière autorise la présence de passivations adaptées au contact de la zone 102 active, où il est cherché à limiter le piégeage de porteurs de charge, et au contact de la couche 109 de matériau semi-conducteur dopé de premier type. La passivation de la zone 102 active à la surface 103 latérale est donc préférentiellement prioritaire car c’est la plus sensible. La passivation de la zone 102 active permet aussi de limiter, le cas échéant, les recombinaisons radiatives non souhaitées car avec un gap plus faible ; ces recombinaisons radiatives non souhaitées sont aussi appelées recombinaisons SRH (abréviation de «Shockley-Read-Hall») de surface. Par ailleurs, ceci permet préférentiellement au cours du procédé de fabrication de déposer les première et deuxième couches 107, 108 de passivation séquentiellement de sorte à faire subir aux première et deuxième parties 103a, 103b des traitements de surface différents. Typiquement, la première partie 103a est protégée, après son traitement, par la première couche 107 de passivation lors du traitement de surface de la deuxième partie 103b.
Ainsi, la structure 106 de passivation peut permettre de passiver de manières différentes sur la deuxième partie 103b le matériau de la zone 102 active, et sur la première partie 103a le matériau de la couche 109 de matériau semi-conducteur dopé de premier type en tenant compte des spécificités de chacune de la couche 109 de matériau semi-conducteur dopé de premier type et de la zone 102 active, notamment, le cas échéant, d’une différence de composition ou de défauts à supprimer entre le matériau de la couche 109 de matériau semi-conducteur dopé de premier type et le matériau de la zone 102 active.
La zone 102 active peut être agencée entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Ceci peut être le cas lorsque la zone 102 active est formée d’une ou de plusieurs couches, notamment des couches semi-conductrices intrinsèques.
Alternativement, la zone 102 active est agencée au niveau d’une jonction entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Ceci peut être le cas lorsque c’est la jonction de la couche 109 de matériau semi-conducteur dopé de premier type avec la couche 110 de matériau semi-conducteur dopé de second type qui permet de former la zone 102 active, cette zone 102 active correspond à la zone de charge d’espace de ladite jonction formant notamment une jonction P-N.
Le dopage de premier type est opposé au dopage de second type. Le dopage de premier type peut être un dopage de type P (aussi appelé dopage P) et dans ce cas le dopage de second type est un dopage de type N (aussi appelé dopage N), ou inversement.
Il résulte de ce qui a été décrit précédemment qu’il est recherché à limiter le piégeage de porteurs de charge dans la zone 102 active et les recombinaisons SRH au niveau de cette zone 102 active afin d’assurer un maximum de recombinaisons désirées de porteurs de charge si la diode 100 est émissive d’un rayonnement électromagnétique, ou à maximiser la collecte des porteurs de charge générés au sein de la zone 102 active lorsque la diode 100 produit de l’électricité. Par ailleurs, lors du fonctionnement de la diode 100, les seconds porteurs de charge peuvent être représentés de manière majoritaire par rapport aux premiers porteurs de charge. Dès lors, de préférence: le premier type est tel que la couche 109 de matériau semi-conducteur dopé de premier type est adaptée à (c’est-à-dire configurée pour) la mobilité des premiers porteurs de charge; le second type est tel que la couche 110 de matériau semi-conducteur dopé de second type est adaptée à (c’est-à-dire configurée pour) la mobilité des seconds porteurs de charge; les premiers porteurs de charge sont moins nombreux, dans la zone 102 active, que les seconds porteurs de charge présents dans cette zone 102 active lors du fonctionnement de la diode 100, en particulier lorsqu’il s’agit d’une diode électroluminescente à base de GaN. Il en résulte dans ce cas qu’en complément de la passivation de la zone 102 active, la passivation de la couche 109 de matériau semi-conducteur dopé de premier type est prioritaire à celle de la couche 110 de matériau dopé de second type et permet de limiter la perte de premiers porteurs de charge disponibles dans la zone active pour des recombinaisons avec des seconds porteurs de charge lorsque la diode émet des photons. Bien entendu, si les premiers et seconds porteurs de charge sont équilibrés en nombre au sein de la diode 100 en particulier dans la zone 102 active, alors il n’y a pas de priorité à passiver la couche 109 de matériau semi-conducteur dopé de premier type par rapport à la couche 110 de matériau dopé de second type.
Il a été décrit ci-dessus l’utilisation de différentes couches pour passiver l’empilement 101 au niveau de la couche 109 de matériau semi-conducteur dopé de premier type et de la zone 102 active. Afin d’encore améliorer la passivation de l’empilement 101, la diode 100 peut comporter une troisième couche 111 de passivation comme illustré par exemple en figures 1 et 2. La troisième couche 111 de passivation est en contact, à la surface 103 latérale, avec la couche 110 de matériau semi-conducteur dopé de second type. Autrement dit, la structure 106 de passivation peut comporter cette troisième couche 111 de passivation. Ainsi, la surface 103 latérale peut comporter une troisième partie 103c correspondant à une portion de la couche 110 de matériau semi-conducteur dopé de second type. Ainsi, la troisième couche 111 de passivation peut passiver la portion de la couche 110 de matériau semi-conducteur dopé de second type. Ceci permet d’adapter la passivation de l’empilement 101 localement à un matériau particulier tel que le matériau semi-conducteur dopé de second type de la couche 110 de matériau semi-conducteur dopé de second type. Cette adaptation de la passivation peut être réalisée en utilisant un traitement particulier de la troisième partie 103c comme cela sera décrit par la suite. Le matériau semi-conducteur dopé de second type est notamment différent du matériau semi-conducteur dopé de premier type et peut être différent au moins en partie du matériau de la zone 102 active.
La troisième couche 111 de passivation est, de préférence, formée en partie sur la deuxième couche 108 de passivation. Il en résulte qu’une autre partie de cette troisième couche 111 de passivation assure le contact entre la troisième couche 111 de passivation et la surface 103 latérale.
De préférence, la troisième couche 111 de passivation entoure une partie de l’empilement 101 de couches semi-conductrices autour de l’axe A1 d’empilement afin de participer à la passivation autour de l’empilement 101.
Par exemple, les première à troisième couches 107, 108, 111 de passivation sont agencées de sorte à chacune être en contact respectivement avec les première, deuxième et troisième parties 103a, 103b, 103c de la surface 103 latérale et à se superposer localement. Par exemple, en figures 1 et 2:
- au niveau où la première couche 107 de passivation est en contact avec la première partie 103a de la face 103 latérale, les première à troisième couches 107, 108, 111 de passivation sont successivement superposées,
- au niveau où la deuxième couche 108 de passivation est en contact avec la deuxième partie 103b de la face 103 latérale, les deuxième et troisième couches 108, 111 de passivation sont superposées.
- au niveau où la première couche 107 de passivation est en contact avec la première partie 103a de la face 103 latérale, les première à troisième couches 107, 108, 111 de passivation sont successivement superposées,
- au niveau où la deuxième couche 108 de passivation est en contact avec la deuxième partie 103b de la face 103 latérale, les deuxième et troisième couches 108, 111 de passivation sont superposées.
Il résulte de ce qui a été décrit ci-dessus que le nombre de couches de passivation n’est pas limité à deux ou trois. En effet, la structure 106 de passivation peut comporter plus de trois couches de passivation chacune en contact avec un matériau particulier à passiver formant une partie correspondante de la surface 103 latérale de l’empilement 101 de couches semi-conductrices. Ceci permettant par exemple de traiter différemment plus de trois parties de la surface latérale de la diode 100. Autrement dit, chaque couche de passivation peut être destinée à permettre un procédé de passivation spécifique à un matériau correspondant délimitant une partie de la surface 103 latérale de l’empilement 101.
En fait, la structure 106 de passivation peut être adaptée pour permettre de limiter le piégeage dans toutes les interfaces entre les couches de l’empilement 101 et les couches de passivation, et pour limiter le cas échéant les recombinaisons radiatives non souhaitées car avec un gap plus faible (recombinaisons SRH).
De préférence, chaque couche de passivation est une couche de matériau électriquement isolant, aussi appelé matériau diélectrique, qui présente une conductivité électrique inférieure d’au moins de trois ordres de grandeur à la conductivité électrique du matériau à passiver de l’empilement 101. Un ordre de grandeur correspond à un facteur 10. Ceci permet d’éviter une fuite de courant par cette couche de passivation.
Dès lors, la première couche 107 de passivation peut être formée d’un premier matériau diélectrique, la deuxième couche 108 de passivation peut être formée d’un deuxième matériau diélectrique et, si la troisième couche 111 de passivation est présente, cette troisième couche 111 de passivation peut être formée d’un troisième matériau diélectrique.
Les premier, deuxième et troisième matériaux diélectriques peuvent être les mêmes, en particulier lorsque des traitements spécifiques des première, deuxième et troisième parties 103a, 103b, 103c de la surface 103 latérale sont réalisés au cours de la fabrication de la diode 100.
Les première, deuxième, et le cas échéant, troisième couches 107, 108, 111 de passivation peuvent être chacune une structure multicouches.
Par ailleurs, afin d’éviter les fuites de courant:
- le premier matériau diélectrique peut présenter une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de premier type,
- le deuxième matériau diélectrique peut présenter une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur formant la zone 102 active,
- le cas échéant, si la troisième couche 111 de passivation est présente, le troisième matériau diélectrique peut présenter une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de second type.
- le premier matériau diélectrique peut présenter une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de premier type,
- le deuxième matériau diélectrique peut présenter une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur formant la zone 102 active,
- le cas échéant, si la troisième couche 111 de passivation est présente, le troisième matériau diélectrique peut présenter une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de second type.
Par ailleurs, la zone 102 active peut comporter, ou est formée par, un matériau semi-conducteur intrinsèque. Dans ce cas, l’offset de bande entre la bande de valence du matériau semi-conducteur intrinsèque et la bande de valence du deuxième matériau diélectrique peut être strictement supérieur à 3kT/q, et l’offset de bande entre la bande de conduction du matériau semi-conducteur intrinsèque et la bande de conduction du deuxième matériau diélectrique peut être strictement supérieur à 3kT/q. Ceci permet d’éviter le piégeage de porteurs de charge dans le deuxième matériau diélectrique et, le cas échéant, permet d’éviter la conduction de surface du deuxième matériau diélectrique.
Si le premier type est le type N, l’offset de bande entre la bande de conduction du premier matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de premier type peut être strictement supérieur à 3kT/q. Ceci permet d’éviter que des électrons ne se piègent dans le premier matériau diélectrique et permet que le canal de conduction surfacique du premier matériau diélectrique ne soit pas alimenté en porteurs de charge de type électron.
Si le second type est le type N, l’offset de bande entre la bande de conduction du troisième matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de second type peut être strictement supérieur à 3kT/q. Ceci permet d’éviter que des électrons ne se piègent dans le troisième matériau diélectrique et permet que le canal de conduction surfacique du troisième matériau diélectrique ne soit pas alimenté en porteurs de charge de type électron.
Si le second type est le type P, l’offset de bande entre la bande de valence du troisième matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de second type peut être strictement supérieur à 3kT/q. Ceci permet d’éviter que des trous ne se piègent dans le troisième matériau diélectrique et permet que le canal de conduction surfacique du troisième matériau diélectrique ne soit pas alimenté en porteurs de charge de type trous.
Si le premier type est le type P, l’offset de bande entre la bande de valence du premier matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de premier type peut être strictement supérieur à 3kT/q. Ceci permet d’éviter des trous ne se piègent dans le premier matériau diélectrique et permet que le canal de conduction surfacique du premier matériau diélectrique ne soit pas alimenté en porteurs de charge de type trous.
Dans «3kT/q», aussi noté «3×k×T/q», k est la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs. La température ambiante T peut être comprise entre 300 K et 500 K.
Un «offset» au sens de la présente description est une différence. L’offset de bande est notamment, selon le cas, une différence énergétique entre les bandes de conductions de deux matériaux ou une différence énergétique entre les bandes de valence de deux matériaux.
Il est à présent décrit un exemple particulier de diode 100 formant une diode électroluminescente à base nitrure de gallium (GaN). Selon cet exemple particulier, l’empilement 101 de couches semi-conductrices peut comporter successivement, de préférence depuis le substrat 112 (par exemple le substrat 112 est un substrat de saphir ou de silicium) sur lequel est agencé l’empilement 101 :
- une couche de nitrure de gallium dopé de type N en tant que couche 110 de matériau semi-conducteur dopé de second type et destinée au transport d’électrons,
- une ou plusieurs alternances de couches formant ainsi la zone 102 active, chaque alternance de couches comportant une couche de nitrure de gallium-indium (InGaN) et une couche nitrure de gallium (GaN) non intentionnellement dopées, avec une proportion d’indium à moduler en fonction de la longueur d’onde d’émission souhaitée de la diode électroluminescente,
- une couche de nitrure de gallium dopé de type P en tant que couche 109 de matériau semi-conducteur dopé de premier type. Le sommet de l’empilement 101 à l’opposé du substrat 112 est de préférence en contact avec une anode 113. La couche de nitrure de gallium dopé de type N est, de préférence, en contact avec une électrode formée, dans le cadre de l’exemple particulier, par une cathode 117.
- une couche de nitrure de gallium dopé de type N en tant que couche 110 de matériau semi-conducteur dopé de second type et destinée au transport d’électrons,
- une ou plusieurs alternances de couches formant ainsi la zone 102 active, chaque alternance de couches comportant une couche de nitrure de gallium-indium (InGaN) et une couche nitrure de gallium (GaN) non intentionnellement dopées, avec une proportion d’indium à moduler en fonction de la longueur d’onde d’émission souhaitée de la diode électroluminescente,
- une couche de nitrure de gallium dopé de type P en tant que couche 109 de matériau semi-conducteur dopé de premier type. Le sommet de l’empilement 101 à l’opposé du substrat 112 est de préférence en contact avec une anode 113. La couche de nitrure de gallium dopé de type N est, de préférence, en contact avec une électrode formée, dans le cadre de l’exemple particulier, par une cathode 117.
Selon cet exemple particulier:
- la première partie 103a est alors formée par du nitrure de gallium dopé de type P (le dopant de type P peut être du magnésium) et le premier matériau diélectrique formant la première couche 107 de passivation peut être un oxyde d’aluminium tel que Al2O3ou un oxyde de silicium tel que SiO2,
- la deuxième partie 103b est alors formée par la ou les alternances de couches de la zone 102 active, et le deuxième matériau diélectrique formant la deuxième couche 108 de passivation peut être un oxyde d’aluminium tel que Al2O3,
- la troisième partie 103c est alors formée par du nitrure de gallium dopé de type N (le dopant de type N peut être du silicium) et le troisième matériau diélectrique formant la troisième couche 111 de passivation peut être un oxyde d’aluminium tel que Al2O3ou un oxyde de silicium tel que SiO2.
- la première partie 103a est alors formée par du nitrure de gallium dopé de type P (le dopant de type P peut être du magnésium) et le premier matériau diélectrique formant la première couche 107 de passivation peut être un oxyde d’aluminium tel que Al2O3ou un oxyde de silicium tel que SiO2,
- la deuxième partie 103b est alors formée par la ou les alternances de couches de la zone 102 active, et le deuxième matériau diélectrique formant la deuxième couche 108 de passivation peut être un oxyde d’aluminium tel que Al2O3,
- la troisième partie 103c est alors formée par du nitrure de gallium dopé de type N (le dopant de type N peut être du silicium) et le troisième matériau diélectrique formant la troisième couche 111 de passivation peut être un oxyde d’aluminium tel que Al2O3ou un oxyde de silicium tel que SiO2.
Selon cet exemple particulier, la diode 100 peut en outre comporter:
- entre la couche 110 de matériau semi-conducteur dopé de second type et la zone 102 active, une ou plusieurs couches de nitrure de gallium non dopé (non représentées) pour prévenir de la diffusion du dopant de type N dans la zone 102 active, cette ou ces couches de nitrure de gallium non dopé sont alors des couches barrières à la diffusion de dopant,
- entre la zone active 102 et la couche 109 de matériau semi-conducteur dopé de premier type, une ou plusieurs couches de nitrure de gallium non dopé (non représentées) pour prévenir de la diffusion du dopant de type P dans la zone 102 active, cette ou ces couches de nitrure de gallium non dopé sont alors des couches barrières à la diffusion de dopant,
- éventuellement, entre la zone 102 active et la couche 109 de matériau semi-conducteur dopé de premier type, une couche de nitrure d’aluminium-gallium pour former une couche de blocage d’électrons, la proportion d’aluminium dans cette couche de blocage d’électrons étant adaptée en fonction de la hauteur de blocage souhaitée; cette couche de nitrure d’aluminium-gallium peut être en contact avec la zone 102 active si la zone 102 active est une alternance de couches InGaN/GaN non dopé, ou peut être à distance de la zone 102 active si la zone 102 active est formée seulement par une couche d’InGaN permettant de former par exemple une jonction P-I-N.
- entre la couche 110 de matériau semi-conducteur dopé de second type et la zone 102 active, une ou plusieurs couches de nitrure de gallium non dopé (non représentées) pour prévenir de la diffusion du dopant de type N dans la zone 102 active, cette ou ces couches de nitrure de gallium non dopé sont alors des couches barrières à la diffusion de dopant,
- entre la zone active 102 et la couche 109 de matériau semi-conducteur dopé de premier type, une ou plusieurs couches de nitrure de gallium non dopé (non représentées) pour prévenir de la diffusion du dopant de type P dans la zone 102 active, cette ou ces couches de nitrure de gallium non dopé sont alors des couches barrières à la diffusion de dopant,
- éventuellement, entre la zone 102 active et la couche 109 de matériau semi-conducteur dopé de premier type, une couche de nitrure d’aluminium-gallium pour former une couche de blocage d’électrons, la proportion d’aluminium dans cette couche de blocage d’électrons étant adaptée en fonction de la hauteur de blocage souhaitée; cette couche de nitrure d’aluminium-gallium peut être en contact avec la zone 102 active si la zone 102 active est une alternance de couches InGaN/GaN non dopé, ou peut être à distance de la zone 102 active si la zone 102 active est formée seulement par une couche d’InGaN permettant de former par exemple une jonction P-I-N.
Selon cet exemple particulier, les trous sont les moins présents dans la zone 102 active. En effet, en comparaison des électrons, les trous sont moins mobiles et l’énergie d’ionisation du dopant de type P est plus importante (la densité de trous dans la zone 102 active est donc plus faible et la hauteur de barrière à l’injection plus importante).
Pour cet exemple particulier, les différences de fonction et de nature (c’est-à-dire de composition) des couches de l’empilement 101 soulignent qu’un unique procédé de passivation s’appliquant parfaitement à l’ensemble des couches composant l’empilement 101 de la diode 100 électroluminescente s’avère très compliqué à définir. Avec la présence de la structure 106 de passivation à au moins deux couches de passivation, cela permet de s’adapter au mieux à la nature et la fonction des couches de l’empilement 101 de la diode 100 électroluminescente.
L’invention est aussi relative à un procédé de fabrication de la diode 100 dont un mode de réalisation est illustré en figures 1 et 3 à 10. Dès lors, ce qui s’applique à la diode 100 décrite ci-avant peut s’appliquer au procédé de fabrication de la diode 100 et ce qui s’applique au procédé de fabrication de la diode 100 peut s’appliquer à la diode 100 décrite ci-avant qui peut être obtenue selon ce procédé de fabrication. Un exemple d’enchaînement d’étapes de ce procédé de fabrication est aussi représenté schématiquement en figure 11.
Le procédé de fabrication comporte une étape E1 de formation de l’empilement 101 de couches semi-conductrices, une partie dudit empilement 101 étant destinée à former la zone 102 active de la diode 100 (figure 3). En fait, au cours du procédé de fabrication, l’empilement 101 formé est modifié de sorte à obtenir au final la diode 100 comportant l’empilement 101 tel que modifié. L’empilement 101 est représenté entre deux lignes en pointillé.
Le procédé de fabrication comporte une étape E2 de formation et de passivation de la surface 103 latérale de l’empilement 101 de couches semi-conductrices dont un exemple particulier de mise en œuvre est illustré en figures 4 à 9.
Pour faciliter l’obtention de la diode 100, avant de former et de passiver la surface 103 latérale (étape E2), il peut être formé au sommet de l’empilement 101, par exemple à l’opposé du substrat 112 sur lequel repose la base de l’empilement 101, une couche 114 d’un matériau pour former une électrode (par exemple l’anode 113) de la diode 100, puis, sur cette couche 114 de matériau pour former l’électrode, un masque 115 dur. Une étape de lithographie peut alors délimiter dans le masque 115 dur un masque dit «masque 116 de gravure» qui pourra être utilisé pour réaliser des gravures, par exemple anisotropes, de l’empilement 101 selon une direction parallèle à l’axe A1 d’empilement (figures 4 à 8).
Cette étape E2 de formation et de passivation de la surface 103 latérale comporte une formation E2-1 de la première couche 107 de passivation et une formation E2-2 de la deuxième couche 108 de passivation (figures 4 à 7), les première et deuxième couches 107, 108 de passivation étant en contact avec la surface 103 latérale et la deuxième couche 108 de passivation étant formée en partie sur la première couche 107 de passivation. La deuxième couche 108 de passivation est alors formée après la première couche 107 de passivation. Ainsi, l’étape E2 permet de former la structure 106 de passivation comportant ces première et deuxième couches 107, 108 de passivation. Comme évoqué ci-avant la formation de deux couches de passivation en vue de passiver la surface 103 latérale permet d’améliorer la passivation localement, de préférence en tenant compte lors de la passivation de la surface 103 latérale de la présence de différents matériaux formant cette surface 103 latérale.
Il résulte de la nécessité de former les première et deuxième couches 107, 108 de passivation précitées pour participer à la passivation de la surface 103 latérale, un besoin de trouver une solution technique pour les former en bordure de l’empilement 101 de la diode 100. Pour cela, l’étape E2 de formation et de passivation de la surface 103 latérale peut comporter successivement:
- une première étape E2-1-1 de gravure (figures 4 et 11) réalisant une gravure, de préférence anisotrope, de l’empilement 101 de sorte à former la première partie 103a de la surface 103 latérale, la première étape E2-1-1 de gravure peut délimiter en partie la périphérie de la zone 102 active et peut le cas échéant délimiter l’électrode telle que l’anode 113 évoquée ci-avant,
- une étape E2-1-2 de dépôt (figure 5) du premier matériau diélectrique de sorte à former la première couche 107 de passivation, la première couche 107 de passivation couvrant, et donc étant en contact avec, la première partie 103a de la surface 103 latérale,
- une deuxième E2-2-1 étape de gravure (figure 6) réalisant une gravure, de préférence anisotrope, du premier matériau diélectrique déposé et de l’empilement 101 de sorte à former la deuxième partie 103b de la surface 103 latérale et de préférence de sorte à délimiter en partie, et notamment le reste de, la périphérie de la zone active 102 à la surface 103 latérale,
- une étape E2-2-2 de dépôt du deuxième matériau diélectrique de sorte à former la deuxième couche 108 de passivation, la deuxième couche 108 de passivation couvrant, et donc étant en contact avec, la deuxième partie 103b de la surface 103 latérale et la deuxième couche 108 de passivation étant en contact avec la première couche 107 de passivation (figure 7).
Les première et deuxième parties 103a, 103b de la surface 103 latérale peuvent être formées par des matériaux différents. Par exemple, dans le cas où la zone 102 active est formée d’une ou plusieurs couches par exemple semi-conductrices intrinsèques, les matériaux des première et deuxième parties 103a, 103b sont différents. Par exemple, lorsque la zone 102 active est formée au niveau d’une jonction entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type, alors la deuxième partie 103b peut être formée par une portion de la couche 109 de matériau semi-conducteur dopé de premier type et/ou par une portion de la couche 110 de matériau semi-conducteur dopé de second type: ceci permettant de passiver les parties de la surface latérale 103 selon leur fonction. Cette succession d’étapes permet de former aisément une surface 103 latérale en contact avec deux couches de passivation en utilisant des techniques simples de la microélectronique en mettant en œuvre des gravures par exemple à l’aide du masque 116 de gravure et des dépôts des premier et deuxième matériaux diélectriques par dépôts conformes. Ceci permet surtout par ailleurs d’autoriser des traitements de surface différents de la première partie 103a et de la deuxième partie 103b, que cette première partie 103a et que cette deuxième partie 103b soient en matériaux identiques ou différents ou en partie différents.
- une première étape E2-1-1 de gravure (figures 4 et 11) réalisant une gravure, de préférence anisotrope, de l’empilement 101 de sorte à former la première partie 103a de la surface 103 latérale, la première étape E2-1-1 de gravure peut délimiter en partie la périphérie de la zone 102 active et peut le cas échéant délimiter l’électrode telle que l’anode 113 évoquée ci-avant,
- une étape E2-1-2 de dépôt (figure 5) du premier matériau diélectrique de sorte à former la première couche 107 de passivation, la première couche 107 de passivation couvrant, et donc étant en contact avec, la première partie 103a de la surface 103 latérale,
- une deuxième E2-2-1 étape de gravure (figure 6) réalisant une gravure, de préférence anisotrope, du premier matériau diélectrique déposé et de l’empilement 101 de sorte à former la deuxième partie 103b de la surface 103 latérale et de préférence de sorte à délimiter en partie, et notamment le reste de, la périphérie de la zone active 102 à la surface 103 latérale,
- une étape E2-2-2 de dépôt du deuxième matériau diélectrique de sorte à former la deuxième couche 108 de passivation, la deuxième couche 108 de passivation couvrant, et donc étant en contact avec, la deuxième partie 103b de la surface 103 latérale et la deuxième couche 108 de passivation étant en contact avec la première couche 107 de passivation (figure 7).
Les première et deuxième parties 103a, 103b de la surface 103 latérale peuvent être formées par des matériaux différents. Par exemple, dans le cas où la zone 102 active est formée d’une ou plusieurs couches par exemple semi-conductrices intrinsèques, les matériaux des première et deuxième parties 103a, 103b sont différents. Par exemple, lorsque la zone 102 active est formée au niveau d’une jonction entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type, alors la deuxième partie 103b peut être formée par une portion de la couche 109 de matériau semi-conducteur dopé de premier type et/ou par une portion de la couche 110 de matériau semi-conducteur dopé de second type: ceci permettant de passiver les parties de la surface latérale 103 selon leur fonction. Cette succession d’étapes permet de former aisément une surface 103 latérale en contact avec deux couches de passivation en utilisant des techniques simples de la microélectronique en mettant en œuvre des gravures par exemple à l’aide du masque 116 de gravure et des dépôts des premier et deuxième matériaux diélectriques par dépôts conformes. Ceci permet surtout par ailleurs d’autoriser des traitements de surface différents de la première partie 103a et de la deuxième partie 103b, que cette première partie 103a et que cette deuxième partie 103b soient en matériaux identiques ou différents ou en partie différents.
Par ailleurs, la formation des première et deuxième couches 107, 108 de passivation de la manière telle que décrite ci-dessus présente l’avantage de former la première partie 103a puis de la passiver à l’aide de la première couche 107 de passivation avant de former la deuxième partie 103b puis de la passiver à l’aide de la deuxième couche 108 de passivation. Ainsi, au cours du procédé de fabrication, cela autorise le traitement, aussi appelé traitement de surface, de manières indépendantes et spécifiques des première et deuxième parties 103a, 103b de la surface 103 latérale afin d’améliorer leur passivation et donc au final la passivation globale de l’empilement 101 de la diode 100. Ces traitements permettent de supprimer totalement ou partiellement, au sein de la diode 100, les défauts évoqués ci-avant susceptibles d’interagir avec des porteurs de charge selon le mécanisme de piégeage et/ou le mécanisme de diffusion. Dès lors, de préférence, le procédé de fabrication comporte une première étape E2-1-3 de traitement appliquée à la première partie 103a de la surface 103 latérale avant la mise en œuvre de l’étape E2-1-2 de dépôt du premier matériau diélectrique et une deuxième étape E2-2-3 de traitement appliquée à la deuxième partie 103b de la surface 103 latérale avant la mise en œuvre de l’étape E2-2-2 de dépôt du deuxième matériau diélectrique. La première étape E2-1-3 de traitement et la deuxième étape E2-2-3 de traitement sont différentes pour traiter de manières différentes les première et deuxième parties 103a, 103b de la surface 103 latérale par exemple formées par des matériaux différents. Ainsi, il est par exemple possible de traiter les première et deuxième parties 103a, 103b de manières différentes en prenant en compte le matériau semi-conducteur qui forme la première partie 103a et le matériau semi-conducteur qui forme la deuxième partie 103b. En particulier, la deuxième étape E2-2-3 de traitement présente l’avantage d’être réalisée alors que la première partie 103a est couverte par la première couche 107 de passivation.
Ainsi, avant la formation de la première couche 107 de passivation, l’étape E2 de formation et de passivation de la surface 103 latérale peut comporter la première étape E2-1-3 de traitement pour préparer la première partie 103a de la surface 103 latérale à recevoir la première couche 107 de passivation. Avant la formation de la deuxième couche 108 de passivation, l’étape E2 de formation et de passivation de la surface 103 latérale peut comporter la deuxième étape E2-2-3 de traitement pour préparer la deuxième partie 103b de la surface 103 latérale à recevoir la deuxième couche 108 de passivation, cette deuxième étape E2-2-3 de traitement étant mise en œuvre après la formation de la première couche 107 de passivation, la première étape E2-1-3 de traitement étant différente de la deuxième étape E2-2-3 de traitement.
De préférence, l’étape E2 de formation et de passivation de la surface 103 latérale comporte, de sorte à former E2-3 la troisième couche 111 de passivation (figures 9 et 11) évoquée précédemment et appartenant à la structure 106 de passivation, une troisième étape E2-3-1 de gravure réalisant une gravure du deuxième matériau diélectrique déposé et de l’empilement 101 de sorte à former la troisième partie 103c de la surface 103 latérale (passage de la figure 7 à la figure 8). Par ailleurs, l’étape E2 de formation et de passivation de la surface 103 latérale comporte une étape E2-3-2 de dépôt du troisième matériau diélectrique de sorte à former la troisième couche 111 de passivation (figure 9), la troisième couche 111 de passivation couvrant, et donc étant en contact avec, la troisième partie 103c de la surface 103 latérale. La troisième couche 111 de passivation est en outre en contact avec la deuxième couche 108 de passivation. La troisième partie 103c peut être formée par un matériau différent du matériau formant la deuxième partie 103b. Dans le cas de la jonction entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type, la troisième partie 103c peut être dans le même matériau que la deuxième partie 103b ou dans le même matériau qu’une portion de la deuxième partie 103b, ceci permettant de passiver les parties de la surface 103 latérale selon leur fonction. La troisième partie 103c est notamment formée par un matériau différent du matériau formant la première partie 103a. Ces étapes présentent l’avantage de permettre une passivation de manière adaptée de la troisième partie 103c de la surface 103 latérale. Ceci présente aussi, le cas échéant, l’avantage d’effectuer un traitement spécifique de la deuxième partie 103b (par la deuxième étape E2-2-3 de traitement) sans que ce traitement spécifique n’impacte la troisième partie 103c alors formée ultérieurement à ce traitement spécifique.
Par ailleurs, la formation de la troisième partie 103c de la surface 103 latérale telle que décrite peut permettre la mise en œuvre d’une troisième étape E2-3-3 de traitement appliquée à la troisième partie 103c de la surface 103 latérale avant la mise en œuvre de l’étape E2-3-2 de dépôt du troisième matériau diélectrique. Cette troisième étape E2-3-3 de traitement présente l’avantage d’être réalisée alors que la deuxième partie 103b est couverte par la deuxième couche 108 de passivation.
Par exemple, chaque étape de traitement décrite dans la présente description permet de traiter une zone qui lui est associée, cette zone étant: la première partie 103a pour la première étape E2-1-3 de traitement, la deuxième partie 103b pour la deuxième étape E2-2-3 de traitement ou encore, le cas échéant, la troisième partie 103c pour la troisième étape E2-3-3 de traitement. L’étape de traitement d’une zone permet d’améliorer la passivation de cette zone lorsque le matériau diélectrique correspondant (le cas échéant premier, deuxième ou troisième matériau diélectrique) est déposé sur cette zone pour former la couche de passivation passivant cette zone. Dès lors, chaque étape de traitement peut comporter une ou plusieurs des étapes suivantes: une étape de nettoyage permettant de retirer des hydrocarbures et/ou du carbone et/ou de l’oxygène s’étant adsorbés sur la zone à traiter associée; une étape de gravure superficielle par exemple d’un oxyde natif du matériau de la zone à traiter associée, cet oxyde natif s’étant formé en surface de la zone à traiter associée (par exemple cette étape de gravure superficielle est une gravure NH4OH si l’oxyde natif est celui du nitrure d’indium); une étape de gravure sélective d’un semi-conducteur amorphe s’étant formé sur la zone à traiter associée (par exemple par une étape de gravure TMAH, avec TMAH correspondant à Tetramethylammonium hydroxyde, si le semi-conducteur amorphe est du nitrure de gallium amorphe); une étape de gravure lente, c’est-à-dire suffisamment reproductible pour éviter de graver entièrement la diode, du matériau formant la zone à traiter associée (par exemple cette étape de gravure est une gravure KOH, avec KOH correspondant à de l’hydroxyde de potassium, si le matériau est du GaN, le KOH permet de révéler certains plans cristallins et permet d’obtenir une surface très lisse lorsque la zone à traiter associée comporte du GaN, il est donc obtenu une zone traitée avec beaucoup moins de défauts structuraux); une étape de greffe d’éléments sur la zone à traiter associée visant à éviter la ré-adsorption sur cette zone et/ou l’oxydation de cette zone. Un avantage de la greffe d’éléments est que ces éléments viennent équilibrer temporairement la zone avant que le matériau diélectrique correspondant soit déposé sur cette zone, le dépôt du matériau diélectrique assurant par ailleurs la suppression des éléments greffés.
Plus généralement, chaque étape de traitement peut permettre de traiter la zone qui lui est associée en évitant l’apparition de liaisons moléculaires insatisfaites sur ladite zone lors du dépôt de matériau diélectrique correspondant sur cette zone.
Une gravure superficielle est entendue comme étant une gravure dite « de finition» pour obtenir une surface avec une composition et une structure cristalline du matériau gravé la plus proche possible de celle d’un matériau semi-conducteur massif correspondant.
Ainsi, de manière générale, la première étape E2-1-3 de traitement peut comporter une étape de nettoyage de la première partie 103a et/ou une étape de gravure superficielle de la première partie 103a et/ou une étape de greffe d’éléments sur la première partie 103a. La deuxième étape E2-2-3 de traitement peut comporter une étape de nettoyage de la deuxième partie 103b et/ou une étape de gravure superficielle de la deuxième partie 103b et/ou une étape de greffe d’éléments sur la deuxième partie 103b. Le cas échéant, la troisième étape E2-3-3 de traitement peut comporter une étape de nettoyage de la troisième partie 103c et/ou une étape de gravure superficielle de la troisième partie 103c et/ou une étape de greffe d’éléments sur la troisième partie 103c. Dans le cadre de ce paragraphe, chaque étape de gravure permet de supprimer ce qui se retrouve adsorbé et/ou amorphisé à la partie traitée correspondante (première, deuxième ou troisième partie 103a, 103b, 103c) de la surface latérale, et permet de lisser et d’homogénéiser l’interface électronique de la partie traitée correspondante de la surface 103 latérale avant le dépôt de matériau diélectrique correspondant pour éviter de créer des défauts introduisant un niveau piège dans le gap du matériau correspondant. Dans le cadre de ce paragraphe, chaque étape de greffe d’éléments, ces éléments étant par exemple des atomes, permet de bloquer temporairement des liaisons pendantes avec des atomes stables du point de vue thermodynamique. Ces éléments greffés peuvent introduire des liaisons sur la partie correspondante de la surface 103 latérale, mais ces liaisons seront cassées lors du dépôt de matériau diélectrique correspondant sur cette partie correspondante de la surface 103 latérale. Par exemple, en prenant la place de l’oxygène le souffre peut empêcher l’oxydation d’un matériau semi-conducteur. Ces atomes peuvent être des atomes de souffre particulièrement intéressant pour éviter l’oxydation du GaN, d’InGN, d’AlGaN, de GaP, d’InGaPl, d’AlInGaP. Les liaisons des éléments/atomes greffés sont cassées lors du dépôt du matériau diélectrique sur la partie correspondante de la surface latérale, dans ce cas le dépôt peut être à haute température (typiquement strictement supérieure à 100°C) avec un éventuel plasma. En fait, dans le cadre d’atomes greffés, le greffon doit avoir une liaison thermodynamique stable à température ambiante (la température ambiante étant ici en particulier égale à 300 Kelvin) pour protéger la surface sur laquelle il est greffé, et cette liaison doit se rompre à la température de dépôt du matériau diélectrique correspondant qui peut être strictement supérieure à 100°C et strictement inférieure à 400°C. Les étapes de nettoyage visées dans le présent paragraphe peuvent être telles que décrites ci-avant, c’est-à-dire qu’elles peuvent permettre, notamment chacune, d’assurer le retrait des hydrocarbures et/ou du carbone et/ou de l’oxygène s’étant adsorbés le cas échéant sur la première partie 103a, sur la deuxième partie 103b, ou sur la troisième partie 103c correspondante de la surface 103 latérale.
De préférence, l’étape E1 de formation de l’empilement 101 de couches semi-conductrices est telle que l’empilement 101 comporte la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Dans ce cas:
- la première partie 103a de la surface 103 latérale est délimitée par une portion de ladite couche 109 de matériau semi-conducteur dopé de premier type,
- la deuxième partie 103b de la surface 103 latérale est délimitée par une portion de la zone 102 active,
- le cas échéant, la troisième partie 103c de la surface 103 latérale peut être délimitée par une portion de la couche 110 de matériau semi-conducteur dopé de second type.
Dans ce cas, la zone 102 active peut être agencée entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Alternativement, la zone 102 active peut être agencée au niveau d’une jonction entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Cette structure est tout particulièrement adaptée pour former la diode 100.
- la première partie 103a de la surface 103 latérale est délimitée par une portion de ladite couche 109 de matériau semi-conducteur dopé de premier type,
- la deuxième partie 103b de la surface 103 latérale est délimitée par une portion de la zone 102 active,
- le cas échéant, la troisième partie 103c de la surface 103 latérale peut être délimitée par une portion de la couche 110 de matériau semi-conducteur dopé de second type.
Dans ce cas, la zone 102 active peut être agencée entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Alternativement, la zone 102 active peut être agencée au niveau d’une jonction entre la couche 109 de matériau semi-conducteur dopé de premier type et la couche 110 de matériau semi-conducteur dopé de second type. Cette structure est tout particulièrement adaptée pour former la diode 100.
Pour chacun des premier et deuxième matériaux diélectriques et le cas échéant le troisième matériau diélectrique, l’épaisseur du matériau diélectrique correspondant et les conditions de sa gravure seront sélectionnées de manière à ce que la couche dudit matériau diélectrique déposé ne soit pas complétement gravée lors de toute étape de gravure susceptible de succéder au dépôt de cette couche dudit matériau diélectrique de sorte que la fonction recherchée de la couche de passivation correspondante soit assurée dans la diode 100. En somme, soit l’épaisseur de matériau diélectrique déposé est accrue, soit la gravure sélectionnée présente une grande sélectivité de gravure entre le semi-conducteur de l’empilement 101 à graver et le matériau diélectrique, soit la gravure est rendue plus directrice par accroissement de la tension de polarisation, du bias, soit par combinaison de tout ou partie de ces alternatives.
Les caractéristiques des premier à troisième matériaux diélectriques dans le cadre de la description de la diode 100 peuvent bien entendu s’appliquer au procédé de fabrication.
Le dépôt de chacun des premier à troisième matériaux diélectriques se fait de préférence de manière conforme permettant un dépôt uniforme et non dommageable sur les surfaces où il se dépose (c’est-à-dire que ce dépôt tend à ne pas dégrader l’état chimique et électronique initiale des surfaces sur lesquelles il est réalisé).
Typiquement, au sein de la diode 100 finalisée, chaque couche de passivation (en particulier chacune des première, deuxième et, le cas échéant, troisième couches de passivation) présente une épaisseur qui n’a pas d’importance, cette épaisseur est au moins une épaisseur de couche atomique. Chaque couche de passivation peut présenter une épaisseur de quelques couches atomiques à quelques centaines de nanomètres. En fait, l’épaisseur doit être suffisante pour protéger la surface passivée lors des éventuelles gravures suivantes et, le cas échéants des traitements suivants qui peuvent consommer une partie de la couche de passivation déposée au préalable.
Selon une réalisation particulière du procédé de fabrication pour lequel la diode 100 à fabriquer est une diode électroluminescente à base de nitrure de gallium, notamment selon l’exemple particulier décrit ci-avant, le procédé de fabrication est tel que par exemple décrit ci-après.
Une fois l’empilement 101 fourni, par exemple formé sur le substrat 112, et surmonté d’une couche 114 d’un matériau d’anode puis d’un masque 115 dur (figure 3), il est réalisé une lithographie pour délimiter le masque 116 de gravure dans le masque dur.
La première étape E2-1-1 de gravure peut être une gravure ICP (abréviation de «Inductively Coupled Plasma» correspondant en français à plasma à couplage inductif) chlore-argon permettant de graver le masque 115 dur hors du masque 116 de gravure, puis le matériau d’anode pour former l’anode 113, puis la couche 109 de matériau semi-conducteur dopé de premier type afin de délimiter la première partie 103a de la surface 103 latérale alors formée par du nitrure de gallium dopé de type P appartenant à la couche 109 de matériau semi-conducteur dopé de premier type (figure 4). Cette première étape E2-1-1 de gravure est arrêtée dans la zone 102 active (le cas échéant dans la couche 110 de matériau semi-conducteur dopé de second type si l’on cherche à fabriquer la diode 100 de la figure 2). Cette première étape E2-1-1 de gravure est notamment réalisée de manière anisotrope selon le masque 116 de gravure dans une direction parallèle à l’axe A1 d’empilement.
La première étape E2-1-3 de traitement peut alors être appliquée à la première partie 103a (notamment en figure 4). Cette première étape de traitement comporte une étape de gravure de la première partie 103a par gravure NH4OH ou par gravure KOH ou par gravure TMAH ou par gravure désoxydante. La gravure désoxydante peut être une gravure HF (abréviation d’acide fluorhydrique) dilué ou une gravure d’oxyde gravant tamponné aussi connu sous l’abréviation BOE pour « buffered oxide etch» en langue anglaise). Cette première étape E2-1-3 de traitement tend à ne pas consommer le masque 116 de gravure et l’anode 113 afin d’éviter que, par la suite, après l’étape de dépôt du premier matériau diélectrique, la première partie 103a ne se retrouve non-encapsulée par le premier matériau diélectrique.
L’étape E2-1-2 de dépôt du premier matériau diélectrique (figure 5) peut permettre de déposer de manière conforme un oxyde d’aluminium (tel que Al2O3) ou un oxyde de silicium (tel que SiO2) en tant que premier matériau diélectrique. Ce premier matériau diélectrique peut être déposé par ALD (abréviation de «Atomic Layer Deposition» correspondant en français à dépôt de couche atomique) ou PE-ALD (abréviation de «Plasma Enhanced Atomic Layer Deposition» correspondant en français à dépôt de couche atomique assisté par plasma).
La deuxième étape E2-2-1 de gravure (figure 6) peut être une gravure ICP chlore-argon permettant de graver le premier matériau diélectrique et la couche 110 de matériau semi-conducteur dopé de second type tout en participant à la délimitation de la zone 102 active en arrêtant la deuxième étape E2-2-1 de gravure après qu’elle ait atteint la couche 110 de matériau semi-conducteur dopé de second type. Il résulte de cette deuxième étape E2-2-1 de gravure que la deuxième partie 103b est formée par le matériau de la zone 102 active. Cette deuxième étape E2-2-1 de gravure tend à ne pas consommer le premier matériau diélectrique déposé sur la première partie 103a.
La deuxième étape E2-2-3 de traitement peut alors appliquée à la deuxième partie 103b (notamment en figure 6). Cette deuxième étape E2-2-3 de traitement comporte une étape de gravure de la deuxième partie 103b par gravure utilisant du NH4OH et/ou du (NH4)2S. De préférence, cette deuxième étape E2-2-3 de traitement tend à ne pas consommer le premier matériau diélectrique déposé sur la première partie 103a ainsi que, de préférence, le masque 116 de gravure.
L’étape E2-2-2 de dépôt du deuxième matériau diélectrique (figure 7) peut permettre de déposer de manière conforme un oxyde d’aluminium (tel que Al2O3) en tant que deuxième matériau diélectrique. Ce deuxième matériau diélectrique peut être déposé par ALD ou PE-ALD.
La troisième étape E2-3-1 de gravure (figure 8) peut être une gravure ICP chlore-argon permettant de graver le deuxième matériau diélectrique et la couche de matériau 110 semi-conducteur dopé de second type afin de délimiter la troisième partie 103c de la surface latérale 103. Il résulte de cette troisième étape E2-3-1 de gravure que la troisième partie 103c est formée par du nitrure de gallium dopé de type N appartenant à la couche 110 de matériau semi-conducteur dopé de second type. En particulier, la deuxième partie 103c est séparée de la deuxième partie 103b par une partie de la couche 110 de matériau semi-conducteur dopé de second type.
La troisième étape E2-3-3 de traitement peut alors être appliquée à la troisième partie 103c (notamment en figure 8). Cette troisième étape E2-3-3 de traitement comporte une étape de gravure de la troisième partie 103c par gravure NH4OH ou par gravure KOH ou par gravure TMAH. Cette troisième étape E2-3-3 de traitement tend à ne pas consommer le masque 116 de gravure et le deuxième matériau diélectrique déposé sur la deuxième partie 103b de la surface 103 latérale.
L’étape de dépôt E2-3-2 du troisième matériau diélectrique (figure 9) peut permettre de déposer de manière conforme un oxyde d’aluminium (tel que Al2O3) ou un oxyde de silicium (tel que SiO2) en tant que troisième matériau diélectrique. Ce troisième matériau diélectrique peut être déposé par ALD ou PE-ALD.
Ensuite, après l’étape de dépôt E2-3-2 du troisième matériau, la troisième couche 111 de passivation peut être ouverte en deux régions 118, 119 (figure 10), pour, d’une part, permettre de retirer au moins une partie du masque 116 de gravure afin de rendre accessible l’anode 113 et, d’autre part, permettre la formation de la cathode 117 (figure 1) en contact avec la couche 110 de matériau dopé de second type.
La présente invention s’applique, de préférence, aux diodes électroluminescentes dites de petites dimensions, c’est-à-dire aux diodes électroluminescentes dont au moins une des dimensions dans le plan d’empilement des couches semi-conductrices est inférieure ou égale à 100 fois la plus grande longueur parmi la longueur de diffusion d’un électron ou d’un trou ou encore d’un exciton dans un des semi-conducteurs composant l’empilement 101.
La présente invention s’applique également aux matrices de diodes électroluminescentes, c’est-à-dire à la juxtaposition des diodes électroluminescentes pour former un ensemble de diodes électroluminescentes proches spatialement, ou à la formation collective de diodes électroluminescentes partageant une même plaque de support.
Bien que les exemples de réalisation se focalisent sur une diode électroluminescente à base de nitrure de gallium, la présente invention est transposable à tout autre semi-conducteur inorganique et à toutes architectures de diode électroluminescente.
En particulier, en fonction du premier type de dopage et du second type de dopage respectivement pour la couche 109 de matériau semi-conducteur dopé de premier type et pour la couche 110 de matériau semi-conducteur dopé de second type, les électrodes visées ci-avant (anode et cathode) peuvent être inversées. Ainsi, de manière générale, la diode 100 peut comporter des électrodes configurées pour coopérer avec l’empilement 101.
La présente invention présente une application industrielle dans le domaine de la fabrication des diodes et de leur utilisation.
Claims (18)
- Diode (100) comportant:
- un empilement (101) de couches semi-conductrices, l’empilement (101) comportant une surface (103) latérale,
- une zone (102) active agencée au sein de l’empilement (101),
caractérisée en ce qu’elle comporte une première couche (107) de passivation et une deuxième couche (108) de passivation, la première couche (107) de passivation étant en contact avec la surface (103) latérale, la deuxième couche (108) de passivation étant en contact avec la surface (103) latérale, et en ce que la deuxième couche (108) de passivation est formée en partie sur la première couche de passivation (107). - Diode (100) selon la revendication 1, caractérisée en ce que l’empilement (101) comporte une couche (109) de matériau semi-conducteur dopé de premier type et une couche (110) de matériau semi-conducteur dopé de second type, et en ce que:
- la première couche (107) de passivation est en contact, à la surface (103) latérale, avec la couche (109) de matériau semi-conducteur dopé de premier type,
- la deuxième couche (108) de passivation est en contact, à la surface (103) latérale, avec la zone (102) active,
- la zone (102) active est agencée entre la couche (109) de matériau semi-conducteur dopé de premier type et la couche (110) de matériau semi-conducteur dopé de second type, ou la zone (102) active est agencée au niveau d’une jonction entre la couche (109) de matériau semi-conducteur dopé de premier type et la couche (110) de matériau semi-conducteur dopé de second type. - Diode (100) selon la revendication 2, caractérisée en ce qu’elle comporte une troisième couche (111) de passivation, la troisième couche (111) de passivation étant en contact, à la surface (103) latérale, avec la couche (110) de matériau semi-conducteur dopé de second type.
- Diode (100) selon l’une quelconque des revendications 2 à 3, caractérisée en ce que la première couche (107) de passivation est formée d’un premier matériau diélectrique et en ce que la deuxième couche (108) de passivation est formée d’un deuxième matériau diélectrique.
- Diode (100) selon les revendications 3 et 4, caractérisée en ce que la troisième couche (111) de passivation est formée d’un troisième matériau diélectrique.
- Diode (100) selon l’une quelconque des revendications 4 à 5, caractérisée en ce que:
- le premier matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de premier type,
- le deuxième matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur formant la zone (102) active. - Diode (100) selon l’une quelconque des revendications 4 à 6, caractérisée en ce que la zone (102) active comporte un matériau semi-conducteur intrinsèque et en ce que l’offset de bande entre la bande de valence du matériau semi-conducteur intrinsèque et la bande de valence du deuxième matériau diélectrique est strictement supérieur à 3kT/q et en ce que l’offset de bande entre la bande de conduction du matériau semi-conducteur intrinsèque et la bande de conduction du deuxième matériau diélectrique est strictement supérieur à 3kT/q, avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs.
- Diode (100) selon la revendication 5 et l’une quelconque des revendications précédentes, caractérisée en ce que le troisième matériau diélectrique présente une conductivité électrique inférieure d’au moins trois ordres de grandeur à la conductivité électrique du matériau semi-conducteur dopé de second type.
- Diode (100) selon la revendication 5 et l’une quelconque des revendications précédentes, caractérisée en ce que:
- le premier type étant le type N, l’offset de bande entre la bande de conduction du premier matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de premier type est strictement supérieur à 3kT/q,
- le second type étant le type P, l’offset de bande entre la bande de valence du troisième matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de second type est strictement supérieur à 3kT/q,
ou en ce que
- le second type étant le type N, l’offset de bande entre la bande de conduction du troisième matériau diélectrique et la bande de conduction du matériau semi-conducteur dopé de second type est strictement supérieur à 3kT/q,
- le premier type étant le type P, l’offset de bande entre la bande de valence du premier matériau diélectrique et la bande de valence du matériau semi-conducteur dopé de premier type est strictement supérieur à 3kT/q,
avec k la constante de Boltzmann, T la température ambiante en Kelvin, q une constante correspondant à la charge élémentaire en coulombs. - Procédé de fabrication d’une diode (100), le procédé de fabrication comportant:
- une étape (E1) de formation d’un empilement (101) de couches semi-conductrices, une partie dudit empilement (101) étant destinée à former une zone (102) active de la diode (100),
- une étape (E2) de formation et de passivation d’une surface (103) latérale de l’empilement (101) de couches semi-conductrices, ladite étape (E2) de formation et de passivation de la surface (103) latérale comportant une formation (E2-1) d’une première couche (107) de passivation et une formation (E2-2) d’une deuxième couche (108) de passivation, les première et deuxième couches (107, 108) de passivation étant en contact avec la surface (103) latérale, la deuxième couche (108) de passivation étant formée en partie sur la première couche (107) de passivation. - Procédé de fabrication selon la revendication 10, caractérisé en ce que l’étape (E2) de formation et de passivation de la surface (103) latérale comporte successivement:
- une première étape (E2-1-1) de gravure réalisant une gravure de l’empilement (101) de sorte à former une première partie (103a) de la surface (103) latérale,
- une étape (E2-1-2) de dépôt d’un premier matériau diélectrique de sorte à former la première couche (107) de passivation, la première couche (107) de passivation couvrant la première partie (103a) de la surface (103) latérale,
- une deuxième étape (E2-2-1) de gravure réalisant une gravure du premier matériau diélectrique déposé et de l’empilement (101) de sorte à former une deuxième partie (103b) de la surface (103) latérale,
- une étape (E2-2-2) de dépôt d’un deuxième matériau diélectrique de sorte à former la deuxième couche (108) de passivation, la deuxième couche (108) de passivation couvrant la deuxième partie (103b) de la surface (103) latérale et étant en contact avec la première couche (107) de passivation,
de préférence les première et deuxième parties (103a, 103b) étant formées par des matériaux différents. - Procédé de fabrication selon la revendication précédente, caractérisé en ce qu’il comporte:
- une première étape (E2-1-3) de traitement appliquée à la première partie (103a) de la surface (103) latérale avant la mise en œuvre de l’étape (E2-1-2) de dépôt du premier matériau diélectrique,
- une deuxième étape (E2-2-3) de traitement appliquée à la deuxième partie (103b) de la surface (103) latérale avant la mise en œuvre de l’étape (E2-2-2) de dépôt du deuxième matériau diélectrique,
la première étape (E2-1-3) de traitement et la deuxième étape (E2-2-3) de traitement étant différentes. - Procédé de fabrication selon la revendication précédente, caractérisé en ce que:
- la première étape (E2-1-3) de traitement comporte une étape de nettoyage de la première partie (103a) et/ou une étape de gravure superficielle de la première partie (103a) et/ou une étape de greffe d’éléments sur la première partie (103a),
- la deuxième étape (E2-2-3) de traitement comporte une étape de nettoyage de la deuxième partie (103b) et/ou une étape de gravure superficielle de la deuxième partie (103b) et/ou une étape de greffe d’éléments sur la deuxième partie (103b). - Procédé de fabrication selon l’une quelconque des revendication 11 à 13, caractérisé en ce que l’étape (E2) de formation et de passivation de la surface (103) latérale comporte:
- une troisième étape (E2-3-1) de gravure réalisant une gravure du deuxième matériau diélectrique déposé et de l’empilement (101) de sorte à former une troisième partie (103c) de la surface (103) latérale,
- une étape (E2-3-2) de dépôt d’un troisième matériau diélectrique de sorte à former une troisième couche (111) de passivation, la troisième couche (111) de passivation couvrant la troisième partie (103c) de la surface (103) latérale et étant en contact avec la deuxième couche (108) de passivation,
de préférence la troisième partie (103c) étant formée par un matériau différent du matériau formant la deuxième partie (103b). - Procédé de fabrication selon la revendication précédente, caractérisé en ce qu’il comporte une troisième étape (E2-3-3) de traitement appliquée à la troisième partie (103c) de la surface (103) latérale avant la mise en œuvre de l’étape (E2-3-2) de dépôt du troisième matériau diélectrique.
- Procédé de fabrication selon la revendication précédente, caractérisé en ce que la troisième étape (E2-3-3) de traitement comporte une étape de nettoyage de la troisième partie (103c) et/ou une étape de gravure superficielle de la troisième partie (103c) et/ou une étape de greffe d’éléments sur la troisième partie (103c).
- Procédé de fabrication selon l’une quelconque des revendications 11 à 16 caractérisé en ce que l’étape (E1) de formation de l’empilement (101) de couches semi-conductrices est telle que l’empilement (101) comporte:
- une couche (109) de matériau semi-conducteur dopé de premier type,
- une couche (110) de matériau semi-conducteur dopé de second type,
et en ce que:
- la première partie (103a) de la surface latérale est délimitée par une portion de ladite couche (109) de matériau semi-conducteur dopé de premier type,
- la deuxième partie (103b) de la surface latérale est délimitée par une portion de la zone (102) active,
la zone (102) active étant agencée entre la couche (109) de matériau semi-conducteur dopé de premier type et la couche (110) de matériau semi-conducteur dopé de second type, ou la zone (102) active étant agencée au niveau d’une jonction entre la couche (109) de matériau semi-conducteur dopé de premier type et la couche (110) de matériau semi-conducteur dopé de second type. - Procédé de fabrication selon la revendication 14 et la revendication 17, caractérisé en ce que la troisième partie (103c) de la surface (103) latérale est délimitée par une portion de la couche (110) de matériau semi-conducteur dopé de second type.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1915641A FR3105880B1 (fr) | 2019-12-26 | 2019-12-26 | Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation |
| EP20833924.2A EP4082049A1 (fr) | 2019-12-26 | 2020-12-24 | Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation |
| US17/788,430 US20230030098A1 (en) | 2019-12-26 | 2020-12-24 | Diode comprising at least two passivation layers, in particular formed of dielectrics, which are locally stacked to optimise passivation |
| PCT/EP2020/087872 WO2021130368A1 (fr) | 2019-12-26 | 2020-12-24 | Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation |
| CN202080090300.7A CN114868263A (zh) | 2019-12-26 | 2020-12-24 | 包括特别是由电介质形成的局部叠置以优化钝化的至少两个钝化层的二极管 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1915641A FR3105880B1 (fr) | 2019-12-26 | 2019-12-26 | Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation |
| FR1915641 | 2019-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3105880A1 true FR3105880A1 (fr) | 2021-07-02 |
| FR3105880B1 FR3105880B1 (fr) | 2023-09-15 |
Family
ID=69903591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1915641A Active FR3105880B1 (fr) | 2019-12-26 | 2019-12-26 | Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230030098A1 (fr) |
| EP (1) | EP4082049A1 (fr) |
| CN (1) | CN114868263A (fr) |
| FR (1) | FR3105880B1 (fr) |
| WO (1) | WO2021130368A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120001222A1 (en) * | 2010-12-22 | 2012-01-05 | Lg Innotek Co., Ltd. | Light emitting device, and light emitting device package |
| US20120033409A1 (en) * | 2010-10-19 | 2012-02-09 | Hwan Hee Jeong | Light emitting diode, and back light unit including the same |
| US20160093769A1 (en) * | 2013-06-06 | 2016-03-31 | Osram Opto Semiconductors Gmbh | Light-emitting diode with passivation layer |
-
2019
- 2019-12-26 FR FR1915641A patent/FR3105880B1/fr active Active
-
2020
- 2020-12-24 EP EP20833924.2A patent/EP4082049A1/fr active Pending
- 2020-12-24 US US17/788,430 patent/US20230030098A1/en active Pending
- 2020-12-24 CN CN202080090300.7A patent/CN114868263A/zh active Pending
- 2020-12-24 WO PCT/EP2020/087872 patent/WO2021130368A1/fr unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120033409A1 (en) * | 2010-10-19 | 2012-02-09 | Hwan Hee Jeong | Light emitting diode, and back light unit including the same |
| US20120001222A1 (en) * | 2010-12-22 | 2012-01-05 | Lg Innotek Co., Ltd. | Light emitting device, and light emitting device package |
| US20160093769A1 (en) * | 2013-06-06 | 2016-03-31 | Osram Opto Semiconductors Gmbh | Light-emitting diode with passivation layer |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021130368A1 (fr) | 2021-07-01 |
| CN114868263A (zh) | 2022-08-05 |
| US20230030098A1 (en) | 2023-02-02 |
| EP4082049A1 (fr) | 2022-11-02 |
| FR3105880B1 (fr) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2960951B1 (fr) | Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ | |
| EP2715808B1 (fr) | Structure semiconductrice destinée à émettre de la lumière et procédé de fabrication d'une telle structure | |
| EP3667728B1 (fr) | Procédé de réalisation d'un dispositif à diodes photo-émettrices et/ou photo-réceptrices et avec une grille de collimation auto-alignée | |
| EP1756872B1 (fr) | Circuit de detection photonique a structure mesa | |
| FR2923651A1 (fr) | Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn. | |
| EP2432034B1 (fr) | Détecteur bispectral multicouche à photodiodes et procédé de fabrication d'un tel détecteur | |
| EP3011592B1 (fr) | Céllule solaire multi-jonctions, son procédé de formation et procédés d'utilisation | |
| FR2946799A1 (fr) | Diode et procede de realisation d'une diode electroluminescente organique incluant une couche de planarisation du substrat | |
| WO2014053386A1 (fr) | Dispositif electronique comprenant des nanostructures en filaments et procede de fabrication de tels dispositifs | |
| EP3740974B1 (fr) | Dispositif optoélectronique comportant une grille et une cathode couplées l'une a l'autre | |
| FR2839204A1 (fr) | Dispositif metal-oxyde-silicium comprenant une structure d'oxyde a l'echelle du nanometre. | |
| FR3105880A1 (fr) | Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation | |
| FR3053837A1 (fr) | Structure du type photodiode a avalanche et procede de fabrication d'une telle structure | |
| EP2842170B1 (fr) | Procédé de réalisation d'un réflecteur texturé pour une cellule photovoltaïque en couches minces et réflecteur texturé ainsi obtenu | |
| EP3977512A1 (fr) | Dispositif optoélectronique comportant deux diodes électroluminescentes filaires ayant chacune une couche limitant les courants de fuite | |
| WO2021245344A1 (fr) | Dispositif optoélectronique pour affichage lumineux à parois de confinement lumineux conductrices et procédé de fabrication correspondant | |
| EP2948988B1 (fr) | Structure semiconductrice et procede de fabrication d'une structure semiconductrice | |
| WO2023275320A1 (fr) | Composant optoelectronique insensibles aux dislocations | |
| FR3139666A1 (fr) | Cellule photovoltaique a contacts passives en double face et comportant des portions d’otc localisees sous les metallisations avant | |
| FR3134237A1 (fr) | Diode electroluminescente a injection electrique optimisee depuis une electrode laterale | |
| CA3202274A1 (fr) | Structure simplifiee de cellules solaires tandem a deux terminaux ayant un materiau de jonction en oxyde transparent conducteur | |
| WO2017032955A1 (fr) | Matrice de photodiodes a cathodes isolees |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20210702 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |