FR3103055A1 - Finishing process for a monocrystalline semiconductor layer transferred to a receiving substrate - Google Patents
Finishing process for a monocrystalline semiconductor layer transferred to a receiving substrate Download PDFInfo
- Publication number
- FR3103055A1 FR3103055A1 FR1912563A FR1912563A FR3103055A1 FR 3103055 A1 FR3103055 A1 FR 3103055A1 FR 1912563 A FR1912563 A FR 1912563A FR 1912563 A FR1912563 A FR 1912563A FR 3103055 A1 FR3103055 A1 FR 3103055A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor layer
- monocrystalline semiconductor
- layer
- thinning
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000007730 finishing process Methods 0.000 title description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 238000009499 grossing Methods 0.000 claims abstract description 17
- 230000007547 defect Effects 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 235000019592 roughness Nutrition 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
L’invention concerne un procédé de finition d’une couche semi-conductrice monocristalline (10) transférée sur un substrat receveur (2) à partir d’un substrat donneur (1), comprenant les étapes successives suivantes :- oxydation de ladite couche semi-conductrice monocristalline (10) pour former une portion superficielle oxydée (101) de ladite couche semi-conductrice monocristalline (10),- retrait sélectif de ladite portion superficielle oxydée (101) vis-à-vis de la couche semi-conductrice monocristalline (10),- traitement thermique de lissage d’une surface libre (100b) de la couche semi-conductrice monocristalline (10),- amincissement de la couche semi-conductrice monocristalline (10) lissée,ledit procédé étant caractérisé en ce qu’il comprend, entre l’étape de retrait sélectif de la portion superficielle oxydée (101) et le traitement thermique de lissage, un amincissement préliminaire de la couche semi-conductrice monocristalline (10) de sorte à retirer de ladite couche (10) une portion (102) d’épaisseur supérieure ou égale à 10 nm, de préférence supérieure ou égale à 15 nm, et de manière encore préférée supérieure ou égale à 20 nm. Figure pour l’abrégé : Fig 4EThe invention relates to a method for finishing a monocrystalline semiconductor layer (10) transferred to a recipient substrate (2) from a donor substrate (1), comprising the following successive steps: - oxidation of said semi-layer - single crystal conductor (10) to form an oxidized surface portion (101) of said single crystal semiconductor layer (10), - selective removal of said oxidized surface portion (101) with respect to the single crystal semiconductor layer ( 10), - heat treatment for smoothing a free surface (100b) of the monocrystalline semiconductor layer (10), - thinning of the smoothed monocrystalline semiconductor layer (10), said method being characterized in that it comprises, between the step of selective removal of the oxidized surface portion (101) and the smoothing heat treatment, a preliminary thinning of the monocrystalline semiconductor layer (10) so as to remove from said layer (10) a portio n (102) of thickness greater than or equal to 10 nm, preferably greater than or equal to 15 nm, and more preferably greater than or equal to 20 nm. Figure for the abstract: Fig 4E
Description
Domaine de l’inventionField of invention
L’invention concerne un procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur à partir d’un substrat donneur, ainsi qu’un procédé de transfert d’une telle couche monocristalline.The invention relates to a process for finishing a single-crystal semiconductor layer transferred to a receiver substrate from a donor substrate, as well as a process for transferring such a single-crystal layer.
Etat de la techniqueState of the art
Le procédé Smart Cut™ est bien connu pour transférer une couche semi-conductrice monocristalline d’un substrat donneur vers un substrat receveur. Ce procédé permet en particulier de former des structures de type semi-conducteur sur isolant, et notamment de type silicium sur isolant (SOI), qui sont largement utilisées dans le domaine de la microélectronique.The Smart Cut™ process is well known for transferring a single crystal semiconductor layer from a donor substrate to a receiver substrate. This method makes it possible in particular to form structures of the semiconductor-on-insulator type, and in particular of the silicon-on-insulator (SOI) type, which are widely used in the field of microelectronics.
Ce procédé comprend typiquement :
- la formation, par implantation d’espèces atomiques, d’une zone de fragilisation dans un substrat donneur, de sorte à délimiter, dans ledit substrat donneur, une couche semi-conductrice monocristalline superficielle,
- l’assemblage du substrat donneur et d’un substrat receveur, une couche électriquement isolante étant présente à l’interface d’assemblage,
- le détachement du substrat donneur le long de la zone de fragilisation, de sorte à transférer la couche semi-conductrice sur le substrat receveur.This process typically includes:
- the formation, by implantation of atomic species, of an embrittlement zone in a donor substrate, so as to delimit, in said donor substrate, a superficial monocrystalline semiconductor layer,
- the assembly of the donor substrate and a receiver substrate, an electrically insulating layer being present at the assembly interface,
- the detachment of the donor substrate along the embrittlement zone, so as to transfer the semiconductor layer to the receiver substrate.
A l’issue de ce transfert, la couche semi-conductrice présente, dans une région superficielle, des défauts cristallins liés à l’implantation des espèces atomiques. Par ailleurs, comme on le voit sur la figure 1A, la surface 100a de ladite couche semi-conductrice monocristalline 10 est rugueuse.At the end of this transfer, the semiconductor layer presents, in a superficial region, crystalline defects linked to the implantation of the atomic species. Furthermore, as can be seen in FIG. 1A, the surface 100a of said monocrystalline semiconductor layer 10 is rough.
Pour supprimer ces défauts, il est connu de mettre en œuvre une oxydation sacrificielle de ladite couche semi-conductrice monocristalline suivie d’un traitement thermique. Comme illustré sur la figure 1B, l’oxydation sacrificielle a pour effet de convertir une portion superficielle de la couche transférée en une portion 101 d’oxyde du matériau semi-conducteur. Cette portion d’oxyde peut être retirée au moyen d’une gravure sélective vis-à-vis du matériau semi-conducteur. Cependant, cette séquence d’oxydation et gravure conserve la rugosité de la surface 100b de la couche transférée.To eliminate these defects, it is known to implement sacrificial oxidation of said monocrystalline semiconductor layer followed by heat treatment. As illustrated in FIG. 1B, the sacrificial oxidation has the effect of converting a superficial portion of the transferred layer into an oxide portion 101 of the semiconductor material. This portion of oxide can be removed by means of a selective etching vis-à-vis the semiconductor material. However, this sequence of oxidation and etching retains the roughness of the surface 100b of the transferred layer.
La portion restante de la couche semi-conductrice monocristalline 10 est ensuite soumise à un traitement thermique de lissage, qui est mis en œuvre à une température élevée, typiquement supérieure à 1150 °C pour du silicium. La figure 1C illustre la structure résultant de ce traitement thermique de lissage, présentant une surface lissée 100c.The remaining portion of the monocrystalline semiconductor layer 10 is then subjected to a smoothing heat treatment, which is implemented at a high temperature, typically greater than 1150° C. for silicon. FIG. 1C illustrates the structure resulting from this smoothing heat treatment, presenting a smoothed surface 100c.
Enfin, comme illustré sur la figure 1D, un amincissement final est mis en œuvre, par exemple par gravure chimique, pour réduire l’épaisseur de la couche semi-conductrice monocristalline 10 jusqu’à l’épaisseur souhaitée.Finally, as illustrated in FIG. 1D, a final thinning is implemented, for example by chemical etching, to reduce the thickness of the monocrystalline semiconductor layer 10 down to the desired thickness.
Cependant, on observe des dépressions D (appelées « shallow holes » en anglais) à la surface 100c de la couche semi-conductrice monocristalline à l’issue du traitement thermique de lissage, qui subsistent à la surface 100d après l’amincissement final. Ces dépressions se traduisent par des points sur l’image d’inspection de la surface 100d de la couche semi-conductrice monocristalline présentée à la figure 2.However, depressions D (called “shallow holes” in English) are observed on the 100c surface of the monocrystalline semiconductor layer after the smoothing heat treatment, which remain on the 100d surface after the final thinning. These depressions result in dots on the 100d surface inspection image of the single crystal semiconductor layer shown in Figure 2.
La figure 3 est une image au microscope électronique à balayage d’une telle dépression D, les unités des axes correspondant aux pixels de l’image.Figure 3 is a scanning electron microscope image of such a depression D, the units of the axes corresponding to the pixels of the image.
Ces dépressions sont problématiques car elles nuisent à l’uniformité de l’épaisseur de la couche semi-conductrice monocristalline, requise pour garantir les performances des dispositifs électroniques formés ultérieurement dans ou sur ladite couche. En effet, ces dépressions sont profondes par rapport à l’épaisseur de la couche semi-conductrice monocristalline. Ainsi, pour une couche de 12 nm d’épaisseur, ces dépressions ont généralement une profondeur de l’ordre de 2 à 4 nm. Ces dépressions étant par ailleurs relativement étendues dans le plan de la surface (avec typiquement une largeur de l’ordre de 50 nm), elles conduisent à des réductions localisées significatives de la couche semi-conductrice monocristalline.These depressions are problematic because they affect the uniformity of the thickness of the monocrystalline semiconductor layer, required to guarantee the performance of electronic devices subsequently formed in or on said layer. Indeed, these depressions are deep compared to the thickness of the monocrystalline semiconductor layer. Thus, for a layer 12 nm thick, these depressions generally have a depth of the order of 2 to 4 nm. These depressions being also relatively extensive in the plane of the surface (with typically a width of the order of 50 nm), they lead to significant localized reductions of the single-crystal semiconductor layer.
Des tentatives de modification du traitement de finition en vue de réduire l’occurrence de ces dépressions ont déjà été conduites mais ne se sont pas révélées satisfaisantes.Attempts to modify the finishing treatment in order to reduce the occurrence of these depressions have already been carried out but have not proved satisfactory.
Par exemple, la réduction de la température de l’oxydation sacrificielle permet de réduire le nombre de défauts, mais allonge considérablement la durée de cette étape et augmente son coût, ce qui n’est pas acceptable industriellement.For example, reducing the sacrificial oxidation temperature makes it possible to reduce the number of defects, but considerably lengthens the duration of this step and increases its cost, which is not industrially acceptable.
Par ailleurs, un polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing ») est en mesure de supprimer ces dépressions, mais ce procédé est coûteux et dégrade l’uniformité de l’épaisseur de la couche semi-conductrice monocristalline.In addition, chemical mechanical polishing (CMP, an acronym for the Anglo-Saxon term "Chemical Mechanical Polishing") is able to remove these depressions, but this process is expensive and degrades the uniformity of the thickness of the semi-finished layer. monocrystalline conductor.
Enfin, une diminution de la dose d’implantation des espèces atomiques permet également de réduire la densité des dépressions, mais rend plus difficile le détachement le long de la zone de fragilisation ainsi formée.Finally, a reduction in the implantation dose of the atomic species also makes it possible to reduce the density of the depressions, but makes detachment more difficult along the zone of weakness thus formed.
Brève description de l’inventionBrief description of the invention
Un but de l’invention est donc de définir un procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur qui réduise le nombre de dépressions à la surface de ladite couche sans pénaliser le procédé industriel de transfert et de finition de ladite couche ni dégrader l’uniformité de l’épaisseur de ladite couche.An object of the invention is therefore to define a process for finishing a monocrystalline semiconductor layer transferred onto a receiving substrate which reduces the number of depressions on the surface of said layer without penalizing the industrial process for transferring and finishing said layer nor degrade the uniformity of the thickness of said layer.
A cet effet, l’invention propose un procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur à partir d’un substrat donneur, comprenant les étapes successives suivantes :
- oxydation de ladite couche semi-conductrice monocristalline pour former une portion superficielle oxydée de ladite couche semi-conductrice monocristalline,
- retrait sélectif de ladite portion superficielle oxydée vis-à-vis de la couche semi-conductrice monocristalline,
- traitement thermique de lissage d’une surface libre de la couche semi-conductrice monocristalline,
- amincissement de la couche semi-conductrice monocristalline lissée,
ledit procédé étant caractérisé en ce qu’il comprend, entre l’étape de retrait sélectif de la portion superficielle oxydée et le traitement thermique de lissage, un amincissement préliminaire de la couche semi-conductrice monocristalline de sorte à retirer de ladite couche une portion d’épaisseur supérieure ou égale à 10 nm, de préférence supérieure ou égale à 15 nm, et de manière encore préférée supérieure ou égale à 20 nm.To this end, the invention proposes a process for finishing a monocrystalline semiconductor layer transferred onto a receiver substrate from a donor substrate, comprising the following successive steps:
- oxidation of said monocrystalline semiconductor layer to form an oxidized surface portion of said monocrystalline semiconductor layer,
- selective removal of said oxidized surface portion vis-à-vis the single-crystal semiconductor layer,
- smoothing heat treatment of a free surface of the monocrystalline semiconductor layer,
- thinning of the smoothed single-crystal semiconductor layer,
said method being characterized in that it comprises, between the step of selective removal of the oxidized surface portion and the smoothing heat treatment, a preliminary thinning of the monocrystalline semiconductor layer so as to remove from said layer a portion of thickness greater than or equal to 10 nm, preferably greater than or equal to 15 nm, and even more preferably greater than or equal to 20 nm.
Ladite portion retirée est une portion comprenant des défauts cristallins provoqués par l’étape d’oxydation, lesdits défauts étant susceptibles de générer des dépressions ou « shallow holes » à la surface de la couche transférée après le traitement thermique de lissage. L’amincissement préliminaire est mis en œuvre sur une épaisseur suffisante pour retirer lesdits défauts cristallins afin d’éviter qu’ils n’engendrent ultérieurement des dépressions.Said removed portion is a portion comprising crystalline defects caused by the oxidation step, said defects being capable of generating depressions or "shallow holes" on the surface of the transferred layer after the smoothing heat treatment. Preliminary thinning is carried out over a sufficient thickness to remove said crystalline defects in order to prevent them from subsequently generating depressions.
Dans certains modes de réalisation, ledit amincissement préliminaire est réalisé par gravure chimique.In certain embodiments, said preliminary thinning is carried out by chemical etching.
Dans certains modes de réalisation, ledit amincissement préliminaire est mis en œuvre à une température comprise entre 25 et 800°C.In certain embodiments, said preliminary thinning is carried out at a temperature between 25 and 800°C.
Dans certaines formes d’exécution, ledit amincissement préliminaire est réalisé au moyen d’un plasma.In certain embodiments, said preliminary thinning is carried out by means of a plasma.
De manière avantageuse, l’oxydation est mise en œuvre à une température supérieure ou égale à 850°C, de préférence supérieure ou égale à 900°C.Advantageously, the oxidation is carried out at a temperature greater than or equal to 850°C, preferably greater than or equal to 900°C.
L’invention concerne également un procédé de transfert d’une couche semi-conductrice monocristalline d’un substrat donneur sur un substrat receveur, comprenant :
- la formation d’une zone de fragilisation dans le substrat donneur par implantation d’espèces atomiques de sorte à délimiter une couche semi-conductrice monocristalline à transférer,
- l’assemblage du substrat donneur et du substrat receveur,
- le détachement du substrat donneur le long de la zone de fragilisation, de sorte à transférer la couche semi-conductrice sur le substrat receveur ;
- la mise en œuvre du procédé de finition de ladite couche semi-conductrice monocristalline transférée tel que décrit ci-dessus.The invention also relates to a method for transferring a monocrystalline semiconductor layer from a donor substrate to a receiver substrate, comprising:
- the formation of an embrittlement zone in the donor substrate by implantation of atomic species so as to delimit a monocrystalline semiconductor layer to be transferred,
- the assembly of the donor substrate and the receiver substrate,
- the detachment of the donor substrate along the embrittlement zone, so as to transfer the semiconductor layer to the receiver substrate;
- the implementation of the finishing process of said monocrystalline semiconductor layer transferred as described above.
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels :Other characteristics and advantages of the invention will become apparent from the detailed description which follows, with reference to the appended drawings in which:
Pour des raisons de lisibilité des figures, les épaisseurs des différentes couches schématisées ne sont pas nécessairement représentées à l’échelle, et l’amplitude des défauts et rugosités a été exagérée.For reasons of legibility of the figures, the thicknesses of the different layers shown are not necessarily represented to scale, and the amplitude of the defects and roughnesses has been exaggerated.
Description détaillée de modes de réalisationDetailed description of embodiments
Les figures 4A à 4G illustrent les principales étapes d’un procédé de transfert d’une couche semi-conductrice monocristalline d’un substrat donneur sur un substrat receveur, dans lequel le procédé de finition selon l’invention peut avantageusement être mis en œuvre.FIGS. 4A to 4G illustrate the main steps of a process for transferring a monocrystalline semiconductor layer from a donor substrate to a receiver substrate, in which the finishing process according to the invention can advantageously be implemented.
En référence à la figure 4A, on fournit un substrat donneur 1. Ledit substrat donneur peut être un substrat semi-conducteur monocristallin massif, par exemple un substrat de silicium monocristallin, ou bien être constitué d’un empilement de couches de différents matériaux, au moins une couche superficielle dudit empilement étant en un matériau semi-conducteur monocristallin. Dans la suite du texte, dans un souci de concision, on considérera que le matériau semi-conducteur est du silicium, mais il va de soi que l’invention s’applique à d’autres matériaux semi-conducteurs.Referring to FIG. 4A, a donor substrate 1 is provided. Said donor substrate may be a solid single-crystal semiconductor substrate, for example a single-crystal silicon substrate, or else consist of a stack of layers of different materials, at the at least one superficial layer of said stack being made of a single-crystal semiconductor material. In the rest of the text, for the sake of brevity, it will be considered that the semiconductor material is silicon, but it goes without saying that the invention applies to other semiconductor materials.
De manière optionnelle mais avantageuse, le substrat donneur 1 est recouvert d’une couche électriquement isolante 11, qui peut être typiquement une couche d’oxyde de silicium (SiO2). Ladite couche d’oxyde est destinée à former la couche électriquement isolante enterrée (également désignée par l’acronyme BOX, du terme anglo-saxon « Buried OXide ») d’un substrat de type semi-conducteur sur isolant.Optionally but advantageously, the donor substrate 1 is covered with an electrically insulating layer 11, which can typically be a layer of silicon oxide (SiO 2 ). Said oxide layer is intended to form the buried electrically insulating layer (also designated by the acronym BOX, from the Anglo-Saxon term “Buried OXide”) of a semiconductor-on-insulator type substrate.
Comme schématisé par les flèches, on implante des espèces atomiques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante11. L’énergie d’implantation est choisie de sorte à former une zone de fragilisation 12 à une profondeur déterminée au sein du substrat donneur 1 pour délimiter la couche semi-conductrice monocristalline 10 à transférer. Dans la mesure où, comme expliqué plus bas, la couche transférée subira ensuite des traitements conduisant à son amincissement, l’épaisseur de la couche à transférer est supérieure à celle de la couche transférée à l’issue des traitements de finition.As shown by the arrows, atomic species, such as hydrogen and/or helium, are implanted through the electrically insulating layer11. The implantation energy is chosen so as to form an embrittlement zone 12 at a determined depth within the donor substrate 1 to delimit the single-crystal semiconductor layer 10 to be transferred. Insofar as, as explained below, the transferred layer will then undergo treatments leading to its thinning, the thickness of the layer to be transferred is greater than that of the layer transferred at the end of the finishing treatments.
En référence à la figure 4B, on fournit un substrat receveur 2 destiné à servir de support à la couche semi-conductrice monocristalline transférée. La composition du substrat receveur dépend de la fonction dudit substrat receveur dans la structure finale et peut être choisie en fonction des propriétés mécaniques, électriques ou autres, requises pour remplir cette fonction.Referring to FIG. 4B, a receiving substrate 2 is provided intended to serve as a support for the transferred single-crystal semiconductor layer. The composition of the receiver substrate depends on the function of said receiver substrate in the final structure and can be chosen according to the mechanical, electrical or other properties required to fulfill this function.
Ledit substrat receveur 2 est assemblé sur le substrat donneur 1 par l’intermédiaire de la couche électriquement isolante 11. Cet assemblage comprend avantageusement un collage par adhésion moléculaire. De manière alternative, le substrat receveur pourrait être déposé sur le substrat donneur.Said receiver substrate 2 is assembled on donor substrate 1 via electrically insulating layer 11. This assembly advantageously comprises bonding by molecular adhesion. Alternatively, the receiver substrate could be deposited on the donor substrate.
En référence à la figure 4C, on détache le substrat donneur 1 le long de la zone de fragilisation 11. De manière connue en elle-même, le détachement peut être initié par application d’une contrainte mécanique, thermique, chimique ou autre.With reference to FIG. 4C, the donor substrate 1 is detached along the embrittlement zone 11. In a manner known per se, the detachment can be initiated by applying a mechanical, thermal, chemical or other stress.
A l’issue de ce détachement, la couche semi-conductrice monocristalline 10 a été transférée sur le substrat receveur 2.At the end of this detachment, the single-crystal semiconductor layer 10 was transferred to the receiver substrate 2.
Le procédé qui vient d’être décrit est connu sous le nom de procédé Smart Cut™.The process just described is known as the Smart Cut™ process.
Comme schématisé de manière exagérée, la surface libre 100a de la couche 10 présente une forte rugosité, par exemple de l’ordre de 7 nm RMS.As schematically exaggerated, the free surface 100a of the layer 10 has a high roughness, for example of the order of 7 nm RMS.
En référence à la figure 4D, on met tout d’abord en œuvre une oxydation sacrificielle de la couche transférée 10.Cette étape comprend une oxydation thermique qui a pour effet de consommer une portion superficielle du silicium de la couche 10 pour former une couche 101 d’oxyde de silicium. L’oxydation est suivie d’une gravure sélective de l’oxyde vis-à-vis du silicium de la couche 10, qui conduit à l’élimination de la couche d’oxyde 100. La surface 100b de la couche 10 restante présente sensiblement la même rugosité que la surface 100a.With reference to FIG. 4D, a sacrificial oxidation of the transferred layer 10 is first implemented. This step comprises a thermal oxidation which has the effect of consuming a surface portion of the silicon of the layer 10 to form a layer 101 of silicon oxide. The oxidation is followed by a selective etching of the oxide with respect to the silicon of the layer 10, which leads to the elimination of the oxide layer 100. The surface 100b of the remaining layer 10 has substantially the same roughness as surface 100a.
En général, l’oxydation thermique est effectuée en plaçant la structure à traiter dans un four et en mettant en œuvre dans le four une atmosphère présentant une composition et une température choisies pour provoquer l’oxydation du silicium. Cette atmosphère peut comprendre de la vapeur d’eau ou du dioxygène. La structure ainsi oxydée est ensuite extraite du four et placée dans un bain d’acide, par exemple d’acide fluorhydrique (HF), adapté pour graver sélectivement l’oxyde par rapport au silicium.In general, thermal oxidation is carried out by placing the structure to be treated in a furnace and by implementing in the furnace an atmosphere having a composition and a temperature chosen to cause the oxidation of the silicon. This atmosphere may include water vapor or oxygen. The structure thus oxidized is then extracted from the oven and placed in an acid bath, for example hydrofluoric acid (HF), suitable for selectively etching the oxide with respect to the silicon.
Cette étape d’oxydation sacrificielle est connue en elle-même et peut être mise en œuvre dans les mêmes conditions que dans le procédé connu, c’est-à-dire généralement de l’ordre de 850°C pour du silicium.This sacrificial oxidation step is known in itself and can be implemented under the same conditions as in the known process, that is to say generally around 850°C for silicon.
Cependant, comme cela sera expliqué en détail plus bas, ladite oxydation peut avantageusement être mise en œuvre à une température supérieure à la température habituelle, par exemple supérieure ou égale à 900°C pour du silicium. Cette augmentation de la température permet de réduire la durée de l’oxydation.However, as will be explained in detail below, said oxidation can advantageously be implemented at a temperature higher than the usual temperature, for example greater than or equal to 900° C. for silicon. This increase in temperature makes it possible to reduce the duration of oxidation.
Une analyse de la structure de la couche transférée après l’oxydation sacrificielle a permis aux inventeurs d’identifier des défauts cristallins situés quelques nanomètres sous la surface 100b. Ces défauts cristallins sont schématisés par des croix sur les figures 1B-1D et 4D-4E.An analysis of the structure of the layer transferred after the sacrificial oxidation enabled the inventors to identify crystalline defects located a few nanometers below the surface 100b. These crystalline defects are schematized by crosses in FIGS. 1B-1D and 4D-4E.
Ces défauts cristallins sont générés par l’oxydation thermique et sont responsables, après le traitement thermique de lissage, des dépressions D ou « shallow holes » représentés sur les figures 1C et 1D.These crystalline defects are generated by thermal oxidation and are responsible, after the smoothing heat treatment, for the depressions D or "shallow holes" represented in Figures 1C and 1D.
Selon l’invention, la formation desdites dépressions peut être évitée ou tout au moins minimisée en retirant les défauts cristallins générés par l’oxydation thermique avant la mise en œuvre du traitement thermique de lissage.According to the invention, the formation of said depressions can be avoided or at least minimized by removing the crystalline defects generated by the thermal oxidation before the implementation of the smoothing heat treatment.
Ainsi, en référence à la figure 4E, on met en œuvre un amincissement préliminaire de la couche 10, de sorte à retirer de ladite couche la portion superficielle 102 qui comprend lesdits défauts. L’épaisseur de la portion 102 est donc choisie suffisamment grande pour retirer l’ensemble ou la majeure partie des défauts, tout en étant minimisée pour ne pas allonger excessivement la durée du procédé de finition. En pratique, la portion 102 présente une épaisseur supérieure ou égale à 10 nm, de préférence supérieure ou égale à 15 nm, et de manière encore préférée supérieure ou égale à 20 nm.Thus, with reference to FIG. 4E, a preliminary thinning of the layer 10 is implemented, so as to remove from said layer the surface portion 102 which comprises said defects. The thickness of the portion 102 is therefore chosen to be large enough to remove all or most of the defects, while being minimized so as not to excessively lengthen the duration of the finishing process. In practice, portion 102 has a thickness greater than or equal to 10 nm, preferably greater than or equal to 15 nm, and even more preferably greater than or equal to 20 nm.
Selon un mode de réalisation, ledit amincissement préliminaire est mis en œuvre par voie chimique, c’est-à-dire en exposant la surface libre de la couche 10 à une solution de gravure, par exemple SC1 (acronyme du terme anglo-saxon « Standard Cleaning 1 ») chaud, TMAH (hydroxyde de tétraméthylammonium), KOH (hydroxyde de potassium) pour le silicium. Cette exposition est réalisée pendant une durée contrôlée pour retirer l’épaisseur souhaitée de la portion 102.According to one embodiment, said preliminary thinning is implemented chemically, that is to say by exposing the free surface of the layer 10 to an etching solution, for example SC1 (acronym of the Anglo-Saxon term " Standard Cleaning 1") hot, TMAH (tetramethylammonium hydroxide), KOH (potassium hydroxide) for silicon. This exposure is performed for a controlled time to remove the desired thickness from portion 102.
Cet amincissement préliminaire peut être mis en œuvre à température ambiante (25°C) ou à une température plus élevée, jusqu’à 800°C.This preliminary thinning can be carried out at room temperature (25°C) or at a higher temperature, up to 800°C.
Par exemple, une gravure d’une épaisseur de 10 nm peut être réalisée en 20 minutes avec une vitesse de gravure de 0,5 nm/min.For example, an etching with a thickness of 10 nm can be achieved in 20 minutes with an etching speed of 0.5 nm/min.
La surface 100d, qui présente sensiblement la même rugosité que la surface 100a, est ensuite rincée est séchée.Surface 100d, which has substantially the same roughness as surface 100a, is then rinsed and dried.
De manière alternative, ledit amincissement préliminaire peut être mis en œuvre par plasma (traitement appelé « trimming » en anglais).Alternatively, said preliminary thinning can be implemented by plasma (processing called “trimming”).
En revanche, une nouvelle oxydation sacrificielle réalisée à une température suffisamment basse pour ne pas générer de nouveaux défauts n’est pas jugée industriellement viable car trop lente.On the other hand, a new sacrificial oxidation carried out at a temperature low enough not to generate new defects is not considered industrially viable because it is too slow.
En référence à la figure 4F, on met ensuite en œuvre un traitement thermique de lissage tel que connu de l’état de la technique.With reference to FIG. 4F, a smoothing heat treatment as known from the state of the art is then implemented.
Ce traitement thermique est mis en œuvre dans un four à une température élevée, typiquement supérieure à 1150 °C pour du silicium. La structure résultant de ce traitement thermique présente donc une surface lissée 100c qui, contrairement à la structure de la figure 1C, ne présente aucune dépression.This heat treatment is implemented in a furnace at a high temperature, typically above 1150°C for silicon. The structure resulting from this heat treatment therefore has a smoothed surface 100c which, unlike the structure of FIG. 1C, has no depression.
Enfin, en référence à la figure 4G, on met en œuvre un amincissement final visant à retirer une portion superficielle 103 de la couche transférée, jusqu’à atteindre l’épaisseur souhaitée pour la couche 10.Finally, with reference to FIG. 4G, a final thinning is implemented aimed at removing a superficial portion 103 of the transferred layer, until the desired thickness for the layer 10 is reached.
De manière connue en elle-même, ledit amincissement final peut être réalisé par voie chimique.In a manner known per se, said final thinning can be carried out chemically.
On notera que, dans le procédé connu, on procède à un nettoyage de la surface de la couche transférée après l’oxydation thermique et avant de procéder au traitement thermique de lissage. Ce nettoyage est destiné en particulier à retirer les contaminants éventuellement présents à la surface de la couche transférée. Cependant, même si ce nettoyage se traduit par une légère gravure de la couche transférée, l’épaisseur retirée est de l’ordre du nanomètre, c’est-à-dire plus de dix fois plus faible que l’épaisseur retirée lors de l’amincissement préliminaire selon l’invention. L’épaisseur de silicium retirée par ce nettoyage est nettement insuffisante pour retirer les défauts générés par l’oxydation thermique.It will be noted that, in the known process, the surface of the transferred layer is cleaned after the thermal oxidation and before proceeding with the smoothing heat treatment. This cleaning is intended in particular to remove any contaminants present at the surface of the transferred layer. However, even if this cleaning results in a slight etching of the transferred layer, the thickness removed is of the order of a nanometer, that is to say more than ten times lower than the thickness removed during the preliminary thinning according to the invention. The thickness of silicon removed by this cleaning is clearly insufficient to remove the defects generated by thermal oxidation.
Les figures 5A et 5B mettent en évidence l’effet du procédé de finition selon l’invention sur la réduction des dépressions ou « shallow holes », par comparaison avec la figure 2. Ces figures sont des images de la répartition des défauts observés à la surface de la couche semi-conductrice monocristalline de la figure 4G lors d’une inspection, dans le cas où une portion superficielle de 15 nm, respectivement 23 nm, d’épaisseur a été retirée de la couche transférée lors de l’amincissement préliminaire. On observe que plus l’épaisseur retirée est importante, plus le nombre de dépressions diminue. Il est donc possible de trouver un compromis entre la défectivité liée à ces dépressions et la durée du traitement de finition (laquelle est liée à l’épaisseur retirée lors de l’amincissement préliminaire).Figures 5A and 5B highlight the effect of the finishing process according to the invention on the reduction of depressions or "shallow holes", in comparison with Figure 2. These figures are images of the distribution of the defects observed at the surface of the single crystal semiconductor layer in Fig. 4G upon inspection, in the case where a surface portion of 15 nm, respectively 23 nm, in thickness was removed from the transferred layer during the preliminary thinning. It is observed that the greater the thickness removed, the more the number of depressions decreases. It is therefore possible to find a compromise between the defectivity linked to these depressions and the duration of the finishing treatment (which is linked to the thickness removed during the preliminary thinning).
Par ailleurs, bien que l’amincissement préliminaire représente une étape supplémentaire du traitement de finition, il peut permettre plus de flexibilité lors de la mise en œuvre de l’oxydation sacrificielle. En effet, dès lors que les défauts générés par l’oxydation thermique peuvent être retirés par l’amincissement préliminaire, il est envisageable d’augmenter la température de ladite oxydation thermique afin d’en réduire la durée, sans effet négatif sur la qualité de la surface finale de la couche transférée.Furthermore, although the preliminary thinning represents an additional step of the finishing treatment, it can allow more flexibility when implementing the sacrificial oxidation. Indeed, since the defects generated by the thermal oxidation can be removed by the preliminary thinning, it is possible to increase the temperature of said thermal oxidation in order to reduce its duration, without negative effect on the quality of the final surface of the transferred layer.
Ainsi, le procédé de finition selon l’invention s’intègre aisément dans un procédé industriel conventionnel.Thus, the finishing process according to the invention is easily integrated into a conventional industrial process.
Claims (7)
- oxydation de ladite couche semi-conductrice monocristalline (10) pour former une portion superficielle oxydée (101) de ladite couche semi-conductrice monocristalline (10),
- retrait sélectif de ladite portion superficielle oxydée (101) vis-à-vis de la couche semi-conductrice monocristalline (10),
- traitement thermique de lissage d’une surface libre (100b) de la couche semi-conductrice monocristalline (10),
- amincissement de la couche semi-conductrice monocristalline (10) lissée,
ledit procédé étant caractérisé en ce qu’il comprend, entre l’étape de retrait sélectif de la portion superficielle oxydée (101) et le traitement thermique de lissage, un amincissement préliminaire de la couche semi-conductrice monocristalline (10) de sorte à retirer de ladite couche (10) une portion (102) d’épaisseur supérieure ou égale à 10 nm, de préférence supérieure ou égale à 15 nm, et de manière encore préférée supérieure ou égale à 20 nm.Method for finishing a monocrystalline semiconductor layer (10) transferred onto a receiver substrate (2) from a donor substrate (1), comprising the following successive steps:
- oxidation of said monocrystalline semiconductor layer (10) to form an oxidized surface portion (101) of said monocrystalline semiconductor layer (10),
- selective removal of said oxidized surface portion (101) vis-à-vis the monocrystalline semiconductor layer (10),
- smoothing heat treatment of a free surface (100b) of the monocrystalline semiconductor layer (10),
- thinning of the monocrystalline semiconductor layer (10) smoothed,
said method being characterized in that it comprises, between the step of selective removal of the oxidized surface portion (101) and the smoothing heat treatment, a preliminary thinning of the monocrystalline semiconductor layer (10) so as to remove of said layer (10) a portion (102) of thickness greater than or equal to 10 nm, preferably greater than or equal to 15 nm, and even more preferably greater than or equal to 20 nm.
- la formation d’une zone de fragilisation (12) dans le substrat donneur (1) par implantation d’espèces atomiques de sorte à délimiter une couche semi-conductrice monocristalline (10) à transférer,
- l’assemblage du substrat donneur (1) et du substrat receveur (2),
- le détachement du substrat donneur (1) le long de la zone de fragilisation (12), de sorte à transférer la couche semi-conductrice (10) sur le substrat receveur (2) ;
- la mise en œuvre du procédé de finition de ladite couche semi-conductrice monocristalline transférée selon l’une des revendications 1 à 6.A method of transferring a single crystal semiconductor layer (10) from a donor substrate (1) to a receiver substrate (2), comprising:
- the formation of an embrittlement zone (12) in the donor substrate (1) by implantation of atomic species so as to delimit a monocrystalline semiconductor layer (10) to be transferred,
- the assembly of the donor substrate (1) and the receiver substrate (2),
- the detachment of the donor substrate (1) along the embrittlement zone (12), so as to transfer the semiconductor layer (10) onto the receiver substrate (2);
- the implementation of the method of finishing said monocrystalline semiconductor layer transferred according to one of claims 1 to 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1912563A FR3103055A1 (en) | 2019-11-08 | 2019-11-08 | Finishing process for a monocrystalline semiconductor layer transferred to a receiving substrate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1912563 | 2019-11-08 | ||
| FR1912563A FR3103055A1 (en) | 2019-11-08 | 2019-11-08 | Finishing process for a monocrystalline semiconductor layer transferred to a receiving substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3103055A1 true FR3103055A1 (en) | 2021-05-14 |
Family
ID=69375607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1912563A Pending FR3103055A1 (en) | 2019-11-08 | 2019-11-08 | Finishing process for a monocrystalline semiconductor layer transferred to a receiving substrate |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3103055A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2797714A1 (en) * | 1999-08-20 | 2001-02-23 | Soitec Silicon On Insulator | Treatment of substrates for production of microelectronic and/or optoelectronic devices includes two sacrificial oxidation stages with intermediate polishing stage |
| FR2912258A1 (en) * | 2007-02-01 | 2008-08-08 | Soitec Silicon On Insulator | "METHOD OF MANUFACTURING A SUBSTRATE OF THE SILICON TYPE ON INSULATION" |
| US20120009797A1 (en) * | 2009-04-21 | 2012-01-12 | Patrick Reynaud | Method to thin a silicon-on-insulator substrate |
| CN107731711A (en) * | 2017-09-20 | 2018-02-23 | 南方科技大学 | Plasma thinning device and method |
-
2019
- 2019-11-08 FR FR1912563A patent/FR3103055A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2797714A1 (en) * | 1999-08-20 | 2001-02-23 | Soitec Silicon On Insulator | Treatment of substrates for production of microelectronic and/or optoelectronic devices includes two sacrificial oxidation stages with intermediate polishing stage |
| FR2912258A1 (en) * | 2007-02-01 | 2008-08-08 | Soitec Silicon On Insulator | "METHOD OF MANUFACTURING A SUBSTRATE OF THE SILICON TYPE ON INSULATION" |
| US20120009797A1 (en) * | 2009-04-21 | 2012-01-12 | Patrick Reynaud | Method to thin a silicon-on-insulator substrate |
| CN107731711A (en) * | 2017-09-20 | 2018-02-23 | 南方科技大学 | Plasma thinning device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1344249B1 (en) | Method for making a stacked structure comprising a thin film adhering to a target substrate | |
| FR2827078A1 (en) | METHOD FOR REDUCING SURFACE ROUGHNESS | |
| EP1733423A1 (en) | Heat treatment for improving the quality of a taken thin layer | |
| EP1811560A1 (en) | Method of manufacturing a composite substrate with improved electrical properties | |
| EP1631983A1 (en) | Method for simultaneously obtaining a pair of substrates covered by a useful layer | |
| FR2767604A1 (en) | PROCESSING PROCESS FOR MOLECULAR BONDING AND TAKE-OFF OF TWO STRUCTURES | |
| FR2938975A1 (en) | METHOD FOR PRODUCING A SILICON-TYPE HETEROSTRUCTURE ON SAPPHIRE | |
| EP1435111A1 (en) | Method for making thin layers containing microcomponents | |
| EP2302671A1 (en) | Bonding process and layer transfer method | |
| FR2920912A1 (en) | METHOD FOR MANUFACTURING A LAYER TRANSFER STRUCTURE | |
| FR2977069A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE USING TEMPORARY COLLAGE | |
| EP1879225A1 (en) | Heat treatment for stabilising a gluing interface | |
| EP1631982B1 (en) | Method for production of a very thin layer with thinning by means of induced self-support | |
| FR2858875A1 (en) | METHOD FOR MAKING THIN LAYERS OF SEMICONDUCTOR MATERIAL FROM A DONOR WAFER | |
| FR2839199A1 (en) | METHOD OF MANUFACTURING SUBSTRATES WITH DETACHMENT OF A TEMPORARY SUPPORT, AND ASSOCIATED SUBSTRATE | |
| FR2860340A1 (en) | INDIRECT BONDING WITH DISAPPEARANCE OF THE BONDING LAYER | |
| FR2912258A1 (en) | "METHOD OF MANUFACTURING A SUBSTRATE OF THE SILICON TYPE ON INSULATION" | |
| EP1777735A2 (en) | Recycling process of an epitaxial donor wafer | |
| FR2881573A1 (en) | Semiconductor substrate manufacture on insulator comprises inserting an insulting layer between semiconductor material and substrate support layer, forming an insulating layer and recovering a cluster gap | |
| FR3103055A1 (en) | Finishing process for a monocrystalline semiconductor layer transferred to a receiving substrate | |
| EP4000090B1 (en) | Process for hydrophilically bonding substrates | |
| FR2866982A1 (en) | Fabrication of electronic components using a noble support for front end fabrication and a less costly support, with specific desired physical properties, for back end fabrication | |
| FR3093859A1 (en) | Method of transferring a useful layer onto a support substrate | |
| EP2701185A1 (en) | Method of transferring an InP film | |
| FR2842649A1 (en) | Wafer bonding method for increasing the area of useful layer of a source substrate transferred to a support substrate, where flat central zone of one substrate is inscribed in that of other substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20210514 |
|
| RX | Complete rejection |
Effective date: 20220713 |