FR3099291A1 - method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film - Google Patents

method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film Download PDF

Info

Publication number
FR3099291A1
FR3099291A1 FR1908360A FR1908360A FR3099291A1 FR 3099291 A1 FR3099291 A1 FR 3099291A1 FR 1908360 A FR1908360 A FR 1908360A FR 1908360 A FR1908360 A FR 1908360A FR 3099291 A1 FR3099291 A1 FR 3099291A1
Authority
FR
France
Prior art keywords
layer
thickness
points
thicknesses
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1908360A
Other languages
French (fr)
Inventor
Sébastien BARNOLA
Pierre Brianceau
Oleg Kononchuk
Lamia NOURI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1908360A priority Critical patent/FR3099291A1/en
Publication of FR3099291A1 publication Critical patent/FR3099291A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

L’invention concerne un procédé de préparation d’une couche mince (100) en matériau semi-conducteur présentant une épaisseur finale moyenne (X0), le procédé de préparation comprenant une étape A) de fourniture d’une structure (40) comportant : - un substrat support (4), - une première couche (10) en un matériau semi-conducteur, disposée sur le substrat support (4) et présentant une première épaisseur moyenne (X) supérieure à l’épaisseur finale moyenne (X0) et des premières épaisseurs (Xi) en une pluralité de points (i) répartis sur une face principale de la structure (40), - une deuxième couche (20) en oxyde de silicium, disposée sur la première couche (10) et présentant une deuxième épaisseur moyenne (Y) et des deuxièmes épaisseurs (Yi) en la pluralité de points (i), Le procédé de préparation comprend également une étape B) d’oxydation thermique de la première couche (10) à travers la deuxième couche (20) pour opérer une consommation (∆Xi) de la première couche (10), variable en fonction des points (i). Les deuxièmes épaisseurs (Yi) sont choisies de sorte que, en chaque point (i), la différence entre la première épaisseur (Xi) et la consommation (∆Xi) soit égale à l’épaisseur finale (X0) à mieux que +/-0,5nm. Figure à publier avec l’abrégé : Pas de figureThe invention relates to a method for preparing a thin layer (100) of semiconductor material having an average final thickness (X0), the preparation method comprising a step A) of providing a structure (40) comprising: - a support substrate (4), - a first layer (10) in a semiconductor material, arranged on the support substrate (4) and having a first average thickness (X) greater than the average final thickness (X0) and first thicknesses (Xi) at a plurality of points (i) distributed over a main face of the structure (40), - a second layer (20) of silicon oxide, arranged on the first layer (10) and having a second average thickness (Y) and of the second thicknesses (Yi) at the plurality of points (i), The preparation process also comprises a step B) of thermal oxidation of the first layer (10) through the second layer (20) to operate a consumption (∆Xi) of the first layer (10), variable in function ion of the points (i). The second thicknesses (Yi) are chosen so that, at each point (i), the difference between the first thickness (Xi) and the consumption (∆Xi) is equal to the final thickness (X0) to better than + / -0.5nm. Figure to be published with the abstract: No figure

Description

procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche minceprocess for preparing a thin layer, including a sequence of steps to improve the thickness uniformity of said thin layer

La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de préparation d’une couche mince superficielle avec une uniformité d’épaisseur améliorée. Ledit procédé de préparation pourra notamment être mis en œuvre pour la fabrication d’une structure de type substrat SOI (« Silicon On Insulator », soit « silicium sur isolant » en français), la couche mince étant la couche superficielle de silicium.The present invention relates to the field of semiconductor materials for microelectronic components. It relates in particular to a process for preparing a thin surface layer with improved thickness uniformity. Said preparation process may in particular be implemented for the manufacture of a structure of the SOI (“Silicon On Insulator”) substrate type, the thin layer being the surface layer of silicon.

ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTIONTECHNOLOGICAL BACKGROUND OF THE INVENTION

De plus en plus d’applications basées sur des substrats SOI requièrent de très bonnes uniformités d’épaisseur de la couche mince superficielle de silicium (également appelée couche active par la suite). Par exemple, dans les applications digitales, la couche active des substrats FDSOI (« Fully depleted SOI », soit « SOI totalement déserté » en français) doit présenter de très faibles variations d’épaisseur car ces dernières impactent la tension de seuil des transistors élaborés sur la couche active ; dans les applications photoniques, les performances des dispositifs de type filtres ou modulateurs sont également fortement influencées par les non-uniformités d’épaisseur de la couche active du substrat SOI.More and more applications based on SOI substrates require very good uniformity of thickness of the superficial thin layer of silicon (also called active layer hereafter). For example, in digital applications, the active layer of FDSOI (“Fully depleted SOI”) substrates must have very small thickness variations because these affect the threshold voltage of the transistors produced. on the active layer; in photonic applications, the performance of filters or modulators type devices are also strongly influenced by the thickness non-uniformities of the active layer of the SOI substrate.

Les spécifications en termes d’épaisseur et d’uniformité deviennent donc très agressives : on attend pour des couches actives d’épaisseurs typiquement inférieures à 50nm, des non-uniformités sur plaque (WiW pour « within wafer ») et entre plaques (WtW pour « wafer to wafer ») inférieures à quelques angströms, typiquement inférieures à 4A. De telles uniformités sont difficiles à atteindre du fait de deux contributions majeures à la non-uniformité de la couche active. La première contribution vient des étapes de fabrication présentant une symétrie non radiale : par exemple, l’implantation ionique dans un procédé de type Smart CutTMou les traitements thermiques par batch qui font intervenir des nacelles pour maintenir localement les substrats. Cette contribution génère des non-uniformités d’épaisseur de la couche active non symétriques. La deuxième contribution vient des variabilités naturelles des multiples étapes successives opérées pour la fabrication d’un substrat SOI, et induit des variations d’épaisseur de la couche active non prévisibles (« random »).The specifications in terms of thickness and uniformity therefore become very aggressive: for active layers with thicknesses typically less than 50 nm, we expect non-uniformities on the plate (WiW for “within wafer”) and between plates (WtW for "wafer to wafer") less than a few angstroms, typically less than 4A. Such uniformities are difficult to achieve due to two major contributions to the non-uniformity of the active layer. The first contribution comes from manufacturing steps with non-radial symmetry: for example, ion implantation in a Smart Cut TM type process or batch heat treatments that involve boats to locally hold the substrates. This contribution generates non-symmetrical thickness non-uniformities of the active layer. The second contribution comes from the natural variabilities of the multiple successive steps operated for the fabrication of an SOI substrate, and induces non-predictable (“random”) variations in the thickness of the active layer.

Une solution connue pour corriger les non-uniformités d’épaisseur de la couche active est de réaliser une gravure localisée de ladite couche, par des procédés de gravure plasma (« plasma etch ») comme décrit par exemple dans le document US20140234992, ou par des procédés de gravure par faisceau d’ions (« cluster ion beam etch ») comme décrit notamment dans le document WO2013003745. Ce type de solutions présente néanmoins un inconvénient : la gravure de la surface de la couche active crée une couche superficielle de silicium amorphe susceptible de générer des problèmes électriques et qui doit donc être retirée. Le retrait de la couche amorphe mène à une augmentation de la rugosité de surface, laquelle dégrade les performances du dispositif élaboré sur la couche active.A known solution for correcting non-uniformities in thickness of the active layer is to carry out a localized etching of said layer, by plasma etching processes (“plasma etch”) as described for example in the document US20140234992, or by ion beam etching methods (“cluster ion beam etch”) as described in particular in the document WO2013003745. This type of solution nevertheless has a drawback: the etching of the surface of the active layer creates a superficial layer of amorphous silicon liable to generate electrical problems and which must therefore be removed. The removal of the amorphous layer leads to an increase in surface roughness, which degrades the performance of the device built on the active layer.

Le document WO2004015759 propose une solution alternative, mettant en œuvre une oxydation thermique sacrificielle localisée, consommant ponctuellement une épaisseur plus ou moins importante de la couche active, de manière à corriger ses non-uniformités d’épaisseur. L’inconvénient de cette approche est qu’un gradient de température local n’est pas facile à introduire dans une couche de silicium : la résolution de la correction de non-uniformités peut donc être limitée.The document WO2004015759 proposes an alternative solution, implementing a localized sacrificial thermal oxidation, occasionally consuming a greater or lesser thickness of the active layer, so as to correct its thickness non-uniformities. The disadvantage of this approach is that a local temperature gradient is not easy to introduce into a silicon layer: the resolution of the non-uniformity correction can therefore be limited.

OBJET DE L’INVENTIONOBJECT OF THE INVENTION

La présente invention concerne une solution alternative à celles de l’état de la technique, et vise à remédier à tout ou partie des inconvénients précités. Elle concerne en particulier un procédé de préparation d’une couche mince pour atteindre une uniformité d’épaisseur améliorée de ladite couche. Un tel procédé de préparation peut notamment être mis en œuvre pour la fabrication de structures SOI.The present invention relates to an alternative solution to those of the state of the art, and aims to remedy all or part of the aforementioned drawbacks. It relates in particular to a process for preparing a thin layer to achieve improved thickness uniformity of said layer. Such a preparation process can in particular be implemented for the manufacture of SOI structures.

BREVE DESCRIPTION DE L’INVENTIONBRIEF DESCRIPTION OF THE INVENTION

L’invention concerne un procédé de préparation d’une couche mince en matériau semi-conducteur présentant une épaisseur finale moyenne ; le procédé de préparation comprend une étape A) de fourniture d’une structure comportant :The invention relates to a method for preparing a thin layer of semiconductor material having an average final thickness; the preparation process comprises a step A) of supplying a structure comprising:

- un substrat support,- a support substrate,

- une première couche en un matériau semi-conducteur, disposée sur le substrat support et présentant une première épaisseur moyenne supérieure à l’épaisseur finale moyenne et des premières épaisseurs en une pluralité de points répartis sur une face principale de la structure,- a first layer of a semiconductor material, placed on the support substrate and having a first average thickness greater than the average final thickness and first thicknesses at a plurality of points distributed over a main face of the structure,

- une deuxième couche en oxyde de silicium, disposée sur la première couche et présentant une deuxième épaisseur moyenne et des deuxièmes épaisseurs en la pluralité de points.- a second layer of silicon oxide, placed on the first layer and having a second average thickness and second thicknesses at the plurality of points.

Le procédé de préparation comprend en outre une étape B) d’oxydation thermique de la première couche à travers la deuxième couche pour opérer une consommation de la première couche, variable en fonction des points. De plus, les deuxièmes épaisseurs sont choisies de sorte que, en chaque point, la différence entre la première épaisseur et la consommation de la première couche par oxydation soit égale à l’épaisseur finale à mieux que +/-0,5nm.The preparation process further comprises a step B) of thermal oxidation of the first layer through the second layer to effect consumption of the first layer, which varies according to the points. In addition, the second thicknesses are chosen so that, at each point, the difference between the first thickness and the consumption of the first layer by oxidation is equal to the final thickness at better than +/-0.5nm.

Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :According to other advantageous and non-limiting characteristics of the invention, taken alone or according to any technically feasible combination:

  • le matériau semi-conducteur de la première couche est choisi parmi le silicium (Si), le carbure de silicium (SiC), le germanium (Ge), le silicium-germanium (SiGe) ;the semiconductor material of the first layer is chosen from silicon (Si), silicon carbide (SiC), germanium (Ge), silicon-germanium (SiGe);
  • l’oxydation thermique de l’étape B) est opérée à 900°C sous atmosphère humide, à pression atmosphérique ;the thermal oxidation of stage B) is carried out at 900° C. in a humid atmosphere, at atmospheric pressure;
  • le matériau semi-conducteur de la première couche (10) est du silicium et la deuxième épaisseur en chaque point suit la relation (R1) :the semiconductor material of the first layer (10) is silicon and the second thickness at each point follows the relation (R1):

avec :with :

t la durée de l’oxydation thermique,t the duration of thermal oxidation,

X0l’épaisseur finale moyenne, Xila première épaisseur en un point i,X 0 the average final thickness, X i the first thickness at a point i,

A et B des constantes de réaction définies par le modèle de Deal-Grove, dépendant de la température de l’oxydation thermique ;A and B reaction constants defined by the Deal-Grove model, depending on the temperature of the thermal oxidation;

  • l’étape A) comprend :
    • une étape a1) de fourniture d’une première structure comportant le substrat support et la première couche, disposée sur le substrat support et présentant la première épaisseur moyenne et les premières épaisseurs en une pluralité de points,
    • une étape a2) de dépôt d’une deuxième couche intermédiaire sur la première couche par une technique de dépôt chimique, la deuxième couche intermédiaire présentant une deuxième épaisseur intermédiaire moyenne,
    • une étape a3) d’amincissement de la deuxième couche intermédiaire pour opérer un enlèvement variable en fonction des points, et former la structure dont la deuxième couche présente la deuxième épaisseur moyenne et les deuxièmes épaisseurs en la pluralité de points ;
    step A) includes:
    • a step a1) of supplying a first structure comprising the support substrate and the first layer, placed on the support substrate and having the first average thickness and the first thicknesses at a plurality of points,
    • a step a2) of depositing a second intermediate layer on the first layer by a chemical deposition technique, the second intermediate layer having a second average intermediate thickness,
    • a step a3) of thinning the second intermediate layer to operate a variable removal depending on the points, and form the structure whose second layer has the second average thickness and the second thicknesses at the plurality of points;
  • l’étape A) comprend :
    • une étape a11) de fourniture d’une première structure comportant le substrat support et une première couche intermédiaire, disposée sur le substrat support et présentant une première épaisseur intermédiaire moyenne supérieure à la première épaisseur moyenne,
    • une étape a12) de croissance d’une deuxième couche intermédiaire par oxydation thermique de la première couche intermédiaire, pour former la première couche présentant la première épaisseur moyenne et les premières épaisseurs en une pluralité de points, la deuxième couche intermédiaire présentant une deuxième épaisseur intermédiaire moyenne,
    • une étape a13) d’amincissement de la deuxième couche intermédiaire pour opérer un enlèvement variable en fonction des points, et former la structure dont la deuxième couche présente la deuxième épaisseur moyenne et les deuxièmes épaisseurs en la pluralité de points ;
    step A) includes:
    • a step a11) of supplying a first structure comprising the support substrate and a first intermediate layer, placed on the support substrate and having a first average intermediate thickness greater than the first average thickness,
    • a step a12) of growing a second intermediate layer by thermal oxidation of the first intermediate layer, to form the first layer having the first average thickness and the first thicknesses at a plurality of points, the second intermediate layer having a second intermediate thickness mean,
    • a step a13) of thinning the second intermediate layer to operate a variable removal depending on the points, and form the structure whose second layer has the second average thickness and the second thicknesses at the plurality of points;
  • le temps d’oxydation de l’étape a12) est choisi inférieur au temps d’oxydation de l’étape B) ;the oxidation time of step a12) is chosen to be less than the oxidation time of step B);
  • l’amincissement de la deuxième couche intermédiaire est basé sur une technique de gravure par plasma ou par faisceau d’ions ;the thinning of the second intermediate layer is based on a plasma or ion beam etching technique;
  • l’étape A) comprend :
    • une étape a1) de fourniture d’une première structure comportant le substrat support et la première couche, disposée sur le substrat support et présentant la première épaisseur moyenne et les premières épaisseurs en une pluralité de points,
    • une étape a20) de dépôt de la deuxième couche sur la première couche par une technique de dépôt par couches atomiques activé par plasma, pour former la structure dont la deuxième couche présente la deuxième épaisseur moyenne et les deuxièmes épaisseurs en la pluralité de points ;
    step A) includes:
    • a step a1) of supplying a first structure comprising the support substrate and the first layer, placed on the support substrate and having the first average thickness and the first thicknesses at a plurality of points,
    • a step a20) of depositing the second layer on the first layer by a plasma-activated atomic layer deposition technique, to form the structure whose second layer has the second average thickness and the second thicknesses at the plurality of points;
  • le procédé de préparation comprend une mesure d’épaisseur avant l’étape d’amincissement de la deuxième couche intermédiaire, pour mesurer les premières épaisseurs et des deuxièmes épaisseurs intermédiaires de la deuxième couche intermédiaire, en la pluralité de points ;the preparation method comprises a thickness measurement before the step of thinning the second intermediate layer, to measure the first thicknesses and second intermediate thicknesses of the second intermediate layer, at the plurality of points;
  • le procédé de préparation comprend une mesure d’épaisseur avant l’étape a20) de dépôt de la deuxième couche, pour mesurer les premières épaisseurs en la pluralité de points ;the preparation method comprises a thickness measurement before step a20) of depositing the second layer, to measure the first thicknesses at the plurality of points;
  • la mesure d’épaisseur est opérée par ellipsométrie ou par réflectométrie ;the thickness measurement is carried out by ellipsometry or by reflectometry;
  • la mesure est opérée sur un nombre de points compris entre 10 et 200, avantageusement 100 ;the measurement is carried out on a number of points comprised between 10 and 200, advantageously 100;
  • à l’étape A), l’écart entre une première épaisseur maximale et une première épaisseur minimale est compris entre 1nm et 5nm ;in step A), the difference between a first maximum thickness and a first minimum thickness is between 1 nm and 5 nm;
  • le procédé de préparation comprend une étape C) de retrait de la deuxième couche, et d’une troisième couche issue de l’oxydation thermique de la première couche au cours de l’étape B).the preparation process includes a step C) of removing the second layer, and a third layer resulting from the thermal oxidation of the first layer during step B).

D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :Other characteristics and advantages of the invention will emerge from the detailed description of the invention which will follow with reference to the appended figures in which:

Les figures 1a, 1b, 1c présentent des exemples de structures fournies à l’étape A) du procédé de préparation conforme à l’invention ; FIGS. 1a, 1b, 1c show examples of structures provided in step A) of the preparation process in accordance with the invention;

Les figures 2a, 2b, 2c présentent des étapes du procédé de préparation conforme à l’invention ; Figures 2a, 2b, 2c show steps of the preparation process according to the invention;

Les figures 3a, 3b, 3c, 3d présentent des étapes du procédé de préparation selon un premier mode de réalisation de l’invention ; FIGS. 3a, 3b, 3c, 3d show steps of the preparation process according to a first embodiment of the invention;

Les figures 4a, 4b, 4c, 4d présentent des étapes du procédé de préparation selon un deuxième mode de réalisation de l’invention ; FIGS. 4a, 4b, 4c, 4d show steps of the preparation method according to a second embodiment of the invention;

Les figures 5a, 5b présentent des étapes du procédé de préparation selon un troisième mode de réalisation de l’invention ; Figures 5a, 5b show steps of the preparation process according to a third embodiment of the invention;

Les figures 6a, 6b, 6c, 6d, 6e, 6f présentent des étapes du procédé de préparation selon un exemple de réalisation de l’invention. FIGS. 6a, 6b, 6c, 6d, 6e, 6f present steps of the preparation process according to an example embodiment of the invention.

Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.In the descriptive part, the same references in the figures may be used for elements of the same type. The figures are schematic representations which, for the purpose of readability, are not to scale. In particular, the thicknesses of the layers along the z axis are not to scale with respect to the lateral dimensions along the x and y axes; and the relative thicknesses of the layers between them are not necessarily observed in the figures.

La présente invention concerne un procédé de préparation d’une couche mince 100 en matériau semi-conducteur, présentant une épaisseur finale moyenne X0avec une non-uniformité d’épaisseur, mesurée sur une pluralité de points i répartis à la surface de ladite couche mince 100, inférieure ou égale à +/- 0,5nm.The present invention relates to a process for preparing a thin layer 100 of semiconductor material, having an average final thickness X 0 with thickness non-uniformity, measured on a plurality of points i distributed on the surface of said layer thin 100, less than or equal to +/- 0.5nm.

Dans la suite de la description, l’épaisseur moyenne d’une couche correspond à la moyenne des épaisseurs mesurées en la pluralité de point i ; la non-uniformité d’épaisseur traduit la distribution des épaisseurs de la couche concernée, en la pluralité de points i. La non-uniformité d’épaisseur sera exprimée à partir d’une valeur de déviation en-dessous et au-dessus (dans le cas présent, +/-0,5nm) de l’épaisseur moyenne ; en particulier, X0+/- 0,5nm traduit que les épaisseurs finales X0ide la couche mince 100 en la pluralité de points i sont distribuées dans la fourchette [X0-0,5nm ; X0+0,5nm].In the remainder of the description, the average thickness of a layer corresponds to the average of the thicknesses measured at the plurality of points i; the thickness non-uniformity translates the distribution of the thicknesses of the layer concerned, at the plurality of points i. The non-uniformity of thickness will be expressed from a value of deviation below and above (in the present case, +/-0.5 nm) of the average thickness; in particular, X 0 +/-0.5 nm means that the final thicknesses X 0i of the thin layer 100 at the plurality of points i are distributed in the range [X 0 -0.5 nm; X 0 +0.5 nm].

Le procédé de préparation comprend une étape A) de fourniture d’une structure 40 illustrée sur la figure 1a et comportant :The preparation process comprises a step A) of supplying a structure 40 illustrated in FIG. 1a and comprising:

- un substrat support 4,- a support substrate 4,

- une première couche 10 en matériau semi-conducteur, disposée sur le substrat support 4,- a first layer 10 of semiconductor material, placed on the support substrate 4,

- une deuxième couche 20 en oxyde de silicium, disposée sur la première couche 10.- a second layer 20 of silicon oxide, placed on the first layer 10.

Comme c’est habituellement le cas dans le domaine des semi-conducteurs et de la microélectronique, la structure 40 se présente avantageusement sous forme d’une plaquette circulaire dans le plan (x,y) parallèle à sa face principale 40a (figure 1b). Une telle plaquette peut présenter par exemple un diamètre de 200mm ou 300mm.As is usually the case in the field of semiconductors and microelectronics, the structure 40 advantageously takes the form of a circular wafer in the plane (x,y) parallel to its main face 40a (FIG. 1b) . Such a wafer may for example have a diameter of 200mm or 300mm.

Le matériau semi-conducteur de la première couche 10 est monocristallin et pourra être choisi parmi le silicium (Si), le carbure de silicium (SiC), le germanium (Ge) ou le silicium-germanium (SiGe).The semiconductor material of the first layer 10 is monocrystalline and may be chosen from among silicon (Si), silicon carbide (SiC), germanium (Ge) or silicon-germanium (SiGe).

Le substrat support 4 est formé par au moins un matériau compatible avec les applications microélectroniques. A titre d’exemple, il pourra être choisi parmi le silicium (monocristallin ou poly-cristallin), le carbure de silicium (monocristallin ou poly-cristallin), la silice massive, le saphir, ou tout autre matériau adapté à l’application visée.Support substrate 4 is formed by at least one material compatible with microelectronic applications. By way of example, it may be chosen from silicon (monocrystalline or polycrystalline), silicon carbide (monocrystalline or polycrystalline), solid silica, sapphire, or any other material suitable for the intended application. .

Selon un mode de réalisation avantageux, la structure 40 comprend une couche additionnelle 5 entre le substrat support 4 et la première couche 10 (figure 1c). Cette couche additionnelle 5 peut être formée en un matériau diélectrique, par exemple en oxyde de silicium. L’ensemble formé par un substrat support 4 en silicium, une couche additionnelle 5 en oxyde de silicium et la première couche 10 peut alors constituer une structure SOI (silicium sur isolant). Nous ne décrirons pas ici en détail les procédés de fabrication de structures SOI ou autres structures 40 : les procédés de transfert d’une couche mince sur un substrat support sont connus de l’état de la technique. On peut citer à titre d’exemple le procédé Smart CutTM, notamment décrit dans le document FR2980916.According to an advantageous embodiment, the structure 40 comprises an additional layer 5 between the support substrate 4 and the first layer 10 (FIG. 1c). This additional layer 5 can be formed from a dielectric material, for example silicon oxide. The assembly formed by a support substrate 4 in silicon, an additional layer 5 in silicon oxide and the first layer 10 can then constitute an SOI (silicon on insulator) structure. We will not describe here in detail the methods for manufacturing SOI structures or other structures 40: the methods for transferring a thin layer onto a support substrate are known from the state of the art. Mention may be made, by way of example, of the Smart Cut TM process, in particular described in the document FR2980916.

L’ensemble formé par la première couche 10 disposée sur le substrat support 4 (avec ou sans couche additionnelle 5) de la structure 40 est donc issu d’un procédé connu de l’état de l’art, basé sur des techniques de transfert de couche mince typiquement d’épaisseur moyenne inférieure à 1 micron, et des techniques de collage direct par adhésion moléculaire. La structure 40 étant destinée à subir des traitements à hautes températures (typiquement supérieures ou égales à 800°C), elle ne doit pas comporter de couches de collage incompatibles ou susceptibles de se dégrader à ces températures.The assembly formed by the first layer 10 disposed on the support substrate 4 (with or without additional layer 5) of the structure 40 is therefore derived from a method known to the state of the art, based on transfer techniques thin layer typically with an average thickness of less than 1 micron, and direct bonding techniques by molecular adhesion. Since the structure 40 is intended to undergo treatment at high temperatures (typically greater than or equal to 800° C.), it must not comprise adhesive layers that are incompatible or liable to degrade at these temperatures.

La première couche 10 présente une première épaisseur moyenne X supérieure à l’épaisseur finale moyenne X0et des premières épaisseurs Xien une pluralité de points i répartis sur une face principale de la structure 40 (figures 1a,1c).The first layer 10 has a first average thickness X greater than the average final thickness X 0 and first thicknesses X i at a plurality of points i distributed over a main face of the structure 40 (FIGS. 1a, 1c).

Comme illustré sur la figure 1b, la pluralité de points i, au niveau desquels les premières épaisseurs Xiseront mesurées, est uniformément répartie sur la face principale 40a de la structure 40. Les points i pourront être répartis selon une géométrie radiale, en étoile, ou selon une géométrie en colimaçon partant du centre de la face principale 40a, ou selon toute autre géométrie capable de traduire efficacement la non uniformité d’épaisseur de la couche mesurée.As illustrated in FIG. 1b, the plurality of points i, at the level of which the first thicknesses X i will be measured, is uniformly distributed over the main face 40a of the structure 40. The points i may be distributed according to a radial, star-shaped geometry , or according to a spiral geometry starting from the center of the main face 40a, or according to any other geometry capable of effectively reflecting the thickness non-uniformity of the measured layer.

La mesure d’épaisseur peut être opérée sur un nombre de points i compris entre 10 et 200, avantageusement environ 100.The thickness measurement can be carried out on a number of points i comprised between 10 and 200, advantageously around 100.

Sans que cela soit limitatif, la mesure d’épaisseur des première et deuxième couches respectivement en matériau semi-conducteur et en oxyde de silicium, seules ou déjà superposées, peut être effectuée par des méthodes connues basées sur l’ellipsométrie ou la réflectométrie.Without this being limiting, the thickness measurement of the first and second layers respectively of semiconductor material and of silicon oxide, alone or already superimposed, can be carried out by known methods based on ellipsometry or reflectometry.

La deuxième couche 20 présente une deuxième épaisseur moyenne Y et des deuxièmes épaisseurs Yien la pluralité de points i (figures 1a,1c).The second layer 20 has a second average thickness Y and second thicknesses Y i at the plurality of points i (FIGS. 1a, 1c).

Le procédé de préparation selon l’invention comprend ensuite une étape B) d’oxydation thermique de la première couche 10 à travers la deuxième couche 20. Cette oxydation va provoquer une consommation ∆Xide la première couche 10 en matériau semi-conducteur, à partir de son interface avec la deuxième couche 20 : cette consommation ∆Xiest variable en fonction des points i du fait de la non-uniformité d’épaisseur sciemment introduite dans la deuxième couche 20. En effet, les deuxièmes épaisseurs Yisont spécifiquement choisies de sorte que, en chaque point i, la différence entre la première épaisseur Xiet la consommation ∆Xisoit égale à l’épaisseur finale X0visée, à mieux que +/-0,5nm. L’oxydation de la première couche 10 à l’étape B) va donc consommer une épaisseur de la première couche 10 (et générer une couche d’oxyde 30) différente en fonction de la localisation de chaque point i, cela pour corriger la non-uniformité d’épaisseur initiale de la première couche 10.The preparation process according to the invention then comprises a step B) of thermal oxidation of the first layer 10 through the second layer 20. This oxidation will cause a consumption ΔX i of the first layer 10 of semiconductor material, from its interface with the second layer 20: this consumption ΔX i is variable as a function of the points i due to the thickness non-uniformity knowingly introduced into the second layer 20. Indeed, the second thicknesses Y i are specifically chosen so that, at each point i, the difference between the first thickness X i and the consumption ΔX i is equal to the target final thickness X 0 , better than +/-0.5 nm. The oxidation of the first layer 10 in step B) will therefore consume a different thickness of the first layer 10 (and generate an oxide layer 30) depending on the location of each point i, this to correct the non - initial thickness uniformity of the first layer 10.

Notons que les non-uniformités des première et deuxième couches ne sont pas visibles sur les figures 1a, 1b et 1c.Note that the non-uniformities of the first and second layers are not visible in FIGS. 1a, 1b and 1c.

Avantageusement, les deuxièmes épaisseurs Yisont même choisies pour qu’en chaque point i, la différence entre la première épaisseur Xiet la consommation ∆Xisoit égale à l’épaisseur finale X0à mieux que +/-0,4nm, voire à mieux que +/-0,2nm.Advantageously, the second thicknesses Y i are even chosen so that at each point i, the difference between the first thickness X i and the consumption ΔX i is equal to the final thickness X 0 to better than +/-0.4 nm , or even better than +/-0.2nm.

On obtient ainsi, après l’étape B), une structure finale 400 comportant une couche mince 100 très uniforme, sans avoir affecté ou endommagé la cristallinité ou la rugosité de surface de ladite couche 100.One thus obtains, after step B), a final structure 400 comprising a very uniform thin layer 100, without having affected or damaged the crystallinity or the surface roughness of said layer 100.

Le procédé de préparation selon la présente invention est particulièrement adapté pour corriger la non-uniformité initiale d’une première couche 10 d’épaisseur typiquement inférieure ou égale à 500nm, voire à 200nm, voire à 100nm. Sa non-uniformité initiale d’épaisseur est typiquement comprise entre +/-1nm et +/-5nm. En d’autres termes, l’écart entre une première épaisseur Ximaximale et une première épaisseur Ximinimale est compris entre 2nm et 10nm.The preparation process according to the present invention is particularly suitable for correcting the initial non-uniformity of a first layer 10 with a thickness typically less than or equal to 500 nm, or even 200 nm, or even 100 nm. Its initial thickness non-uniformity is typically between +/-1 nm and +/-5 nm. In other words, the difference between a first maximum thickness X i and a first minimum thickness X i is between 2 nm and 10 nm.

La couche mince finale 100 visée, après correction, présente une épaisseur X0typiquement inférieure ou égale à 400nm, voire à 50nm, voire à 20nm (selon les applications). Pour de telles couches minces 100, la non-uniformité d’épaisseur finale doit être inférieure à +/-0,5nm, préférentiellement inférieure ou égale à +/-0,4nm, voire à +/-0,2nm.The final thin layer 100 targeted, after correction, has a thickness X 0 typically less than or equal to 400 nm, or even 50 nm, or even 20 nm (depending on the applications). For such thin layers 100, the final thickness non-uniformity must be less than +/-0.5 nm, preferably less than or equal to +/-0.4 nm, or even +/-0.2 nm.

A titre d’illustration, les figures 2a et 2b présentent les étapes A) et B) du procédé de préparation selon l’invention. La première couche 10 de la structure 40 présente une épaisseur moyenne X supérieure à l’épaisseur finale moyenne X0visée. Les premières épaisseurs X1, X2, X3sont mesurées en trois points i=1,2,3 répartis sur la face principale de la structure 40. Dans l’exemple illustré, la première épaisseur maximale X3se trouve au point 3 ; la première épaisseur minimale X2se trouve au point 2. La non-uniformité initiale de la première couche 10 est donc typiquement (X3-X2)/2.By way of illustration, FIGS. 2a and 2b show steps A) and B) of the preparation process according to the invention. The first layer 10 of the structure 40 has an average thickness X greater than the target average final thickness X 0 . The first thicknesses X 1 , X 2 , X 3 are measured at three points i=1,2,3 distributed over the main face of the structure 40. In the example illustrated, the first maximum thickness X 3 is at point 3 ; the first minimum thickness X 2 is at point 2. The initial non-uniformity of the first layer 10 is therefore typically (X 3 -X 2 )/2.

Les deuxièmes épaisseurs Y1, Y2, Y3, respectivement aux points i=1,2,3, sont spécifiquement définies de sorte que l’oxydation thermique à l’étape B) consomme des épaisseurs ∆X1, ∆X2, ∆X3différentes respectivement aux points 1, 2 et 3 et corrige ainsi la non-uniformité d’épaisseur initiale (X3-X2)/2 de la première couche 10. Au cours de l’étape B), une troisième couche d’oxyde 30 croit à partir de l’interface entre la première couche 10 et la deuxième couche 20, consommant progressivement la première couche 10, à une vitesse différente en fonction des localisations (points 1, 2, 3 et zones alentours). A l’issue de l’étape B), le reste de la première couche 10 forme la couche mince finale 100. La structure finale 400 obtenue comporte une couche mince 100 très uniforme et présentant une excellente qualité de surface. Comme nous le verrons plus tard, les deuxième 20 et troisième 30 couches sont avantageusement retirées de la structure finale 400, pour permettre l’élaboration de composants sur la couche mince 100 en matériau semi-conducteur (figure 2c).The second thicknesses Y 1 , Y 2 , Y 3 , respectively at points i=1,2,3, are specifically defined so that the thermal oxidation in step B) consumes thicknesses ∆X 1 , ∆X 2 , ∆X 3 different respectively at points 1, 2 and 3 and thus corrects the non-uniformity of initial thickness (X 3 -X 2 )/2 of the first layer 10. During step B), a third layer of oxide 30 grows from the interface between the first layer 10 and the second layer 20, gradually consuming the first layer 10, at a different speed depending on the locations (points 1, 2, 3 and surrounding areas). At the end of step B), the rest of the first layer 10 forms the final thin layer 100. The final structure 400 obtained comprises a thin layer 100 that is very uniform and has an excellent surface quality. As we will see later, the second 20 and third 30 layers are advantageously removed from the final structure 400, to allow the production of components on the thin layer 100 of semiconductor material (FIG. 2c).

Selon un mode de mise en œuvre avantageux du procédé de préparation conforme à la présente invention, lorsque le matériau semi-conducteur de la première couche 10 est en silicium monocristallin, l’oxydation thermique de l’étape B) est opérée à une température comprise entre 850°C et 1000°C, sous atmosphère humide, à pression atmosphérique. Préférentiellement, la température d’oxydation thermique est 900°C.According to an advantageous embodiment of the preparation process in accordance with the present invention, when the semiconductor material of the first layer 10 is made of monocrystalline silicon, the thermal oxidation of step B) is carried out at a temperature comprised between 850°C and 1000°C, in a humid atmosphere, at atmospheric pressure. Preferably, the thermal oxidation temperature is 900°C.

Les deuxièmes épaisseurs Yide la deuxième couche 20, en la pluralité de points i, peuvent être définies en appliquant différentes lois de cinétiques de croissance d’un oxyde de silicium, à travers une couche superficielle (la deuxième couche 20) en oxyde de silicium.The second thicknesses Y i of the second layer 20, at the plurality of points i, can be defined by applying different laws of growth kinetics of a silicon oxide, through a surface layer (the second layer 20) of silicon oxide silicon.

En particulier, la demanderesse a établi la relation R1 suivante permettant de définir la deuxième épaisseur Yien chaque point i, en fonction de la première épaisseur Xi, de l’épaisseur finale X0, du temps d’oxydation thermique et de constantes de réaction :In particular, the applicant has established the following relation R1 making it possible to define the second thickness Y i at each point i, as a function of the first thickness X i , of the final thickness X 0 , of the thermal oxidation time and of constants reaction:

(R1)(R1)


avec :
t la durée de l’oxydation thermique,
A et B des constantes de réaction définies par le modèle de Deal-Grove (Deal B.E., A.S. Grove (December 1965), "General Relationship for the Thermal Oxidation of Silicon", Journal of Applied Physics. 36 (12): 3770–3778) dépendant principalement de la température d’oxydation thermique, de l’atmosphère et des pressions partielles des espèces oxydantes.
with :
t the duration of thermal oxidation,
A and B reaction constants defined by the Deal-Grove model (Deal BE, AS Grove (December 1965), "General Relationship for the Thermal Oxidation of Silicon", Journal of Applied Physics. 36 (12): 3770–3778 ) depending mainly on the thermal oxidation temperature, the atmosphere and the partial pressures of the oxidizing species.

Typiquement pour du silicium d’orientation de surface (100) et une oxydation en atmosphère humide, les constantes de réaction A et B peuvent être définies tel que ci-dessous :Typically for surface orientation silicon (100) and oxidation in a humid atmosphere, the reaction constants A and B can be defined as below:

B = 386*exp(-0.78eV/kT) (micron2/h)B = 386*exp(-0.78eV/kT) (micron 2 /h)

B/A = 9.59e7*exp(-2.05eV/kT) (micron/h)B/A = 9.59e7*exp(-2.05eV/kT) (micron/h)

avec k la constante de Boltzmann et T la température d’oxydation.with k the Boltzmann constant and T the oxidation temperature.

Cette formule peut bien-sûr être ajustée de manière empirique, en fonction de résultats expérimentaux, de manière à affiner et optimiser la non-uniformité d’épaisseur de la deuxième couche 20 pour atteindre une correction optimale de la non-uniformité de la première couche 10.This formula can of course be adjusted empirically, depending on experimental results, so as to refine and optimize the thickness non-uniformity of the second layer 20 to achieve an optimal correction of the non-uniformity of the first layer. 10.

Lorsque le matériau semi-conducteur de la première couche est du SiC, du Ge ou du SiGe, le principe est identique mais les conditions d’oxydation et les cinétiques de croissance de l’oxyde par consommation du matériau semi-conducteur sont différentes car dépendantes dudit matériau. On pourra se référer à des références de la littérature, comme par exemple la publication « Growth rates of dry thermal oxidation of 4H-silicon carbide », Journal of Applied Physics 120, 135705 (2016), de V.Simonka, A.Hossinger, J.Weinbub et S.Selberherr, pour définir et adapter la relation (R1) à partir du modèle de Deal-Grove.When the semiconductor material of the first layer is SiC, Ge or SiGe, the principle is identical but the oxidation conditions and the growth kinetics of the oxide by consumption of the semiconductor material are different because they are dependent of said material. Reference may be made to literature references, such as for example the publication "Growth rates of dry thermal oxidation of 4H-silicon carbide", Journal of Applied Physics 120, 135705 (2016), by V. Simonka, A. Hossinger, J.Weinbub and S.Selberherr, to define and adapt the relation (R1) from the Deal-Grove model.

Comme évoqué précédemment en référence à la figure 2c, le procédé de préparation selon la présente invention peut comprendre une étape C), après l’étape B), comprenant le retrait de la deuxième couche 20, et de la troisième couche 30 issue de la consommation d’une partie de la première couche 10 lors de l’étape B) d’oxydation thermique.As mentioned previously with reference to FIG. 2c, the preparation method according to the present invention may comprise a step C), after step B), comprising the removal of the second layer 20, and of the third layer 30 resulting from the consumption of a part of the first layer 10 during step B) of thermal oxidation.

Cette étape C) est avantageusement réalisée par gravure chimique humide, par exemple par immersion dans un bain d’acide fluorhydrique dilué. La surface de la couche mince 100 mise à nu présente une excellente qualité cristalline et une très faible rugosité, car elle n’a subi aucun bombardement ionique ou gravure visant à améliorer son uniformité d’épaisseur. L’oxydation thermique de la première couche 10 à travers la deuxième couche 20 est même susceptible d’améliorer le niveau de rugosité de surface par rapport à son niveau de départ.This step C) is advantageously carried out by wet chemical etching, for example by immersion in a dilute hydrofluoric acid bath. The surface of the exposed thin layer 100 has excellent crystalline quality and very low roughness, since it has not undergone any ion bombardment or etching aimed at improving its thickness uniformity. The thermal oxidation of the first layer 10 through the second layer 20 is even likely to improve the level of surface roughness compared to its starting level.

Revenant à l’étape A) du procédé de préparation, cette étape de fourniture de la structure 40 peut être opérée selon différents modes de réalisation, décrits ci-après.Returning to step A) of the preparation process, this step of supplying the structure 40 can be carried out according to different embodiments, described below.

Selon un premier mode de réalisation illustré sur les figures 3a à 3d, l’étape A) comprend une étape a1) de fourniture d’une première structure 41 comportant le substrat support 4 et la première couche 10 en matériau semi-conducteur, disposée sur le substrat support 4 (figure 3a). La première couche 10 présente la première épaisseur moyenne X et les premières épaisseurs Xien une pluralité de points i (avec i= 1 à n) répartis sur une face principale 41a de la première structure 41.According to a first embodiment illustrated in FIGS. 3a to 3d, step A) comprises a step a1) of supplying a first structure 41 comprising the support substrate 4 and the first layer 10 of semiconductor material, placed on the support substrate 4 (FIG. 3a). The first layer 10 has the first average thickness X and the first thicknesses X i at a plurality of points i (with i=1 to n) distributed over a main face 41a of the first structure 41.

L’étape A) comprend ensuite une étape a2) de dépôt d’une deuxième couche intermédiaire 20’ sur la première couche 10 par une technique de dépôt chimique en phase vapeur, par exemple activé par plasma (PECVD « plasma enhanced chemical vapor deposition »), à basse pression (LPCVD « low pressure chemical vapor deposition »), ou autre technique de dépôt connue (figure 3b). La deuxième couche intermédiaire 20’ présente une deuxième épaisseur intermédiaire moyenne Y’ et des deuxièmes épaisseurs intermédiaires Yi’ en la pluralité de points i.Step A) then comprises a step a2) of depositing a second intermediate layer 20' on the first layer 10 by a technique of chemical vapor deposition, for example activated by plasma (PECVD "plasma enhanced chemical vapor deposition" ), at low pressure (LPCVD “low pressure chemical vapor deposition”), or another known deposition technique (FIG. 3b). The second intermediate layer 20' has a second average intermediate thickness Y' and second intermediate thicknesses Y i ' at the plurality of points i.

L’étape A) comprend enfin une étape a3) d’amincissement de la deuxième couche intermédiaire 20’, pour opérer un enlèvement ∆Yivariable en fonction des points i (figure 3c). A l’issue de l’étape a3), la structure 40 comprenant la deuxième couche 20 est formée (figure 3d). La deuxième couche 20 présente la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i.Step A) finally comprises a step a3) of thinning the second intermediate layer 20', to effect a removal ΔY i which varies according to the points i (FIG. 3c). At the end of step a3), the structure 40 comprising the second layer 20 is formed (FIG. 3d). The second layer 20 has the second average thickness Y and the second thicknesses Y i at the plurality of points i.

L’étape A) selon ce premier mode de réalisation comprend une mesure d’épaisseur avant l’étape a3) d’amincissement de la deuxième couche intermédiaire 20’, pour mesurer les premières épaisseurs Xiet les deuxièmes épaisseurs intermédiaires Yi’ de la deuxième couche intermédiaire 20’, en la pluralité de points i. Comme énoncé précédemment, ces mesures peuvent être faites par ellipsométrie ou réflectométrie.Step A) according to this first embodiment comprises a thickness measurement before step a3) of thinning the second intermediate layer 20', to measure the first thicknesses X i and the second intermediate thicknesses Y i ' of the second intermediate layer 20', at the plurality of points i. As stated previously, these measurements can be made by ellipsometry or reflectometry.

C’est à partir de ces mesures que l’enlèvement ∆Yien chaque point i est défini, de manière à corriger la non-uniformité d’épaisseur de la première couche 10 après l’oxydation thermique de l’étape B).It is from these measurements that the removal ΔY i at each point i is defined, so as to correct the non-uniformity of thickness of the first layer 10 after the thermal oxidation of step B).

Selon un deuxième mode de réalisation illustré sur les figures 4a à 4d, l’étape A) comprend une étape a11) de fourniture d’une première structure 41’ comportant le substrat support 4 et une première couche intermédiaire 10’ en matériau semi-conducteur, disposée sur le substrat support 4 (figure 4a). La première couche intermédiaire 10’ présente une première épaisseur intermédiaire moyenne X’ supérieure à la première épaisseur moyenne X (épaisseur de la première couche 10). Elle présente également des premières épaisseurs Xi’ en une pluralité de points i (avec i= 1 à n) répartis sur une face principale 41a’ de la première structure 41’.According to a second embodiment illustrated in FIGS. 4a to 4d, step A) comprises a step a11) of supplying a first structure 41' comprising the support substrate 4 and a first intermediate layer 10' of semiconductor material , arranged on the support substrate 4 (FIG. 4a). The first intermediate layer 10' has a first average intermediate thickness X' greater than the first average thickness X (thickness of the first layer 10). It also has first thicknesses X i 'at a plurality of points i (with i=1 to n) distributed over a main face 41a' of the first structure 41'.

L’étape A) comprend ensuite une étape a12) de croissance d’une deuxième couche intermédiaire 20’ par oxydation thermique de la première couche intermédiaire 10’. A l’issue de cette étape a12) la première couche 10, présentant la première épaisseur moyenne X et les premières épaisseurs Xien la pluralité de points i, est formée (figure 4b). La deuxième couche intermédiaire 20’ présente une deuxième épaisseur intermédiaire moyenne Y’ et des deuxièmes épaisseurs intermédiaires Yi’ en la pluralité de points i.Step A) then comprises a step a12) of growing a second intermediate layer 20' by thermal oxidation of the first intermediate layer 10'. At the end of this step a12) the first layer 10, having the first average thickness X and the first thicknesses X i at the plurality of points i, is formed (FIG. 4b). The second intermediate layer 20' has a second average intermediate thickness Y' and second intermediate thicknesses Y i ' at the plurality of points i.

L’étape A) comprend enfin une étape a13) d’amincissement de la deuxième couche intermédiaire 20’ pour opérer un enlèvement ∆Yivariable en fonction des points i (figure 4c). A l’issue de l’étape a13), la structure 40 est formée (figure 4d) ; elle comprend la deuxième couche 20 présentant la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i.Step A) finally comprises a step a13) of thinning the second intermediate layer 20' to effect a removal ΔY i which varies according to the points i (FIG. 4c). At the end of step a13), the structure 40 is formed (FIG. 4d); it comprises the second layer 20 having the second average thickness Y and the second thicknesses Y i at the plurality of points i.

L’amincissement de la deuxième couche intermédiaire 20’ pourra par exemple être basé sur une technique de gravure par plasma ou par faisceau d’ions.The thinning of the second intermediate layer 20′ could for example be based on a plasma or ion beam etching technique.

Rappelons que c’est la non-uniformité sciemment introduite de cette deuxième couche 20 qui permettra de corriger la non-uniformité de la première couche suite à l’étape B) d’oxydation thermique, pour donner lieu à la couche mince 100 très uniforme.Remember that it is the knowingly introduced non-uniformity of this second layer 20 which will make it possible to correct the non-uniformity of the first layer following step B) of thermal oxidation, to give rise to the very uniform thin layer 100 .

L’étape A) selon ce deuxième mode de réalisation comprend également une mesure d’épaisseur avant l’étape a13) d’amincissement de la deuxième couche intermédiaire 20’, pour mesurer les premières épaisseurs Xiet les deuxièmes épaisseurs intermédiaires Yi’ de la deuxième couche intermédiaire 20’, en la pluralité de points i. L’enlèvement ∆Yivariable en fonction des points i est défini sur la base de cette mesure.Step A) according to this second embodiment also includes a thickness measurement before step a13) of thinning the second intermediate layer 20', to measure the first thicknesses X i and the second intermediate thicknesses Y i ' of the second intermediate layer 20', at the plurality of points i. The removal ∆Y i variable as a function of the points i is defined on the basis of this measurement.

Avantageusement, on favorisera un temps d’oxydation plus long à l’étape B) d’oxydation thermique qu’à l’étape a12). En effet, en considérant qu’une erreur eYd’enlèvement ∆Yiest introduite au cours de l’étape a13), plus l’épaisseur du troisième oxyde 30 généré à l’étape B) sera importante, plus on réduira l’erreur induite sur l’enlèvement ∆Xi, et donc sur l’épaisseur finale X0ide la couche finale 100.Advantageously, a longer oxidation time will be favored in step B) of thermal oxidation than in step a12). Indeed, considering that a removal error e Y ∆Y i is introduced during step a13), the greater the thickness of the third oxide 30 generated in step B), the greater the reduction error induced on the removal ΔX i , and therefore on the final thickness X 0i of the final layer 100.

A titre d’exemple, pour une première couche 10 en silicium, l’erreur e0sur l’épaisseur finale X0ien chaque point i de la couche finale 100 est reliée à l’erreur eYd’enlèvement ∆Yicomme suit :By way of example, for a first silicon layer 10, the error e 0 on the final thickness X 0i at each point i of the final layer 100 is linked to the removal error e Y ∆Y i as follows:

avec tBle temps d’oxydation à l’étape B) et ta12le temps d’oxydation à l’étape a12), en considérant que la température d’oxydation est identique pour ces deux étapes.with t B the oxidation time in stage B) and t a12 the oxidation time in stage a12), considering that the oxidation temperature is identical for these two stages.

Maximiser le temps tBpar rapport à ta12minimise donc de manière avantageuse l’erreur e0induite sur l’épaisseur finale X0ide la couche finale 100.Maximizing the time t B with respect to t a12 therefore advantageously minimizes the error e 0 induced on the final thickness X 0i of the final layer 100.

Selon un troisième mode de réalisation illustré sur les figures 5a et 5b, l’étape A) comprend une étape a1) de fourniture d’une première structure 41 comportant le substrat support 4 et la première couche 10, disposée sur le substrat support 4 (figure 5a). La première couche 10 présente la première épaisseur moyenne X et les premières épaisseurs Xien une pluralité de points i répartis sur une face principale 41a de la première structure 41.According to a third embodiment illustrated in FIGS. 5a and 5b, step A) comprises a step a1) of supplying a first structure 41 comprising the support substrate 4 and the first layer 10, placed on the support substrate 4 ( Figure 5a). The first layer 10 has the first average thickness X and the first thicknesses X i at a plurality of points i distributed over a main face 41a of the first structure 41.

L’étape A) comprend ensuite une étape a20) de dépôt de la deuxième couche 20 sur la première couche 10 par une technique de dépôt par couches atomiques activé par plasma (PEALD : « plasma enhanced atomic layer deposition ») ou autre technique permettant de contrôler finement l’épaisseur déposée et la non-uniformité sciemment introduite sur toute l’étendue de la couche (figure 5b). A l’issue de l’étape a20), la structure 40 est formée, avec la deuxième couche 20 présentant la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i.Step A) then comprises a step a20) of depositing the second layer 20 on the first layer 10 by a plasma-enhanced atomic layer deposition technique (PEALD: “plasma enhanced atomic layer deposition”) or another technique making it possible to finely control the thickness deposited and the non-uniformity deliberately introduced over the entire extent of the layer (FIG. 5b). At the end of step a20), the structure 40 is formed, with the second layer 20 having the second average thickness Y and the second thicknesses Y i at the plurality of points i.

L’étape A) selon ce troisième mode de réalisation comprend également une mesure d’épaisseur avant l’étape a20) de dépôt de la deuxième couche 20, pour mesurer les premières épaisseurs Xien la pluralité de points i. Ces mesures permettent de définir les deuxièmes épaisseurs Yi, traduisant la non-uniformité de la deuxième couche 20, requises pour corriger la non-uniformité de la première couche 10 à l’issue de l’étape B) du procédé de préparation selon l’invention.Step A) according to this third embodiment also comprises a thickness measurement before step a20) of depositing the second layer 20, to measure the first thicknesses X i at the plurality of points i. These measurements make it possible to define the second thicknesses Yi, reflecting the non-uniformity of the second layer 20, required to correct the non-uniformity of the first layer 10 at the end of step B) of the preparation process according to invention.

Exemple de mise en œuvre :Example of implementation:

Les figures 6a à 6f illustrent un exemple de mise en œuvre du procédé de préparation conforme à l’invention.Figures 6a to 6f illustrate an example of implementation of the preparation process according to the invention.

La première structure 41’ est un substrat SOI comportant (figure 6a) :The first structure 41' is an SOI substrate comprising (FIG. 6a):

  • un substrat support 4 en silicium,a support substrate 4 made of silicon,
  • une couche additionnelle en oxyde de silicium 5 disposée sur le substrat support 4, par exemple d’épaisseur 50nm,an additional layer of silicon oxide 5 placed on the support substrate 4, for example 50 nm thick,
  • et une première couche intermédiaire 10’ en silicium, disposée sur la couche additionnelle 5.and a first intermediate layer 10' of silicon, placed on the additional layer 5.

La première couche intermédiaire 10’ présente une première épaisseur intermédiaire moyenne X’ de 100nm. Elle présente également des premières épaisseurs Xi’ en une pluralité de points i (avec i= 1 à n) répartis sur une face principale 41a’ de la première structure 41’ ; la distribution de ces premières épaisseurs Xi’ correspond à une non-uniformité de +/-1nm.The first intermediate layer 10' has a first average intermediate thickness X' of 100 nm. It also has first thicknesses X i 'at a plurality of points i (with i=1 to n) distributed over a main face 41a' of the first structure 41'; the distribution of these first thicknesses X i 'corresponds to a non-uniformity of +/-1 nm.

On vise une structure finale 400 comprenant une couche mince 100 d’épaisseur 12nm et d’uniformité meilleure que +/-0,5nm.We are aiming for a final structure 400 comprising a thin layer 100 with a thickness of 12 nm and a uniformity better than +/-0.5 nm.

On réalise la croissance d’une deuxième couche intermédiaire 20’ par oxydation thermique de la première couche intermédiaire 10’ à 900°C sous atmosphère humide (100% H2O, pression atmosphérique) pendant 40min. La deuxième couche intermédiaire 20’ présente une deuxième épaisseur intermédiaire moyenne Y’ de 92.1nm et des deuxièmes épaisseurs intermédiaires Yi’ en la pluralité de points i ; à ce stade, la non-uniformité de la deuxième couche intermédiaire 20’ est typiquement de l’ordre de +/-0,5nm à +/-1nm. La première couche 10 est formée par le résidu de la première couche intermédiaire 10’, à l’issue de cette oxydation, et présente une première épaisseur moyenne X de 49.7nm et des premières épaisseurs Xien la pluralité de points i (figure 6b). La non-uniformité de la première couche 10 est équivalente à celle de la première couche intermédiaire 10’.A second intermediate layer 20' is grown by thermal oxidation of the first intermediate layer 10' at 900° C. in a humid atmosphere (100% H 2 O, atmospheric pressure) for 40 min. The second intermediate layer 20' has a second average intermediate thickness Y' of 92.1 nm and second intermediate thicknesses Y i ' at the plurality of points i; at this stage, the non-uniformity of the second intermediate layer 20' is typically of the order of +/-0.5 nm to +/-1 nm. The first layer 10 is formed by the residue of the first intermediate layer 10', at the end of this oxidation, and has a first average thickness X of 49.7 nm and first thicknesses X i at the plurality of points i (FIG. 6b ). The non-uniformity of the first layer 10 is equivalent to that of the first intermediate layer 10'.

Les épaisseurs de la première 10 et de la deuxième 20 couches sont mesurées par ellipsométrie spectroscopique, par exemple en 100 points répartis uniformément sur la face principale de la première structure 41. Rappelons que le nombre de points de mesure dépend en pratique de la résolution latérale de la technique utilisée pour l’étape d’amincissement de la deuxième couche intermédiaire 20’.The thicknesses of the first 10 and of the second 20 layers are measured by spectroscopic ellipsometry, for example at 100 points distributed uniformly over the main face of the first structure 41. It should be remembered that the number of measurement points depends in practice on the lateral resolution of the technique used for the step of thinning the second intermediate layer 20'.

L’épaisseur maximale X1(mesurée au point 1) de la première couche 10 est 51nm, l’épaisseur minimale X2(mesurée au point 2) de la première couche 10 est 49nm. La non-uniformité de la première couche 10 est donc +/- 1nm.The maximum thickness X 1 (measured at point 1) of the first layer 10 is 51 nm, the minimum thickness X 2 (measured at point 2) of the first layer 10 is 49 nm. The non-uniformity of the first layer 10 is therefore +/- 1 nm.

Une étape d’amincissement de la deuxième couche intermédiaire 20’ est réalisée par gravure plasma pour opérer un enlèvement ∆Yivariable en fonction des points i (figure 6c). En pratique, un enlèvement ∆Y1(au point 1) de 73,1nm et un enlèvement ∆Y2(au point 2) de 36,6nm sont réalisés.A step of thinning the second intermediate layer 20' is carried out by plasma etching to effect a removal ΔY i which varies according to the points i (FIG. 6c). In practice, a removal ΔY 1 (at point 1) of 73.1 nm and a removal ΔY 2 (at point 2) of 36.6 nm are achieved.

Par souci de simplification, seuls les enlèvements ∆Yiau niveau des deux points d’épaisseurs extrêmes sont mentionnés. Le même calcul (sur la base de la relation (R1) précitée) est appliqué pour les autres points de mesure.For the sake of simplification, only the removals ∆Y i at the level of the two extreme thickness points are mentioned. The same calculation (on the basis of relation (R1) mentioned above) is applied for the other measurement points.

A l’issue de l’étape d’amincissement de la deuxième couche intermédiaire 20’, la structure 40 est formée (figure 6d) ; elle comprend la deuxième couche 20 présentant la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i. En particulier, l’épaisseur Y1au point 1 est 19nm et l’épaisseur Y2au point 2 est 55.5nm.At the end of the step of thinning the second intermediate layer 20', the structure 40 is formed (FIG. 6d); it comprises the second layer 20 having the second average thickness Y and the second thicknesses Y i at the plurality of points i. In particular, the thickness Y 1 at point 1 is 19 nm and the thickness Y 2 at point 2 is 55.5 nm.

La structure 40 est ensuite oxydée, sous atmosphère humide, à une température de 900°C pendant une durée de 38min (étape B) du procédé de préparation). L’épaisseur consommée ∆X1de la première couche 10 est supérieure au point 1 à l’épaisseur consommée ∆X2au point 2, la deuxième épaisseur Y1au point 1 étant inférieure à la deuxième épaisseur Y2au point 2 de la deuxième couche 20 (figure 6e).The structure 40 is then oxidized, under a humid atmosphere, at a temperature of 900° C. for a period of 38 min (step B) of the preparation process). The consumed thickness ΔX 1 of the first layer 10 is greater at point 1 than the consumed thickness ΔX 2 at point 2, the second thickness Y 1 at point 1 being less than the second thickness Y 2 at point 2 of the second layer 20 (FIG. 6e).

Cela permet de corriger en tout point i la non-uniformité et de viser l’épaisseur finale X0 (12nm) de la couche mince 100 à mieux que +/-0,5nm.This makes it possible to correct the non-uniformity at any point i and to target the final thickness X0 (12nm) from thin film 100 to better than +/-0.5nm.

A l’issue de cette oxydation, la structure finale 400 obtenue comprend une couche mince 100 très uniforme et présentant une excellente qualité cristalline et de surface.At the end of this oxidation, the final structure 400 obtained comprises a thin layer 100 which is very uniform and has excellent crystalline and surface quality.

Une étape de désoxydation peut ensuite être réalisée pour obtenir un substrat FDSOI (« fully depleted SOI ») dont la couche superficielle de silicium 100 très fine et uniforme, est particulièrement adaptée à la fabrication de composants microélectroniques à hautes performances (figure 6f).A deoxidation step can then be carried out to obtain an FDSOI (“fully depleted SOI”) substrate, the surface layer of silicon 100 of which is very thin and uniform, and is particularly suited to the manufacture of high-performance microelectronic components (FIG. 6f).

Bien entendu, l’invention n’est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l’invention tel que défini par les revendications.Of course, the invention is not limited to the embodiments and the examples described, and variant embodiments can be added thereto without departing from the scope of the invention as defined by the claims.

Claims (15)

Procédé de préparation d’une couche mince (100) en matériau semi-conducteur présentant une épaisseur finale moyenne (X0), le procédé de préparation comprenant une étape A) de fourniture d’une structure (40) comportant :
- un substrat support (4),
- une première couche (10) en un matériau semi-conducteur, disposée sur le substrat support (4) et présentant une première épaisseur moyenne (X) supérieure à l’épaisseur finale moyenne (X0) et des premières épaisseurs (Xi) en une pluralité de points (i) répartis sur une face principale de la structure (40),
- une deuxième couche (20) en oxyde de silicium, disposée sur la première couche (10) et présentant une deuxième épaisseur moyenne (Y) et des deuxièmes épaisseurs (Yi) en la pluralité de points (i),
Le procédé de préparation étantcaractérisé en ce qu’il comprend, une étape B) d’oxydation thermique de la première couche (10) à travers la deuxième couche (20) pour opérer une consommation (∆Xi) de la première couche (10), variable en fonction des points (i),
et en ce queles deuxièmes épaisseurs (Yi) sont choisies de sorte que, en chaque point (i), la différence entre la première épaisseur (Xi) et la consommation (∆Xi) soit égale à l’épaisseur finale (X0) à mieux que +/-0,5nm.Method for preparing a thin layer (100) of semiconductor material having an average final thickness (X 0 ), the preparation method comprising a step A) of supplying a structure (40) comprising:
- a support substrate (4),
- a first layer (10) of a semiconductor material, placed on the support substrate (4) and having a first average thickness (X) greater than the average final thickness (X 0 ) and first thicknesses (X i ) at a plurality of points (i) distributed over a main face of the structure (40),
- a second layer (20) of silicon oxide, placed on the first layer (10) and having a second average thickness (Y) and second thicknesses (Y i ) at the plurality of points (i),
The preparation process being characterized in that it comprises a step B) of thermal oxidation of the first layer (10) through the second layer (20) to operate a consumption (∆X i ) of the first layer ( 10), variable depending on the points (i),
and in that the second thicknesses (Y i ) are chosen so that, at each point (i), the difference between the first thickness (X i ) and the consumption (∆X i ) is equal to the final thickness ( X 0 ) to better than +/-0.5nm. Procédé de préparation d’une couche mince (100) selon la revendication précédente, dans lequel, le matériau semi-conducteur de la première couche (10) est choisi parmi le silicium (Si), le carbure de silicium (SiC), le germanium (Ge), le silicium-germanium (SiGe).Process for preparing a thin layer (100) according to the preceding claim, in which the semiconductor material of the first layer (10) is chosen from silicon (Si), silicon carbide (SiC), germanium (Ge), silicon-germanium (SiGe). Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, dans lequel, l’oxydation thermique de l’étape B) est opérée à 900°C sous atmosphère humide, à pression atmosphérique.Process for preparing a thin layer (100) according to one of the preceding claims, in which the thermal oxidation of step B) is carried out at 900°C under a humid atmosphere, at atmospheric pressure. Procédé de préparation d’une couche mince (100) selon la revendication précédente, dans lequel le matériau semi-conducteur de la première couche (10) est du silicium et dans lequel la deuxième épaisseur (Yi) en chaque point (i) suit la relation (R1) :

avec :
t la durée de l’oxydation thermique,
X0l’épaisseur finale moyenne, Xila première épaisseur en un point (i),
A et B des constantes de réaction définies par le modèle de Deal-Grove, dépendant de la température de l’oxydation thermique.Process for preparing a thin layer (100) according to the preceding claim, in which the semiconductor material of the first layer (10) is silicon and in which the second thickness (Y i ) at each point (i) follows the relation (R1):

with :
t the duration of thermal oxidation,
X 0 the average final thickness, X i the first thickness at a point (i),
A and B reaction constants defined by the Deal-Grove model, depending on the temperature of the thermal oxidation. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, dans lequel, l’étape A) comprend :
- une étape a1) de fourniture d’une première structure (41) comportant le substrat support (4) et la première couche (10), disposée sur le substrat support (4) et présentant la première épaisseur moyenne (X) et les premières épaisseurs (Xi) en une pluralité de points (i),
- une étape a2) de dépôt d’une deuxième couche intermédiaire (20’) sur la première couche (10) par une technique de dépôt chimique, la deuxième couche intermédiaire présentant une deuxième épaisseur intermédiaire moyenne (Y’),
- une étape a3) d’amincissement de la deuxième couche intermédiaire (20’) pour opérer un enlèvement (∆Yi) variable en fonction des points (i), et former la structure (40) dont la deuxième couche (20) présente la deuxième épaisseur moyenne (Y) et les deuxièmes épaisseurs (Yi) en la pluralité de points (i).Method for preparing a thin layer (100) according to one of the preceding claims, in which step A) comprises:
- a step a1) of supplying a first structure (41) comprising the support substrate (4) and the first layer (10), placed on the support substrate (4) and having the first average thickness (X) and the first thicknesses (X i ) at a plurality of points (i),
- a step a2) of depositing a second intermediate layer (20') on the first layer (10) by a chemical deposition technique, the second intermediate layer having a second average intermediate thickness (Y'),
- a step a3) of thinning the second intermediate layer (20') to effect a removal (∆Y i ) which varies according to the points (i), and form the structure (40) of which the second layer (20) has the second average thickness (Y) and the second thicknesses (Y i ) at the plurality of points (i). Procédé de préparation d’une couche mince (100) selon l’une des revendications 1 à 4, dans lequel, l’étape A) comprend :
- une étape a11) de fourniture d’une première structure (41’) comportant le substrat support (4) et une première couche intermédiaire (10’), disposée sur le substrat support (4) et présentant une première épaisseur intermédiaire moyenne (X’) supérieure à la première épaisseur moyenne (X),
- une étape a12) de croissance d’une deuxième couche intermédiaire (20’) par oxydation thermique de la première couche intermédiaire (10’), pour former la première couche (10) présentant la première épaisseur moyenne (X) et les premières épaisseurs (Xi) en une pluralité de points (i), la deuxième couche intermédiaire (20’) présentant une deuxième épaisseur intermédiaire moyenne (Y’),
- une étape a13) d’amincissement de la deuxième couche intermédiaire (20’) pour opérer un enlèvement (∆Yi) variable en fonction des points (i), et former la structure (40) dont la deuxième couche (20) présente la deuxième épaisseur moyenne (Y) et les deuxièmes épaisseurs (Yi) en la pluralité de points (i).Process for preparing a thin layer (100) according to one of Claims 1 to 4, in which step A) comprises:
- a step a11) of supplying a first structure (41') comprising the support substrate (4) and a first intermediate layer (10'), placed on the support substrate (4) and having a first average intermediate thickness (X ') greater than the first average thickness (X),
- a step a12) of growing a second intermediate layer (20') by thermal oxidation of the first intermediate layer (10'), to form the first layer (10) having the first average thickness (X) and the first thicknesses (X i ) at a plurality of points (i), the second intermediate layer (20') having a second average intermediate thickness (Y'),
- a step a13) of thinning the second intermediate layer (20') to effect a removal (∆Y i ) which varies according to the points (i), and form the structure (40) of which the second layer (20) has the second average thickness (Y) and the second thicknesses (Y i ) at the plurality of points (i). Procédé de préparation d’une couche mince (100) selon la revendication précédente, dans lequel le temps d’oxydation de l’étape a12) est choisi inférieur au temps d’oxydation de l’étape B).Process for preparing a thin layer (100) according to the preceding claim, in which the oxidation time of step a12) is chosen to be less than the oxidation time of step B). Procédé de préparation d’une couche mince (100) selon l’une des trois revendications précédentes, dans lequel l’amincissement de la deuxième couche intermédiaire (20’) est basé sur une technique de gravure par plasma ou par faisceau d’ions.Process for preparing a thin layer (100) according to one of the three preceding claims, in which the thinning of the second intermediate layer (20') is based on a plasma or ion beam etching technique. Procédé de préparation d’une couche mince (100) selon l’une des revendications 1 à 4, dans lequel, l’étape A) comprend :
- une étape a1) de fourniture d’une première structure (41) comportant le substrat support (4) et la première couche (10), disposée sur le substrat support (4) et présentant la première épaisseur moyenne (X) et les premières épaisseurs (Xi) en une pluralité de points (i),
- une étape a20) de dépôt de la deuxième couche (20) sur la première couche (10) par une technique de dépôt par couches atomiques activé par plasma, pour former la structure (40) dont la deuxième couche (20) présente la deuxième épaisseur moyenne (Y) et les deuxièmes épaisseurs (Yi) en la pluralité de points (i).Process for preparing a thin layer (100) according to one of Claims 1 to 4, in which step A) comprises:
- a step a1) of supplying a first structure (41) comprising the support substrate (4) and the first layer (10), placed on the support substrate (4) and having the first average thickness (X) and the first thicknesses (X i ) at a plurality of points (i),
- a step a20) of depositing the second layer (20) on the first layer (10) by an atomic layer deposition technique activated by plasma, to form the structure (40) whose second layer (20) has the second average thickness (Y) and the second thicknesses (Y i ) at the plurality of points (i). Procédé de préparation d’une couche mince (100) selon l’une des revendications 5 à 8, comprenant une mesure d’épaisseur avant l’étape d’amincissement de la deuxième couche intermédiaire (20’), pour mesurer les premières épaisseurs (Xi) et des deuxièmes épaisseurs intermédiaires (Yi’) de la deuxième couche intermédiaire (20’), en la pluralité de points (i).Process for preparing a thin layer (100) according to one of Claims 5 to 8, comprising a thickness measurement before the step of thinning the second intermediate layer (20'), to measure the first thicknesses ( X i ) and second intermediate thicknesses (Y i ') of the second intermediate layer (20'), at the plurality of points (i). Procédé de préparation d’une couche mince (100) selon la revendication 9, comprenant une mesure d’épaisseur avant l’étape a20) de dépôt de la deuxième couche (20), pour mesurer les premières épaisseurs (Xi) en la pluralité de points (i).Process for preparing a thin layer (100) according to claim 9, comprising a thickness measurement before step a20) of depositing the second layer (20), to measure the first thicknesses (X i ) in the plurality dots (i). Procédé de préparation d’une couche mince (100) selon l’une des deux revendications précédentes, dans lequel la mesure d’épaisseur est opérée par ellipsométrie ou par réflectométrie.Process for preparing a thin layer (100) according to one of the two preceding claims, in which the thickness measurement is carried out by ellipsometry or by reflectometry. Procédé de préparation d’une couche mince (100) selon l’une des trois revendications précédentes, dans lequel la mesure est opérée sur un nombre de points (i) compris entre 10 et 200, avantageusement 100.Process for preparing a thin layer (100) according to one of the three preceding claims, in which the measurement is carried out on a number of points (i) comprised between 10 and 200, advantageously 100. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, dans lequel, à l’étape A), l’écart entre une première épaisseur (Xi) maximale et une première épaisseur (Xi) minimale est compris entre 1nm et 5nm.Process for preparing a thin layer (100) according to one of the preceding claims, in which, in step A), the difference between a first maximum thickness (X i ) and a first minimum thickness (X i ) is between 1 nm and 5 nm. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, comprenant une étape C) de retrait de la deuxième couche (20), et d’une troisième couche (30) issue de l’oxydation thermique de la première couche (10) au cours de l’étape B).Method for preparing a thin layer (100) according to one of the preceding claims, comprising a step C) of removing the second layer (20), and a third layer (30) resulting from the thermal oxidation of the first layer (10) during step B).
FR1908360A 2019-07-23 2019-07-23 method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film Withdrawn FR3099291A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1908360A FR3099291A1 (en) 2019-07-23 2019-07-23 method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1908360 2019-07-23
FR1908360A FR3099291A1 (en) 2019-07-23 2019-07-23 method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film

Publications (1)

Publication Number Publication Date
FR3099291A1 true FR3099291A1 (en) 2021-01-29

Family

ID=68211071

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1908360A Withdrawn FR3099291A1 (en) 2019-07-23 2019-07-23 method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film

Country Status (1)

Country Link
FR (1) FR3099291A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015759A2 (en) 2002-08-12 2004-02-19 S.O.I.Tec Silicon On Insulator Technologies A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine
WO2013003745A2 (en) 2011-06-30 2013-01-03 Seagate Technology, Llc Method of stack patterning using a ion etching
FR2980916A1 (en) 2011-10-03 2013-04-05 Soitec Silicon On Insulator PROCESS FOR PRODUCING A SILICON TYPE STRUCTURE ON INSULATION
US20140234992A1 (en) 2011-09-27 2014-08-21 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
US20140329372A1 (en) * 2011-12-15 2014-11-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
US9842762B1 (en) * 2016-11-11 2017-12-12 Globalfoundries Inc. Method of manufacturing a semiconductor wafer having an SOI configuration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015759A2 (en) 2002-08-12 2004-02-19 S.O.I.Tec Silicon On Insulator Technologies A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine
WO2013003745A2 (en) 2011-06-30 2013-01-03 Seagate Technology, Llc Method of stack patterning using a ion etching
US20140234992A1 (en) 2011-09-27 2014-08-21 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
FR2980916A1 (en) 2011-10-03 2013-04-05 Soitec Silicon On Insulator PROCESS FOR PRODUCING A SILICON TYPE STRUCTURE ON INSULATION
US20140329372A1 (en) * 2011-12-15 2014-11-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
US9842762B1 (en) * 2016-11-11 2017-12-12 Globalfoundries Inc. Method of manufacturing a semiconductor wafer having an SOI configuration

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE V.SIMONKAA.HOSSINGERJ.WEINBUBS.SELBERHERR: "Growth rates of dry thermal oxidation of 4H-silicon carbide", JOURNAL OF APPLIED PHYSICS, vol. 120, 2016, pages 135705, XP012212493, DOI: 10.1063/1.4964688
DEAL B.E.A.S. GROVE: "General Relationship for the Thermal Oxidation of Silicon", JOURNAL OF APPLIED PHYSICS, vol. 36, no. 12, December 1965 (1965-12-01), pages 3770 - 3778, XP055026206, DOI: 10.1063/1.1713945

Similar Documents

Publication Publication Date Title
TWI711067B (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US8183128B2 (en) Method of reducing roughness of a thick insulating layer
WO2002037556A1 (en) Method for making a stacked structure comprising a thin film adhering to a target substrate
FR2923079A1 (en) SUBSTRATES SOI WITH INSULATED FINE LAYER ENTERREE
WO2003005434A2 (en) Method for reducing surface rugosity of a semiconductor slice
FR3094573A1 (en) PROCESS FOR PREPARING A THIN LAYER OF FERROELECTRIC MATERIAL
FR3051596A1 (en) METHOD FOR MANUFACTURING A CONDUCTIVE SEMICONDUCTOR TYPE SUBSTRATE ON INSULATION
FR3108774A1 (en) PROCESS FOR MANUFACTURING A COMPOSITE STRUCTURE INCLUDING A THIN SIC MONOCRISTALLINE SIC LAYER ON A SIC SUPPORT SUBSTRATE
FR2912258A1 (en) "METHOD OF MANUFACTURING A SUBSTRATE OF THE SILICON TYPE ON INSULATION"
FR2913528A1 (en) PROCESS FOR PRODUCING A SUBSTRATE HAVING A BONE OXIDE LAYER FOR PRODUCING ELECTRONIC OR SIMILAR COMPONENTS
EP1631982A1 (en) Method for production of a very thin layer with thinning by means of induced self-support
FR2991099A1 (en) METHOD OF PROCESSING A SEMICONDUCTOR STRUCTURE ON INSULATION TO UNIFORMIZE THE THICKNESS OF THE SEMICONDUCTOR LAYER
EP4006955A1 (en) Low-temperature method for manufacturing a semiconductor substrate on an insulator
EP2337076A1 (en) Microelectronic device, in particular back illuminated imaging device and method for manufacturing same
FR2951581A1 (en) METHOD FOR MANUFACTURING A MULTILAYER FILM COMPRISING AT LEAST ONE ULTRA-THIN LAYER OF CRYSTALLINE SILICON AND DEVICES OBTAINED THEREBY
FR3099291A1 (en) method of preparing a thin film, including a sequence of steps to improve the uniformity of thickness of said thin film
FR2987935A1 (en) PROCESS FOR SLURNING THE ACTIVE SILICON LAYER OF A "SILICON ON INSULATION" SUBSTRATE (SOI)
WO2002029131A1 (en) Method for automatic organisation of microstructures or nanostructures and related device obtained
FR3073082B1 (en) METHOD FOR MANUFACTURING A FILM ON A CARRIER HAVING A NON-PLANAR SURFACE
FR3091002A1 (en) Method for etching a three-dimensional dielectric layer
FR3090615A1 (en) Method of manufacturing a device comprising a membrane overhanging a cavity
FR3120737A1 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR STRUCTURE BASED ON SILICON CARBIDE AND INTERMEDIATE COMPOSITE STRUCTURE
EP4078658B1 (en) Method for etching substrates comprising a thin surface layer, for improving the uniformity of thickness of said layer
FR2943459A1 (en) FINISHING PROCESS FOR THE MANUFACTURE OF SUBSTRATES IN THE FIELD OF ELECTRONICS
WO2014207346A1 (en) Method for producing a composite structure

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210129

ST Notification of lapse

Effective date: 20220305