FR3098611A1

FR3098611A1 - Dispositif de détection d'erreurs

Info

Publication number: FR3098611A1
Application number: FR1907617A
Authority: FR
Inventors: Denis Dutey; Bruno Fel
Original assignee: STMicroelectronics Grenoble 2 SAS
Current assignee: STMicroelectronics Grenoble 2 SAS
Priority date: 2019-07-08
Filing date: 2019-07-08
Publication date: 2021-01-15

Abstract

Dispositif de détection d'erreurs La présente description concerne un dispositif de détection d'erreurs comprenant des premier (110) et deuxième (112) systèmes identiques, les sorties du premier système étant reliées à un circuit de comparaison (118) par un premier circuit (114) et les sorties du deuxième système étant reliées au circuit de comparaison par un deuxième circuit (116) identique au premier circuit, les premier et deuxième circuits comprenant un nombre de sorties inférieur à leur nombre d'entrées. Figure pour l'abrégé : Fig. 1

Description

Dispositif de détection d'erreurs

La présente description concerne de façon générale les dispositifs électroniques et plus particulièrement les dispositifs de détection d'erreurs.

Lors du fonctionnement de circuits logiques, des erreurs peuvent apparaître. Des valeurs binaires peuvent par exemple se modifier accidentellement, par exemple en réponse à un rayonnement, ou être modifiées sciemment par une personne ou un dispositif externe aux circuits logiques.

Les circuits logiques ont alors besoin d'un dispositif de détection de ces erreurs. Cela est particulièrement vrai dans des domaines où la sécurité des utilisateurs est en jeu, par exemple dans le domaine des véhicules sans conducteur.

Un mode de réalisation prévoit un dispositif de détection d'erreurs comprenant des premier et deuxième systèmes identiques, les sorties du premier système étant reliées à un circuit de comparaison par un premier circuit et les sorties du deuxième système étant reliées au circuit de comparaison par un deuxième circuit identique au premier circuit, les premier et deuxième circuits comprenant un nombre de sorties inférieur à leur nombre d'entrées.

Selon un mode de réalisation, le circuit de comparaison compare chaque sortie du premier circuit à la sortie correspondante du deuxième circuit.

Selon un mode de réalisation, une sortie du circuit de comparaison prend une première valeur lorsque toutes les sorties des premier et deuxième circuits comparées sont les mêmes et une deuxième valeur lorsqu'elles ne sont pas les mêmes.

Selon un mode de réalisation, les sorties et les entrées des premier et deuxième circuits sont des valeurs binaires.

Selon un mode de réalisation, les sorties et les entrées des premier et deuxième circuits sont des valeurs binaires à plusieurs bits.

Selon un mode de réalisation, chaque premier et deuxième circuit comprend une pluralité de portes XOR.

Selon un mode de réalisation, chaque entrée des premier et deuxième circuits correspond à une entrée d'une des portes XOR et chaque sortie des premier et deuxième circuits correspond à une sortie d'une des portes XOR.

Selon un mode de réalisation, les premier et deuxième circuits implémentent le code de Hamming.

Selon un mode de réalisation, les premier et deuxième circuits additionnent leurs valeurs d'entrée de manière pondérée.

Selon un mode de réalisation, un parmi les premier et deuxième systèmes est relié en entrée à un retardateur et l'autre parmi les premier et deuxième systèmes est identique en sortie avec un autre retardateur identique au premier retardateur.

Selon un mode de réalisation, certaines sorties des premier et deuxième systèmes ne sont pas reliées aux premier et deuxième circuits.

Selon un mode de réalisation, les premier et deuxième circuits sont reliés au circuit de comparaison par l'intermédiaire de retardateurs.

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1 représente schématiquement et sous forme de blocs un mode de réalisation d'un dispositif électronique de détection d'erreurs ; et

la figure 2 représente plus en détail un exemple d'une partie du dispositif de la figure 1.

De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.

Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les différentes applications d'un tel dispositif ne seront pas détaillées, le dispositif pouvant être utilisé dans tout système électronique connu.

Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.

Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.

Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.

Dans la suite de la description, par le terme "identique" on entend identique aux dispersions de fabrication près.

La figure 1 représente schématiquement et sous forme de blocs un mode de réalisation d'un dispositif électronique 100 de détection d'erreurs.

Le dispositif 100 comprend un premier circuit principal 102 LOGIC1. Il s'agit, de préférence, d'un circuit électronique logique, c'est-à-dire par exemple un circuit électronique comprenant majoritairement des portes logiques. Le circuit principal 102 est par exemple un circuit de commande d'un ou plusieurs appareils. Par exemple, il s'agit d'au moins une partie des circuits logiques d'un véhicule sans conducteur. Le dispositif comprend de préférence une pluralité d'entrées (INPUT) et une pluralité de sorties (OUTPUT), qui sont représentées par une unique entrée et une unique sortie en figure 1. Les valeurs reçues en entrée et fournies en sortie du circuit 102 sont par exemple des valeurs binaires, par exemple des valeurs binaires comprenant plusieurs bits.

Le dispositif 100 comprend, de plus, un deuxième circuit 104 LOGIC2. Il s'agit d'un circuit de redondance, c'est-à-dire un circuit identique au circuit 102. Le circuit 104 comprend les mêmes composants que le premier circuit 102, connectés et/ou reliés de manière identique, les composants étant identiques aux dispersions de fabrication près. Le circuit 104 ne comprend de préférence aucun composant n'étant pas présent dans le circuit 102. Ce circuit 104 comprend donc le même nombre d'entrées et le même nombre de sorties que le circuit 102. Ainsi, pour de mêmes valeurs d'entrées, les circuits LOGIC1 et LOGIC2 fournissent, en temps normal, c'est-à-dire lorsqu'il n'y a pas d'erreurs, de mêmes valeurs de sorties.

Chacun des premier et deuxième circuits LOGIC1 et LOGIC2 est relié en série à un retardateur 106 ou 108, c'est-à-dire un circuit configuré pour retarder un signal d'un temps t. Ainsi, le signal de sortie de chacun des circuits 106 et 108 est le signal d'entrée de ce circuit 106 ou 108 retardé du temps t. L'association du premier circuit 102 et du circuit 106 forme un système 110. L'association du deuxième circuit 104 et du circuit 108 forme un système 112.

Les entrées du système 110, c'est-à-dire le système comprenant le circuit LOGIC1, correspondent aux entrées du circuit logique 102, et les sorties du système 110 correspondent aux sorties du circuit 106. Les sorties du circuit 102 sont reliées, de préférence connectées, aux entrées du circuit 106.

Les entrées du système 112, c'est-à-dire le système comprenant le circuit LOGIC2, correspondent aux entrées du circuit 108, et les sorties du système 112 correspondent aux sorties du circuit logique 104. Les sorties du circuit 108 sont reliées, de préférence connectées, aux entrées du circuit 104.

Ainsi, le circuit 106 comprend le même nombre de sorties et d'entrées que le circuit 102 a de sorties, et le circuit 106 comprend autant de sorties et d'entrées que le circuit 104 a d'entrées. Les systèmes 110 et 112 comprennent exactement le même nombre d'entrées. Les systèmes 110 et 112 comprennent, de plus, exactement le même nombre de sorties. Chaque entrée, respectivement chaque sortie, du système 110 correspond à une entrée, respectivement une sortie, du système 112. Chaque entrée et chaque sortie du système 110 est, lorsqu'il n'y a pas d'erreurs dans les systèmes 110 et 112, égale à l'entrée ou à la sortie correspondante du système 112. Ainsi, une erreur peut être repérée en comparant une sortie du système 110 à la sortie correspondante du système 112.

Le retard t provoqué par les circuits 106 et 108 est le même pour les deux systèmes 110 et 112. De plus, les circuits 106 et 108 reçoivent tout deux le même signal d'horloge CLK. Les circuits 102 et 104 sont aussi synchronisés par la même horloge CLK. De manière plus générale, les systèmes 110 et 112 sont configurés pour que leurs sorties soient synchronisées.

À titre de variante, les circuits 106 et 108 peuvent chacun être remplacés par plusieurs circuits identiques configurés pour ajouter un retard. Les circuits 106 et 108, qu'ils comprennent un ou plusieurs circuits apportant un retard, sont identiques aux dispersions de fabrication près et apportent exactement le même retard aux systèmes 110 et 112.

Les circuits 106 et 108 servent à éviter qu'une erreur apparaissant à un instant donné ne soit causée, par exemple par des rayonnements, dans les deux circuits logiques. Cela entrainerait les mêmes erreurs dans les deux circuits et rendrait impossible de détecter ces erreurs par comparaison des deux systèmes.

Les systèmes 110 et 112 reçoivent tous deux en entrée les mêmes signaux INPUT. De plus, les systèmes 110 et 112 comprennent les mêmes composants. Les systèmes 110 et 112 peuvent éventuellement comprendre des composants non représentés, identiques dans chacun des systèmes 110 et 112, et reliés de la même manière. Ainsi, les sorties du système 110 et les sorties du système 112 sont identiques, en l'absence d'erreurs.

Les sorties du système 110, qui comprend le circuit logique principal 102, constituent les sorties (OUTPUT) du dispositif 100. Les sorties du système 112, qui comprend le circuit logique 104, n'ont, de préférence, aucune autre utilité que la détection d'erreurs comme cela est décrit ici.

Au moins une partie des sorties du système 110, par exemple un nombre m de sorties, est reliée, de préférence connectée, à l'entrée d'un circuit 114. En effet, on peut choisir de ne pas vérifier, par le dispositif 100, les valeurs de certaines sorties. Il s'agit de signaux que l'on choisit de ne pas vérifier, par exemple des signaux dont l'impact sur le dispositif n'est pas suffisamment important pour que l'on accepte la perte de place due à la présence d'un comparateur supplémentaire. Certaines sorties des systèmes 110 et 112 ne sont donc pas reliées à des entrées des circuits 114 et 116. De même, les sorties du système 112 correspondant aux sorties du système 110 reliées au circuit 114 sont reliées, de préférence connectées, à un circuit 116. Les circuits 114 et 116 ont donc chacun m entrées reliées au système 110 ou 112 correspondant. Des exemples de circuits 114 et 116 sont décrits en relation avec la figure 2. Les circuits 114 et 116 sont des circuits identiques aux dispersions de fabrication près.

Les circuits 114 et 116 sont des circuits de compression du nombre de signaux. Ainsi, les circuits 114 et 116 sont configurés pour fournir un nombre n de sorties inférieur au nombre m d'entrées. Le nombre n de sorties de chaque circuit 114 est inférieur au nombre m de sorties de chacun des systèmes 110 et 112 relié ou connecté au circuit 114 ou 116.

Les circuits 114 et 116 sont, de plus, configurés pour que les sorties soient représentatives des entrées. Plus précisément, les circuits 114 et 116 sont configurés pour qu'il soit possible de détecter la plupart des erreurs, de préférence toutes les erreurs, dans un des systèmes 110 et 112 en comparant les sorties du circuit 114 avec les sorties du circuit 116. Les circuits 114 et 116 permettent ainsi de diminuer le nombre de signaux à comparer. De préférence, le taux d'erreur pouvant être détecté est supérieur à 90 %, de préférence supérieur à 99 %.

Selon la constitution des circuits 114 et 116, le ratio entre n et m peut varier. Cependant, pour certains types de systèmes, plus la diminution du nombre de sorties des circuits 114 et 116 est forte, plus le risque de perte d'information, c'est-à-dire le risque de ne pas détecter une erreur, est important. Par exemple, on peut choisir des systèmes ayant des ratios, ou taux de compression, compris entre 2 et 8.

Les circuits 114 et 116 sont identiques et ont une action identique sur les signaux de telle manière que, lorsqu'il n'y a pas d'erreurs, chaque sortie du circuit 114 doit être égale à une sortie correspondante du circuit 116.

Les sorties des circuits 114 et 116 sont reliées à un circuit de comparaison (COMPARATOR) 118. Le circuit de comparaison 118 est adapté à comparer chaque sortie du circuit 114 à la sortie correspondante du circuit 116. Par exemple, le circuit de comparaison 118 comprend autant de circuits de comparaison élémentaires, non représentés, que l'un des circuits 114 et 116 a de sorties. Par circuit de comparaison élémentaire, on entend par exemple un circuit de comparaison ayant uniquement deux entrées comparées l'une par rapport à l'autre. Chaque circuit de comparaison élémentaire compare le signal d'une des entrées reliées au circuit 114 au signal d'une des entrées reliées au circuit 116.

Les valeurs à comparer peuvent avoir une taille d'un ou plusieurs bits. Dans le cas où les valeurs à comparer ont une taille de plusieurs bits, le circuit de comparaison compare par exemple les valeurs bit à bit. Chaque circuit de comparaison élémentaire compare alors bit à bit le signal d'une des entrées du circuit de comparaison reliées au circuit 114 au signal de l'entrée du circuit de comparaison reliée au circuit 116 correspondante.

Lorsque toutes les sorties du circuit 114 sont égales aux sorties correspondantes du circuit 116, une sortie ER du circuit de comparaison prend une première valeur. Cela indique qu'il n'y a pas d'erreur. Lorsqu'au moins une sortie du circuit 114 est différente de la sortie correspondante du circuit 116, la sortie ER prend une deuxième valeur. Cela indique la présence d'au moins une erreur.

La valeur ER est par exemple une valeur binaire, ayant un état, par exemple 0, pour la présence d'erreur et un autre état, par exemple 1, pour l'absence d'erreur. Lorsqu'une erreur est détectée, des mesures peuvent être mise en oeuvre, par exemple la mise en veille du système ou l'extinction du système.

Dans l'exemple de la figure 1, les sorties des circuits 114 et 116 sont reliées au circuit 118 par l'intermédiaire de circuits 120 et 122 configurés pour retarder les signaux les traversant. Les circuits 120 et 122 sont par exemple des circuits identiques aux circuits 106 et 108. Les circuits 120 et 122 reçoivent un même signal d'horloge, de préférence le même signal d'horloge CLK que celui reçu par les circuits 106 et 108.

Les circuits 120 et 122 permettent de limiter, voire d'éviter, une éventuelle disparité de fréquences entre les signaux de sortie des circuits 114 et 116. Les signaux de sortie des circuits 114 et 116 sont donc synchronisés et peuvent être comparés par le circuit 118.

On aurait pu choisir de comparer directement les sorties des systèmes 110 et 112. On aurait alors relié les sorties des systèmes 110 et 112 au comparateur, sans passer par l'intermédiaire des systèmes 114 et 116. Cependant, cela nécessiterait un grand nombre de liaisons entre les circuits 114 et 116 et le circuit de comparaison 118, par exemple un grand nombre de fils électriques ou de métallisations dans un réseau d'interconnexion, et un grand nombre de circuits de comparaison élémentaires. La surface nécessaire au dispositif de détection d'erreurs serait alors grandement supérieure. De plus, cela augmenterait le risque de création d'erreurs causées dans les connexions.

La figure 2 représente plus en détail un exemple d'une partie du mode de réalisation de la figure 1.

Un bloc 200 représente le système 110. Ainsi, les sorties 202 du bloc 200 correspondent à des sorties du système 110. Plus précisément, les sorties 202 correspondent aux sorties du système 110 reliées, de préférence connectées, aux circuits 114 (figure 1). Un bloc 201 représente le système 112. Ainsi, la sortie 203 du bloc 201 correspond aux sorties du système 112. Plus précisément, les sorties 203 correspondent aux sorties du système 112 reliées, de préférence connectées, au circuit 116 (figure 1).

Un bloc 204 représente le circuit 114 relié au système 110. Un bloc 205 représente le circuit 116 relié au système 112.

Le bloc 204 comprend des portes OU EXCLUSIF ou portes XOR 206. Chaque porte XOR 206 a deux entrées 202. Chacune des deux entrées 202 est reliée à une sortie du bloc 200. De préférence, chaque sortie reliée à une porte XOR est reliée à une unique porte XOR.

Le bloc 205 est identique au bloc 204. Le bloc 205 comprend ainsi le même nombre de portes XOR. Ces portes XOR ne sont pas représentées dans le bloc 205.

Un bloc 210 représente le circuit de comparaison 118 (figure 1) et éventuellement le circuit 122 correspondant. Chacune des sorties des portes 206, et donc des sorties du bloc 204, est reliée à une entrée 208 du bloc 210. Le bloc 210 comprend, de plus, des entrées 209 reliées aux sorties du bloc 205. Les signaux de chaque entrée 208 sont comparés par le circuit de comparaison 118 aux signaux de l'entrée 209 correspondante.

Dans le cas où le bloc 204 comprend un nombre pair d'entrées reliées au bloc 200, le bloc 204 comprend deux fois moins de sorties que d'entrées. Dans le cas où le bloc 204 comprend un nombre impair d'entrées, une des entrées du bloc 204, non représentée, peut être directement connectée à une des sorties du bloc 204.

De préférence, les portes 206 sont des portes XOR bit à bit. Ainsi, si le signal sur la sortie 202 comprend des valeurs binaires sur plusieurs bits, chaque porte 206 traite chaque bit d'une valeur arrivant sur une des deux entrées 202 avec le bit correspondant d'une valeur arrivant sur l'autre entrée 202.

Dans l'exemple de fonctionnement suivant, on considère que le bloc 200 et le bloc 201 ont chacun huit sorties 202 ou 203. Les sorties 202 fournissent respectivement au bloc 204 les valeurs : 0 0 1 0 0 1 1 1. Ainsi, les entrées 208 du bloc 210, correspondant aux sorties des portes XOR du bloc 204 (au nombre de quatre), fournissent respectivement les valeurs : 0 1 1 0. On considère qu'une erreur apparaît au niveau du bloc 201. Ainsi, les sorties 203 du bloc 201 fournissent respectivement au bloc 205 les valeurs : 011 0 0 1 1 1. Les entrées 209 du bloc 210, correspondant aux sorties des portes XOR du bloc 205 (au nombre de quatre), fournissent respectivement les valeurs :11 1 0. L'erreur est donc détectée par le dispositif 100 en comparant les valeurs des entrées 208 et 209.

Dans ce mode de réalisation, la perte d'information est faible. En effet, une erreur seule sera toujours détectée. Pour qu'une erreur ne soit pas détectée, il est nécessaire que les deux valeurs fournies à la même porte XOR aient une valeur erronée.

Le risque que deux erreurs transitoires, par exemple une erreur causée par un rayonnement (SEU - Single Event Upset) apparaisse sur le même bit dans les deux systèmes est extrêmement faible. De même, le risque que deux erreurs permanentes, c'est-à-dire des erreurs provenant d'un défaut de la structure physique des systèmes, par exemple une connexion ne transmettant qu'une valeur, apparaisse sur des bits correspondant est faible. Dans le cas de deux erreurs permanentes, le risque de ne pas détecter l'erreur est d'autant plus faible considérant l'activité de la fonction logique, c'est-à-dire qu'une nouvelle donnée entrainera une nouvelle combinaison qui sera détectée sur un autre cycle de comparaison.

A titre de variante, les circuits 114 et 116 peuvent comprendre plusieurs portes XOR en série. Ainsi, au moins certaines des sorties des portes 206 peuvent être reliées, de préférence connectées, à des entrées d'autres portes XOR, non représentées.

Selon un autre mode de réalisation, les circuits 114 et 116 (figure 1) peuvent additionner de manière pondérée les bits d'un signal. Par exemple, les circuits 114 et 116 peuvent mettre en oeuvre des polynômes. Par exemple, les circuits 114 et 116 peuvent être basés sur le contrôle de redondance cyclique. Chacun des circuits 114 et 116 peut par exemple comprendre au moins un circuit de contrôle de redondance cyclique de niveau i, i étant un nombre supérieur ou égal à 2. Chaque circuit de contrôle de redondance cyclique comprend au moins deux entrées, les valeurs reçues en entrée étant additionnées de manière pondérée de manière à obtenir une ou plusieurs valeurs de sortie, représentatives des valeurs d'entrée.

Selon un autre mode de réalisation, les circuits 114 et 116 peuvent chacun implémenter un code de Hamming. Le code de Hamming est un algorithme mathématique permettant d'obtenir une signature représentative des valeurs d'entrée.

La signature représentative comprend plusieurs bits. Le taux de compression du code de Hamming est dépendant du nombre de valeurs d'entrée. Plus le circuit comprend d'entrées, plus le taux de compression est élevé.

L'utilisation du code de Hamming est un mode de réalisation particulièrement intéressant lorsque les circuits 114 et 116 ont un grand nombre d'entrées.

Le taux d'erreurs détectées est supérieur à 99%. Pour qu'une erreur ne soit pas détectée, il doit y avoir autant de valeurs erronées, au même instant, que la valeur de la distance de Hamming entre les valeurs d'entrée et les valeurs de sortie.

Le code de Hamming est par exemple implémenté par des portes logiques.

Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art.

Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims

Dispositif de détection d'erreurs comprenant des premier (110) et deuxième (112) systèmes identiques, les sorties du premier système étant reliées à un circuit de comparaison (118) par un premier circuit (114) et les sorties du deuxième système étant reliées au circuit de comparaison par un deuxième circuit (116) identique au premier circuit, les premier et deuxième circuits comprenant un nombre de sorties inférieur à leur nombre d'entrées.
Dispositif selon la revendication 1, dans lequel le circuit de comparaison (118) compare chaque sortie du premier (114) circuit à la sortie correspondante du deuxième (116) circuit.
Dispositif selon la revendication 1 ou 2, dans lequel une sortie (ER) du circuit de comparaison (118) prend une première valeur lorsque toutes les sorties des premier et deuxième circuits comparées sont les mêmes et une deuxième valeur lorsqu'elles ne sont pas les mêmes.
Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel les sorties et les entrées des premier (114) et deuxième (116) circuits sont des valeurs binaires.
Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel les sorties et les entrées des premier (114) et deuxième (116) circuits sont des valeurs binaires à plusieurs bits.
Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel chaque premier (114) et deuxième (116) circuit comprend une pluralité de portes XOR (206).
Dispositif selon la revendication 6, dans lequel chaque entrée des premier (114) et deuxième (116) circuits correspond à une entrée d'une des portes XOR (206) et chaque sortie des premier (114) et deuxième (116) circuits correspond à une sortie d'une des portes XOR (206).
Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel les premier et deuxième circuits implémentent un code de Hamming.
Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel les premier et deuxième circuits additionnent leurs valeurs d'entrée de manière pondérée.
Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel un parmi les premier (110) et deuxième (112) systèmes est relié en entrée à un retardateur (108) et l'autre parmi les premier (110) et deuxième (112) systèmes est identique en sortie avec un autre retardateur (106) identique au premier retardateur.
Dispositif selon l'une quelconque des revendications 1 à 10, dans lequel certaines sorties des premier (110) et deuxième (112) systèmes ne sont pas reliées aux premier (114) et deuxième (116) circuits.
Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel les premier (114) et deuxième (116) circuits sont reliés au circuit de comparaison (118) par l'intermédiaire de retardateurs (120, 122).