FR3085485A1 - Procede de test de fiabilite d'un composant electronique - Google Patents
Procede de test de fiabilite d'un composant electronique Download PDFInfo
- Publication number
- FR3085485A1 FR3085485A1 FR1857880A FR1857880A FR3085485A1 FR 3085485 A1 FR3085485 A1 FR 3085485A1 FR 1857880 A FR1857880 A FR 1857880A FR 1857880 A FR1857880 A FR 1857880A FR 3085485 A1 FR3085485 A1 FR 3085485A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- electronic component
- voltage
- current
- test method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005259 measurement Methods 0.000 claims abstract description 49
- 238000010998 test method Methods 0.000 claims abstract description 26
- 230000015556 catabolic process Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 230000002441 reversible effect Effects 0.000 description 12
- 230000032683 aging Effects 0.000 description 11
- 230000035882 stress Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
L'invention porte sur un procédé de test de la fiabilité d'un composant électronique de puissance. Le procédé de test comprend la mise en liaison électrique des bornes de commutation du composant aux bornes d'un générateur configuré pour appliquer une tension de contrainte entre les bornes de commutation et pour faire circuler un courant nominal entre les bornes de commutation, une première période de temps au cours de laquelle on place le composant électronique dans un état bloqué, une deuxième période de temps au cours de laquelle on place le composant électronique dans un état conducteur. Selon l'invention, le procédé de test comprend au moins une mesure, pendant la première et/ou la deuxième période de temps, du courant circulant entre les bornes de commutation et la comparaison de la mesure de courant avec une valeur seuil pour en déduire le degré de fiabilité du composant électronique.
Description
PROCEDE DE TEST DE FIABILITE D'UN COMPOSANT ELECTRONIQUE
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de test de fiabilité d'un composant électronique. Elle trouve une application particulière lorsque le composant est susceptible de présenter des modes de défaillance intermittents et réversibles, comme c'est le cas des composants électroniques comprenant un transistor haute tension comportant un canal en matériau III-V.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
La méthode HTRB (acronyme du terme anglo-saxon « High Temperature Reverse Bias ») est une méthode de test communément utilisée pour évaluer la fiabilité d'un composant électronique, c'est-à-dire pour évaluer l'aptitude d'un tel composant électronique à accomplir une fonction requise dans des conditions données pour une période de temps donnée. La méthode HTRB a été développée pour le test de fiabilité des composants électroniques comprenant des transistors MOSFET en silicium. De tels composants comportent une borne de commande reliée à la grille du transistor, deux bornes de commutation respectivement électriquement reliées à la source et au drain du transistor en silicium.
Selon la méthode HTRB, le composant électronique est placé dans un état bloqué et porté à une température proche de sa température maximale de jonction. Au cours d'un processus de vieillissement, une tension de contrainte élevée, correspondant typiquement à 80% de la tension de
- 2claquage du transistor, est appliquée entre le drain et la source, provoquant son vieillissement accéléré.
Certaines caractéristiques du transistor, considérées comme des indicateurs de son degré de fiabilité, sont mesurées à température ambiante, avant et après le processus de vieillissement. Il peut s'agir de la tension de seuil, qui désigne la tension minimale à appliquer entre la grille et la source du transistor pour le faire passer d'un état bloqué à un état conducteur. Il peut également s'agir du courant de fuite, qui désigne le courant circulant entre le drain et la source lorsque le transistor se trouve en état bloqué.
Selon la méthode connue, on compare les caractéristiques relevées du transistor avant et après vieillissement pour déterminer la fiabilité du composant. Une évolution défavorable d'une caractéristique, comme par exemple une augmentation significative du courant de fuite, conduit à déclarer le composant peu fiable. Cette méthode permet ainsi de détecter des modes de défaillance irréversibles révélés par le processus de vieillissement. Elle permet de qualifier un lot de composants à partir du test d'un composant représentatif de ce lot, ou elle permet d'ajuster le procédé de fabrication des composants, ou des transistors intégrés dans ces composants, pour qu'ils présentent la fiabilité requise.
Certains types de composants peuvent toutefois présenter des modes de défaillance intermittents et réversibles. C'est le cas notamment de ceux incorporant des transistors haute tension à base de matériau III-V, tels que les transistors à haute mobilité électronique (HEMT acronyme de « High Electron Mobility Transistor » selon la terminologie anglo-saxonne généralement employée).
-3A titre d'exemples de tels modes de défaillance, on peut citer l'effet de chute de courant à l'état conducteur, qui se manifeste par un effondrement du courant traversant le drain lorsqu'une forte tension est appliquée entre le drain et la source du transistor et lorsque celui-ci se trouve dans un état conducteur. Les inventeurs de la présente demande ont également identifié un autre mode de défaillance, appelé le phénomène de « partially-On », qui désigne l'observation d'un courant sensiblement supérieur au courant de fuite circulant entre le drain et la source du transistor, lorsque celui-ci se trouve en état bloqué.
Ces modes de défaillance originaux sont réversibles en ce qu'ils sont susceptibles de se produire, de perdurer un certain laps de temps, puis de disparaître. Ils sont également intermittents en ce gu'ils ne se produisent pas de façon régulière et constante, et ont un comportement inégal et imprévisible.
Ces phénomènes, du fait de leur caractère intermittent et réversible, ne peuvent être détectés par les méthodes connues, et notamment par la méthode HTRB. Cette méthode de test de fiabilité n'est donc pas satisfaisante pour certains types de composants.
Un but de l'invention est de proposer un procédé de test de fiabilité de composants électroniques lorsque ceuxci sont susceptibles d'avoir des modes de défaillance intermittents et/ou réversibles.
-4BREVE DESCRIPTION DE L'INVENTION
En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un procédé de test de la fiabilité d'un composant électronique, le composant électronique comprenant deux bornes de commutation disposées de part et d'autre d'un chemin de courant, une borne de commande, au moins un transistor haute tension, le procédé de test comprenant :
la mise en liaison électrique des bornes de commutation du composant aux bornes d'un générateur configuré pour appliquer une tension de contrainte entre les bornes de commutation, supérieure à 100 V, et configuré pour faire circuler un courant nominal entre les bornes de commutation ;
une première période de temps au cours de laquelle on place le composant électronique dans un état bloqué ; puis une deuxième période de temps au cours de laquelle on place le composant électronique dans un état conducteur ;
Selon l'invention, le procédé de test comprend :
au moins une mesure, pendant la première et/ou la deuxième période de temps, du courant circulant entre les bornes de commutation ;
une comparaison de la mesure de courant avec une valeur seuil pour en déduire le degré de fiabilité du composant électronique.
Le procédé ainsi configuré permet la mesure en continu, tout au long du vieillissement, des indicateurs permettant une détection des modes de défaillance intermittents et réversibles du composant électronique.
-5Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• le transistor haute tension présente une tension de claquage, supérieure à 200 V, jusqu'à laquelle le transistor est apte à fonctionner sans provoquer de phénomène de claquage ou d'avalanche ;
• la tension de contrainte est comprise entre 0,8 fois la tension de claquage et la tension de claquage ;
• le composant électronique est porté à une température inférieure à 200°C ;
• le composant électronique est disposé dans une étuve ;
• le transistor est un transistor à haute mobilité électronique ;
• le transistor est un transistor en mode déplétion ou un transistor en mode enrichissement ;
• la première et/ou la deuxième période de temps est répétée au moins une fois ;
• la au moins une mesure est réalisée pendant la première période de temps pour établir une mesure du courant de fuite du transistor, et on déduit que le composant est défaillant si le courant de fuite est supérieur à la valeur seuil ;
la valeur seuil est inférieure à 500 μΑ ;
• la au moins une mesure est réalisée pendant la deuxième période de temps pour établir une mesure du courant passant du transistor, et on déduit que le composant est défaillant si le courant passant est inférieur à la valeur seuil ;
• la valeur seuil est supérieure à 0,8 fois le courant nominal ;
• le transistor haute tension comporte un canal en matériau III-V dans le chemin de courant.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :
- La figure 1 représente un montage électrique de principe permettant de mettre en œuvre un procédé de test conforme à l'invention ;
- Les figures 2a à 2c représentent respectivement des exemples de composants électroniques pouvant tirer profit d'un test de fiabilité conforme à l'invention ;
La figure 3 et 4 représentent des chronogrammes des différentes tensions et courants associés respectivement à un composant électronique fonctionnel et à un composant électronique défaillant au cours du procédé de test de fiabilité conforme à l'invention ;
-7La figure presente un mode de mise en œuvre particulièrement avantageux de fiabilité.
la méthode de test de
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 1 illustre un montage électrique de principe permettant de mettre en œuvre un procédé de test conforme à l'invention.
Un composant électronique sous test 1 est disposé sur un support de test 2.
Le composant comprend deux bornes de commutation 3a, 3b disposées de part et d'autre d'un chemin de courant traversant le composant, et une borne de commande 3c. Ce composant électronique 1 peut former un commutateur dont l'état conducteur ou bloqué du chemin de courant est commandé par la tension appliquée à la borne de commande 3c.
Ce composant électronique peut être destiné à être intégré dans un système dans lequel il est électriquement relié à une charge constituée d'un circuit de puissance et d'un générateur, pour permettre de transférer de l'énergie du générateur au circuit de puissance pendant les périodes de conduction. La tension fournie par le générateur est usuellement de forte valeur, par exemple 400V, 600V ou plus.
Le composant électronique 1 peut être de différentes natures.
Ainsi, et comme cela est illustré sur figure 2a, le composant électronique 1 peut être constitué d'un simple transistor haute tension la en matériaux III-V, disposé dans
- 8un boîtier. Dans ce cas, le drain D et la source S du transistor la sont reliés électriquement aux bornes de commutation 3a, 3b du composant 1. La grille G du transistor la est électriquement reliée à la borne de commande 3c du composant 1. Le transistor haute tension la peut être un transistor à haute mobilité électronique (« HEMT » selon l'acronyme anglo-saxon) dont le canal est en matériau matériaux III-V. Le chemin de courant traversant le composant électronique 1 entre ses deux bornes de commutation 3a, 3b circule dans le canal du transistor haute tension la.
Comme cela est bien connu en soi, un transistor peut être dit « normally-on », ou transistor en mode déplétion (« depletion mode » ou « D-mode » selon la terminologie anglo-saxonne). Dans ce cas il présente une tension de seuil négative. Cela signifie qu'il sera dans un état conducteur, c'est-à-dire qu'il pourra conduire le courant dans son canal, avec une tension entre la grille et la source de 0 V. Alternativement, il peut être dit « normally-off », ou transistor en mode enrichissement (« enhancement mode » ou « E-mode » selon la terminologie anglo-saxonne). Dans ce cas, le transistor présente une tension de seuil positive, ce qui a pour conséquence qu' il se trouvera dans un état bloqué, c'est-à-dire qu'il ne pourra pas conduire le courant dans son canal, lorsque la tension entre la grille et la source est de 0 V. Que le transistor soit de type « normallyon » ou « normally-off », il faut appliquer une tension entre la source et la grille supérieure à la tension de seuil pour faire passer le transistor dans un état conducteur et, inversement, appliquer une tension entre la source et la grille inférieure à la tension de seuil pour faire passer le transistor dans un état bloqué.
De préférence, le transistor haute tension la dans le montage de la figure 2a est un transistor en mode
- 9enrichissement. La tension appliquée à la borne de commande 3c (correspondant à la tension Vgs lorsque la source S est reliée à la masse du système) doit dans ce cas être supérieure à la tension de seuil positive du transistor haute tension la pour rendre le transistor (et donc le composant électronique 1 de la figure 2a) dans un état conducteur. Inversement, la tension appliquée à la borne de commande doit être inférieure à la tension de seuil du transistor haute tension la, par exemple nulle ou négative, pour placer le transistor haute tension la (et le composant 1) dans un état bloqué.
Les figures 2b et 2c représentent respectivement d'autres composants électroniques 1 pouvant faire l'objet d'un test de fiabilité conforme à la présente description. Ces composants électroniques 1 mettent en œuvre un circuit associant, dans un montage en série, un transistor haute tension en matériau III-V la similaire à celui qui vient d'être décrit en référence à la figure 2a, et un transistor basse tension lb en mode enrichissement pour former un commutateur. Les transistors la, lb sont commandés pour placer sélectivement le composant électronique 1 dans un état conducteur ou un état bloqué du chemin de courant selon la valeur d'un signal extérieur de commutation, appliqué sur la borne de commande 3c du composant.
Comme cela est représenté sur la figure 2b, les deux transistors la, lb peuvent être montés en cascode, et dans ce cas la source S du transistor basse tension lb est électriquement reliée à la grille G du transistor haute tension la. Le composant électronique 1 peut être sélectivement placé dans un état conducteur ou un état bloqué par l'intermédiaire d'un signal de commande appliqué à la borne de commande 3c reliée à la grille G du transistor basse tension lb. Plus spécifiquement, le composant 1 est placé
- 10dans un état conducteur lorsque le signal de commande excède la tension de seuil du transistor basse tension 1b, et est placé dans un état bloqué lorsque le signal de commande est inférieur à la tension de seuil du transistor basse tension.
Lorsque le transistor haute tension en matériau IIIV la est en mode « normally-on », les deux transistors peuvent alternativement être montés en cascade, comme cela fait l'objet de la figure 2c. Dans ce cas, un circuit de commande le élabore un premier et un deuxième signal de grille, selon la valeur d'un signal de commande appliqué à la borne de commande du composant électronique 1 et transmis au circuit de commande le. Les premier et deuxième signal de grille sont appliqués respectivement à la grille G du transistor basse tension 1b et à la grille G du transistor haute tension la pour sélectivement placer ce dispositif dans l'état conducteur ou l'état bloqué. Le circuit de commande peut être conçu, par exemple, pour rendre le composant électronique 1 bloqué, lorsque le signal de commande est de 0 V, et rendre le composant électronique 1 conducteur, lorsque le signal de commande est de 3 V ou V.
Dans les deux cas représentés sur les figures 2b et 2C, le composant électronique 1 est avantageusement « normalement bloqué », c'est-à-dire qu'en l'absence d'alimentation ou de tension sur la borne de commande, le composant 1 est dans un mode inactif, à l'état bloqué.
En complément à cette description détaillée des figures 2a à 2c, et par souci de clarté, on désigne dans le cadre de la présente demande, par « transistor haute tension », de préférence un transistor qui présente une tension de claquage ou d'avalanche supérieure à 200 V. Un composant électronique mettant en œuvre un tel transistor est donc susceptible de fonctionner, c'est-à-dire de
- 11 maintenir une tension d'au moins 200 V entre ses deux bornes de commutation, sans défaillir.
Lorsque le composant électronique comporte également un transistor basse tension, celui-ci présentera une tension d'avalanche ou de claquage inférieure à celle du transistor haute tension. Ce transistor basse tension peut être composé de silicium.
En tout état de cause, et quelle que soit la nature du composant électronique 1 qui fait l'objet du test de fiabilité, celui-ci comprend au moins un transistor haute tension en matériau III-V, c'est-à-dire dont le canal entre le drain et la source est constitué d'un matériau III-V. Ce canal est disposé dans le chemin du courant existant entre les deux bornes de commutation 3a, 3b du composant électronique 1.
Ce composant 1 est donc susceptible de montrer des modes de défaillance intermittents et réversibles, comme cela a été exposé en introduction de cette demande.
Revenant à la description de la figure 1, le support de test 3 est muni de moyens permettant de retenir le composant électronique 1 et de le connecter électriquement à des instruments de mesure et de commande. Ce support de test 3 peut ainsi prévoir un ensemble de pistes conductrices et/ou de composants électroniques discrets ou intégrés, reliant certaines bornes du composant sous test 1, et notamment les bornes de commutation 3a, 3b et de commande 3c, à une pluralité de broches 2a disposées sur le support de test 2 et permettant de relier le composant aux équipements de mesure et de commande.
- 12Ainsi, sur la représentation schématique de la figure 1, les bornes de commutation 3a, 3b sont électriquement reliées à un générateur de tension G. Ce générateur peut être configuré pour appliquer une tension nominale entre les bornes de commutation 3a, 3b du composant 1 lorsque celuici est bloqué ; et pour faire circuler un courant nominal dans le chemin de courant du composant 1, lorsque celui-ci est conducteur. Ce générateur peut combiner en série une source de tension et une charge dont on peut fixer les caractéristiques, au cours d'une étape préalable de calibration pour que cette tension nominale et ce courant nominal s'appliquent au composant particulier dont on souhaite tester la fiabilité.
On a également représenté sur le support de test 3 de la figure 1, une résistance de mesure R disposée en série entre le composant électronique 1 et le générateur G. En prélevant la tension existant aux bornes de cette résistance, qui présente une très faible valeur, on peut déterminer ou estimer le courant circulant dans le chemin de courant du composant 1. Cette résistance étant de faible valeur, on considérera qu'elle n'affecte pas la tension pouvant s'appliquer aux bornes du composant 1 lorsque celui-ci est en état bloqué, qui restera donc sensiblement celle appliquée par le générateur G.
Les broches 2a du support de test peuvent également être reliées à un équipement de commande et de mesure 4, par exemple par l'intermédiaire d'une nappe de connexion 5.
Une fois relié électriquement au composant électronique 1, l'équipement de commande et de mesure 4 peut placer le composant 1 dans des conditions permettant d'appliquer le test de fiabilité et procéder aux mesures nécessaires pour interpréter ce test.
- 13 L'équipement 4 peut en particulier appliquer une tension sur la borne de commande 3c du composant électronique 1 pour sélectivement le rendre conducteur ou bloqué. Il peut alimenter le composant électronique 1 si celui-ci le nécessite. L'équipement 4 peut également mesurer différentes tensions et/ou courants aux différentes bornes du composant électronique 1 ou aux bornes d'autres éléments disposés sur le support de test 3. L'équipement 4 peut notamment mesurer ou estimer le courant circulant dans le chemin de courant, par exemple en mesurant la tension aux bornes de la résistance de mesure R.
L'équipement de commande et de mesure 4 peut appliquer des séquences de commandes et de mesures préprogrammées, et procéder à l'enregistrement de ces mesures, de manière à permettre de dérouler le test de fiabilité automatiquement et sans supervision permanente d'un opérateur.
L'équipement de commande et de mesure 4 peut également contrôler les paramètres du générateur G, par exemple sa tension et son courant nominal lorsque celui-ci est relié au composant électronique 1, comme cela a été exposé précédemment.
L'équipement 4 est muni de moyens de calcul ou relié à un dispositif de calcul pour procéder à l'analyse des mesures relevées et fournir un résultat de fiabilité ou un diagnostic complet du composant sous test.
Dans le montage schématique de la figure 1, la deuxième borne de commutation 3b est reliée à une masse électrique.
- 14Le support de test 3 peut être placé dans une étuve ou dans un four de manière à porter le composant électronique 1 à une température typiquement inférieure à 200°C, par exemple comprise entre 150°C et 175°C au moins pendant une partie du procédé de test, ce qui permet d'accélérer le vieillissement du composant électronique sous test. Outre une étuve ou un four, tout autre moyen permettant de porter le composant 1 à la température souhaitée est envisageable. A titre d'exemple, le chauffage peut être réalisé par induction ou obtenu naturellement en appliquant une tension de contrainte de forte amplitude aux bornes du transistor haute tension, comme cela sera exposé plus en détails dans la suite de cet exposé.
La méthode de test de fiabilité qui fait l'objet de la présente description tire profit du montage qui vient d'être décrit pour réaliser des mesures en continu, c'està-dire au cours de l'exécution du test de fiabilité, afin de détecter les modes de défaillance intermittents et réversibles du composant sous test 1.
Le procédé de test conforme à la présente description prévoit ainsi une première étape au cours de laquelle on met en liaison électrique le composant électronique sous test 1 avec son environnement de mesure. Il peut s'agir de placer le composant sur le support de mesure 3 tel que cela a été décrit en relation avec la description de la figure 1. On cherche notamment au cours de cette étape à mettre en liaison électrique les bornes de commutation 3a, 3b du composant électronique 1 aux bornes du générateur G. On cherche également à relier le composant électronique 1 à l'équipement de commande et de mesure 4, notamment pour pouvoir électriquement commander la tension appliquée à la borne de commande 3a du composant et relever le courant circulant
- 15dans le chemin du courant à l'aide de la résistance de mesure R.
Cette étape préparatoire peut également comporter la configuration du générateur G pour que celui-ci applique une tension de contrainte importante entre les bornes de commutation du composant électronique 1 lorsque celui-ci est commandé bloqué, et sa configuration pour qu'un courant nominal déterminé circule dans le chemin du courant du composant électronique 1 lorsque celui-ci est commandé conducteur. Cette étape préparatoire peut avoir été précédée d'une étape de calibration, visant justement à déterminer les paramètres du générateur visant à obtenir la tension nominale et le courant nominal associés au composant électronique sous test 1.
La figure 3 représente un chronogramme des différentes tensions et courants associés aux composant électronique 1 au cours du procédé de test de fiabilité.
Comme cela est visible sur ce chronogramme, le procédé prévoit une première période de temps 8 au cours de laquelle le composant électronique 1 est placé dans un état bloqué. Durant cette période, le générateur est configuré de manière à appliquer une tension de contrainte Vc, typiquement supérieure à 100 V, entre les deux bornes de commutation 2a, 2b. Pour permettre cela, l'équipement de mesure et de commande 4 applique une tension de commande Va sur le composant électronique test 1 pour rendre ce composant bloqué, comme cela a été détaillé en relation avec la description des composants électroniques des figures 2a à 2c.
D'une manière générale, on cherchera à appliquer une tension de contrainte Vc le plus grand possible sans excéder
- 16la tension de claquage du transistor haute tension la. On rappelle que cette tension est la tension maximale à laquelle le transistor la peut être employé sans risquer d'être détérioré. Il s'agit d'une caractéristique du transistor qui peut être fourni par son fabricant. On sollicite ainsi le transistor à haute tension la de manière importante, et on accélère le vieillissement du composant électronique sous test 1.
Avantageusement, et de manière non limitative, la tension de contrainte Vc appliquée par le générateur G peut être comprise entre 0,8 fois la tension de claquage et 1 fois cette tension de claquage.
Comme cela est représenté sur la figure 3, au cours de cette première période de temps, un courant de fuite If circule dans le chemin de courant et notamment entre le drain D et la source S du transistor haute tension la. Ce courant de fuite If peut être estimé en procédant à l'acquisition, par l'intermédiaire de l'équipement de commande et de mesure 4, de la tension présente aux bornes de la résistance de mesure R. Dans un fonctionnement normal du composant, ce courant de fuite If est inférieur à un courant de fuite seuil Ifs déterminé.
Le procédé de test de fiabilité prévoit, à la suite de la première période, une deuxième période de temps 9 au cours de laquelle le composant électronique 1 est placé dans un état conducteur. Au cours de cette période, un courant passant Ip circule dans le chemin de courant, et notamment dans le canal du transistor haute tensions la. Dans le cas d'un fonctionnement conforme du composant électronique 1, ce courant passant Ip est égal ou proche du courant nominal In qui a été choisi au cours de l'étape préparatoire ou de calibration du test.
- 17Le procédé conforme à l'invention prévoit également l'acquisition de mesure du courant circulant dans le chemin de courant pendant la première et/ou la deuxième période de temps. Cette mesure de courant pourra donc correspondre au courant de fuite If si elle est réalisée au cours de la première de période de temps 8 ou au courant passant Ip si elle est réalisée au cours de la seconde période de temps 9.
L'invention cherchant à identifier les modes de défaillance intermittents et/ou réversibles à partir de ces mesures, on comprend qu'il est avantageux de répéter ces mesures de courant au cours de l'une et de l'autre des périodes de temps à une fréquence suffisante pour caractériser convenablement le composant. Par exemple, l'équipement de commande et de mesure 4 peut être configuré pour relever une mesure de courant toutes les secondes ou toutes les minutes.
Chaque période de temps peut durer d'une à plusieurs minutes. Avantageusement, le procédé comprend la répétition des premières et des deuxièmes périodes de temps de manière à faire durer le test pendant une durée déterminée qui peut s'étendre sur plusieurs heures, voire plusieurs jours. Les deux périodes de temps peuvent avoir une durée différente l'une de l'autre.
La modulation possible de la durée et de la répétition de ces deux périodes de temps permet à l'utilisateur de déterminer, en fonction du niveau d'exigence, à la fois la durée totale de vieillissement du composant 1 et la durée de test pendant laquelle chaque mode de défaillance aura la possibilité de se produire. Cela permet également, dans un mode de mise en œuvre qui sera détaillé ultérieurement, de pouvoir effectuer des variations
- 18de la tension de commande Va au cours de la deuxième période de temps.
Le procédé de test conforme à la présente description comprend également une étape de comparaison des mesures de courant réalisé au cours de l'exécution du test avec une valeur seuil pour déterminer le degré de fiabilité du composant électronique sous test 1.
Cette étape de comparaison peut être réalisée pendant le test lui-même, par l'équipement de commande et de mesure 4 au fur et à mesure de l'acquisition des mesures de courant. Alternativement, l'étape de comparaison peut être réalisée après, à l'issue de la première et de la deuxième période de temps, ou de la succession de premières et deuxièmes périodes de temps.
Une mesure de courant réalisée au cours de la première période de temps 8, un courant de fuite If donc, est comparée avec un courant de fuite maximum, dit courant de fuite seuil IfS, au-delà duquel il sera convenu que le composant montre un mode de défaillance. Cette valeur seuil est typiquement inférieure à 500 micro-ampère, comme par exemple 400 micro-ampère ou 300 micro-ampère.
Une mesure de courant réalisée au cours de la seconde période de temps 9, un courant passant Ip dans le chemin de courant donc, est comparée au courant nominal In attendu. Le composant est déclaré défaillant si le courant passant Ip est bien inférieur à ce courant nominal In attendu, par exemple en-deçà de 0,8 fois le courant nominal In. Une telle situation témoigne d'une situation de chute de courant passant et du peu de fiabilité du composant.
- 19La survenance intermittente et réversible de tels phénomènes de défaillance est illustrée dans la figure 4, qui illustre les mesures relevées au cours du test de fiabilité d'un composant défaillant.
On observe qu'au cours de la première période de temps 8 de la figure 3, le courant demeure constant, inférieur au courant de fuite seuil IfS, comme cela est attendu d'un dispositif fonctionnel. En revanche, au cours de la première période de temps 8' de la figure 4, on remarque qu'alors que le composant 1 est maintenu en état bloqué, le courant mesuré admet des pics, d'intensité et de durée variables, supérieurs à la valeur seuil IfS. Ces pics décrivent des phénomènes de « partially-on », indicateurs de la défaillance du composant 1.
De la même manière, concernant le phénomène de chute de courant, on constate dans la deuxième période de temps 9 de la figure 3 que comme attendu d'un composant fonctionnel, un courant passant Ip commence à circuler dès lors que le composant 1 commute dans un état conducteur, pour atteindre un courant nominal In attendu. En revanche, au cours de la deuxième période de temps 9' de la figure 4, alors que la configuration est la même, un effondrement du courant passant se produit, révélant la survenance d'un phénomène de chute de courant, indicateur de la défaillance du composant 1.
La figure 4 présente également l'évolution du signal COMP, qui peut être élaboré par le dispositif de mesure et de commande, ce signal présentant une valeur Ί' lorsqu'au cours de l'étape de comparaison, on identifie une situation de défaillance du composant, et une valeur Ό' dans le cas contraire.
- 20Suivant le niveau d'exigence du test que l'on souhaite réaliser, le caractère fiable ou non fiable du composant sous test peut être ajusté à la fréquence des occurrences des événements qui viennent d'être décrits, par exemple la fréquence du passage à '1' du signal COMP ou la
| durée pendant lequel ce signal | est | resté | à cette valeur Ί'. | ||
| La figure 5 présente | un | mode | de | mise | en œuvre |
| particulièrement avantageux | dans | le | cas | où | l'on peut |
| directement commander la tension | de grille | du | transistor |
haute tension la par l'intermédiaire de la borne de commande 3c ou d'une autre borne du composant électronique. C'est en particulier le cas du composant présenté à la figure 2a, pour lequel la borne de commande 3c est directement reliée à la grille du transistor haute tension la. Dans ce mode, au cours de la deuxième période de temps 9'' on applique à la borne de commande 3c une rampe de tension afin de mesurer la réaction du composant 1 lorsqu'il passe progressivement de l'état bloqué à l'état conducteur. Ainsi, la tension Va, initialement inférieure à la tension de seuil du transistor haute tension la, augmente de manière linéaire jusqu'à une valeur supérieure à la tension de seuil Vth du transistor haute tension la. Cela permet notamment de vérifier la valeur de la tension de seuil Vth, tension à partir de laquelle le transistor haute tension la passe de l'état bloqué à l'état conducteur, ainsi que la valeur de la transconductance du transistor haute tension la. Il est de cette façon possible de mettre en évidence d'un décalage de la tension de seuil au cours du vieillissement, qui est un autre mode de défaillance du composant 1 se produisant notamment à des températures significativement supérieures à la température ambiante.
De la même façon, il est également envisageable d'appliquer successivement plusieurs rampes de tension au
- 21 cours de la deuxième période de temps 9'', chaque rampe étant appliquée avec un courant nominal différent. Il est ainsi possible d'observer la réaction du composant face au passage de courants de plus en plus importants, ce qui permet d'évaluer la capacité du composant à supporter des courants importants.
Une configuration particulièrement avantageuse de la présente méthode de test de fiabilité comprend l'application successive de deux rampes de tension, l'une alors que le générateur G est configuré pour délivrer un courant nominal Ini de 100 milliampère, l'autre pour un courant nominal In2 de 1 ampère. Cela permet d'une part de déterminer la tension de seuil Vth du transistor haute tension la, et d'autre part d'évaluer la capacité du composant 1 à supporter le passage d'un courant important.
Ce mode de mise en œuvre avantageux peut être séquencé par l'intermédiaire de l'équipement de commande et de mesure 4. Celui-ci peut également procéder au relevé régulier et à l'analyse du courant de commutation circulant dans le composant sous test, de manière à caractériser sa fiabilité.
Le procédé qui vient de faire l'objet de la présente description permet une mesure en continu, tout au long du vieillissement, des paramètres du transistor 1, permettant notamment une détection des modes de défaillance intermittents et réversibles.
Bien entendu l'invention n'est pas limitée au mode de mise en œuvre décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
- 22Ainsi, il est tout à fait possible d'envisager d'autres transistors à effet de champ que des transistors « HEMT », tels que des transistors JFET (« Junction FieldEffect Transistor ») , des transistors MOSFET (Metal Oxyde Semiconductor Field-Effect Transistor), des transistors MESFET (MEtal Semiconductor Field-Effect Transistor), des transistors ChemFET (Chemical Field-Effect Transistor), des transistors ISFET (Ion Sensitive Field-Effect Transistor), des transistors EOSFET (Electrolyte Oxyde Semiconductor Field-Effect Transistor). Il peut également s'agir de transistors bipolaires ou de toute autres natures. Il n'est pas nécessaire que le canal du transistor soit constitué d'un matériau III-V.
Par ailleurs, un procédé conforme à l'invention peut tout à fait envisager le test en simultané de plusieurs composants, voire d'un grand nombre de composants électroniques.
Claims (13)
- REVENDICATIONS1. Procédé de test de la fiabilité d'un composant électronique, le composant électronique comprenant deux bornes de commutation disposées de part et d'autre d'un chemin de courant, une borne de commande, au moins un transistor haute tension, le procédé de test comprenant : la mise en liaison électrique des bornes de commutation du composant aux bornes d'un générateur configuré pour appliquer une tension de contrainte entre les bornes de commutation, supérieure à 100 V, et configuré pour faire circuler un courant nominal entre les bornes de commutation ;une première période de temps au cours de laquelle on place le composant électronique dans un état bloqué ; puis une deuxième période de temps au cours de laquelle on place le composant électronique dans un état conducteur ;le procédé de test comprenant par ailleurs :au moins une mesure, pendant la première et/ou la deuxième période de temps, du courant circulant entre les bornes de commutation ;une comparaison de la mesure de courant avec une valeur seuil pour en déduire le degré de fiabilité du composant électronique.
- 2. Procédé de test selon l'une des revendications précédentes dans lequel le transistor haute tension présente une tension de claquage, supérieure à 200 V, jusqu'à laquelle le transistor est apte à fonctionner sans provoquer de phénomène de claquage ou d'avalanche.
- 3. Procédé de test selon la revendication précédente dans lequel la tension de contrainte est comprise entre 0,8 fois la tension de claquage et la tension de claquage.
- 4. Procédé de test selon l'une des revendications précédentes dans lequel le composant électronique est porté à une température inférieure à 200°C.
- 5. Procédé de test selon la revendication 4 dans lequel le composant électronique est disposé dans une étuve.
- 6. Procédé de test selon l'une des revendications précédentes dans lequel le transistor est un transistor à haute mobilité électronique.
- 7. Procédé de test selon l'une des revendications précédentes dans lequel le transistor est un transistor en mode déplétion ou un transistor en mode enrichissement.
- 8. Procédé de test selon l'une des revendications précédentes dans lequel la première et/ou la deuxième période de temps est répétée au moins une fois.
- 9. Procédé de test selon l'une des revendications précédentes dans lequel là au moins une mesure est réalisée pendant la première période de temps pour établir une mesure du courant de fuite du transistor, et on déduit que le composant est défaillant si le courant de fuite est supérieur à la valeur seuil.
- 10. Procédé de test selon la revendication précédente dans lequel la valeur seuil est inférieure à 500 μΑ.
- 11. Procédé de test selon l'une des revendications précédentes dans lequel là au moins une mesure est-25réalisée pendant la deuxième période de temps pour établir une mesure du courant passant du transistor, et on déduit que le composant est défaillant si le courant passant est inférieur à la valeur seuil.
- 12. Procédé de test selon la revendication précédente dans lequel la valeur seuil est supérieure à 0,8 fois le courant nominal.10
- 13. Procédé de test selon l'une des revendications précédentes dans lequel le transistor haute tension comporte un canal en matériau III-V dans le chemin de courant.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1857880A FR3085485B1 (fr) | 2018-09-03 | 2018-09-03 | Procede de test de fiabilite d'un composant electronique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1857880A FR3085485B1 (fr) | 2018-09-03 | 2018-09-03 | Procede de test de fiabilite d'un composant electronique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3085485A1 true FR3085485A1 (fr) | 2020-03-06 |
| FR3085485B1 FR3085485B1 (fr) | 2021-03-19 |
Family
ID=63722660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1857880A Active FR3085485B1 (fr) | 2018-09-03 | 2018-09-03 | Procede de test de fiabilite d'un composant electronique |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3085485B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150177310A1 (en) * | 2013-12-19 | 2015-06-25 | Infineon Technologies Ag | Testing of Semiconductor Devices and Devices, and Designs Thereof |
| DE102014115204A1 (de) * | 2014-10-20 | 2016-04-21 | Infineon Technologies Ag | Testen von Vorrichtungen |
| US20180059166A1 (en) * | 2016-08-26 | 2018-03-01 | Infineon Technologies Ag | Test Circuit for Stress Leakage Measurements |
-
2018
- 2018-09-03 FR FR1857880A patent/FR3085485B1/fr active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150177310A1 (en) * | 2013-12-19 | 2015-06-25 | Infineon Technologies Ag | Testing of Semiconductor Devices and Devices, and Designs Thereof |
| DE102014115204A1 (de) * | 2014-10-20 | 2016-04-21 | Infineon Technologies Ag | Testen von Vorrichtungen |
| US20180059166A1 (en) * | 2016-08-26 | 2018-03-01 | Infineon Technologies Ag | Test Circuit for Stress Leakage Measurements |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3085485B1 (fr) | 2021-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11169200B2 (en) | Method for the characterization and monitoring of integrated circuits | |
| Gonzalez et al. | A novel non-intrusive technique for bti characterization in sic mosfet s | |
| EP1860446B1 (fr) | Procédé et dispositif de mesure de température de jonction d'un composant électronique. | |
| FR2845767A1 (fr) | Capteur numerique de temperature integre | |
| FR2992067A1 (fr) | Procede et dispositif d'ajustement de la tension de polarisation d'une photodiode spad | |
| CN101963650B (zh) | 用于评估集成电路的可靠性的方法和系统 | |
| FR2772923A1 (fr) | Circuit electronique de surveillance de tension electrique | |
| Chobola | Noise as a tool for non-destructive testing of single-crystal silicon solar cells | |
| FR3085485A1 (fr) | Procede de test de fiabilite d'un composant electronique | |
| EP0159279A1 (fr) | Procédé de contrôle d'adaptation d'impédance dans les chaînes de réception faible bruit et thermomètre micro-onde miniature de mise en oeuvre du procédé | |
| JP6397266B2 (ja) | 半導体トランジスタのテスト方法 | |
| US6137301A (en) | EPROM used as a voltage monitor for semiconductor burn-in | |
| Long et al. | Characterizing Persistence in the WFC3 IR Channel: Finite Trapping Times | |
| Tapero et al. | Comparison of irradiation at low dose rate and irradiation at elevated temperature to reveal ELDRS in bipolar linear circuits | |
| Chaturvedi et al. | Fast near-interface traps in 4H-SiC MOS capacitors measured by an integrated-charge method | |
| EP2567245B1 (fr) | Appareil de mesure de la resistance electrique locale d'une surface | |
| Benvegnù et al. | Trap investigation under class AB operation in AlGaN/GaN HEMTs based on output-admittance frequency dispersion, pulsed and transient measurements | |
| EP3046110A1 (fr) | Système de caractérisation d'une cellule mémoire flash | |
| FR2994266A1 (fr) | Procede et appareil de commande pour mesurer un parametre de gaz avec un transistor a effet de champ sensible aux gaz | |
| JP2014119379A (ja) | 半導体トランジスタのテスト方法 | |
| US20020030506A1 (en) | Bias monitor for semiconductor burn-in | |
| FR2958469A1 (fr) | Protection d'un equipement electronique. | |
| CN113049921B (zh) | Tddb测试结构、tddb测试系统及其测试方法 | |
| GB2603855A (en) | System and method for semiconductor device random telegraph sequence noise testing | |
| WO2023214122A1 (fr) | Dispositif et procédé de caractérisation de l'effondrement de courant de transistors gan |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20200306 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| TP | Transmission of property |
Owner name: STMICROELECTRONICS FRANCE, FR Effective date: 20230830 |
|
| CD | Change of name or company name |
Owner name: STMICROELECTRONICS FRANCE, FR Effective date: 20230905 |
|
| CJ | Change in legal form |
Effective date: 20230905 |