FR3076658A1 - Procede de gravure d'une cavite dans un empilement de couches - Google Patents

Procede de gravure d'une cavite dans un empilement de couches Download PDF

Info

Publication number
FR3076658A1
FR3076658A1 FR1850068A FR1850068A FR3076658A1 FR 3076658 A1 FR3076658 A1 FR 3076658A1 FR 1850068 A FR1850068 A FR 1850068A FR 1850068 A FR1850068 A FR 1850068A FR 3076658 A1 FR3076658 A1 FR 3076658A1
Authority
FR
France
Prior art keywords
layer
etching
opening
stack
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1850068A
Other languages
English (en)
Other versions
FR3076658B1 (fr
Inventor
Pierre Bar
Francois Leverd
Delia Ristoiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1850068A priority Critical patent/FR3076658B1/fr
Priority to US16/240,044 priority patent/US10770306B2/en
Publication of FR3076658A1 publication Critical patent/FR3076658A1/fr
Application granted granted Critical
Publication of FR3076658B1 publication Critical patent/FR3076658B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
    • G02B6/3636—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the mechanical coupling means being grooves
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
    • G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

L'invention concerne un procédé de gravure d'une cavité dans un empilement de couches, l'empilement comprenant une première couche (61) en un premier matériau et une seconde couche en un second matériau, le procédé comprenant les étapes suivantes : a) former un premier masque de gravure ayant une première ouverture ; b) graver l'empilement et interrompre la gravure dans la seconde couche ; c) former un second masque (22) ayant une seconde ouverture, les dimensions de la seconde ouverture étant, en vue de dessus, inférieures à celles de la première ouverture, la seconde ouverture étant située, en vue de dessus, en regard de la zone gravée à l'étape b) ; et d) graver la seconde couche en regard de la seconde ouverture par un procédé de gravure apte à graver le second matériau de façon sélective par rapport au premier matériau, jusqu'à atteindre la première couche.

Description

PROCEDE DE GRAVURE D'UNE CAVITE DANS UN EMPILEMENT DE COUCHES
Domaine
La présente demande concerne les procédés de fabrication de puces électroniques et vise plus particulièrement un procédé de gravure d'une cavité dans un empilement de couches pour la fabrication d'une puce électronique.
Exposé de l'art antérieur
Dans certains domaines, il existe un besoin pour des puces électroniques comportant des cavités de dimensions relativement importantes, formées dans un empilement de couches revêtant le substrat de la puce.
En particulier, des puces utilisées en photonique intégrée peuvent comprendre un substrat, par exemple en silicium, contenant des composants optiques, et un empilement de couches, par exemple des couches isolantes, revêtant le substrat. Pour connecter une fibre optique externe à la puce avec les composants optiques du substrat, il serait souhaitable de pouvoir former dans l'empilement de couches revêtant le substrat une cavité de dimensions suffisamment importantes pour recevoir une extrémité de la fibre optique, par exemple une cavité ayant des dimensions horizontales pouvant atteindre quelques millimètres et une profondeur de plusieurs micromètres.
La fabrication d'une cavité ayant de telles dimensions pose toutefois divers problèmes. Résumé
Ainsi, un mode de réalisation prévoit un procédé de gravure d'une cavité dans un empilement de couches, l'empilement comprenant une première couche en un premier matériau et une seconde couche en un second matériau, la première couche constituant la couche inférieure de l'empilement, et la face supérieure de la première couche étant en contact avec la face inférieure de la seconde couche, le procédé comprenant les étapes suivantes : a) former, sur la face supérieure de l'empilement, un premier masque de gravure ayant une première ouverture ; b) graver l'empilement en regard de la première ouverture, et interrompre la gravure dans la seconde couche ; c) former, sur la face supérieure de l'empilement, un second masque ayant une seconde ouverture, les dimensions de la seconde ouverture étant, en vue de dessus, inférieures à celles de la première ouverture, la seconde ouverture étant située, en vue de dessus, en regard de la zone gravée à l'étape b) ; et d) graver la seconde couche en regard de la seconde ouverture par un procédé de gravure apte à graver le second matériau de façon sélective par rapport au premier matériau, jusqu'à atteindre la face supérieure de la première couche.
Selon un mode de réalisation, l'empilement comprend, au-dessus de la seconde couche, une troisième couche en le premier matériau et une quatrième couche en le second matériau, au-dessus de la troisième couche.
Selon un mode de réalisation, la troisième couche comprend une troisième ouverture en vis-à-vis de la première ouverture.
Selon un mode de réalisation, en vue de dessus, toutes les dimensions de la première ouverture sont supérieures à 100 pm.
Selon un mode de réalisation, en vue de dessus, toutes les dimensions de la seconde ouverture sont inférieures de 20 à 100 pm aux dimensions de la première ouverture.
Selon un mode de réalisation, les premier et second matériaux sont des matériaux isolants.
Selon un mode de réalisation, les premier et second matériaux sont, respectivement, du nitrure de silicium et de l'oxyde de silicium.
Selon un mode de réalisation, le procédé de gravure mis en oeuvre à l'étape b) est un procédé de gravure par plasma au moyen d'un plasma à base de CF4 et d'azote.
Selon un mode de réalisation, le procédé de gravure mis en oeuvre à l'étape d) est un procédé de gravure par plasma au moyen d'un plasma à base de C4Fg et de dioxygène.
Selon un mode de réalisation, le procédé comprend une étape e) , postérieure à l'étape d) , de gravure de la première couche constituant la couche inférieure de l'empilement.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe, schématiques et partielle, d'une portion de puce comportant une cavité formée dans un empilement de couches revêtant le substrat de la puce ; et les figures 2A à 2E sont des vues en coupe illustrant des étapes d'un mode de réalisation d'un procédé de réalisation d'une cavité dans un empilement de couches revêtant le substrat de la puce.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers composants que peuvent comprendre les puces décrites ne sont pas détaillés. De même, les diverses utilisations possibles des puces ne sont pas détaillées.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence à l'orientation des éléments concernés dans les figures, étant entendu que, en pratique, les structures décrites peuvent être orientés différemment. Sauf précision contraire, les expressions "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 illustre un problème qui se pose lorsque l'on cherche à graver une cavité 12 de dimensions relativement importantes dans une puce. Sur cette figure, on a représenté une puce comprenant un substrat 2, par exemple un substrat semiconducteur, par exemple en silicium, dans lequel ou dans et sur lequel sont formés des composants (non détaillés) . Ces composants sont par exemple des composants optiques, électroniques ou optoélectroniques. Dans l'exemple représenté, la puce comprend en outre une couche 4 en un matériau isolant, par exemple de l'oxyde de silicium, revêtant la face supérieure du substrat 2. La puce comprend de plus un empilement 10 de couches revêtant la face supérieure de la couche 4. Dans cet exemple, l'empilement 10 comprend une alternance de couches 6 en un premier matériau isolant et de couches 8 en un second matériau isolant. Le premier matériau est par exemple du nitrure de silicium. Le second matériau est par exemple de l'oxyde de silicium. Plus particulièrement, dans l'exemple représenté l'empilement 10 comprend, dans l'ordre, en partant de la face supérieure de la couche 4 : une couche 6g en nitrure de silicium, une couche 8g en oxyde de silicium, une couche 6g en nitrure de silicium, une couche 8g en oxyde de silicium, une couche 63 en nitrure de silicium, une couche 83 en oxyde de silicium et une couche 64 en nitrure de silicium.
Plus généralement, l'empilement comprend un minimum d'une couche 64 du premier matériau, constituant la couche inférieure de l'empilement, et d'une couche 84 du deuxième matériau, formée sur et en contact avec la couche 64. La couche 84 peut ensuite être recouverte d'un nombre quelconque de couches 6 et 8 alternées, la couche supérieure de l'empilement pouvant être une couche 6 du premier matériau ou une couche 8 du deuxième matériau. De préférence, l'empilement comprend au moins deux couches 64 et 6g du premier matériau séparées par la couche 84 du deuxième matériau. L'épaisseur totale de l'empilement est par exemple comprise entre 1 et 20 pm. L'empilement 10 correspond par exemple à un empilement de couches d'interconnexion comprenant, outre les couches isolantes 6 et 8, des métallisations d'interconnexion (non visibles sur la figure) permettant de relier des composants de la puces entre eux et/ou à des bornes de connexion de la puce à un dispositif extérieur à la puce. Dans cet exemple, la cavité 12 est formée dans une zone de l'empilement 10 ne comportant pas de métallisations d'interconnexion.
On cherche ici à former, dans l'empilement 10, une cavité 12 dont les dimensions horizontales, c'est-à-dire les dimensions en vue de dessus, sont relativement importantes, par exemple, dont toutes les dimensions horizontales sont supérieures à 100 pm, par exemple supérieures à 500 pm, par exemple supérieures à 1 mm. On cherche, dans cet exemple, à ce que le fond de la cavité 12 soit au plus proche de la couche 4 située en dessous de l'empilement 10, sans pour autant graver, même partiellement, la couche 4. Dans le cas d'une puce photonique, l'objectif recherché est de pouvoir amener l'extrémité de la fibre optique au plus près de la couche 4 et du substrat 2, sans toutefois les détériorer, de manière à optimiser la connexion optique entre la fibre et les composants de la puce. A titre d'exemple, on cherche à former une cavité 12 présentant une profondeur comprise entre 1 et 20 pm, par exemple comprise entre 5 et 20 pm.
Dans l'exemple de la figure 1, la cavité 12 est réalisée par un procédé de gravure non sélectif des matériaux isolants des couches 6 et 8 de l'empilement 10, c'est-à-dire un procédé gravant sensiblement à la même vitesse les matériaux des couches 6 et 8. Le temps de gravure est fixé de manière à s'approcher au plus près de la couche 4, sans la graver.
Comme cela apparaît en figure 1, un inconvénient de ce procédé est que la gravure de l'empilement 10 s'effectue plus rapidement dans une région périphérique 14 de la cavité 12 que dans une région centrale 15 de la cavité. Ainsi, à l'issue de la gravure, la région périphérique 14 de la cavité est plus profonde que sa région centrale 15. Il s'agit d'un phénomène généralement désigné par le terme anglais "trenching". Le fond de la cavité est en revanche sensiblement plat dans la région centrale 15 de la cavité. A titre d'exemple, pour une cavité dont la région centrale 15 présente une profondeur d'approximativement 8 pm, la région périphérique 14 peut avoir une profondeur supplémentaire d'approximativement 600 nm par rapport à la région centrale 15. La gravure étant interrompue avant que la cavité n'atteigne la couche 4 dans sa région périphérique 14, le fond de la cavité se trouve être relativement éloigné de la couche 4 dans la région centrale 15 de la cavité.
Une autre possibilité serait de prévoir un procédé de gravure comprenant la gravure successive des couches 6 et 8 par des procédés de gravure sélectifs, c'est-à-dire adaptés à graver successivement chaque couche 6 de façon sélective par rapport au matériau de la couche 8 sous-jacente, et chaque couche 8 de façon sélective par rapport au matériau de la couche 6 sous-jacente. Par gravure sélective, on entend un procédé de gravure adapté à graver sélectivement un premier matériau par rapport à un second matériau, c'est-à-dire adapté à graver le premier matériau au moins deux fois plus vite que le second matériau, de préférence au moins trois fois plus vite. Ce procédé a l'avantage de réduire l'amplitude du phénomène de trenching illustré par la figure 1, mais a pour inconvénient d'être lent et coûteux.
Les figures 2A à 2E sont des vues en coupe illustrant des étapes d'un mode de réalisation d'un procédé pour réaliser une cavité 40 dans un empilement des couches revêtant le substrat d'une puce. La structure de la puce considérée dans l'exemple des figures 2A à 2E est identique ou similaire à la structure de la puce décrite en relation avec la figure 1. De plus, la cavité 40 que l'on cherche à former dans l'exemple des figures 2A à 2E présente des dimensions identiques ou similaires à celles de la cavité 12 de la figure 1.
La figure 2A illustre une étape initiale de fabrication. Au cours de cette étape, des composants optiques, électroniques et/ou optoélectroniques (non détaillés) sont formés dans et/ou sur le substrat 2 de la puce. La couche isolante 4, est ensuite déposée sur le substrat 2. L'empilement de couches 10 est ensuite formé sur la couche 4.
On notera que dans cet exemple, la couche 6g est gravée sur toute la surface de la zone dans laquelle on souhaite former la cavité 40, de sorte que, dans cette zone, la face inférieure de la couche 8g est directement en contact avec la face supérieure de la couche 8g.
Un masque de gravure 16, par exemple en résine, est ensuite formé sur la face supérieure de l'empilement 10. Le masque 16 comprend une ouverture 18 en regard de l'emplacement où l'on souhaite former la cavité 40.
La figure 2B illustre une étape de réalisation partielle de la cavité 40 à travers l'ouverture 18 par un premier procédé de gravure.
Le premier procédé de gravure est un procédé de gravure non sélectif similaire au procédé décrit en relation avec la figure 1, c'est-à-dire apte à graver sensiblement à la même vitesse les matériaux des couches 6 et 8.
Le premier procédé de gravure est par exemple un procédé de gravure par plasma, par exemple un procédé de gravure ionique réactive. Le plasma est par exemple un plasma à base de tétrafluorure de carbone (CF4) et d'azote, à haute pression, par exemple sous une pression comprise entre 80 et 200 mTorr. Le plasma de gravure est par exemple généré à une puissance comprise entre 1000 et 1800 W. A l'issue de cette étape, la cavité 40 comprend, comme décrit en relation avec la figure 1, une région centrale 15 dont le fond est sensiblement plat, et une région périphérique 14 plus profonde que la région centrale 15.
Lors de cette étape, le temps de gravure est fixé de façon que, à l'issue de la gravure, le fond de la cavité, dans sa région périphérique 14, soit situé au-dessus de la couche 64, et que le fond de la cavité, dans sa région centrale 15, soit situé dans la couche 84 ou dans la couche 8g. A titre d'exemple, lors de cette étape, 60 à 95 % de l'épaisseur de l'empilement 10 est retirée.
La figure 2C illustre la formation d'un masque de gravure 22, par exemple en résine, sur la face supérieure de l'empilement 10. Le masque de gravure 16, utilisé à l'étape précédente, peut être retiré au préalable et remplacé par le masque 22, ou être conservé et recouvert par le masque 22. Le masque 22 comporte, en regard de la cavité 40, une ouverture 24 dont les dimensions horizontales sont inférieures aux dimensions horizontales de l'ouverture 18 du masque 16. Plus particulièrement, les dimensions et l'emplacement de l'ouverture 24 sont choisis de telle manière que le masque 22 couvre entièrement la région périphérique 14 de la cavité 40 et laisse exposée la région centrale 15 de la cavité 40. A titre d'exemple, le masque 22 comble entièrement la cavité 40 dans sa région périphérique 14.
En vue de dessus, la largeur d de la région périphérique 14 de la cavité 40 est comprise entre 10 et 100 pm, par exemple de l'ordre de 20 pm, et les dimensions horizontales de l'ouverture 24 du masque 22 sont inférieures d'au moins environ deux fois la largeur d aux dimensions horizontales de l'ouverture 18 du masque 16, de telle sorte que, en vue de dessus, l'ouverture 24 du masque 22 s'étende uniquement sur la région centrale 15 sensiblement plane de la cavité obtenue à l'issue de la première étape de gravure, tel qu'illustré en figure 2B.
La figure 2D illustre une étape de prolongement de la cavité 40, à travers l'ouverture 24, par un deuxième procédé de gravure. Le deuxième procédé de gravure est un procédé de gravure apte à graver le matériau des couches 8 g et 8g de façon sélective par rapport au matériau de la couche 6g.
Lors de cette étape, les portions des couches 8g et 8g situées en regard de l'ouverture 24 sont retirées. La gravure est interrompue lorsque le fond de la cavité 40 atteint la face supérieure de la couche 6g.
Le deuxième procédé de gravure est par exemple un procédé de gravure par plasma, par exemple un procédé de gravure ionique réactive. Le plasma de gravure est par exemple un plasma à base d'octafluorocyclobutane (C4Fg) et de dioxygène (Og), à une pression par exemple comprise entre 60 et 120 mTorr. Le plasma de gravure est par exemple généré à une puissance comprise entre 2500 et 3000 W.
Un avantage lié à la prévision, pour la deuxième étape de gravure, d'un masque 22 présentant une ouverture 24 de dimensions inférieures aux dimensions de l'ouverture 18 du masque 16 utilisé pour la première étape de gravure et laissant exposée uniquement la région centrale 15 de la cavité obtenue à l'issue de la première étape de gravure, est que, au début de la deuxième étape de gravure, la surface supérieure de la région à graver est sensiblement plane. Autrement dit, la région gravée lors de la deuxième étape de gravure présente une épaisseur sensiblement uniforme. Il en résulte que, à l'issue de la deuxième étape de gravure, la face supérieure de la couche 6g est exposée sur sensiblement toute la surface en vis-à-vis de l'ouverture 24 et que le fond de la cavité reste sensiblement plat dans la partie 15 de la cavité.
Après les étapes de gravure des figures 2C et 2D, la région centrale 15 de la cavité a une profondeur PI, et la région périphérique 14 de la cavité a une profondeur maximale P2, inférieure à la profondeur PI, atteinte en une zone 30. La zone 30 est séparée de la région centrale 15 de la cavité 40 par une protubérance 32 de matériau des couches 8g et 8g. La distance P3 entre le sommet de la protubérance la face supérieure de l'empilement 10 est inférieure à la profondeur P2.
La figure 2E illustre une étape de gravure de la couche 6g au fond de la cavité 40 jusqu'à la face supérieure de la couche 4. Pour cette étape de gravure, le masque 22 peut être conservé, et le procédé de gravure mis en oeuvre à cette étape est adapté à graver le matériau de la couche 6g de manière sélective par rapport au matériau de la couche sur laquelle repose directement la couche 6g (la couche 4 dans cette exemple). La couche 6g peut être une couche relativement fine, par exemple d'épaisseur comprise entre 30 nm et 100 nm. La gravure de la couche 6g est alors relativement rapide et uniforme. Pour améliorer l'uniformité de cette gravure, la puissance et/ou polarisation du plasma peuvent être pulsées. A l'issue de cette étape, le fond de la région centrale 15 de la cavité 40 est formé par la face supérieure de la couche 4. A titre de variante, l'étape de gravure de la couche 6g peut être omise, la cavité finale étant alors celle représentée en figure 2D.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, à titre de variante, la couche 4 de l'exemple des figures 2A à 2E peut être omise, la couche 6g reposant alors directement sur le substrat 2.
Par ailleurs, à titre de variante, lors de la formation de l'empilement 10, la couche 6g peut ne pas être gravée, telle qu'elle l'est dans l'exemple décrit ici, dans la région de formation de la cavité 40. Cela est par exemple le cas si l'on souhaite utiliser cette couche comme couche d'arrêt intermédiaire.
Dans le cas où l'empilement 10 ne comprend pas de couches en le matériau de la couche 64 autres que la couche 64, le premier procédé de gravure peut être un procédé quelconque apte à graver les couches situées au-dessus de la couche 64. Il est alors indifférent que le procédé soit ou non sélectif par rapport au matériau de la couche 64, car la gravure est arrêtée avant d'atteindre la couche 64.
De plus, les modes de réalisation décrits ne se limitent pas aux exemples de matériaux et de dimensions mentionnés dans la présente description.

Claims (10)

  1. REVENDICATIONS
    1. Procédé de gravure d'une cavité (40) dans un empilement de couches (10), l'empilement comprenant une première couche (6g) en un premier matériau et une seconde couche (8g) en un second matériau, la première couche constituant la couche inférieure de l'empilement, et la face supérieure de la première couche étant en contact avec la face inférieure de la seconde couche, le procédé comprenant les étapes suivantes : a) former, sur la face supérieure de l'empilement (10), un premier masque de gravure (16) ayant une première ouverture (18) ; b) graver l'empilement en regard de la première ouverture (18), et interrompre la gravure dans la seconde couche (8g) ; c) former, sur la face supérieure de l'empilement (10), un second masque (22) ayant une seconde ouverture (24), les dimensions de la seconde ouverture étant, en vue de dessus, inférieures à celles de la première ouverture (18), la seconde ouverture étant située, en vue de dessus, en regard de la zone gravée à l'étape b) ; et d) graver la seconde couche (8g) en regard de la seconde ouverture (24) par un procédé de gravure apte à graver le second matériau de façon sélective par rapport au premier matériau, jusqu'à atteindre la face supérieure de la première couche (6g) .
  2. 2. Procédé selon la revendication 1, dans lequel l'empilement (10) comprend, au-dessus de la seconde couche (8g) , une troisième couche (6g) en le premier matériau et une quatrième couche (8g) en le second matériau, au-dessus de la troisième couche.
  3. 3. Procédé selon la revendication 2, dans lequel, la troisième couche (6g) comprend une troisième ouverture en vis-à-vis de la première ouverture (18).
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel, en vue de dessus, toutes les dimensions de la première ouverture (18) sont supérieures à 100 pm.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel, en vue de dessus, toutes les dimensions de la seconde ouverture (24) sont inférieures de 20 à 100 pm aux dimensions de la première ouverture (18).
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel les premier et second matériaux sont des matériaux isolants.
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel les premier et second matériaux sont, respectivement, du nitrure de silicium et de l'oxyde de silicium.
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel le procédé de gravure mis en oeuvre à l'étape b) est un procédé de gravure par plasma au moyen d'un plasma à base de CF4 et d'azote.
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel le procédé de gravure mis en oeuvre à l'étape d) est un procédé de gravure par plasma au moyen d'un plasma à base de C4Fg et de dioxygène.
  10. 10. Procédé selon l'une quelconque des revendications 1 à 9, comprenant une étape e) , postérieure à l'étape d) , de gravure de la première couche (64) constituant la couche inférieure de l'empilement (10).
FR1850068A 2018-01-05 2018-01-05 Procede de gravure d'une cavite dans un empilement de couches Active FR3076658B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1850068A FR3076658B1 (fr) 2018-01-05 2018-01-05 Procede de gravure d'une cavite dans un empilement de couches
US16/240,044 US10770306B2 (en) 2018-01-05 2019-01-04 Method of etching a cavity in a stack of layers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1850068 2018-01-05
FR1850068A FR3076658B1 (fr) 2018-01-05 2018-01-05 Procede de gravure d'une cavite dans un empilement de couches

Publications (2)

Publication Number Publication Date
FR3076658A1 true FR3076658A1 (fr) 2019-07-12
FR3076658B1 FR3076658B1 (fr) 2020-09-11

Family

ID=62067653

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1850068A Active FR3076658B1 (fr) 2018-01-05 2018-01-05 Procede de gravure d'une cavite dans un empilement de couches

Country Status (2)

Country Link
US (1) US10770306B2 (fr)
FR (1) FR3076658B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090576A1 (en) * 2001-01-10 2002-07-11 Jui-Neng Tu Dual damascene semiconductor device and method
CN102420170A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 用于超厚顶层金属的先沟槽金属硬掩模双大马士革工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
CN100499069C (zh) * 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
KR101774300B1 (ko) * 2011-07-18 2017-09-05 삼성전자 주식회사 반도체 장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090576A1 (en) * 2001-01-10 2002-07-11 Jui-Neng Tu Dual damascene semiconductor device and method
CN102420170A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 用于超厚顶层金属的先沟槽金属硬掩模双大马士革工艺

Also Published As

Publication number Publication date
US20190214270A1 (en) 2019-07-11
FR3076658B1 (fr) 2020-09-11
US10770306B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
EP3625822B1 (fr) Procédé de fabrication d'un dispositif d'affichage émissif à led
EP2973750B1 (fr) Procede de formation de diodes electroluminescentes
WO2001009944A1 (fr) Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
EP2363879A2 (fr) Procédé de réalisation d'une structure multicouche avec détourage par effets thermomécaniques
EP3876288A1 (fr) Formation d'un thyristor, triac ou diode de suppression de tensions transitoires
EP3432352A1 (fr) Procédé de fabrication de puces isolées latéralement
EP3836235B1 (fr) Procede de realisation d'une couche de materiau structuree
EP4002441A2 (fr) Circuit electronique pour un collage moleculaire hybride
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
EP1700343A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR3076658A1 (fr) Procede de gravure d'une cavite dans un empilement de couches
FR3059110A1 (fr) Diffuseur optique et son procede de fabrication
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR3117663A1 (fr) Procédé de fabrication d'un condensateur
FR3102888A1 (fr) Procédé de fabrication d'un dispositif photonique intégré
FR3091410A1 (fr) Procédé de gravure
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
EP4148919B1 (fr) Procede de fabrication d'une diode semiconductrice par gravures seche et humide
EP1054446B1 (fr) Procédé de mise en boítier d'une puce semiconductrice
WO2024126599A1 (fr) Procédé de préparation d'un empilement en vue d'un collage
EP3698442A1 (fr) Structure comprenant une couche semiconductrice contrainte sur un dissipateur thermique
FR3093592A1 (fr) Circuit intégré comportant un condensateur tridimensionnel
EP4152373A2 (fr) Procede de fabrication d'un circuit electronique pour auto-assemblage a un autre circuit electronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190712

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7