FR3062494A1 - Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs - Google Patents

Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs Download PDF

Info

Publication number
FR3062494A1
FR3062494A1 FR1750825A FR1750825A FR3062494A1 FR 3062494 A1 FR3062494 A1 FR 3062494A1 FR 1750825 A FR1750825 A FR 1750825A FR 1750825 A FR1750825 A FR 1750825A FR 3062494 A1 FR3062494 A1 FR 3062494A1
Authority
FR
France
Prior art keywords
signal
sub
clock
signals
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1750825A
Other languages
English (en)
Inventor
Nicolas Moeneclaey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1750825A priority Critical patent/FR3062494A1/fr
Priority to US15/689,237 priority patent/US10042000B2/en
Publication of FR3062494A1 publication Critical patent/FR3062494A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Imageur comportant une matrice de pixels (1), chaque colonne de la matrice de pixels étant couplée à un convertisseur analogique-numérique (2) comportant un dispositif de génération d'un signal d'horloge ayant une fréquence de référence, comportant des moyens de génération (40) configurés pour générer N sous-signaux d'horloge, N chemins de propagation (41, 42) configurés pour propager les N sous-signaux , des moyens de combinaison (7) couplés aux chemins de propagation (41, 42) de façon à recevoir les sous-signaux, les moyens de combinaison (7) étant configurés pour réaliser au moins une combinaison de type OU EXCLUSIF entre deux sous-signaux d'horloge propagés.

Description

@ Titulaire(s) : STMICROELECTRONICS (GRENOBLE
2) SAS.
O Demande(s) d’extension :
(® Mandataire(s) : CASALONGA.
® PROCEDE ET DISPOSITIF DE CONVERSION ANALOGIQUE-NUMERIQUE HAUTE FREQUENCE, EN PARTICULIER POUR DISPOSITIFS IMAGEURS.
FR 3 062 494 - A1 (57) imageur comportant une matrice de pixels (1 ), chaque colonne de la matrice de pixels étant couplée à un convertisseur analogique-numérique (2) comportant un dispositif de génération d'un signal d'horloge ayant une fréquence de référence, comportant des moyens de génération (40) configurés pour générer N sous-signaux d'horloge, N chemins de propagation (41, 42) configurés pour propager les N soussignaux, des moyens de combinaison (7) couplés aux chemins de propagation (41,42) de façon à recevoir les soussignaux, les moyens de combinaison (7) étant configurés pour réaliser au moins une combinaison de type OU EXCLUSIF entre deux sous-signaux d'horloge propagés.
Figure FR3062494A1_D0001
Figure FR3062494A1_D0002
Procédé et dispositif de conversion analogique-numérique haute fréquence, en particulier pour dispositifs imageurs
Des modes de mise en œuvre et de réalisation de l’invention concernent la propagation de signaux, et plus particulièrement la propagation de signaux d’horloge haute fréquence dans des circuits intégrés, comme par exemple mais non limitativement dans des circuits imageurs.
Classiquement, un circuit imageur comporte une matrice de pixels couplés à des circuits de transfert de charges permettant de transférer les charges électriques des pixels vers un circuit de traitement après chaque exposition du pixel.
Le circuit de traitement peut comporter une pluralité de convertisseurs analogique-numérique, permettant pour chaque colonne de la matrice de pixels de convertir ligne par ligne la valeur de charge du pixel en une valeur numérique.
La conversion analogique numérique peut être cadencée par un unique générateur de signal d’horloge, commun à tous les convertisseurs analogique-numérique du circuit. Le signal d’horloge est donc propagé depuis le générateur de signal d’horloge sur une distance proportionnel à la taille de la matrice de pixels, afin d’être transmis au convertisseur analogique-numérique associé à chaque colonne.
Afin d’obtenir une bonne précision lors de la conversion du signal analogique numérique, il est préférable que la fréquence de l’oscillateur soit la plus élevée possible. Ainsi, doubler la fréquence du signal d’horloge permet d’obtenir une valeur numérique codée sur un bit supplémentaire.
Cela étant, plus la fréquence du signal est élevée, plus il est difficile de le transmettre sur de longues distances sans que cela n’entraîne une déformation du signal.
La figure 1 illustre deux chronogrammes cl et c2 représentant l’évolution d’un signal d’horloge de fréquence 800MHz généré par un générateur de signal d’horloge.
Le premier chronogramme cl correspond à une mesure du signal directement en sortie du générateur de signal d’horloge, alors que le générateur de signal d’horloge n’est couplé à aucun chemin de propagation. La durée t des fronts du signal est ici faible, et inférieure au quart de la période du signal.
Le deuxième chronogramme c2 correspond à une mesure du signal au bout d’un chemin de propagation de 4 millimètres.
On observe que le signal est déformé.
En effet, en raison notamment de la forte charge capacitive du chemin optique, la durée des fronts du signal est supérieure au quart de la période du signal. Cette déformation dépend des caractéristiques du chemin de propagation.
Or classiquement, un amplificateur suiveur se trouve en fin de ligne de propagation et permet de compenser les déformations du signal. Et si le signal est déformé de telle manière que la durée de ses fronts soit supérieure au quart de la période du signal, alors l’amplificateur suiveur ne sera plus capable de remettre en forme le signal, et le signal en sortie de l’amplificateur suiveur comportera des distorsions, telles que par exemple des durées d’états hauts et d’états bas différentes.
Ainsi, un signal est acceptable, c'est-à-dire considéré comme non déformé, si par exemple la durée de ses fronts en entrée de l’amplificateur suiveur, est inférieure au quart de la période du signal.
Il a été observé que le taux de déformation du signal augmente notamment avec la fréquence du signal propagé, et/ou avec la longueur du chemin de propagation.
Il n’est donc pas possible actuellement d’utiliser un générateur de signal d’horloge haute fréquence unique pour cadencer l’ensemble des convertisseurs analogique-numérique d’un imageur dès que la taille de sa matrice de pixels devient trop importante (typiquement quelques millimètres).
Ainsi, il est proposé ici un procédé et un dispositif de génération d’un signal d’horloge permettant de propager un signal d’horloge haute fréquence sur une longue distance en limitant la déformation dudit signal.
Selon un aspect, il est proposé un procédé d’élaboration d’un signal d’horloge de référence ayant une fréquence de référence, comprenant
- une génération de N sous-signaux d’horloge, avec N supérieur ou égal à 2, les N sous-signaux d’horloge étant successivement mutuellement déphasés de π/Ν et ayant chacun une fréquence élémentaire égale à la fréquence de référence divisée par N,
- une propagation des N sous-signaux sur des chemins de propagation, la fréquence élémentaire et la longueur du chemin de propagation le plus long étant choisies de façon à ce que chaque sous-signal présente un taux de déformation acceptable, la durée de chaque front de sous-signal étant supérieure ou égale au quart de la période du signal de référence, et
- une étape de combinaison effectuée à la fin de leurs chemins de propagation respectifs et comportant au moins une combinaison de type OU EXCLUSIF entre deux des sous-signaux d’horloge propagés de façon à obtenir le signal d’horloge de référence.
En d’autres termes, on choisit la fréquence des sous-signaux et la longueur des chemins de propagation de façon à ce que chaque soussignal présente un taux de déformation acceptable. Par contre, si le signal d’horloge de référence se propageait sur le chemin de propagation, il présenterait un taux de déformation trop important.
En d’autres termes, la durée des fronts d’un signal quelconque se propageant sur le chemin de propagation est supérieure au quart de la période du signal de référence.
Il est donc particulièrement avantageux de propager des soussignaux de fréquence réduite sur les chemins de propagation et de les combiner au besoin de façon à obtenir ponctuellement un signal de plus grande fréquence.
L’homme du métier saura déterminer la fréquence des soussignaux et la longueur des chemins de propagation en fonction des applications envisagées.
En d’autres termes, l’homme du métier saura choisir le taux de déformation acceptable en fonction de l’application envisagée.
Bien qu’il soit possible de traduire un taux de déformation acceptable par plusieurs critères, comme par exemple un rapport entre l’amplitude crête à crête du sous-signal à la fin du chemin de propagation et l’amplitude crête à crête du sous-signal en entrée du chemin de propagation supérieur à un seuil déterminé, il est particulièrement intéressant et simple d’utiliser comme critère la durée des fronts du sous-signal.
Ainsi, un taux de déformation acceptable peut se traduire par un sous-signal dont la durée des fronts est inférieure au quart de sa période.
La longueur du chemin de propagation peut être supérieure ou égale à 8 millimètres et la fréquence du signal d’horloge de référence supérieure ou égale à 800 MHz.
Selon un mode de mise en œuvre, N est égal à 3 et ladite étape de combinaison comporte une première combinaison de type OU EXCLUSIF entre un premier sous-signal d’horloge propagé et un deuxième sous-signal d’horloge propagé mutuellement déphasés de π/3 effectuée à la fin de leur chemin de propagation respectif afin d’obtenir un signal d’horloge intermédiaire, et une deuxième combinaison de type OU EXCLUSIF entre le signal d’horloge intermédiaire et un troisième sous-signal d’horloge propagé effectuée à la fin du chemin de propagation de ce troisième sous-signal de façon à obtenir le signal d’horloge de référence.
Selon un autre mode de mise en œuvre, N est supérieur à 3, et ladite étape de combinaison comporte N-l combinaisons de type OU EXCLUSIF, chaque combinaison générant un signal d’horloge intermédiaire et faisant intervenir deux sous-signaux d’horloge propagés parmi les N sous-signaux d’horloge propagés, ou deux signaux d’horloge intermédiaires, ou un sous-signal propagé et un signal d’horloge intermédiaire, le signal d’horloge résultant de ces N-l combinaisons formant le signal d’horloge de référence.
Selon un autre aspect, il est proposé un dispositif de génération d’un signal d’horloge de référence ayant une fréquence de référence,
comportant des moyens de génération configurés pour générer N sous-signaux d’horloge avec N supérieur ou égal à 2, les N sous-signaux d’horloge étant successivement mutuellement déphasés de π/Ν et ayant chacun une fréquence élémentaire égale à la fréquence de référence divisée par N, N chemins de propagation configurés pour propager les N sous-signaux d’horloge, la fréquence élémentaire et la longueur du chemin de propagation le plus long étant choisies de façon à ce que chaque sous-signal présente un taux de déformation acceptable, la durée de chaque front de sous-signal étant supérieure au quart de la période du signal de référence, des moyens de combinaison comportant N entrées respectivement couplées aux N chemins de propagation de façon à recevoir N sous-signaux propagés, une sortie configurée pour délivrer le signal d’horloge de référence, les moyens de combinaison étant configurés pour réaliser au moins une combinaison de type OU EXCLUSIF entre deux sous-signaux d’horloge propagés.
Selon un mode de réalisation, la fréquence élémentaire et la longueur du chemin de propagation le plus long sont choisies de façon à ce que la durée des fronts de chaque sous-signal soit inférieure au quart de la période du sous-signal. La longueur du chemin de propagation peut être supérieure ou égale à 8 millimètres et la fréquence du signal d’horloge de référence est supérieure ou égal à 800 MHz.
Selon un mode de réalisation, N est égal à 3 et lesdits moyens de combinaison comportent une première porte logique de type OU EXCLUSIF et une deuxième porte logique de type OU EXCLUSIF, la première porte logique étant configurée pour recevoir un sous-signal d’horloge distinct sur chacune de ses entrées, la deuxième porte logique étant configurée pour recevoir un troisième sous-signal d’horloge sur l’une de ses entrées et le signal de sortie de la première porte logique sur l’autre de ses entrées, la sortie de la deuxième porte logique formant la sortie du dispositif.
Selon un autre mode de réalisation, N est supérieur à 3 et les moyens de combinaison comportent N-l portes logiques de type OU EXCLUSIF, chaque porte logique ayant ses deux entrées couplées à deux chemins de propagation distincts, ou l’une de ses entrées couplée à un chemin de propagation et l’autre entrée couplée à la sortie d’une autre porte logique, ou ses deux entrées couplées aux sorties de deux autres portes logiques distinctes, le signal résultant des N-l combinaisons réalisées dans les N-l portes logiques formant le signal d’horloge de référence.
Selon un autre aspect, il est proposé un convertisseur analogique-numérique comprenant une entrée de signal configurée pour recevoir un signal à convertir, une entrée d’horloge configurée pour recevoir un signal d’horloge, et des moyens de conversion couplés aux deux entrées, caractérisé en ce que l’entrée d’horloge est couplée à un dispositif tel que celui décrit précédemment.
Selon un autre aspect, il est proposé un imageur comportant une matrice de pixels, chaque colonne de la matrice de pixels étant couplée à un convertisseur analogique-numérique tel que décrit précédemment, chaque convertisseur comportant ses propres moyens de combinaison, les chemins de propagation s’étendant au moins en partie parallèlement à un côté de la matrice, et au moins un chemin de propagation ayant une longueur supérieure ou égale à la longueur d’une ligne de la matrice de pixels, le générateur de sous-signaux d’horloge étant commun à tous les convertisseurs analogiquenumérique.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation de l’invention, nullement limitatifs, et des dessins annexés sur lesquels
- la figure 1, décrite précédemment, illustre une déformation d’un signal d’horloge,
- les figures 2 à 5 représentent des modes de mise en œuvre et de réalisation de l’invention.
La figure 2 illustre un dispositif imageur IMG, par exemple un capteur optique d’un appareil photographique numérique.
Le dispositif imageur IMG comporte une matrice 1 de pixels, dont chaque colonne est couplée à un convertisseur analogiquenumérique 2 comportant chacun une entrée de signal 20 configurée pour recevoir le signal du pixel à convertir et une entrée d’horloge 21 configurée pour recevoir un signal d’horloge.
Un générateur de signal de rampe 3, configuré pour délivrer une rampe croissante de tension, est commun à tous les convertisseurs analogique-numérique 2.
Chaque convertisseur analogique-numérique est couplé à un dispositif de génération de signal d’horloge de référence 4, qui comporte un générateur 40 de plusieurs sous-signaux d’horloge, commun à tous les dispositifs de génération de signaux de référence, ainsi que des moyens de combinaison 7 de ces sous-signaux.
La matrice est ici représentée de façon schématique, et bien que seuls quelques pixels aient été représentés à des fins de simplification, la matrice est en réalité une matrice de 1000x1000 pixels identiques. La matrice est ici de forme carrée et chacun de ses côtés a une longueur D de 8 millimètres.
La figure 3 illustre plus en détail un convertisseur analogiquenumérique 2 couplé à un pixel 10 d’une colonne de la matrice 1, ici la colonne située à l’extrémité droite de la matrice.
Il convient de noter que bien qu’un seul convertisseur ait été représenté sur la figure 3, en pratique chaque colonne de la matrice est associée à un convertisseur identique à celui représenté sur la figure 3, de manière analogue à ce qui est représenté sur la figure 2.
Le pixel 10 comporte classiquement un photorécepteur 101, par exemple une photodiode, couplé à un circuit de transfert de charge 102 lui-même couplé à la partie d’interconnexion du circuit et permettant de transférer la charge du pixel vers un convertisseur analogique numérique 2 après chaque exposition de la matrice.
Le convertisseur analogique-numérique 2 comporte un comparateur 30, le générateur de rampe 3 et des moyens de génération de signal de compteur 6.
Le convertisseur analogique numérique 2 a son entrée d’horloge 21 couplée à un dispositif de génération de signal d’horloge de référence 4.
Le générateur de rampe 3 est ici couplé à une entrée du comparateur 30, dont une deuxième entrée forme l’entrée de signal 20 du convertisseur analogique-numérique 2 et est couplée au circuit de transfert de charge 102, et dont la sortie est couplée aux moyens de génération de signal de compteur 6.
Les moyens de génération de signal de compteur 6 comportent classiquement une bascule de type verrou 60, dont l’entrée de contrôle 601 est couplée à la sortie 43 des moyens de génération du signal d’horloge de référence 4 et dont l’entrée de données 602 est couplée à la sortie du comparateur 30.
La sortie 603 du verrou 60 est couplée à l’entrée d’un compteur 61 configuré pour délivrer la valeur de charge du pixel sous la forme d’une valeur numérique codée en binaire.
Le dispositif de génération du signal d’horloge de référence 4 comporte le générateur de sous-signaux d’horloge 40 configuré ici pour générer deux sous-signaux d’horloge de fréquence élémentaire, ici 400 MHz, et mutuellement déphasé de π/2.
Le générateur de sous-signaux d’horloge 40 peut par exemple comprendre un oscillateur en anneau couplé à une boucle à verrouillage de phase, le tout couplé à deux chaînes à retard permettant de générer les deux sous-signaux déphasés.
Le générateur de sous-signaux d’horloge 40 est ici couplé à deux chemins de propagation 41 et 42 qui longent parallèlement l’un des côtés de la matrice 1.
Ici, les chemins 41 et 42 comprennent des pistes de métal réalisées dans la partie d’interconnexion du circuit imageur IMG et les vias d’interconnexions associées, et ont des longueurs proches de la longueur D des cotés de la matrice.
Ici, la fréquence élémentaire et la longueur D sont choisies de telle manière que la durée des fronts de chaque sous-signal, en tout point du chemin de propagation, soit inférieure au quart de la période du sous-signal.
Ainsi, les sous-signaux peuvent être propagés sur toute la longueur des chemins de propagation avec un taux de déformation acceptable.
Les chemins optiques 41 et 42 sont couplés à des moyens de combinaisons 7, comprenant ici une porte logique 70 de type OU EXCLUSIF, dont la sortie est couplée à l’entrée de contrôle 601 du verrou 60. Ici, la sortie de la porte logique 70 forme la sortie 43 du dispositif de génération de signal d’horloge de référence 4 et délivre un signal d’horloge de référence dont la fréquence F est égal à 800 MHz.
En fonctionnement, lorsque le circuit de transfert de charge 102 du pixel 10 transmet la charge électrique du pixel en entrée du comparateur 30, le générateur de rampe génère une rampe croissante de tension, et lorsque la valeur de la rampe de tension est supérieure ou égale à la valeur de la charge du pixel, la sortie du comparateur 30 génère un signal à l’état haut.
L’entrée de données 602 du verrou 60 passe donc à l’état haut, et le verrou 60 transmet le signal présent sur son entrée de contrôle 601 sur sa sortie, c'est-à-dire le signal d’horloge de référence dont la fréquence F est égale à 800 MHz.
Le compteur 61 s’incrémente alors à chaque front du signal délivré par la sortie 603.
ίο
Lorsque la rampe atteint sa valeur maximale, elle est remise à zéro et le signal en sortie du comparateur passe de nouveau à l’état bas. Le compteur 61 cesse donc de s’incrémenter et la valeur binaire qu’il délivre est alors représentative de la valeur de charge du pixel.
La précision du convertisseur analogique-numérique dépend de la fréquence.
Ainsi, cadencer la conversion analogique numérique à la fréquence F de 800 MHz permet de coder la valeur de charge du pixel sur un bit supplémentaire par rapport à une conversion cadencée à 400 MHz.
De plus, le dispositif de génération de signal de référence permet avantageusement de cadencer la conversion analogique numérique avec le signal de référence.
Si l’imageur utilisait des moyens de génération de signal d’horloge classiques, le signal de référence F aurait des durées de fronts supérieures au quart de la période du signal, et ne pourrait donc pas être remis en forme par un amplificateur suiveur en fin de ligne. Il ne serait donc pas acceptable pour le cadencement des opérations de conversion analogique numérique, notamment celles associées aux colonnes de pixels les plus éloignées du générateur de signal d’horloge.
Comme l’illustre la figure 4, les modes de réalisation de l’invention ne sont pas limités à un générateur de sous-signaux délivrant deux sous-signaux.
Ici, le dispositif de génération du signal d’horloge de référence 4 comporte un générateur de sous-signaux 40 configuré pour délivrer 3 sous-signaux de fréquences identiques, par exemple ici 300 MHz, et successivement déphasé de π/3.
Le générateur de sous-signaux 40 est ici couplé à trois chemins optiques 41, 42 et 43, et les trois chemins optiques sont couplés à des moyens de combinaison de signaux 7, ici deux portes logiques 71 et 72 de type OU EXCLUSIF.
Le premier chemin optique 41 et le deuxième chemin optique 42 sont couplés en entrée de la première porte logique 71, et le troisième chemin optique 43 et la sortie de la première porte logique 71 sont couplés en entrée de la deuxième porte logique 72.
La sortie de la deuxième porte logique 72 forme ici la sortie 43 du dispositif de génération du signal d’horloge de référence 4 et est configurée pour délivrer un signal d’horloge de référence dont la fréquence est égal à 900MHz, soit trois fois la fréquence élémentaire.
Comme l’illustre la figure 5, les modes de réalisation de l’invention comprennent également des dispositifs dans lequel le générateur de sous-signaux est configuré pour délivrer un nombre N supérieur à 3 de sous-signaux successivement déphasé de π/Ν.
Ici, le dispositif de génération du signal d’horloge de référence 4 comporte un générateur de sous-signaux 40 configuré pour délivrer 4 sous-signaux de fréquences identiques, par exemple ici 200 MHz, et successivement déphasé de π/4.
Le générateur de sous-signaux 40 est ici couplé à quatre chemins optiques 41, 42, 43 et 44, et les quatre chemins optiques sont couplés à des moyens de combinaison de signaux 7, ici trois portes logiques 71, 72 et 73 de type OU EXCLUSIF.
Le premier chemin optique 41 et le deuxième chemin optique 42 sont couplés en entrée de la première porte logique 71, et le troisième chemin optique 43 et le quatrième chemin optique sont couplés en entrée de la deuxième porte logique 72. La sortie de la première porte logique 71 et la sortie de la deuxième porte logique sont couplées en entrée de la troisième porte logique 72.
La sortie de la troisième porte logique 73 forme ici la sortie 43 du dispositif de génération du signal d’horloge de référence 4 et est configurée pour délivrer un signal d’horloge de référence dont la fréquence est égale à 800MHz.
Les modes de réalisation de l’invention ne se limitent pas à ceux présentés ici et illustrés par les figures 1 à 3, et il serait également possible d’envisager des dispositifs de génération de signaux d’horloge de référence comprenant des moyens de génération de sous-signaux d’horloge 40 configurés pour délivrer un nombre N quelconque de sous-signaux, successivement déphasés de π/Ν, et combinés entre eux par des moyens de combinaisons comportant N-l portes logiques de façon à obtenir un signal d’horloge de référence dont la fréquence est N fois supérieure à la fréquence des sous-signaux d’horloge.
Et, bien que l’invention s’applique avantageusement aux dispositifs imageurs, il serait également possible d’envisager un dispositif électronique quelconque dans lequel les opérations effectuées sont cadencées par un dispositif de génération de signal d’horloge de référence selon un mode de réalisation de l’invention.

Claims (12)

  1. REVENDICATIONS
    1. Procédé d’élaboration d’un signal d’horloge de référence ayant une fréquence de référence (F), comprenant
    - une génération de N sous-signaux d’horloge, avec N supérieur ou égal à 2, les N sous-signaux d’horloge étant successivement mutuellement déphasés de π/Ν et ayant chacun une fréquence élémentaire égale à la fréquence de référence (F) divisée par N,
    - une propagation des N sous-signaux sur des chemins de propagation (41, 42), la fréquence élémentaire et la longueur (D) du chemin de propagation le plus long étant choisies de façon à ce que chaque sous signal présente un taux de déformation acceptable, la durée de chaque front de sous-signal étant supérieure au quart de la période du signal de référence, et
    - une étape de combinaison effectuée à la fin de leurs chemins de propagation respectifs et comportant au moins une combinaison de type OU EXCLUSIF entre deux des sous-signaux d’horloge propagés de façon à obtenir le signal d’horloge de référence.
  2. 2. Procédé selon la revendication 1, dans lequel la fréquence élémentaire et la longueur (D) du chemin de propagation le plus long sont choisies de façon à ce que la durée des fronts de chaque soussignal soit inférieure au quart de la période du sous-signal.
  3. 3. Procédé selon l’une des revendications 1 ou 2, dans lequel la longueur du chemin de propagation le plus long est supérieure ou égale à 8 millimètres et la fréquence du signal d’horloge de référence est supérieure ou égale à 800 MHz.
  4. 4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel N est égal à 3 et ladite étape de combinaison comporte une première combinaison de type OU EXCLUSIF entre un premier soussignal d’horloge propagé et un deuxième sous-signal d’horloge propagé mutuellement déphasés de π/3 effectuée à la fin de leur
    14 chemin de propagation respectif afin d’obtenir un signal d’horloge intermédiaire, et une deuxième combinaison de type OU EXCLUSIF entre le signal d’horloge intermédiaire et un troisième sous-signal d’horloge propagé effectuée à la fin du chemin de propagation de ce troisième sous-signal de façon à obtenir le signal d’horloge de référence.
  5. 5. Procédé selon l’une des revendications 1 à 3, dans lequel N est supérieur à 3, et ladite étape de combinaison comporte N-l combinaisons de type OU EXCLUSIF, chaque combinaison générant un signal d’horloge intermédiaire et faisant intervenir deux sous-signaux d’horloge propagés parmi les N sous-signaux d’horloge propagés, ou deux signaux d’horloge intermédiaires, ou un sous-signal propagé et un signal d’horloge intermédiaire, le signal d’horloge résultant de ces N-l combinaisons formant le signal d’horloge de référence.
  6. 6. Dispositif de génération d’un signal d’horloge de référence ayant une fréquence de référence, comportant
    - des moyens de génération (40) configurés pour générer N sous-signaux d’horloge avec N supérieur ou égal à 2, les N sous-signaux d’horloge étant successivement mutuellement déphasés de π/Ν et ayant chacun une fréquence élémentaire égale à la fréquence de référence divisée par N,
    - N chemins de propagation (41, 42) configurés pour propager les N sous-signaux d’horloge, la fréquence élémentaire et la longueur du chemin de propagation le plus long étant choisies de façon à ce que chaque soussignal présente un taux de déformation acceptable, la durée de chaque front de sous-signal étant supérieure au quart de la période du signal de référence, et
    - des moyens de combinaison (7) comportant N entrées respectivement couplées aux N chemins de propagation (41, 42) de façon à recevoir N sous-signaux propagés, une sortie (43) configurée pour délivrer le signal d’horloge de référence, les moyens de combinaison (7) étant configurés pour réaliser au moins une combinaison de type OU EXCLUSIF entre deux sous-signaux d’horloge propagés.
  7. 7. Dispositif selon la revendication 6, dans lequel la fréquence élémentaire et la longueur du chemin de propagation le plus long sont choisies de façon à ce que la durée des fronts de chaque sous-signal soit inférieure au quart de la période du sous-signal.
  8. 8. Dispositif selon la revendication 6 ou 7, dans lequel la longueur du chemin de propagation le plus long est supérieure ou égale à 8 millimètres et la fréquence du signal d’horloge de référence est supérieure ou égale à 800 MHz.
  9. 9. Dispositif selon l’une des revendications 6 à 8, dans lequel N est égal à 3 et lesdits moyens de combinaison (7) comportent une première porte logique (71) de type OU EXCLUSIF et une deuxième porte logique de type ou exclusif (72), la première porte logique (71) étant configurée pour recevoir un sous-signal d’horloge distinct sur chacune de ses entrées, la deuxième porte logique (72) étant configurée pour recevoir un troisième sous-signal d’horloge sur l’une de ses entrées et le signal de sortie de la première porte logique (71) sur l’autre de ses entrées, la sortie de la deuxième porte logique (72) formant la sortie (43) du dispositif (4).
  10. 10. Dispositif selon l’une des revendications 6 à 8, dans lequel N est supérieur à 3 et les moyens de combinaison (7) comportent N-l portes logiques de type OU EXCLUSIF, chaque porte logique (71, 72, 73) ayant ses deux entrées couplées à deux chemins de propagation distincts (41, 42, 43), ou l’une de ses entrées couplée à un chemin de propagation et l’autre entrée couplée à la sortie d’une autre porte logique, ou ses deux entrées couplées aux sorties de deux autres portes logiques distinctes, le signal résultant des N-l combinaisons réalisées dans les N-l portes logiques formant le signal d’horloge de référence.
  11. 11. Convertisseur analogique-numérique comprenant une entrée de signal (20) configurée pour recevoir un signal à convertir, une entrée d’horloge (21) configurée pour recevoir un signal d’horloge et des moyens de génération d’un signal de compteur couplés aux deux entrées, convertisseur dans lequel l’entrée d’horloge est couplée à un dispositif (4) selon l’une des revendications 6 à 10.
  12. 12. Imageur comportant une matrice de pixels (1), chaque colonne de la matrice de pixels étant couplée à un convertisseur 5 analogique-numérique (2) selon la revendication 11, chaque convertisseur (2) comportant ses propres moyens de combinaison (7), les chemins de propagation (41, 42, 43) s’étendant au moins en partie parallèlement à un côté de la matrice (1), et au moins un chemin de propagation ayant une longueur supérieure ou égale à la longueur 10 d’une ligne de la matrice (1) de pixels, le générateur de sous-signaux d’horloge (40) étant commun à tous les convertisseurs analogiquenumérique (2).
    1/4
FR1750825A 2016-10-13 2017-02-01 Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs Pending FR3062494A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1750825A FR3062494A1 (fr) 2017-02-01 2017-02-01 Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs
US15/689,237 US10042000B2 (en) 2016-10-13 2017-08-29 Method and apparatus for high frequency analog-to-digital conversion

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1750825A FR3062494A1 (fr) 2017-02-01 2017-02-01 Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs
FR1750825 2017-02-01

Publications (1)

Publication Number Publication Date
FR3062494A1 true FR3062494A1 (fr) 2018-08-03

Family

ID=58669964

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1750825A Pending FR3062494A1 (fr) 2016-10-13 2017-02-01 Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs

Country Status (1)

Country Link
FR (1) FR3062494A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147891A (en) * 1976-10-08 1979-04-03 Telefonaktiebolaget L M Ericsson Arrangement for distribution of clock signals
US6229358B1 (en) * 1999-12-15 2001-05-08 International Business Machines Corporation Delayed matching signal generator and frequency multiplier using scaled delay networks
FR3036247A1 (fr) * 2015-05-12 2016-11-18 Pyxalis Circuit de lecture d'un capteur a matrice de pixels avec conversion analogique - numerique a haute cadence d'acquisition, et capteur d'images comprenant un tel circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147891A (en) * 1976-10-08 1979-04-03 Telefonaktiebolaget L M Ericsson Arrangement for distribution of clock signals
US6229358B1 (en) * 1999-12-15 2001-05-08 International Business Machines Corporation Delayed matching signal generator and frequency multiplier using scaled delay networks
FR3036247A1 (fr) * 2015-05-12 2016-11-18 Pyxalis Circuit de lecture d'un capteur a matrice de pixels avec conversion analogique - numerique a haute cadence d'acquisition, et capteur d'images comprenant un tel circuit

Similar Documents

Publication Publication Date Title
US20150041625A1 (en) Time to digital converter and applications thereof
EP2425222B1 (fr) Dispositif d'imagerie radiometrique portable, et procede d'imagerie correspondant
EP3295665B1 (fr) Circuit de lecture d'un capteur à matrice de pixels avec conversion analogique - numérique à haute cadence d'acquisition, et capteur d'images comprenant un tel circuit
FR3024907A1 (fr) Procede de mesure de temps de vol a l'aide de diodes spad
EP2846535B1 (fr) Dispositif et procédé d'acquisition compressive d'images
FR2960977A1 (fr) Generateur de sequence a sollicitation variable pour circuit d'autotest integre
CA3074546A1 (fr) Systeme de calibration depuis le sol d'une charge utile d'un satellite
EP1811679B1 (fr) Chaîne de réception de signaux
EP0285524B1 (fr) dispositif comportant un combineur radial pour ondes électromagnétiques
FR3062494A1 (fr) Procede et dispositif de conversion analogique-numerique haute frequence, en particulier pour dispositifs imageurs
FR2977320A1 (fr) Dispositif de gestion d'impulsions en spectroscopie pompe-sonde.
EP1209808B1 (fr) Générateur de signal aléatoire
EP1940023A2 (fr) Banque de filtres numériques cascadable et circuit de réception comportant une telle banque de filtre en cascade
US10042000B2 (en) Method and apparatus for high frequency analog-to-digital conversion
EP3864751A1 (fr) Systeme d'emission multi-voies auto calibre pour charge utile de satellite
FR2639775A1 (fr) Dispositif de correction de phase induite par le fonctionnement en classe c de l'amplificateur " etat solide " et chaine radar utilisant un tel dispositif
FR3133458A1 (fr) Circuit de génération de séquence temporelle
WO2023084081A1 (fr) Convertisseur temps-numérique doté d'une grande résolution rms
FR3052559A1 (fr) Systeme et procede pour fournir l'amplitude et le retard de phase d'un signal sinusoidal
FR2914808A1 (fr) Dispositif d'extraction d'horloge et de donnees numeriques sans reglage externe
FR3091964A1 (fr) Dispositif de génération d’un signal modulé et chaine d’émission à radiofréquence associée
EP2446534B1 (fr) Dispositif à très haute précision de mesure du temps d'arrivée d'un signal
EP3716523A1 (fr) Procédé de synchronisation de données numériques envoyées en série
EP4256419A1 (fr) Dispositif large bande de mesure de la corrélation croisée de signaux
FR2865870A1 (fr) Generation d'un flux de bits aleatoire a haut debit

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20180803