FR3057700B1 - Procede de fabrication d'un dispositif comportant une couche d'oxyde a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur - Google Patents

Procede de fabrication d'un dispositif comportant une couche d'oxyde a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur Download PDF

Info

Publication number
FR3057700B1
FR3057700B1 FR1759603A FR1759603A FR3057700B1 FR 3057700 B1 FR3057700 B1 FR 3057700B1 FR 1759603 A FR1759603 A FR 1759603A FR 1759603 A FR1759603 A FR 1759603A FR 3057700 B1 FR3057700 B1 FR 3057700B1
Authority
FR
France
Prior art keywords
manufacturing
semiconductor material
oxide
oxide layer
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
FR1759603A
Other languages
English (en)
Other versions
FR3057700A1 (fr
Inventor
Frederic Milesi
Marianne Coig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of FR3057700A1 publication Critical patent/FR3057700A1/fr
Application granted granted Critical
Publication of FR3057700B1 publication Critical patent/FR3057700B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)

Abstract

L'invention a pour objet un procédé de fabrication d'un dispositif comportant une couche d'oxyde à base d'oxyde de phosphore à la surface d'un matériau semi-conducteur comprenant : - une étape d'implantation d'atomes de phosphore à la surface d'un matériau semi-conducteur, le niveau de concentration d'atomes implantés en surface étant supérieur au niveau de solubilité du phosphore dans ledit matériau semi-conducteur ; - la mise sous atmosphère gazeuse comprenant de l'oxygène, dudit matériau semi-conducteur implanté pendant une durée d'au moins 24 heures pour obtenir ladite couche d'oxyde à base d'oxyde de phosphore.

Description

Procédé de fabrication d’un dispositif comportant une couche d’oxyde à base d’oxyde de phosphore à la surface d’un matériau semi-conducteur L’invention concerne les domaines tels que celui des micro et nanotechnologies, du photovoltaïque, domaines dans lesquels on est amené à utiliser des couches d’oxyde à la surface de matériau semi-conducteur.
Pour changer les propriétés électriques d’un matériau semi-conducteur, l’implantation ionique est habituellement utilisée. Cette technique permet de doper de type N ou de type P le matériau en introduisant une quantité d’atomes (on parle de dose en atomes/cm2) à une certaine profondeur (on parle d’énergie en keV).
Les techniques d’implantation ionique présentent l’intérêt de pouvoir contrôler la nature et la distribution en profondeur d’ions implantés, la quantité totale d’ions introduits, les doses employées et donc les concentrations obtenues pouvant typiquement être comprises entre 1015 et 1023 at/cm3.
Les ions introduits vont modifier localement la conductivité du semi-conducteur.
Un équipement d'implantation ionique se compose en règle générale d'une source de production d'ions, d'un accélérateur de particules et d'une chambre pour la cible.
Pour les implantations à faibles énergies et fortes doses en phosphore, le Demandeur a constaté qu’à partir d’une certaine concentration de phosphore (supérieure à 10 21 at/cm3) à la surface du matériau (sursaturation du phosphore), les atomes de phosphore implantés désorbent en réagissant avec l’oxygène contenu dans une atmosphère en contenant (il peut s’agir d’air ambiant ou d’ambiance de gaz neutre contenant de l’oxygène) pour former une couche d’oxyde de phosphore de type Pentoxyde de phosphore (P2O5) à la surface du matériau.
Le Demandeur a mis en évidence l’évolution de l’épaisseur d’oxyde (exprimée en Angstroëms) en surface en fonction du temps (exprimé en heures) écoulé après une étape d’implantation ionique dans des conditions de sur-saturation, comme illustré en figure 1. Les points de mesure convergent avec l’équation : y = 8,3803 ln(x) + 42,524 dans laquelle, x correspond à un nombre d’heures et y correspond à l’épaisseur d’oxyde en surface exprimée en Angstrôms.
Le Demandeur a également réalisé des spectres XPS (spectroscopie de photoélectrons permettant d’analyser la composition chimique d’une surface de matériau semi-conducteur) et ainsi mis en évidence la formation croissante d’oxyde de phosphore à partir d’un semi-conducteur de silicium en fonction du temps, comme illustré en figure 2, qui montre bien la présence d’un pic relatif à l’oxyde P2O5 aux dépend du pic relatif à la présence de silicium, et ce à un instant noté t0, à un instant t0 + 1 jour (noté t0 + 1j) et à un instant t0 + 7 jours (noté t0 + 7j), permettant d’exploiter ce phénomène pour proposer un procédé de fabrication d’une couche à base d’oxyde de phosphore à la surface d’un matériau semi-conducteur.
Dans ce contexte, la présente invention a ainsi pour objet un nouveau procédé de fabrication d’un dispositif comportant une couche d’oxyde à base d’oxyde de phosphore à la surface d’un matériau semi-conducteur par une technique optimisée d’implantation ionique, ne nécessitant pas nécessairement une étape d’oxydation à haute température comme dans le cas d’oxyde de silicium formé à la surface d’une couche de silicium.
Plus précisément, la présente invention a pour objet un procédé de fabrication d’un dispositif comportant une couche d’oxyde à base d’oxyde de phosphore à la surface d’un matériau semi-conducteur comprenant : - une étape d’implantation d’atomes de phosphore à la surface d’un matériau semi-conducteur, le niveau de concentration d’atomes implantés en surface étant supérieur au niveau de solubilité du phosphore dans ledit matériau semi-conducteur ; - la mise sous atmosphère gazeuse comprenant de l’oxygène, dudit matériau semi-conducteur implanté pendant une durée d’au moins 24 heures pour obtenir ladite couche d’oxyde à base d’oxyde de phosphore.
Selon des variantes de l’invention, la couche d’oxyde est une couche de matériau diélectrique pour oxyde de grille de transistor, ledit dispositif étant un transistor.
Selon des variantes de l’invention, la couche d’oxyde est une couche de passivation, ledit dispositif étant une cellule photovoltaïque.
Dans la présente invention, la couche d’oxyde formée est dite à base d’oxyde de phosphore car elle comporte au moins un oxyde de phosphore.
Selon des variantes de l’invention, la couche d’oxyde à base d’oxyde de phosphore est une couche d’oxyde de phosphore.
Selon des variantes de l’invention, la couche d’oxyde à base d’oxyde de phosphore est une couche mélangée d’oxyde dudit matériau semi-conducteur et d’oxyde de phosphore.
Selon des variantes de l’invention, le matériau semi-conducteur est du silicium ou un alliage Sii-xGex où 0.1 <x<0.75.
Selon des variantes de l’invention, le niveau de concentration d’atomes est supérieur ou égal à 10.21 at/cm3.
Selon des variantes de l’invention, l’étape d’implantation est effectuée avec une énergie d’implantation ionique inférieure à 10keV et avec une dose supérieure à 10 14 at/cm2.
Selon des variantes de l’invention, le procédé comprend en outre une étape de nettoyage de ladite surface dudit matériau semi-conducteur avant l’étape d’implantation.
Une étape de nettoyage peut ainsi attaquer une couche d’oxyde native dudit matériau semi-conducteur. L’étape de nettoyage peut avantageusement être réalisée avec du HF.
Selon des variantes de l’invention, l’étape d’implantation d’atomes est une implantation ionique par immersion plasma (PHI).
Selon des variantes de l’invention, le procédé comprend la mise sous atmosphère ambiante durant au moins 24 heures du dudit matériau semi-conducteur implanté.
Selon des variantes de l’invention, le procédé comprend le confinement sous oxygène dudit matériau semi-conducteur implanté.
Selon des variantes de l’invention, le procédé comprend la mise sous atmosphère neutre comprenant de l’oxygène, dudit matériau semi-conducteur implanté.
Selon des variantes de l’invention, le procédé comprend en outre une étape de recuit postérieur à l’étape d’implantation. Cette température pouvant typiquement être de l’ordre de 500 °C à 1200°C.
Selon des variantes de l’invention, la couche d’oxyde présente une épaisseur comprise entre 0 et 20 nm. L’invention a aussi pour objet le produit obtenu selon le procédé de l’invention. L’invention sera mieux comprise et d’autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : - la figure 1 illustre l’évolution de l’épaisseur d’oxyde (exprimée en Angstroëms) formé en surface en fonction du temps (exprimé en heures) écoulé après une étape d’implantation ionique dans des conditions de sur-saturation ; - la figure 2 illustre des spectres XPS (spectroscopie de photoélectrons) permettant d’analyser la composition chimique d’une surface de matériau semi-conducteur ; - la figure 3 schématise une cellule photovoltaïque comprenant une couche d’oxyde à base d’oxyde de phosphore obtenue selon le procédé de l’invention ; - la figure 4 schématise un transistor CMOS comprenant une couche d’oxyde à base d’oxyde de phosphore obtenue selon le procédé de l’invention.
Le procédé de la présente invention permet en une seule étape de faire croître une couche d’oxyde à partir d’une implantation d’atomes de phosphore dans un matériau semi-conducteur réalisée dans des conditions de concentration d’atomes implantés en surface supérieure au niveau de solubilité du phosphore dans ledit matériau semi-conducteur.
Avantageusement, le procédé de la présente invention peut comprendre une étape de nettoyage pré-implantation de type HF (« HF LAST >> correspondant à un nettoyage de surface à base d’acide fluorhydrique HF), cette étape permettant d’ôter la couche d’oxyde native du matériau.
On enchaîne l’étape de nettoyage avec l’étape d’implantation, le plus rapidement possible afin qu’une couche d’oxyde native du matériau ne se reforme (idéalement ce délai peut être inférieur à 4heures).
Typiquement, on peut utiliser une énergie d’implantation ionique inférieure à 10keV et avec des doses supérieures à 10.14 at/cm2.
Avantageusement, l’étape d’implantation peut être une implantation réalisée par immersion plasma (PHI : Plasma Immersion Ion Implantation), utilisant un plasma comme source d’impuretés dopantes. Alors que l’implantation dite « classique >> transporte des ions dans un faisceau, le substrat est ici directement immergé dans un plasma. L'implantation par immersion plasma permet des implantations à de très faibles énergies et donc sur une faible profondeur. Ceci lui offre un intérêt pour toutes les nanotechnologies demandant des implantations sur de faibles épaisseurs (inférieures à quelques dizaines de nanomètres). Dans le cadre de la présente invention, l’étape d’implantation peut être réalisée en présence d’un précurseur gazeux phosphine PH3.
Selon une variante de l’invention, on peut laisser alors le matériau implanté plusieurs jours à l’air ambiant de façon à ce que le phosphore en sur-saturation désorbe et réagisse avec l’oxygène de l’air ambiant afin de former la couche d’oxyde de phosphore.
Selon d’autres variantes, le matériau implanté peut également être conditionné dans une ambiance d’oxygène de manière à accélérer le processus de formation de la couche d’oxyde de phosphore. L’épaisseur de la couche d’oxyde va dépendre de l’épaisseur de sur-saturation du phosphore à la surface.
Il est également possible de se dispenser de l’étape préalable de nettoyage pré-implantation de type HF. Dans ce cas, la couche d’oxyde comprend un oxyde natif dudit matériau semi-conducteur et un oxyde de phosphore.
Les bénéfices de cette invention sont particulièrement importants avec : - la réalisation de ce procédé dans des couches de silicium ou de Sii-xGex où 0.1 <x<0.75 ; - l’utilisation de l’implantation ionique par immersion plasma (PHI) comme technique d’implantation ionique ; - par la technologie PIII, les doses doivent être supérieures à 10.14 at/cm2, quelle que soit l’énergie d’implantation ; - l’utilisation du précurseur gazeux phosphine PH3
Selon d’autres variantes, il est possible de confiner le matériau sous une ambiance oxygène, plutôt que de le laisser évoluer sous l’air ambiant, permettant d’accélérer le processus de formation de la couche d’oxyde comprenant de l’oxyde de phosphore.
Pour stabiliser le phénomène au cours du temps, un recuit peut-être réalisé dans un four et une ambiance de gaz neutre (pouvant être : de l’argon, de l’hélium, de l’azote) pouvant typiquement être porté à une température de l’ordre de 500°C à 1200°C.
Le procédé de la présente invention peut être particulièrement intéressant pour des applications dans le domaine photovoltaïque et pour réaliser des cellules photovoltaïques comprenant des couches de passivation de surface post dopage afin d’augmenter la collecte des porteurs photo-générés en améliorant leur durée de vie (ou leur longueur de diffusion) via la réduction de l’activité recombinante des défauts présents en surface.
La figure 3 schématise une cellule photovoltaïque comprenant de manière connue, un contact inférieur 10, une couche 11 fortement dopée de type P, une couche 12 dopée de type P, une couche 13 dopée de type N, une couche d’oxyde 14 à base d’oxyde de phosphore, une couche anti-reflet 15 et des contacts supérieurs 16.
Selon la présente invention, la couche 13 dopée de type N permet directement la croissance de la couche d’oxyde 14 à base d’oxyde de phosphore, sans nécessiter une étape dissociée de dépôt ou d’oxydation dans un four pour former par exemple une couche de SiO2.
Le procédé de la présente invention peut également être très intéressant dans le domaine de l’industrie du Semi-conducteur pour réaliser une couche de matériau diélectrique ayant une haute permittivité et une petite largeur de bande appelée « band gap >> pour l’intégration comme diélectrique (type SiO2, TiO2, HfO2, etc.) dans l’empilement de grilles pour les transistors CMOS.
La figure 4 illustre à ce titre un exemple de transistor CMOS comprenant une couche de semi-conducteur dopé de type P, comprenant des zones fortement dopées de type N, pour constituer la source et le drain du transistor. Entre ces zones fortement dopées de type N, on réalise également dans le matériau semi-conducteur dopé de type P, une zone Zn dopée de type N implanté d’atomes de phosphore selon l’invention. En laissant croître la couche 24 d’oxyde à base de phosphore, on obtient la couche de diélectrique recherchée, sur laquelle sera réalisée la grille du transistor dans une étape ultérieure.

Claims (16)

  1. REVENDICATIONS
    1. Procédé de fabrication d’un dispositif comportant une couche d’oxyde à base d’oxyde de phosphore à la surface d’un matériau semi-conducteur comprenant : - une étape d’implantation d’atomes de phosphore à la surface d’un matériau semi-conducteur, le niveau de concentration d’atomes implantés en surface étant supérieur au niveau de solubilité du phosphore dans ledit matériau semi-conducteur ; - la mise sous atmosphère gazeuse comprenant de l’oxygène, dudit matériau semi-conducteur implanté pendant une durée d’au moins 24 heures pour obtenir ladite couche d’oxyde à base d’oxyde de phosphore.
  2. 2. Procédé de fabrication selon la revendication 1 dans lequel la couche d’oxyde est une couche de matériau diélectrique pour oxyde de grille de transistor, ledit dispositif étant un transistor.
  3. 3. Procédé de fabrication selon la revendication 1 dans lequel la couche d’oxyde est une couche de passivation, ledit dispositif étant une cellule photovoltaïque.
  4. 4. Procédé de fabrication selon l’une des revendications 1 à 3, dans lequel la couche d’oxyde à base d’oxyde de phosphore est une couche d’oxyde de phosphore.
  5. 5. Procédé de fabrication selon l’une des revendications 1 à 3, dans lequel la couche d’oxyde à base d’oxyde de phosphore est une couche mélangée d’oxyde dudit matériau semi-conducteur et d’oxyde de phosphore.
  6. 6. Procédé de fabrication selon l’une des revendications 1 à 5 dans lequel le niveau de concentration d’atomes est supérieur à 10.21 at/cm3.
  7. 7. Procédé de fabrication selon l’une des revendications 1 à 6, dans lequel l’étape d’implantation est effectuée avec une énergie d’implantation ionique inférieure à 10keV et avec une dose supérieure à 10 14 at/cm2,
  8. 8. Procédé de fabrication selon l’une des revendications 1 à 7, dans lequel le matériau semi-conducteur est du silicium ou un alliage Sii-xGex où 0.1<x<0.75.
  9. 9. Procédé de fabrication selon l’une des revendications 1 à 8, comportant en outre une étape de nettoyage de ladite surface dudit matériau semi-conducteur préalable à l’étape d’implantation.
  10. 10. Procédé de fabrication selon la revendication 9, dans lequel l’étape de nettoyage attaque une couche d’oxyde native dudit matériau semi-conducteur.
  11. 11. Procédé de fabrication selon la revendication 10, dans lequel l’étape de nettoyage est réalisée avec du HF.
  12. 12. Procédé de fabrication selon l’une des revendications 1 à 11, dans lequel l’étape d’implantation d’atomes est une implantation ionique par immersion plasma (PHI).
  13. 13. Procédé de fabrication selon l’une des revendications 1 à 12, comprenant la mise sous atmosphère ambiante durant au moins 24 heures dudit matériau semi-conducteur implanté.
  14. 14. Procédé de fabrication selon l’une des revendications 1 à 13, comprenant le confinement sous oxygène dudit matériau semi-conducteur implanté.
  15. 15. Procédé de fabrication selon l’une des revendications 1 à 14, comprenant en outre une étape de recuit postérieur à l’étape d’implantation, à une température supérieure ou égale à 500°C.
  16. 16. Procédé de fabrication selon l’une des revendications 1 à 15, dans lequel la couche d’oxyde présente une épaisseur comprise entre 0 et 20 nm.
FR1759603A 2016-10-13 2017-10-13 Procede de fabrication d'un dispositif comportant une couche d'oxyde a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur Active FR3057700B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1659907A FR3057699A1 (fr) 2016-10-13 2016-10-13 Procede de fabrication d'une couche d'oxyde, a temperature ambiante par implantation ionique, a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur
FR1659907 2016-10-13

Publications (2)

Publication Number Publication Date
FR3057700A1 FR3057700A1 (fr) 2018-04-20
FR3057700B1 true FR3057700B1 (fr) 2019-07-12

Family

ID=57861012

Family Applications (2)

Application Number Title Priority Date Filing Date
FR1659907A Pending FR3057699A1 (fr) 2016-10-13 2016-10-13 Procede de fabrication d'une couche d'oxyde, a temperature ambiante par implantation ionique, a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur
FR1759603A Active FR3057700B1 (fr) 2016-10-13 2017-10-13 Procede de fabrication d'un dispositif comportant une couche d'oxyde a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR1659907A Pending FR3057699A1 (fr) 2016-10-13 2016-10-13 Procede de fabrication d'une couche d'oxyde, a temperature ambiante par implantation ionique, a base d'oxyde de phosphore a la surface d'un materiau semi-conducteur

Country Status (1)

Country Link
FR (2) FR3057699A1 (fr)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154650A (ja) * 1997-11-20 1999-06-08 Nec Corp 半導体装置の製造方法
US6720227B1 (en) * 2000-07-25 2004-04-13 Advanced Micro Devices, Inc. Method of forming source/drain regions in a semiconductor device
GB0421407D0 (en) * 2004-09-25 2004-10-27 Koninkl Philips Electronics Nv Method of making shallow semiconductor junctions

Also Published As

Publication number Publication date
FR3057700A1 (fr) 2018-04-20
FR3057699A1 (fr) 2018-04-20

Similar Documents

Publication Publication Date Title
EP2750170B1 (fr) Procédé de formation des espaceurs d&#39;une grille d&#39;un transistor
EP3144973B1 (fr) Procédé de formation des espaceurs d&#39;une grille d&#39;un transistor
EP3107125B1 (fr) Procédé de formation des espaceurs d&#39;une grille d&#39;un transistor
CN102959722B (zh) Inp强制掺杂的高浓度掺p量子点太阳能电池及制造方法
FR2981199A1 (fr) Dispositif microelectronique a memoire programmable comportant une couche de chalcogenure dope resistante a des temperatures elevees
EP0780889A2 (fr) Procédé de depÔt sélectif d&#39;un siliciure de métal réfractaire sur du silicium et plaquette de silicium métallisée par ce procédé
JP4386747B2 (ja) ｐ型ＺｎＯ半導体膜及びその製造方法
FR2942073A1 (fr) Procede de realisation d&#39;une couche de cavites
EP3261124B1 (fr) Procédé de formation des espaceurs d&#39;une grille d&#39;un transistor
EP3107118B1 (fr) Procédé de formation des espaceurs d&#39;une grille d&#39;un transistor
FR3057700B1 (fr) Procede de fabrication d&#39;un dispositif comportant une couche d&#39;oxyde a base d&#39;oxyde de phosphore a la surface d&#39;un materiau semi-conducteur
FR3040529B1 (fr) Procede de fabrication d&#39;une tranche soi et tranche soi
EP3166132A1 (fr) Procede de fabrication de substrats
FR3042646B1 (fr) Procede de fabrication d&#39;une heterojontion pour cellule photovoltaique
WO2017042486A1 (fr) Procédé de fabrication d&#39;un dispositif à jonction électronique et dispositif associé
FR2977367A1 (fr) Transistors dont la grille comprend une couche de nitrure de titane et procede de depot de cette couche
EP3697940A1 (fr) Méthode de synthèse de matériaux bidimensionnels
FR2965569B1 (fr) Utilisation d&#39;un procede de deposition par pulverisation cathodique d&#39;une couche de chalcogenure
FR3040530B1 (fr) Procede de fabrication d&#39;une tranche soi et tranche soi
FR3057704A1 (fr) Procede de fabrication d&#39;un semi-conducteur dope n avec du phosphore ou de l&#39;arsenic permettant des resistances carrees optimisees
FR3042645B1 (fr) Procede de fabrication d&#39;une cellule photovoltaique a heterojonction
CN103839788A (zh) SiGeSn层及其形成方法
WO2001024249A1 (fr) Procede pour empêcher la diffusion de bore dans le silicium par implantation ionique de carbone
FR3032062A1 (fr) Fabrication d&#39;une zone implantee et d&#39;une reprise de contact par un faisceau d&#39;ions focalise
WO2006079742A1 (fr) Fabrication d &#39; un oxide tunnel d &#39; un transistor de memoire non-volatile en technologie flotox par pulverisation par faisceau d &#39; ions a basse temperature

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20180727

PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7