FR3051977A1 - HIGH ELECTRONIC MOBILITY DEVICE WITH INTEGRATED PASSIVE ELEMENTS - Google Patents
HIGH ELECTRONIC MOBILITY DEVICE WITH INTEGRATED PASSIVE ELEMENTS Download PDFInfo
- Publication number
- FR3051977A1 FR3051977A1 FR1654714A FR1654714A FR3051977A1 FR 3051977 A1 FR3051977 A1 FR 3051977A1 FR 1654714 A FR1654714 A FR 1654714A FR 1654714 A FR1654714 A FR 1654714A FR 3051977 A1 FR3051977 A1 FR 3051977A1
- Authority
- FR
- France
- Prior art keywords
- passive element
- electrode
- layer
- electrodes
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003534 oscillatory effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'invention concerne un dispositif (110) comprenant : • Une couche active comportant un empilement de couches (1a, 1b) apte à développer une couche de gaz d'électrons à deux dimensions (2) ; • Une première électrode de source et une première électrode de drain chacune en contact avec la couche active, une région active s'étendant entre la première électrode de source et la première électrode de drain ; • Une première électrode de grille entre les premières électrodes de source et de drain ; Le dispositif est remarquable en ce qu'il comprend au moins un élément passif (7) formé dans la couche active par un segment de la couche de gaz d'électrons à deux dimensions, en dehors de la région active, et présentant deux bornes (8,9).The invention relates to a device (110) comprising: an active layer comprising a stack of layers (1a, 1b) capable of developing a layer of two-dimensional electron gases (2); A first source electrode and a first drain electrode each in contact with the active layer, an active region extending between the first source electrode and the first drain electrode; A first gate electrode between the first source and drain electrodes; The device is remarkable in that it comprises at least one passive element (7) formed in the active layer by a segment of the two-dimensional electron gas layer, outside the active region, and having two terminals ( 8.9).
Description
DISPOSITIF A HAUTE MOBILITE ELECTRONIQUE AVEC ELEMENTS PASSIFSHIGH ELECTRONIC MOBILITY DEVICE WITH PASSIVE ELEMENTS
INTEGRESINTEGRATED
DOMAINE DE L'INVENTIONFIELD OF THE INVENTION
La présente invention concerne les dispositifs à haute mobilité électronique (HEMT). Elle concerne en particulier des dispositifs HEMT comprenant des éléments passifs intégrés monolithiquement.The present invention relates to high electron mobility devices (HEMTs). It relates in particular to HEMT devices comprising monolithically integrated passive elements.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTIONBACKGROUND OF THE INVENTION
Les vitesses de commutation des dispositifs HEMT (« High électron mobility transistor » selon la terminologie anglosaxonne) étant intrinsèquement élevées, les designs actuels intègrent des éléments passifs de manière à ralentir cette commutation pour éviter des effets oscillatoires néfastes. Ces éléments passifs se présentent souvent sous la forme de résistances discrètes implémentées à l'extérieur du dispositif, à l'intérieur ou à l'extérieur du boitier de packaging.Since the switching speeds of the High Electron Mobility Transistor (HEMT) devices are intrinsically high, the current designs incorporate passive elements in order to slow down this switching to avoid harmful oscillatory effects. These passive elements are often in the form of discrete resistors implemented outside the device, inside or outside the packaging box.
Pour des transistors simples, une résistance de quelques ohms est connectée en série avec l'électrode de grille.For single transistors, a resistance of a few ohms is connected in series with the gate electrode.
Dans un montage cascode qui associe deux transistors de caractéristiques différentes (en particulier un MOS « Metal-Oxide-Semiconductor » et un HEMT) et permet de combiner les avantages de chacun dans un dispositif hybride, le nœud interne connectant l'électrode de drain du transistor MOS et l'électrode de source du transistor HEMT est rappelé vers le potentiel de source du transistor MOS par une résistance de quelques centaines de kilo-ohms.In a cascode arrangement that combines two transistors of different characteristics (in particular a "metal-oxide-semiconductor" MOS and a HEMT) and makes it possible to combine the advantages of each in a hybrid device, the internal node connecting the drain electrode of the MOS transistor and the source electrode of the HEMT transistor is biased towards the source potential of the MOS transistor by a resistance of a few hundred kilo-ohms.
Le recours à des éléments discrets externes complexifie l'assemblage et le packaging de ces dispositifs HEMT.The use of discrete external elements complicates the assembly and packaging of these HEMT devices.
OBJET DE L'INVENTIONOBJECT OF THE INVENTION
Un objet de l'invention est de proposer une solution alternative à l'état de la technique et remédiant aux inconvénients de celui-ci. Un objet de l'invention est en particulier un dispositif HEMT comportant au moins un élément passif intégré monolithiquement (sur la même puce).An object of the invention is to propose an alternative solution to the state of the art and overcoming the disadvantages thereof. An object of the invention is in particular an HEMT device comprising at least one monolithically integrated passive element (on the same chip).
BREVE DESCRIPTION DE L'INVENTION L'invention concerne un dispositif comprenant : • une couche active comportant un empilement de couches apte à développer une couche de gaz d'électrons à deux dimensions ; • une première électrode de source et une première électrode de drain chacune en contact avec la couche active, une région active s'étendant entre la première électrode de source et la première électrode de drain / • une première électrode de grille entre les premières électrodes de source et de drain ;BRIEF DESCRIPTION OF THE INVENTION The invention relates to a device comprising: an active layer comprising a stack of layers able to develop a layer of two-dimensional electron gases; A first source electrode and a first drain electrode each in contact with the active layer, an active region extending between the first source electrode and the first drain electrode; a first gate electrode between the first electrode and the first source and drain;
Le dispositif est remarquable en ce qu'il comprend au moins un élément passif formé dans la couche active par un segment de la couche de gaz d'électrons à deux dimensions, en dehors de la région active, et présentant deux bornes. L'élément passif, formé dans la couche active par un segment de la couche de gaz d'électrons à deux dimensions, est élaboré monolothiquement avec le dispositif, c'est-à-dire sur le même substrat support avant singularisation des puces. L'invention permet ainsi de simplifier les étapes, après singularisation de la puce du dispositif, d'assemblage et de packaging puisqu'il n'y a pas d'éléments passifs externes à connecter aux plots de connexion électrique sortant du dispositif. La couche de gaz d'électrons à deux dimensions est ainsi mise à profit pour la fabrication d'éléments passifs intégrés, en dehors de la région active, dans des zones où elle est habituellement inutile donc éliminée.The device is notable in that it comprises at least one passive element formed in the active layer by a segment of the two-dimensional electron gas layer, outside the active region, and having two terminals. The passive element, formed in the active layer by a segment of the two-dimensional electron gas layer, is elaborated monolothically with the device, that is to say on the same support substrate before singularization of the chips. The invention thus makes it possible to simplify the steps, after singularization of the device chip, assembly and packaging since there are no external passive elements to connect to the electrical connection pads leaving the device. The two-dimensional electron gas layer is thus used to produce integrated passive elements, outside the active region, in areas where it is usually unnecessary and therefore eliminated.
Selon des caractéristiques avantageuses du dispositif selon l'invention, prises seules ou en combinaison : • l'empilement de couches est formé en matériaux semi-conducteurs du groupe III-V ; • les matériaux semi-conducteurs du groupe III-V sont choisis parmi le GaN et ses alliages AlGaN, le GaAs et ses composés ; • l'élément passif est une résistance ; • l'élément passif se présente, dans le plan de la couche active, sous la forme d'un serpentin défini par isolation latérale ; • l'élément passif est relié à au moins une première électrode du dispositif par au moins une de ses bornes ; • l'élément passif est connecté en série avec la première électrode de grille ; • l'élément passif forme un capteur de température en ce qu'une mesure de résistance à ses bornes permet de déduire une valeur de température / • les premières électrodes font partie d'un transistor HEMT ; • le dispositif forme un montage cascode dans lequel des deuxièmes électrodes font partie d'un transistor MOS et les premières électrodes font partie d'un transistor HEMT, comprenant : O une deuxième électrode de drain connectée à la première électrode de source, formant un premier nœud, O une deuxième électrode de source connectée à la première électrode de grille, formant un deuxième nœud ; O une deuxième électrode de grille ; O et dans lequel les deux bornes de l'élément passif sont respectivement connectées au premier et au deuxième nœud ; • le dispositif forme un montage cascode dans lequel des deuxièmes électrodes font partie d'un transistor MOS et les premières électrodes font partie d'un transistor HEMT, comprenant : O une deuxième électrode de drain connectée à la première électrode de source, formant un premier nœud / O une deuxième électrode de source connectée à la première électrode de grille, formant un deuxième nœud / O une deuxième électrode de grille / O et dans lequel les deux bornes de l'élément passif sont respectivement connectées à la deuxième électrode de grille et au deuxième nœud.According to advantageous features of the device according to the invention, taken alone or in combination: • the stack of layers is formed of group III-V semiconductor materials; The group III-V semiconductor materials are chosen from GaN and its AlGaN alloys, GaAs and its compounds; • the passive element is a resistance; • the passive element is in the plane of the active layer, in the form of a coil defined by lateral insulation; The passive element is connected to at least one first electrode of the device by at least one of its terminals; The passive element is connected in series with the first gate electrode; The passive element forms a temperature sensor in that a measurement of resistance at its terminals makes it possible to deduce a temperature value; the first electrodes are part of a HEMT transistor; The device forms a cascode arrangement in which second electrodes are part of a MOS transistor and the first electrodes are part of a HEMT transistor, comprising: a second drain electrode connected to the first source electrode, forming a first node, O a second source electrode connected to the first gate electrode, forming a second node; O a second gate electrode; O and wherein the two terminals of the passive element are respectively connected to the first and second nodes; The device forms a cascode arrangement in which second electrodes are part of a MOS transistor and the first electrodes are part of a HEMT transistor, comprising: a second drain electrode connected to the first source electrode, forming a first node / O a second source electrode connected to the first gate electrode, forming a second node / O a second gate electrode / O and wherein the two terminals of the passive element are respectively connected to the second gate electrode and at the second node.
BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles : la figure la et Ib présentent respectivement une vue en coupe et une vue de dessus d'un dispositif HEMT selon l'état de l'art ; la figure 2 présente une vue de dessus d'un dispositif HEMT conforme à l'invention ; les figures 3a à 3c présentent une vue de dessus (a) et des vues en coupe (b,c) d'un élément passif inclus dans un dispositif conforme à l'invention ; la figure 4 présente le schéma électrique d'un dispositif HEMT selon un premier mode de réalisation de l'invention ; la figure 5 présente le schéma électrique d'un dispositif Cascode selon un deuxième mode de réalisation de l'invention ; la figure 6 présente le schéma électrique d'un dispositif Cascode selon un troisième mode de réalisation de l'invention ;BRIEF DESCRIPTION OF THE DRAWINGS Other features and advantages of the invention will emerge from the detailed description of the invention which will follow with reference to the appended figures in which: FIG. 1a and 1b respectively show a sectional view and a view from above a HEMT device according to the state of the art; FIG. 2 shows a view from above of a HEMT device according to the invention; Figures 3a to 3c show a top view (a) and sectional views (b, c) of a passive element included in a device according to the invention; FIG. 4 presents the electrical diagram of an HEMT device according to a first embodiment of the invention; Figure 5 shows the circuit diagram of a Cascode device according to a second embodiment of the invention; Figure 6 shows the circuit diagram of a Cascode device according to a third embodiment of the invention;
DESCRIPTION DETAILLEE DE L'INVENTIONDETAILED DESCRIPTION OF THE INVENTION
Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs de couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes X et y. Les épaisseurs de couches selon l'axe z peuvent également ne pas être à l'échelle relativement les unes par rapport aux autres. Par ailleurs, pour permettre une visualisation plus aisée de la localisation de l'élément passif selon l'invention, une vue de dessus pourra dans certains cas représenter des éléments compris dans plusieurs plans verticaux (selon l'axe z sur les figures) différents et non nécessairement en contact entre eux.The figures are schematic representations which, for purposes of readability, are not to scale. In particular, the layer thicknesses along the z axis are not to scale with respect to the lateral dimensions along the X and Y axes. The z-axis layer thicknesses may also not be relatively large relative to one another. Moreover, to allow an easier visualization of the location of the passive element according to the invention, a view from above may in certain cases represent elements comprised in several vertical planes (along the z axis in the figures) different from each other. not necessarily in contact with each other.
La figure la présente une vue en coupe d'un dispositif à haute mobilité électronique (HEMT) 100 selon l'état de l'art. Il comporte une couche active 1 au moins formée par l'empilement d'une couche barrière la sur une couche canal Ib. Cet empilement de couches est apte à développer une couche 2 de gaz d'électrons à deux dimensions (2DEG pour « 2-dimensional électron gaz » selon la terminologie anglo-saxonne), situé juste en-dessous de l'interface entre la couche barrière la et la couche canal Ib.Figure la shows a sectional view of a device with high electron mobility (HEMT) 100 according to the state of the art. It comprises an active layer 1 at least formed by the stacking of a barrier layer 1a on a channel layer Ib. This stack of layers is able to develop a layer 2 of two-dimensional electron gas (2DEG for "2- dimensional electron gas "according to the English terminology), located just below the interface between the barrier layer la and the channel layer Ib.
Un tel empilement de couches est habituellement formé en matériaux semi-conducteurs du groupe III-V qui pourront être choisi parmi le nitrure de gallium (GaN), le nitrure d'aluminium (AIN) et leurs alliages ternaires AlxGai-χΝ ou parmi l'arséniure de gallium (GaAs) et ses composés (AlGaAs, InGaAs) . A titre d'exemple, une couche barrière la pourra être élaborée à base d'AlGaN et la couche canal Ib, à base de GaN.Such a stack of layers is usually formed of Group III-V semiconductor materials which may be chosen from gallium nitride (GaN), aluminum nitride (AlN) and their AlxGai-χΝ ternary alloys or from gallium arsenide (GaAs) and its compounds (AlGaAs, InGaAs). For example, a barrier layer la may be developed based on AlGaN and the channel layer Ib, based on GaN.
Le dispositif HEMT 100 comporte en outre des premières électrodes de source 3 et de drain 4 en contact électrique avec la couche active et en particulier avec la couche 2DEG 2. Cette dernière constitue le canal de conduction du courant entre la première électrode de source 3 et la première électrode de drain 4 lorsque le dispositif est en mode passant. La région entre la première électrode de source 3 et la première électrode de drain 4, contenant le canal de conduction, est appelée région active du dispositif 100.The HEMT device 100 further comprises first source 3 and drain 4 electrodes in electrical contact with the active layer and in particular with the 2DEG layer 2. The latter constitutes the channel for conduction of the current between the first source electrode 3 and the the first drain electrode 4 when the device is in the on mode. The region between the first source electrode 3 and the first drain electrode 4, containing the conduction channel, is called the active region of the device 100.
Enfin, une première électrode de grille 5 est disposée entre les premières électrodes de source 3 et de drain 4. Dans l'exemple de la figure la, la première électrode de grille 4 est isolée de la couche active 1 par une couche isolante 6 ou un empilement de couches isolantes. Bien-sur d'autres configurations d'électrodes de grille existent et pourront indifféremment être mises en œuvre pour la fabrication du dispositif HEMT 100.Finally, a first gate electrode 5 is disposed between the first source 3 and drain 4 electrodes. In the example of FIG. 1a, the first gate electrode 4 is isolated from the active layer 1 by an insulating layer 6 or a stack of insulating layers. Of course, there are other configurations of gate electrodes that can be implemented for the manufacture of the HEMT 100 device.
La figure Ib présente une vue de dessus d'un dispositif HEMT 100 présentant une géométrie planaire avec une pluralité de premières électrodes de source 3 et de drain 4 interdigitées. La figure la représente une vue selon le plan de coupe AA' . La pluralité de premières électrodes de source 3, de drain 4, et de grille 5 sont respectivement connectées à des premiers plots de connexion de source 30, de drain 40 (non représenté) et de grille 50. Dans le plan (x,y) de la figure Ib, la région 10 comprend la région active dans laquelle la couche 2DEG 2 forme le canal de conduction ; la région 11, notamment en dessous des plots de connexion des différentes électrodes, correspond à une zone dans laquelle la couche 2DEG 2 est habituellement éliminée. L'invention concerne un dispositif à haute mobilité électronique 110 dans lequel au moins un élément passif 7 est formé dans la couche active 1 par un segment de la couche 2DEG 2, en dehors de la région active 10 c'est-à-dire typiquement dans une région 11, située sous les plots de connexion de source 30, drain 40 ou grille 50 ou en périphérie de ceux-ci. La figure 2 illustre un exemple d'un élément passif 7 situé en-dessous du plot de connexion de grille 50 (représenté dans une fenêtre blanche traduisant la localisation de l'élément passif 7 dans un plan inférieur au plot 50) ; l'élément passif 7 n'est pas nécessairement connecté au plot de connexion sous lequel il est placé. Le segment de couche 2DEG composant l'élément passif 7 est défini par isolation latérale dans la couche active 1, comme décrit plus avant en référence aux figures 3a, 3b et 3c. L'élément passif 7 pourra avoir une fonction de résistance, d'inductance ou encore de capacité. Selon des modes de réalisation privilégiés décrits par la suite, l'élément passif 7 a une fonction résistive.FIG. 1b shows a top view of a HEMT device 100 having a planar geometry with a plurality of interdigitated first source 3 and drain 4 electrodes. Figure la shows a view along the cutting plane AA '. The plurality of first source 3, drain 4, and gate 5 electrodes are respectively connected to first source connection 30, drain 40 (not shown) and gate 50 pads. In the (x, y) plane of FIG. 1b, the region 10 comprises the active region in which the 2DEG 2 layer forms the conduction channel; the region 11, especially below the connection pads of the different electrodes, corresponds to an area in which the 2DEG layer 2 is usually removed. The invention relates to a device with high electronic mobility 110 in which at least one passive element 7 is formed in the active layer 1 by a segment of the 2DEG layer 2, outside the active region 10, that is to say typically in a region 11, located under the source connection pads 30, drain 40 or gate 50 or at the periphery thereof. FIG. 2 illustrates an example of a passive element 7 situated below the gate connection pad 50 (shown in a white window translating the location of the passive element 7 in a plane lower than the pad 50); the passive element 7 is not necessarily connected to the connection pad under which it is placed. The 2DEG layer segment comprising the passive element 7 is defined by lateral isolation in the active layer 1, as described further with reference to FIGS. 3a, 3b and 3c. The passive element 7 may have a function of resistance, inductance or capacitance. According to preferred embodiments described below, the passive element 7 has a resistive function.
Comme illustré sur la figure 3a, l'élément passif 7 pourra notamment se présenter, dans le plan (x,y) de la couche active 1, sous la forme d'un serpentin comportant deux bornes 8,9 de connexion en ses extrémités. Ces bornes 8,9 pourront être formées par un matériau choisi de manière non limitative parmi des alliages de titane, d'aluminium, tungstène, nickel, palladium, or, et établissant un contact ohmlque avec le segment de couche 2DEG de l'élément passif 7. Ce dernier est élaboré par un procédé d'Isolation dont quelques exemples sont donnés sur les figures 3b et 3c.As illustrated in FIG. 3a, the passive element 7 may in particular be in the plane (x, y) of the active layer 1 in the form of a coil comprising two connection terminals 8, 9 at its ends. These terminals 8, 9 may be formed by a material selected in a non-limiting manner from alloys of titanium, aluminum, tungsten, nickel, palladium, gold, and establishing an ohmic contact with the 2DEG layer segment of the passive element. 7. The latter is developed by an Isolation process, some examples of which are given in FIGS. 3b and 3c.
Selon un premier exemple (figure 3b), la définition du segment de couche 2DEG 2 de l'élément passif 7 est réalisée par un procédé d'isolation consistant en l'implantation locale d'ions 20 (par exemple, des ions d'argon) dans la couche active 1, au niveau des zones 21 bordant l'élément passif 7. On pourra utiliser une oouohe de masquage (non représentée), déposée sur les zones correspondant à l'élément passif 7 dans le plan (x,y), préalablement à l'implantation, pour introduire les ions 20 uniquement localement. Les défauts générés par cette implantation vont empêcher la formation de la couche 2DEG 2.According to a first example (FIG. 3b), the definition of the 2DEG 2 layer segment of the passive element 7 is carried out by an isolation process consisting of the local implantation of ions (for example, argon ions). ) in the active layer 1, at the level of the zones 21 bordering the passive element 7. A masking tape (not shown) deposited on the zones corresponding to the passive element 7 in the plane (x, y) may be used. prior to implantation, to introduce ions only locally. The defects generated by this implantation will prevent the formation of the 2DEG 2 layer.
Selon un deuxième exemple (figure 3c), le procédé d'isolation consiste à retirer localement au niveau des zones 21, tout ou partie de la couche barrière la. Selon une variante, une partie de la couche canal pourra également être retirée localement. L'empilement de couches de la couche active 1, apte à développer la couche 2DEG 2 n'étant plus présent, la couche 2DEG 2 n'existe plus dans la zone 21.According to a second example (FIG. 3c), the isolation process consists in locally removing at the level of the zones 21, all or part of the barrier layer 1a. Alternatively, a portion of the channel layer may also be removed locally. Since the stack of layers of the active layer 1, capable of developing the 2DEG layer 2, is no longer present, the 2DEG 2 layer no longer exists in the zone 21.
On réalise ainsi l'isolation latérale permettant de définir le segment de couche 2DEG 2 qui compose l'élément passif 7, dans la couche active 1.In this way, lateral insulation is made to define the 2DEG 2 layer segment that makes up the passive element 7, in the active layer 1.
Une couche 2DEG 2, par exemple formée dans une couche active 1 composée d'AlGaN (couche barrière la) et de GaN (couche canal Ib) présente une résistance de couche Rs (« sheet résistance » selon la terminologie anglo-saxonne) de l'ordre de SOOohms par carré. La largeur W et la longueur L (entre les deux bornes 8,9) du segment de l'élément passif 7 vont ainsi déterminer la résistance R entre les bornes 8,9 selon R = Rs^/^r· A titre d'exemple, la largeur de l'élément passif 7 pourra être comprise entre quelques dixièmes de microns et quelques centaines de microns, sa longueur pourra être comprise entre environ 1 micron et quelques dizaines de millimètres. Prenons l'exemple d'un élément passif 7 ayant la forme d'un rectangle de largeur W=100 microns et de longueur L=1 micron dans le plan (x,y), la résistance R aux bornes 8,9 sera de l'ordre de 5 ohms. Un élément passif 7 ayant une forme de serpentin de largeur 1 micron et de longueur 1mm (la longueur étant la somme des longueurs des différentes sections du serpentin entre les deux bornes 8,9) présentera une résistance R de l'ordre de 500 kohms.A 2DEG layer 2, for example formed in an active layer 1 composed of AlGaN (barrier layer 1a) and GaN (channel layer Ib) has a sheet resistance Rs ("sheet resistance" in the English terminology). order of SOOohms per square. The width W and the length L (between the two terminals 8, 9) of the segment of the passive element 7 will thus determine the resistance R between the terminals 8, 9 according to R = Rs / / r. the width of the passive element 7 may be between a few tenths of a micron and a few hundred microns, its length may be between about 1 micron and a few tens of millimeters. Take the example of a passive element 7 having the shape of a rectangle of width W = 100 microns and length L = 1 micron in the plane (x, y), the resistance R at terminals 8, 9 will be order of 5 ohms. A passive element 7 having a coil shape of width 1 micron and length 1 mm (the length being the sum of the lengths of the different sections of the coil between the two terminals 8, 9) will have a resistance R of the order of 500 kohms.
Le dispositif 110 selon l'invention peut ainsi comprendre un élément passif 7 présentant une résistance comprise entre environ 1 ohm et plusieurs centaines de kilo-ohms, voire de l'ordre du méga-ohm. L'élément passif 7, formé dans la couche active 1 par un segment de la couche 2DEG 2, est élaboré monolothiquement avec le dispositif 101. Cette configuration permet de simplifier les étapes ultérieures, après singularisation de la puce du dispositif, d'assemblage et de packaging, puisqu'il n'y a plus d'éléments passifs externes à connecter à des plots de connexion du dispositif. La couche 2DEG 2 est ainsi mise à profit pour la fabrication d'éléments passifs intégrés, en-dehors de la région active 10, dans une région 11 où elle est habituellement inutile donc éliminée.The device 110 according to the invention may thus comprise a passive element 7 having a resistance of between approximately 1 ohm and several hundred kilo-ohms, or even of the order of one mega-ohm. The passive element 7, formed in the active layer 1 by a segment of the 2DEG layer 2, is developed monolothically with the device 101. This configuration makes it possible to simplify the subsequent steps, after singularization of the device chip, assembly and packaging, since there are no more external passive elements to connect to the connection pads of the device. The 2DEG layer 2 is thus used to manufacture integrated passive elements, outside the active region 10, in a region 11 where it is usually unnecessary and therefore eliminated.
Selon un premier mode de réalisation de l'invention, le dispositif 110 comprend un transistor HEMT et un élément passif 7 (résistance) connecté à une première électrode de grille 5. Comme invoqué en partie introductive, les designs actuels intègrent des résistances de manière à ralentir la commutation du transistor HEMT pour éviter des effets oscillatoires néfastes. L'élément passif 7 présente alors avantageusement une résistance de quelques ohms et est connecté en série avec l'électrode de grille 5 (ce qui équivaut à être connecté en série avec le plot de connexion de grille 50) du transistor HEMT, comme illustré sur le schéma électrique de la figure 4. A titre d'exemple, l'élément passif 7, formé dans la couche active 1, pourra se présenter sous la forme d'un rectangle de l'ordre de 1 micron de longueur L (entre les bornes 8,9) et de l'ordre de 100 microns de largeur W. La connexion en série des bornes 8,9 et de la grille pourra être faite selon les procédés habituels de fabrication d'interconnexions métalliques.According to a first embodiment of the invention, the device 110 comprises an HEMT transistor and a passive element 7 (resistor) connected to a first gate electrode 5. As invoked in the introductory part, the current designs incorporate resistors so as to slow down the switching of the HEMT transistor to avoid harmful oscillatory effects. The passive element 7 then advantageously has a resistance of a few ohms and is connected in series with the gate electrode 5 (which is equivalent to being connected in series with the gate connection pad 50) of the HEMT transistor, as illustrated in FIG. the electrical diagram of FIG. 4. By way of example, the passive element 7, formed in the active layer 1, may be in the form of a rectangle of the order of 1 micron in length L (between terminals 8.9) and of the order of 100 microns W width. The series connection terminals 8.9 and the grid may be made according to the usual methods of manufacturing metal interconnections.
Selon un deuxième mode de réalisation de l'invention, le dispositif 110 forme un montage cascode comprenant un transistor HEMT 120 et un transistor MOS 121. Des deuxièmes électrodes (de source 31, de drain 41 et de grille 51) font partie du transistor MOS 121 et les premières électrodes font partie du transistor HEMT 120. Comme illustré sur la figure 5, la deuxième électrode de drain 41 est connectée à la première électrode de source 3 (ou encore connectée au plot de connexion de source 30), formant un premier nœud 201. La deuxième électrode de source 31 est connectée à la première électrode de grille 5 (ou encore connecté au plot de connexion de grille 50), formant un deuxième nœud 202. Selon ce deuxième mode de réalisation, les deux bornes 8,9 de l'élément passif 7 sont respectivement connectées au premier 201 et au deuxième 202 nœuds. Les connexions des bornes 8,9 et des nœuds 201,202 pourront être faites selon les procédés habituels de fabrication d'interconnexions métalliques, au cours de l'élaboration du transistor HEMT 120.According to a second embodiment of the invention, the device 110 forms a cascode arrangement comprising a HEMT transistor 120 and a MOS transistor 121. Second electrodes (source 31, drain 41 and gate 51) are part of the MOS transistor 121 and the first electrodes are part of the HEMT transistor 120. As illustrated in FIG. 5, the second drain electrode 41 is connected to the first source electrode 3 (or else connected to the source connection pad 30), forming a first node 201. The second source electrode 31 is connected to the first gate electrode 5 (or connected to the gate connection pad 50), forming a second node 202. According to this second embodiment, the two terminals 8,9 of the passive element 7 are respectively connected to the first 201 and the second 202 nodes. The connections of the terminals 8, 9 and the nodes 201, 202 may be made according to the usual methods of manufacturing metal interconnections, during the development of the HEMT transistor 120.
Dans ce type de montage cascode, l'élément passif 7 présentera préférentiellement une résistance de l'ordre de quelques centaines de kilo-ohms à quelques méga-ohms. La configuration en serpentin de l'élément passif 7 pourra avantageusement être mise en œuvre.In this type of cascode arrangement, the passive element 7 will preferably have a resistance of the order of a few hundred kilo-ohms to a few mega-ohms. The serpentine configuration of the passive element 7 may advantageously be implemented.
Selon un troisième mode de réalisation de l'invention, le dispositif 110 forme également un montage cascode comprenant un transistor HEMT 120 et un transistor MOS 121 ; la configuration de connexion de l'élément passif 7 est néanmoins différente du mode de réalisation précédent.According to a third embodiment of the invention, the device 110 also forms a cascode arrangement comprising a HEMT transistor 120 and a MOS transistor 121; the connection configuration of the passive element 7 is nevertheless different from the previous embodiment.
Des deuxièmes électrodes (de source 31, de drain 41 et de grille 51) font partie du transistor MOS 121 et les premières électrodes font partie du transistor HEMT 120. Comme illustré sur la figure 6, la deuxième électrode de drain 41 est connectée à la première électrode de source 3 (ou encore connectée au plot de connexion de source 30), formant un premier nœud 201. La deuxième électrode de source 31 est connectée à la première électrode de grille 5 (ou encore connectée au plot de connexion de grille 50), formant un deuxième nœud 202. Selon ce quatrième mode de réalisation, les deux bornes 8,9 de l'élément passif 7 sont respectivement connectées à la deuxième électrode de grille 51 et au deuxième nœud 202.Second electrodes (source 31, drain 41 and gate 51) are part of the MOS transistor 121 and the first electrodes are part of the HEMT transistor 120. As shown in FIG. 6, the second drain electrode 41 is connected to the first source electrode 3 (or else connected to the source connection pad 30), forming a first node 201. The second source electrode 31 is connected to the first gate electrode 5 (or else connected to the gate connection pad 50 ), forming a second node 202. According to this fourth embodiment, the two terminals 8, 9 of the passive element 7 are respectively connected to the second gate electrode 51 and to the second node 202.
En pratique, dans ce mode de réalisation, la connexion de la borne 9 et du nœud 202 pourra être faite au cours de l'élaboration du transistor HEMT 120 par des procédés classiques d'interconnexions métalliques. La borne 8 quant à elle sera connectée à un plot 203 au cours de l'élaboration du transistor HEMT 120, toujours par des procédés d'interconnexions métalliques ; ce plot 203 sera ensuite électriquement connecté à la deuxième électrode de grille 51 lors de l'assemblage du transistor HEMT 120 et du transistor MOS 121.In practice, in this embodiment, the connection of the terminal 9 and the node 202 may be made during the development of the HEMT transistor 120 by conventional methods of metal interconnections. The terminal 8 in turn will be connected to a pad 203 during the development of the HEMT transistor 120, again by metal interconnection methods; this pad 203 will then be electrically connected to the second gate electrode 51 during assembly of the HEMT transistor 120 and the MOS transistor 121.
Dans ce troisième mode de réalisation, l'élément passif 7 a pour rôle de décharger la capacité de la grille 51 du transistor MOS 121 en cas de défaillance de celle-ci (par exemple, déconnexion de la grille 51 au niveau du boitier de packaging, entrainant une perte de contrôle de l'interrupteur du dispositif cascode). L'élément passif 7 présentera préférentiellement une résistance de l'ordre de quelques centaines de kilo-ohms à quelques méga-ohms. La configuration en serpentin de l'élément passif 7 pourra avantageusement être mise en œuvre.In this third embodiment, the passive element 7 has the role of discharging the capacity of the gate 51 of the MOS transistor 121 in the event of its failure (for example, disconnection of the gate 51 at the level of the packaging box , leading to a loss of control of the cascode device switch). The passive element 7 will preferably have a resistance of the order of a few hundred kilo-ohms to a few mega-ohms. The serpentine configuration of the passive element 7 may advantageously be implemented.
Selon un quatrième mode de réalisation de l'invention, le dispositif 110 comprend un transistor HEMT et un élément passif 7 formant un capteur de température. L'élément passif 7 est, comme décrit précédemment, formé dans la couche active 1 par un segment de couche 2DEG 2, en dehors de la région active 10. Dans le dispositif final, les deux bornes 8,9 ne sont reliées à aucun plot de connexion des transistors, elles sont reliées à des plots de mesure sur lequel une prise de contact pourra être faite à l'extérieur du boitier de packaging. La résistance du l'élément passif 7 variant avec la température, une mesure de résistance entre les bornes 8,9, c'est-à-dire sur les plots de mesure externes, permet de déduire une valeur de température.According to a fourth embodiment of the invention, the device 110 comprises an HEMT transistor and a passive element 7 forming a temperature sensor. The passive element 7 is, as previously described, formed in the active layer 1 by a 2DEG layer segment 2, outside the active region 10. In the final device, the two terminals 8, 9 are not connected to any stud connection of the transistors, they are connected to measuring pads on which a contact can be made outside the packaging box. The resistance of the passive element 7 varying with the temperature, a measurement of resistance between the terminals 8, 9, that is to say on the external measurement pads, makes it possible to deduce a temperature value.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.Of course, the invention is not limited to the embodiments described and variants can be made without departing from the scope of the invention as defined by the claims.
Claims (11)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1654714A FR3051977B1 (en) | 2016-05-26 | 2016-05-26 | HIGH ELECTRONIC MOBILITY DEVICE WITH INTEGRATED PASSIVE ELEMENTS |
| PCT/FR2017/051314 WO2017203185A1 (en) | 2016-05-26 | 2017-05-26 | High-electron-mobility device with integrated passive elements |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1654714A FR3051977B1 (en) | 2016-05-26 | 2016-05-26 | HIGH ELECTRONIC MOBILITY DEVICE WITH INTEGRATED PASSIVE ELEMENTS |
| FR1654714 | 2016-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3051977A1 true FR3051977A1 (en) | 2017-12-01 |
| FR3051977B1 FR3051977B1 (en) | 2018-11-16 |
Family
ID=56943660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1654714A Active FR3051977B1 (en) | 2016-05-26 | 2016-05-26 | HIGH ELECTRONIC MOBILITY DEVICE WITH INTEGRATED PASSIVE ELEMENTS |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR3051977B1 (en) |
| WO (1) | WO2017203185A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11038048B2 (en) | 2019-10-01 | 2021-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gallium nitride-on-silicon devices |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060076585A1 (en) * | 2004-09-27 | 2006-04-13 | Matsushita Electric Industrial, Co., Ltd. | Semiconductor resistor and method for manufacturing the same |
| US20100019279A1 (en) * | 2008-04-02 | 2010-01-28 | The Hong Kong University Of Science And Technology | Integrated HEMT and Lateral Field-Effect Rectifier Combinations, Methods, and Systems |
| US20100226409A1 (en) * | 2006-01-27 | 2010-09-09 | Adarsh Sandhu | Temperature sensor |
| US20110248769A1 (en) * | 2009-02-06 | 2011-10-13 | Aerospace Optics, Inc. | Illuminated pushbutton switch with configurable electronic latching features |
| US20140091311A1 (en) * | 2012-09-28 | 2014-04-03 | Samsung Electronics Co., Ltd. | Nitride semiconductor based power converting device |
| US20140098585A1 (en) * | 2012-10-09 | 2014-04-10 | Kabushiki Kaisha Toshiba | Rectifying circuit and semiconductor device |
| EP2784816A1 (en) * | 2013-03-28 | 2014-10-01 | Nxp B.V. | Cascode semiconductor device |
| US20160079892A1 (en) * | 2014-09-11 | 2016-03-17 | GM Global Technology Operations LLC | Inverter circuit for an electric machine |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368121B2 (en) * | 2010-06-21 | 2013-02-05 | Power Integrations, Inc. | Enhancement-mode HFET circuit arrangement having high power and high threshold voltage |
-
2016
- 2016-05-26 FR FR1654714A patent/FR3051977B1/en active Active
-
2017
- 2017-05-26 WO PCT/FR2017/051314 patent/WO2017203185A1/en active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060076585A1 (en) * | 2004-09-27 | 2006-04-13 | Matsushita Electric Industrial, Co., Ltd. | Semiconductor resistor and method for manufacturing the same |
| US20100226409A1 (en) * | 2006-01-27 | 2010-09-09 | Adarsh Sandhu | Temperature sensor |
| US20100019279A1 (en) * | 2008-04-02 | 2010-01-28 | The Hong Kong University Of Science And Technology | Integrated HEMT and Lateral Field-Effect Rectifier Combinations, Methods, and Systems |
| US20110248769A1 (en) * | 2009-02-06 | 2011-10-13 | Aerospace Optics, Inc. | Illuminated pushbutton switch with configurable electronic latching features |
| US20140091311A1 (en) * | 2012-09-28 | 2014-04-03 | Samsung Electronics Co., Ltd. | Nitride semiconductor based power converting device |
| US20140098585A1 (en) * | 2012-10-09 | 2014-04-10 | Kabushiki Kaisha Toshiba | Rectifying circuit and semiconductor device |
| EP2784816A1 (en) * | 2013-03-28 | 2014-10-01 | Nxp B.V. | Cascode semiconductor device |
| US20160079892A1 (en) * | 2014-09-11 | 2016-03-17 | GM Global Technology Operations LLC | Inverter circuit for an electric machine |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017203185A1 (en) | 2017-11-30 |
| FR3051977B1 (en) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3545551B1 (en) | Integrated circuit formed from a stack of two series-connected chips | |
| US20090243016A1 (en) | Semiconductor device | |
| FR2744835A1 (en) | INTEGRATED HIGH VOLTAGE POWER CIRCUIT WITH LEVEL SHIFT OPERATION AND WITHOUT METAL CROSSING | |
| EP3629380A1 (en) | Diode structure | |
| EP3240041A1 (en) | Normally-off heterojunction transistor with high threshold voltage | |
| EP2290691A1 (en) | Structure for protecting an integrated circuit against electrostatic discharges | |
| EP3262403B1 (en) | Moisture sensor with thermal module | |
| EP1153435A1 (en) | Mos transistor with dynamic threshold voltage equipped with a current limiting device and method for making same | |
| WO2018091852A1 (en) | Integrated circuit formed by two chips that are connected in series | |
| WO2017203185A1 (en) | High-electron-mobility device with integrated passive elements | |
| EP1912259A1 (en) | A quantum dot thermistor structure and use thereof | |
| WO2019224448A1 (en) | Enhancement-mode high-electron-mobility transistor | |
| EP1912260B1 (en) | A quantum dot thermistor structure and use thereof | |
| FR2815472A1 (en) | Semiconductor planar diac, for use as electronic component | |
| FR3050573B1 (en) | DEVICE WITH SEGMENTED FIELD PLATES | |
| FR3078198A1 (en) | HIGH ELECTRONIC MOBILITY TRANSISTOR IN ENRICHMENT MODE | |
| FR3073977A1 (en) | 3D CIRCUIT TRANSISTORS WITH RETURNED GRID | |
| FR2904473A1 (en) | Complimentary MOS type integrated circuit, has protection element polarized at same time as that of npn type bipolar transistor under effect of electrostatic discharge, where transistor removes discharge current | |
| EP0081423B1 (en) | Semi-conductor device with a low parasitic capacitance having beam-lead type external connectors, and process for the production of that device | |
| EP3834229A1 (en) | Field-effect transistor and associated manufacturing method | |
| FR3011121A1 (en) | INTEGRATED CIRCUIT CHIP ASSEMBLY COMPRISING AN OVERVOLTAGE PROTECTION COMPONENT | |
| FR3058831B1 (en) | HETEROJUNCTION ELECTRONIC COMPONENT HAVING HIGH ELECTRONIC MOBILITY | |
| FR2780813A1 (en) | Improved semiconductor inter-element island isolation technique | |
| EP4071808B1 (en) | Electronic assembly provided with a plurality of transistors with high electron mobility | |
| FR2518814A1 (en) | CONTROLLED DIODE SWITCHING DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20171201 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| TP | Transmission of property |
Owner name: STMICROELECTRONICS FRANCE, FR Effective date: 20230830 |
|
| CD | Change of name or company name |
Owner name: STMICROELECTRONICS FRANCE, FR Effective date: 20230905 |
|
| CJ | Change in legal form |
Effective date: 20230905 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |