FR3039675A1 - Procede de commande d'un equipement par un processeur - Google Patents
Procede de commande d'un equipement par un processeur Download PDFInfo
- Publication number
- FR3039675A1 FR3039675A1 FR1557220A FR1557220A FR3039675A1 FR 3039675 A1 FR3039675 A1 FR 3039675A1 FR 1557220 A FR1557220 A FR 1557220A FR 1557220 A FR1557220 A FR 1557220A FR 3039675 A1 FR3039675 A1 FR 3039675A1
- Authority
- FR
- France
- Prior art keywords
- output
- macro
- operator
- inputs
- transfer function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000006870 function Effects 0.000 claims description 41
- 239000013598 vector Substances 0.000 claims description 14
- 230000015654 memory Effects 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Procédé de commande d'un équipement par un processeur à partir d'une pluralité d'entrées d'une fonction de transfert théorique ayant une sortie représentative de la commande, dans lequel la fonction de transfert est décomposée en une pluralité de macro-opérateurs logiques et le procédé comprend l'étape de faire calculer, par le processeur , la sortie à partir de la forme décomposée de la fonction de transfert théorique.
Description
La présente invention concerne le traitement numérique d/informations par un processeur pour la commande d'un équipement.
ETAT DE LA TECHNIQUE
Habituellement, la commande d'un équipement est réalisée au moyen d'une fonction de transfert ayant une pluralité d'entrées et une sortie.
Deux manières distinctes sont connues pour calculer le résultat de cette fonction de transfert et déterminer la commande correspondante.
Une première manière consiste à traiter cette fonction de transfert en calculant à 1'avance tous les résultats et en mémorisant ces résultats sous la forme d'un vecteur résultat. Le code résultant est très simple et son exécution est très rapide. En revanche, la taille du vecteur de résultat est une fonction exponentielle du nombre d'entrées et occupe une place relativement importante en mémoire.
Une seconde manière consiste à décrire la fonction de transfert sous la forme d'un enchaînement d'une pluralité d'opérateurs unitaires ayant une ou deux entrées et une sortie. L'espace mémoire nécessaire pour contenir la description de la fonction de transfert a une taille qui est une fonction linéaire du nombre d'opérateurs : cette taille est donc relativement limi tée. En revanche, le calcul du résultat impose d'exécuter chaque opérateur en respectant l'enchaînement prédéterminé. Le temps de calcul qui en résulte est alors relativement long.
Quelle que soit la manière retenue, les ressources informatiques sont donc fortement sollicitées.
OBJET DE L' INVENTION
Un but de 1'invention est de fournir une solution permettant de déterminer une commande, à partir d'une solution de transfert, en économisant les ressources infor- matiques utilisées pour la détermination de cette commande .
BREF EXPOSE DE 1/ INVENTION A cet effet, on prévoit, selon 1'invention, un procédé de commande d'un équipement par un processeur à partir d'une pluralité d'entrées d'une fonction de transfert théorique ayant une sortie représentative de la commande . La fonction de transfert théorique est décomposée en une pluralité de macro-opérateurs logiques de quatre types différents et est stockée sous sa forme décomposée dans une mémoire reliée au processeur, et le procédé comprend 1'étape de faire calculer la sortie, par le processeur, à partir de la forme décomposée de la fonction de transfert théorique, les macro-opérateurs logiques comprenant au moins un macro-opérateur choisi parmi quatre types, à savoir : - un macro-opérateur de premier type représentant une fonction de transfert ayant sept entrées et une sortie ; - un macro-opérateur de deuxième type représentant deux fonctions de transfert ayant respectivement quatre entrées et une sortie et trois entrées et une sortie ; - un macro-opérateur de troisième type représentant quatre fonctions de transfert ayant respectivement une entrée et une sortie ; - un macro-opérateur de quatrième type représentant trois fonctions de transfert, l'un ayant trois entrées et une sortie, et les deux autres ayant une entrée et une sortie.
La combinaison de ces types d'opérateurs permet de décrire toutes les fonctions de transfert en limitant dans la plupart des cas le nombre d'opérateurs et la complexité de 1'enchaînement de ceux-ci. La taille de 1'espace mémoire nécessaire pour contenir la description de la fonction de transfert reste une fonction linéaire du nombre d'opérateurs et est donc relativement limitée. En outre, le calcul du résultat est relativement rapide du fait du nombre limité d'opérateurs et que le résultat est avantageusement précalculé pour chaque macro opérateur et mémorisé sous la forme d'un vecteur résultat de faible taille. On obtient de la sorte un bon compromis entre l'occupation mémoire et la rapidité d'exécution de la fonction de transfert sous sa forme décomposée. D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description qui suit de modes de réalisation particuliers non limitatifs de 1'invention.
BREVE DESCRIPTION DES FIGURES
Il sera fait référence aux dessins annexés, parmi lesquels : - les figures IA, IB, IC, 1D sont des représentations schématiques des macro-opérateurs utilisés pour récrire la fonction de transfert à calculer ; - la figure 2 est un schéma représentatif d'une partie d'une fonction de transfert décrite à 1'aide d'opérateurs unitaires ;
- la figure 3 est un schéma représentatif de cette même partie de fonction de transfert décrite avec des macro-opérateurs de l'invention. DESCRIPTION DETAILLEE DE L'INVENTION L'invention concerne un procédé de commande d'un équipement par une unité informatique, connue en elle-même, comportant un processeur et des mémoires contenant un programme d'exploitation de 1'unité informatique et au moins un programme de commande de l'équipement. La commande à appliquer à 1'équipement est représentée par une sortie d'une fonction de transfert théorique ayant une pluralité d'entrées.
On a représenté sur la figure 2 une partie de cette fonction de transfert théorique.
Elle comporte 16 entrées Ii avec i variant de 1 à 16 et une sortie finale 0.
Les entrées II et 12 arrivent à un opérateur logique OU Fl ayant une sortie SI. Les entrées 13 et 14 arrivent à un opérateur logique ET F2 ayant une sortie S2. L'entrée 15 et l'entrée 14 après un inverseur G1 arrivent à un opérateur logique ET F3 ayant une sortie S3. Les entrées 16 et 14 arrivent à un opérateur logique ET F4 ayant une sortie S4. L'entrée 17 et l'entrée 14 après un inverseur G2 arrivent à un opérateur logique ET F5 ayant une sortie S5.
Les entrées 18 et 19 arrivent à un opérateur logique ET F6 ayant une sortie S6. L'entrée 110 et 1'entrée 19 après un inverseur G3 arrivent à un opérateur logique ET F7 ayant une sortie S7. Les entrées 111 et 19 arrivent à un opérateur logique ET F8 ayant une sortie S8. L'entrée 112 et l'entrée 19 après un inverseur G4 arrivent à un opérateur logique ET F9 ayant une sortie S9.
Les sorties S2 et S3 arrivent à un opérateur logique ET F10 ayant une sortie S10. Les sorties S4 et S5 arrivent à un opérateur logique ET Fil ayant une sortie SU. Les sorties S6 et S7 arrivent à un opérateur logique ET F12 ayant une sortie S12. Les sorties S8 et S9 arrivent à un opérateur logique ET F13 ayant une sortie S13.
Les sorties S10, S12 et 1'entrée 113 après un inverseur G5 arrivent à un opérateur logique ET F14 ayant une sortie S14. L'entrée 114 et 1'entrée 15 arrivent à un opérateur logique OU F15 ayant une sortie S15. Les sorties S10 et SU arrivent à un opérateur logique OU F16 ayant une sortie S16. Les sorties S12 et S13 arrivent à un opérateur logique OU F17 ayant une sortie S17. Les sorties S16 et S17 arrivent à un opérateur logique OU F18 ayant une sortie S18.
La sortie S15 après un inverseur G6, la sortie S18 et 1'entrée 113 arrivent à un opérateur logique ET F19 ayant une sortie S19.
Les sorties S14, Ξ19 et l'entrée 114 arrivent à un opérateur logique ET F20 ayant une sortie S20.
Les entrées 114 et 115 arrivent à un opérateur logique ET F21 ayant une sortie S21.
Les sorties SI et S20 arrivent à un opérateur logique ET F22 ayant une sortie S22.
La sortie S22 et l'entrée 116 arrivent à un opérateur logique NON-OU F23 ayant une sortie S23.
Les sorties S21 et 23 arrivent à un opérateur logique OU EXCLUSIF F24 ayant comme sortie la sortie 0.
Cette partie de la fonction de transfert logique comprend ainsi, dans cette représentation : 6 opérateurs unaires Gi ; 21 opérateurs binaires Fl à F13, F15 à F18, F21 à F24 ; et trois opérateurs ternaires F14, F19 et F2 0.
Pour permettre un calcul rapide de la sortie 0 tout en limitant la place nécessaire à la mémorisation de la fonction de transfert, celle-ci a été décomposée en une pluralité de macro-opérateurs logiques de quatre types différents et est stockée sous sa forme décomposée dans une des mémoires reliées au processeur.
Les macro-opérateurs logiques comprennent au moins un macro-opérateur choisi parmi quatre types, à savoir : - un macro-opérateur 10 de premier type représen tant une fonction de transfert ayant sept entrées 11. i (avec i variant de 1 à 7 ) et une sortie 12.1 ( figure IA) ; - un macro-opérateur 20 de deuxième type représentant deux fonctions de transfert ayant respectivement quatre entrées 21.i (avec i variant de 1 à 4) et une sortie 22.1 et trois entrées 21.i (avec i variant de 5 à 7) et une sortie 22.2 (figure IB) ; - un macro-opérateur 30 de troisième type repré sentant quatre fonctions de transfert ayant respectivement une entrée 31.1, 31.2, 31.3, 31.4 et une sortie 32.1, 32.2, 32.3, 32.4 (figure IC) ; - un macro-opérateur 40 de quatrième type repré sentant trois fonctions de transfert, 1'une ayant trois entrées 41. i (avec i variant de 1 à 3) et une sortie 42.1, et les deux autres ayant une entrée 41.4, 41.5 et une sortie 42.2, 42.3 (figure 1D).
On a illustré sur la figure 3 la représentation, au moyen de macro-opérateurs de 1'invention, de la partie de fonction de transfert correspondant à la figure 2. On peut voir que ladite partie de la fonction de transfert est représentée sur la figure 3 par quatre macro opérateurs logiques au lieu des 30 opérateurs de la représentation de la figure 2.
Les entrées 13 à 17 arrivent à un macro-opérateur 20A de deuxième type et les entrées 18 à 112 arrivent à un macro-opérateur 20B de deuxième type.
Les deux sorties du macro-opérateur 20A, les deux sorties du macro-opérateur 20B, les entrées 113, 114 et 115 arrivent à un macro-opérateur 10Ά de premier type.
La sortie du macro-opérateur 10A de premier type, les entrées II, 12, 114, 115 et 116 arrivent à un macro opérateur 10B de premier type dont la sortie forme la sortie O.
Les entrées et sorties sont stockées dans un tableau de booléens unique ayant une taille inférieure à 216. Ce tableau est représenté en tableau 1. Dans ce tableau : - chaque entrée et sortie est codée sur 16 bits soit un total de 144 bits, - le type de macro-opérateur est codé sur 16 bits, - le résultat est codé sur 128 bits.
Chaque macro-opérateur est donc codé sur 288 bits soit 36 octets.
Le résultat du macro-opérateur 10 est un vecteur codé sur 128 bits (7 entrées) ; le résultat du macroopérateur 20 comprend un vecteur codé sur 16 bits (4 entrées ) et un vecteur codé sur 8 bits (3 entrées) ; le ré sultat du macro-opérateur 30 comprend quatre vecteurs inverseurs codés sur 1 bit (1 entrée) ; le résultat du macro-opérateur 40 comprend un vecteur codé sur 8 bits (3 entrées ) et deux vecteur inverseurs codés sur 1 bit ( 1 entrée).
Lors de la construction du tableau, les macroopérateurs seront ordonnés dans le tableau de façon à ce qu'il n'y ait pas de chaînage avant. Chaque entrée sera calculée et le calcul des fonctions de transfert se fera par ordre croissant des macro-opérateurs.
Il est possible d'optimiser le tableau global de la façon suivante.
Au besoin, les macro-opérateurs peuvent être décomposés en opérateurs de transfert unitaires (7=>1, 4=>1, 3=>1, 1=>1 ) caractérisés par (vecteur d'entrée + vecteur de résultats + ordre). Une fois décomposés, ils peuvent être réorganisés en macro-opérateurs plus efficaces (pas de vecteur d'entrée invalide): - Suppression des opérateurs redondants (avec réajustement des entrées des opérateurs postérieurs de sa sortie). - Remplissage optimal des macro-operateurs.
Dans le cas où il y a beaucoup de vecteurs résultats identiques, on peut remplacer ceux-ci par un pointeur 12 bits sur un tableau de vecteurs de résultats. La taille d'un macro-opérateur devient (144 + 16) = 160 bits (les 12 bits sont pris dans le type).
Pour 1000 macro opérateurs dont 20% de doublons, on passe d'une taille de 288000 bits à : 160000 + 800 * 128 = 262400 bits soit une réduction de taille de 9%,
Pour 1000 macro-opérateurs dont 50% de doublons, on passe d'une taille de 288000 bits à : 160000 + 500 * 128 = 224000 bits soit une réduction de taille de 22 %.
Il est possible également de séparer les macroopérateurs en ensemble indépendants en vue de les faire exécuter sur des multi-cœurs.
Le programme de commande est agencé pour calculer la sortie représentative de la commande à partir de la forme décomposée de la fonction de transfert théorique.
Bien entendu, 1'invention n'est pas limitée aux modes de réalisation décrits mais englobe toute variante entrant dans le champ de 1'invention telle que définie par les revendications.
En particulier, le procédé de 1'invention peut être utilisé pour de nombreuses applications et notamment adapté pour la commande de 1'alimentation d'un aéronef.
La forme décomposée de la fonction de transfert peut comprendre au moins un macro-opérateur de l'un ou de plusieurs des types de macro-opérateur de l'invention,
La forme décomposée de la fonction de transfert peut comprendre au moins un macro-opérateur de chacun des types de macro-opérateur de l'invention.
Claims (3)
- REVENDICATIONS1. Procédé de commande d'un équipement par un processeur à partir d'une pluralité d'entrées d'une fonction de transfert théorique ayant une sortie représentative de la commande, dans lequel la fonction de transfert théorique est décomposée en une pluralité de macroopérateurs logiques de quatre types différents et est stockée sous sa forme décomposée dans une mémoire reliée au processeur, et le procédé comprend l'étape de faire calculer la sortie, par le processeur, à partir de la forme décomposée de la fonction de transfert théorique, les macro-opérateurs logiques comprenant au moins un macro-opérateur choisi parmi quatre types, à savoir : - un macro-opérateur de premier type représentant une fonction de transfert ayant sept entrées et une sortie ; - un macro-opérateur de deuxième type représentant deux fonctions de transfert ayant respectivement quatre entrées et une sortie et trois entrées et une sortie ; - un macro-opérateur de troisième type représentant quatre fonctions de transfert ayant respectivement une entrée et une sortie ; - un macro-opérateur de quatrième type représentant trois fonctions de transfert, l'un ayant trois entrées et une sortie, et les deux autres ayant une entrée et une sortie.
- 2. Procédé selon la revendication 1, dans lequel la forme décomposée de la fonction de transfert théorique comprend au moins un macro-opérateur de chacun des quatre types.
- 3. Procédé selon la revendication 1 ou la revendication 2, dans lequel un résultat est précalculé pour chaque macro-opérateur et mémorisé sous la forme d'un vecteur résultat.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1557220A FR3039675B1 (fr) | 2015-07-28 | 2015-07-28 | Procede de commande d'un equipement par un processeur |
| PCT/EP2016/067837 WO2017017112A1 (fr) | 2015-07-28 | 2016-07-26 | Procede de commande d'un equipement par un processeur |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1557220A FR3039675B1 (fr) | 2015-07-28 | 2015-07-28 | Procede de commande d'un equipement par un processeur |
| FR1557220 | 2015-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3039675A1 true FR3039675A1 (fr) | 2017-02-03 |
| FR3039675B1 FR3039675B1 (fr) | 2018-06-15 |
Family
ID=55129960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1557220A Active FR3039675B1 (fr) | 2015-07-28 | 2015-07-28 | Procede de commande d'un equipement par un processeur |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR3039675B1 (fr) |
| WO (1) | WO2017017112A1 (fr) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2244374A2 (fr) * | 2009-04-20 | 2010-10-27 | Chung Yuan Christian University | Structure d'oscillateur sinusoïdal à décalage de phase arbitraire d'ordre Nth et son procédé de fabrication de synthèse analytique |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5030939A (en) * | 1989-09-14 | 1991-07-09 | Elsag International B.V. | Multiple input signal checking circuit |
| KR101242419B1 (ko) * | 2009-07-20 | 2013-03-12 | 한국전자통신연구원 | 병렬처리 기반의 시각 동기화 장치 |
-
2015
- 2015-07-28 FR FR1557220A patent/FR3039675B1/fr active Active
-
2016
- 2016-07-26 WO PCT/EP2016/067837 patent/WO2017017112A1/fr active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2244374A2 (fr) * | 2009-04-20 | 2010-10-27 | Chung Yuan Christian University | Structure d'oscillateur sinusoïdal à décalage de phase arbitraire d'ordre Nth et son procédé de fabrication de synthèse analytique |
Non-Patent Citations (2)
| Title |
|---|
| ARTHUR MUTAMBARA: "Design and Analysis of Control Systems", 1 January 1999 (1999-01-01), pages 1 - 8, XP055267199, Retrieved from the Internet <URL:https://books.google.nl/books?id=VSlHxALK6OoC&pg=PA521&lpg=PA521&dq=%22transfer+function+decomposition%22+mutambara&source=bl&ots=BmIGfuoNlf&sig=-8kA44mZXPUf5RqJxxrRY6gQUss&hl=en&sa=X&redir_esc=y#v=onepage&q=%22transfer%20function%20decomposition%22%20mutambara&f=false> [retrieved on 20160420] * |
| HAIBO WANG ET AL: "Behavioral synthesis of field programmable analog array circuits", ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, vol. 7, no. 4, 4 October 2002 (2002-10-04), pages 563 - 604, XP058039463, ISSN: 1084-4309, DOI: 10.1145/605440.605445 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017017112A1 (fr) | 2017-02-02 |
| FR3039675B1 (fr) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0712072B1 (fr) | Procédé de mise en oeuvre de réduction modulaire selon la méthode de Montgomery | |
| EP3394797A1 (fr) | Circuit neuronal optimise, architecture et procede pour l'execution des reseaux de neurones | |
| EP3337091A1 (fr) | Tracabilite d'une chaine de traitements multi-acteurs par chaine de blocs, permettant au moins deux niveaux de confiance aux informations stockées | |
| EP0018298B1 (fr) | Procédé pour obtenir un résultat de calcul numérique en représentation au virgule flottante avec le nombre de chiffres significatifs exacts dans ce résultat et dispositif de calcul numérique mettant en oeuvre ce procédé | |
| EP2996040A1 (fr) | Procédé de détermination par optimisation d'une architecture multi-coeurs | |
| FR3039675A1 (fr) | Procede de commande d'un equipement par un processeur | |
| EP3674995A1 (fr) | Procédé de compilation d'un circuit quantique sur un processeur quantique à ions piégés | |
| FR3094104A1 (fr) | Procédé et dispositif de détermination de la taille mémoire globale d’une zone mémoire globale allouée aux données d’un réseau de neurones compte tenu de sa topologie | |
| FR2823050A1 (fr) | Dispositif implementant conjointement un post-traitement et un decodage de donnees | |
| EP2356591A1 (fr) | Procede de structuration d'une base de donnees d'objets | |
| EP3622445B1 (fr) | Procede, mise en oeuvre par ordinateur, de recherche de regles d'association dans une base de donnees | |
| EP0341097B1 (fr) | Additionneur de type récursif pour calculer la somme de deux opérandes | |
| EP1140608B1 (fr) | Procede d'organisation de la production d'une ligne de montage d'unites diversement equipees telles que des vehicules automobiles | |
| FR2990667B1 (fr) | Procede de gestion d'une installation electronique d'un vehicule automobile et installation electronique ainsi mise en oeuvre | |
| EP3627758A1 (fr) | Methode de compression d'un vecteur d'etats quantiques et procede de stockage d'un vecteur d'etats quantiques | |
| EP0733977B1 (fr) | Système informatique avec mémoires hiérarchisées | |
| FR3076921A1 (fr) | OptimiSation DU TEMPS D’exÉcution D’UN programME D’ORDINATEUR EN DÉTERMINANT LA MISE EN ŒUVRE D’UNE fOnction EN FONCTION D’UN ÉVENTAIL DE paramÈtREs D’ENTRÉE ET D’UNE EXACTITUDE | |
| FR3025905A1 (fr) | Allocation de ressources | |
| EP3499366B1 (fr) | Dispositif, chaîne de traitement de données et procédé de commutation de contexte | |
| WO2018122533A1 (fr) | Reseau informatique de noeuds communiquant entre eux par messages en pair a pair et procede d'interconnexion entre noeuds associe | |
| FR3071334A1 (fr) | Procede pour assurer la stabilite des donnees d’un processeur multicoeur d’un vehicule automobile | |
| WO2015079191A2 (fr) | Procédé permettant d'obtenir un système de tenue de situation active décentralisée multiagents | |
| EP1439637A1 (fr) | Dispositif pour le traitement collectif de données | |
| EP1503288B1 (fr) | Cellule de détection d'erreurs pour processeur intégré | |
| EP3823161A1 (fr) | Procédé de détermination de la grandeur physique de sortie d'un système et procédé de pilotage associé |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20170203 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| CD | Change of name or company name |
Owner name: SAFRAN ELECTRONICS & DEFENSE, FR Effective date: 20180515 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |