FR3032578A1

FR3032578A1 - Processeur de signaux numeriques

Info

Publication number: FR3032578A1
Application number: FR1551126A
Authority: FR
Inventors: Herve Guillon; Cedric Lehobey
Original assignee: Centre National dEtudes Spatiales CNES; Syrlinks SAS
Current assignee: Centre National dEtudes Spatiales CNES; Syrlinks SAS
Priority date: 2015-02-11
Filing date: 2015-02-11
Publication date: 2016-08-12
Anticipated expiration: 2035-02-11
Also published as: FR3032578B1

Abstract

Un processeur de signaux numériques (20) en bande de base comprend un transcodeur (32) configuré de sorte à transformer des données numériques reçues via une entrée de données numériques (22) en des symboles de codage et à produire les symboles sur au moins une voie de sortie (I, Q), chaque symbole étant représenté par aux moins deux échantillons par voie de sortie. Le transcodeur est connecté à un réseau de distribution d'un signal de cadencement des échantillons (26) non synchronisé avec le signal de cadencement des données numériques et est configuré de sorte à produire les échantillons représentant les symboles au rythme imposé par le signal de cadencement des échantillons. Le processeur proposé convient particulièrement pour un transpondeur de télémesure/télécommande, parce qu'il permet de mettre aisément en œuvre un système de mesure de distance transparent à codes ou à codes.

Description

1 Domaine Technique [0001] De manière générale, l'invention concerne un processeur de signaux numériques en bande de base, en particulier pour la modulation numérique de signaux en temps réel.

Arrière-plan technologique [0002] Bien que l'arrière-plan technologique de l'invention soit discuté dans ce qui suit par référence à un modulateur de télémesure, il convient de noter que l'invention n'est pas limitée à un tel dispositif mais pourra être utilisé pour tout type de modulateur numérique d'un signal radioélectrique. [0003] L'architecture classique d'un modulateur de signaux de télémesure prend en entrée deux trains analogiques de type liaison série : un train de données et un train d'horloge. Le rythme des données est noté Rb dans la suite. [0004] Le signal d'horloge est un signal en créneaux périodique au rythme Rb. Le signal de données est un signal enchaînant des niveaux hauts (représentant la valeur binaire « 1 ») et des niveaux bas (représentant la valeur binaire « 0 ») de durée Tb = 1/Rb respectivement. Des changements de niveaux interviennent donc au rythme Rb, sauf évidemment si plusieurs bits de même valeur se suivent directement dans le train des données. Les valeurs numériques à transmettre sont prises en compte par le modulateur soit sur l'apparition d'un front montant du signal horloge (c.-à-d. au passage d'un niveau bas à un niveau haut du signal d'horloge), soit sur l'apparition d'un front descendant du signal d'horloge (c.-à-d. au passage d'un niveau haut à un niveau bas du signal d'horloge). [0005] Dans le cadre d'un modulateur numérique, la mise en forme du signal radioélectrique à transmettre se fait de manière discontinue. Plus précisément, la modulation du signal à transmettre est représentée dans le domaine numérique par une suite d'échantillons dont la fréquence (appelée fréquence d'échantillonnage féch) respecte en général les conditions de Shannon. [0006] Dans le cas d'une architecture classique, le nombre d'échantillons par symbole à transmettre est constant et égal à une valeur entière, que nous noterons N.

30 Si on note Rs le rythme des symboles (lié au rythme des bits Rb par le rang de la 3 0 3 2 5 7 8 2, modulation et l'éventuel codage canal réalisé dans l'équipement), celui-ci est lié à la fréquence d'échantillonnage par la relation : féch = N-Rs. [0007] Cette relation se trouve illustré sur la figure 2 pour le cas féch = 2-Rs. Afin de 5 garantir le synchronisme des symboles et des échantillons, le rythme des échantillons est activement maintenu en synchronisme avec le signal d'horloge des données. La référence de fréquence d'échantillonnage est typiquement donnée par une boucle d'asservissement de phase faisant apparaître l'harmonique N du rythme symbole. Cette boucle est soit externe au traitement numérique (on a dans ce cas une boucle 10 analogique de verrouillage de phase ou boucle PLL), soit interne au modulateur numérique. Les systèmes existants sont donc des systèmes synchrones car l'ensemble des traitements numériques est cadencé par le rythme réel des données en entrée, ceci via le signal d'horloge correspondant. On peut néanmoins noter que certains dispositifs peuvent intégrer un système de décimation d'un facteur P à la suite 15 des traitements à un rythme N-Rs, ce qui permet de limiter la fréquence d'échantillonnage en sortie des traitements numériques (fréquence d'échantillonnage de sortie égale alors à (N/P)-Rs) tout en respectant les conditions de Shannon ; ces dispositifs requièrent néanmoins l'emploi d'un système de synchronisation. Problème technique 20 [0008] L'objectif de la présente invention est de présenter un processeur de signaux numériques à architecture simplifiée. Description générale de l'invention [0009] Selon un premier aspect de l'invention, un processeur de signaux numériques en bande de base comprend une entrée de données numériques, une entrée de signal 25 de cadencement des données numériques et un transcodeur connecté à l'entrée de données numériques et à l'entrée de signal de cadencement des données numériques. Le transcodeur est configuré de sorte à transformer des données numériques reçues via l'entrée de données numériques en des symboles de codage et à produire les symboles sur au moins une voie de sortie, chaque symbole étant représenté par aux moins deux échantillons par voie de sortie. Autrement dit, le transcodeur produit les symboles sur au moins une voie de sortie à raison d'au moins 303 2 5 7 8 deux échantillons par symbole et par voie. Le processeur comprend en outre un réseau de distribution d'un signal de cadencement des échantillons non synchronisé avec le signal de cadencement des données numériques. Le transcodeur est connecté au réseau de distribution du signal de cadencement des échantillons et configuré de sorte 5 à produire les échantillons représentant les symboles au rythme imposé par le signal de cadencement des échantillons. [0010] Il convient de noter que le processeur de signaux numériques travaille en temps réel, c.-à-d. le processeur travaille de sorte à pouvoir prendre en charge les données au fur et à mesure qu'elles arrivent à l'entrée de données numériques, sans 10 perte de donnée. [0011] Dans le cadre de ce document, les définitions suivantes seront d'application : [0012] Par « signal de cadencement des données numériques », on entend un signal d'horloge rythmant les données numériques arrivant en entrée du processeur de signaux numériques ; ce signal est destiné à permettre aux composants qui reçoivent 15 les données numériques (donc notamment au processeur) d'identifier les bits individuels. Par convention, la lecture d'un bit peut se faire soit sur un front montant du signal de cadencement des données numériques, soit sur un front descendant. [0013] Le terme « signal de cadencement des échantillons » désigne un signal d'horloge rythmant le fonctionnement du processeur de signaux numériques. Le 20 processeur de signaux numériques peut comprendre un générateur d'horloge fournissant ce signal. Il est également possible que le processeur de signaux numériques obtienne ce signal d'une source externe non synchronisée avec le signal de cadencement des données numériques. La fréquence du signal de cadencement des échantillons correspond à la fréquence d'échantillonnage féch. La période 25 d'échantillonnage est notée Téch ; Téch = 1/féch. [0014] Le terme « symbole » ou « symbole de codage » désigne une unité de codage ; l'ensemble des symboles forment l'alphabet de codage ou de modulation ou, dans le contexte notamment d'une modulation PSK (acronyme du terme anglais « phase shift keying », modulation par changement de phase) ou QAM (acronyme du terme anglais 30 « quadrature amplitude modulation», modulation d'amplitude en quadrature), la constellation. Dans le contexte du présent document, on considère les symboles en bande de base, c.-à-d. avant la modulation de la porteuse : le flux de symboles produit 3032578 4) par le codeur est donc destiné à moduler la porteuse du signal à transmettre. Les symboles peuvent cependant comporter une modulation de sous-porteuse et/ou avoir subi ou subir une mise en forme ou un filtrage. La « durée de symbole », notée Ts, correspond à la durée minimale entre deux changements de symbole successifs, 5 toutes voies de sortie confondues et hors toute modulation éventuelle des symboles par une sous-porteuse. P.ex., le schéma de la modulation OQPSK prévoit des changements de symbole déphasés sur la voie I et la voie Q ; dans ce cas, Ts correspond à la durée de l'intervalle de temps minimal pendant lequel les échantillons sur l'une et l'autre voie restent constants. 10 [0015] On appelle « temps d'un échantillon » l'intervalle de temps de durée Téch entre le début et la fin d'un échantillon. « Echantillon » désigne, dans ce contexte, l'approximation numérique d'un symbole pendant le temps de l'échantillon correspondant. [0016] Le « transcodeur » désigne un composant électronique, un module, ou une 15 unité fonctionnelle d'un circuit électronique qui transforme un flux de données numériques en un flux de symboles d'un code et/ou d'une modulation. Les données numériques en entrée du transcodeur peuvent être codées en binaire brut (un niveau haut signifiant un bit « 1 » et un niveau zéro signifiant un bit « 0 » ou inversement) dans ce cas, il est plus usuel d'utiliser le terme « encodeur » - ou codées NRZ (un 20 niveau haut représentant un bit « 1 » et un niveau bas différent de zéro représentant un bit « 0 » ou inversement) ou de manière plus complexe. [0017] Un avantage notable de l'invention réside dans le fait que le processeur de signaux numériques n'utilise pas de dispositif de synchronisation (comme une boucle de verrouillage de phase) qui assujettisse le cadencement des échantillons au 25 cadencement des données numériques. Le processeur ne dispose donc pas de système de synchronisation interne ni externe avec le signal d'horloge des données à proprement parler. La mise en forme du signal en bande de base se fait de manière discontinue (représentation numérique du flux de symboles à la fréquence d'échantillonnage féch, qui est choisie selon les conditions de Shannon). Contrairement 30 aux modulateurs classiques, le dispositif selon l'invention dispose d'une fréquence d'échantillonnage fixe et indépendante du rythme des données à transmettre. 303 2 5 7 8 5 [0018] Selon un mode de réalisation préféré de l'invention, le transcodeur est configuré de sorte à ce que la lecture des données numériques appliquées à l'entrée de données numériques y est déclenchée par le signal de cadencement des données numériques. Le processeur peut, par exemple, comprendre un détecteur de front 5 montant ou descendant qui produit une impulsion à chaque apparition d'un front montant, respectivement descendant, du signal de cadencement des données. Cette impulsion déclenchera alors la lecture du niveau de signal appliqué à l'entrée de données numériques par le transcodeur. Le détecteur de front permet, p. ex. d'éviter que la lecture d'une donnée ne se produise au moment d'une transition entre deux 10 niveaux. Avantageusement, le détecteur de front et le transcodeur opèrent au rythme imposé par le signal de cadencement des échantillons. Dans ce cas, le détecteur de front émet l'impulsion qui déclenche la lecture d'une donnée par le transcodeur dans le premier temps d'échantillon qui suit le front détecté. [0019] De préférence, le transcodeur possède deux voies de sortie, à savoir une voie 15 I et une voie Q. [0020] Comme le cadencement des échantillons n'est pas activement synchronisé avec le cadencement des données, le nombre d'échantillons par symbole et par voie de sortie varie en fonction du décalage instantané entre le signal de cadencement des données numériques et le signal de de cadencement des échantillons. Plus 20 particulièrement, le nombre d'échantillons par symbole et par voie de sortie varie entre un nombre N, avec N 2, et un nombre N+1, la durée moyenne des symboles étant de (N+b)Téch, où Téch désigne la durée d'un échantillon et b est compris entre 0 et 1 (0 < b < 1) et désigne la proportion des symboles représentés par N+1 échantillons par voie de sortie. 1-b désigne donc la proportion des symboles représentés par N 25 échantillons par voie de sortie. [0021] De préférence, la durée moyenne des symboles s'élève à au moins 2,6 Téch, de préférence à au moins 2,9 Téch, plus de préférence à au moins 3,4 Téch. [0022] Selon un mode de réalisation avantageux de l'invention, le transcodeur est configuré pour moduler les symboles par une sous-porteuse échantillonnée au rythme 30 imposé par le signal de cadencement des échantillons. Dans ce cas, le rythme d'échantillonnage sera choisi de sorte à respecter les conditions de Shannon par 3 0 3 2 5 7 8 6 rapport à la sous-porteuse et à tenir compte de l'occupation spectrale importante d'une telle modulation (présence des harmoniques de la sous-porteuse). [0023] De préférence, le processeur de signaux numériques est configure de sorte à implémenter un schéma de modulation choisi parmi : BPSK (de l'anglais « binary 5 phase shift keying », modulation par changements de phase à 2 états) avec ou sans codage convolutif, QPSK (de l'anglais « quadrature phase shift keying », modulation par changements de phase à 4 états) avec ou sans codage convolutif, OQPSK (de l'anglais « offset quadrature phase shift keying », modulation par changements de phase à 4 états avec décalage entre la voie I et la voie Q) avec ou sans codage 10 convolutif, 8-PSK (modulation par changements de phase à 8 états) avec ou sans codage convolutif, PCM/PM (de l'anglais « pulse code modulation / phase modulation », modulation par impulsion et codage / modulation de phase) avec ou sans codage convolutif, PCM/PSK/PM à sous-porteuse sinusoïdale ou carrée (de l'anglais « pulse code modulation / phase shift keying / phase modulation », modulation 15 par impulsion et codage / modulation par changement de phase / modulation de phase), SP-L/PM (de l'anglais « split phase level / phase modulation, modulation de phase selon le niveau / modulation de phase), 4D 8-PSK TCM (de l'anglais « 4- dimensional 8 phase shift keying trellis-coded modulation », modulation en treillis en 4 dimensions à 8 états de phase) ou, de manière plus générale, QAM. 20 [0024] Un second aspect de l'invention concerne un émetteur de signal radioélectrique, comprenant un processeur de signaux numériques tel que décrit ci-dessus et un étage RF (en anglais « RF front end ») d'émission, l'étage RF d'émission étant connecté au processeur de signaux numériques pour moduler une porteuse avec le flux des symboles, l'étage RF d'émission étant connecté ou connectable à une 25 antenne pour l'émission de la porteuse modulée en tant que signal radioélectrique. [0025] Un troisième aspect de l'invention concerne un transpondeur de signal radioélectrique de télémesure/télécommande, comprenant : o un étage RF de réception pour la réception d'un signal radioélectrique de télécommande et de mesure distance (en anglais « telecommand and 30 ranging »), o un étage RF d'émission pour l'émission d'un signal de télémesure et de mesure distance (en anglais « telemetry and ranging »), et 3032578 7 o un processeur de signaux numériques tel que décrit ci-dessus, connecté aux étages RF de réception et d'émission, le processeur étant configuré de sorte à recevoir sur son entrée de données numériques, en tant que données numériques, des données de mesure à transmettre (données de télémesure), 5 de numériser le signal de télécommande et de mesure distance au rythme imposé par le signal de cadencement des échantillons, à isoler la composante de mesure distance du signal de télécommande et de mesure distance en bande de base et à moduler les symboles obtenus à partir des données numériques avec la composante de mesure distance. 10 [0026] On notera que l'architecture du processeur proposé convient particulièrement pour un transpondeur de télémesure/télécommande, parce qu'elle permet de mettre aisément en oeuvre un système de mesure de distance transparent à tons ou à codes. L'échantillonnage du signal reçu est effectué au même rythme que l'échantillonnage des données de mesure à moduler sur le signal à émettre. La composante de mesure 15 distance qui doit être incluse dans la modulation du signal à émettre n'a donc pas besoin d'être ré-échantillonnée ni interpolée au niveau du transpondeur. Ceci permet de réduire les coûts de calcul et de mieux contrôler le temps de parcours de la composante de mesure distance dans le transpondeur entre la réception et l'émission par celui-ci. Sans nécessairement y être limités, de tels transpondeurs peuvent 20 notamment être embarqués sur tout type d'aéronef (avion, hélicoptère, drone, missile, etc.) ou sur tout type de véhicule spatial (satellite, lanceur, etc.) [0027] De préférence, le processeur de signaux numériques (en anglais « digital signal processor », abrévié DSP) est réalisé en tant que circuit intégré dédié à l'application spécifique (abrévié ASIC, de l'anglais « application-specific integrated 25 circuit »), en tant que système sur une puce (abrévié SoC, de l'anglais « system on a chip ») et/ou en tant que circuit logique programmable. Parmi les circuits logiques programmables, l'implémentation du processeur pourrait être de type FPGA (de l'anglais « field-programmable gate array », réseau de portes programmables in situ), PLD (de l'anglais « programmable logic device », circuit logique programmable), EPLD 30 (de l'anglais « erasable programmable logic device », circuit logique programmable et effaçable), CPLD (de l'anglais « complex programmable logic device », circuit logique 3032578 8 programmable complexe), PLA (de l'anglais « programmable logic array », réseau logique programmable), ou autre. Brève description des dessins [0028] D'autres particularités et caractéristiques de l'invention ressortiront de la 5 description détaillée de certains modes de réalisation avantageux présentés ci- dessous, à titre d'illustration, avec référence aux dessins annexés qui montrent : Fig. 1: un schema de principe de l'architecture classique d'un modulateur numérique ; Fig. 2: un chronogramme illustrant le synchronisme des symboles et des échantillons 10 dans le cas classique ; Fig. 3: le schéma de principe de l'architecture d'un processeur de signaux numériques conforme à l'invention ; Fig. 4: un chronogramme illustrant que le rythme des symboles et celui des échantillons sont indépendants l'un de l'autre dans un processeur de signaux 15 numériques conforme à l'invention ; Fig. 5: le schéma d'une réalisation préférée d'un processeur de signaux numériques mettant en oeuvre une modulation QPSK avec codage convolutif (7, 1/2) ; Fig. 6: le schéma d'une réalisation préférée d'un processeur de signaux numériques mettant en oeuvre une modulation OQPSK avec codage convolutif (7, 1/2) ; 20 Fig. 7: le schéma d'une variante du processeur de la figure 6 ; Fig. 8: le schéma d'une réalisation préférée d'un processeur de signaux numériques mettant en oeuvre une modulation PCM/PSK/PM avec sous-porteuse sinusoïdale pour une application de télémesure, par exemple ; Fig. 9: le schéma d'une variante du processeur de la figure 8 pour une application de 25 télémesure et de mesure de distance ; Fig. 10: le schéma d'un transpondeur TM/TC réalisé conformément à l'invention.

3 0 3 2 5 7 8 9 Description détaillée de plusieurs modes de réalisation de l'invention [0029] La figure 1 illustre l'architecture classique d'un modulateur numérique 10. Le modulateur 10 comprend une entrée de données 12 et une entrée de signal de cadencement des données 14. Le modulateur 10 comprend un dispositif de 5 synchronisation 16 (p.ex. une boucle de phase) qui prend le signal de cadencement des données (dont le rythme est noté Rb par la suite) et produit un signal de cadencement d'échantillonnage, dont la fréquence féch est un multiple entier N du rythme des symboles Rs et dont la phase par rapport au signal de cadencement des données est constant. Tous les traitements numériques 18 du modulateur sont donc 10 réalisés au rythme N.Rs, ce qui garantit un parfait alignement des symboles produits sur le rythme des données. (On peut noter qu'une décimation d'un facteur P pourrait être effectuée après les traitements numériques au rythme N.Rs et en amont de la génération du signal analogique pour réduire la fréquence d'échantillonnage en sortie des traitements numériques tout en respectant les conditions de Shannon). La figure 2 15 illustre le synchronisme des symboles (les intervalles correspondant à respectivement un symbole sont représentés par les rectangles hachurés et pointillés) et des échantillons (représentés par des croix obliques). [0030] La figure 3 montre le schéma général d'un processeur de signaux numériques 20 selon un mode de réalisation de l'invention. Le processeur 20 comprend une entrée 20 de données numériques 22 et une entrée de signal de cadencement des données 24. On note l'absence de tout dispositif de synchronisation du signal de cadencement de l'échantillonnage 26 avec le signal de cadencement des données. Il n'existe donc pas de rapport de phase constant dans le temps entre le signal de cadencement de l'échantillonnage 26 et le signal de cadencement des données. En revanche, même 25 en l'absence d'asservissement de phase, le rapport des rythmes Rb et féch peut être constant pour certaines applications. Les traitements numériques 28 sont réalisés par le processeur 20 au rythme féch, imposé par une horloge (un oscillateur) soit interne, soit externe au processeur 20, mais non synchronisée, ni directement ni indirectement, avec l'horloge cadençant les données numériques. 30 [0031] La figure 4 illustre l'échantillonnage des données au rythme féch si celui-ci n'est pas asservi au rythme des données. En général, on peut écrire : féch = Z. Rs = (N+b).Rs, 303 2 5 7 8 10, où Rs désigne le rythme moyen des symboles, Z le rapport entre féch et Rs (un nombre réel), N la partie entière de Z et b la partie fractionnaire de Z (b E [0; 1[). On a choisi, pour la représentation, le cas avec féch = 2,3-Rs (c.-à-d. N = 2 et b = 0,3). Dans des réalisations de l'invention, des valeurs plus élevées de féch sont utilisées. Sur la 5 figure 4, les rectangles hachurés et pointillés illustrent des intervalles de durée 1/Rs, c.-à-d. de la durée moyenne Ts d'un symbole. [0032] Comme le cadencement des échantillons n'est pas activement synchronisé avec le cadencement des données, le nombre d'échantillons par symbole varie en fonction du décalage instantané entre le signal de cadencement des données 10 numériques et le signal de cadencement des échantillons. Le nombre d'échantillons par symbole varie entre deux valeurs discrètes : le nombre N et le nombre N+1. Dans le cas illustré, on remarque des symboles représentés par deux échantillons et des symboles représentés par trois échantillons. Une partie des symboles ont dès lors la durée N.Téch et l'autre partie des symboles ont la durée (N+1).Téch. On prouve 15 facilement que la proportion des symboles représentés par N+1 échantillons est b et la proportion des symboles représentés par N échantillons est (1-b). [0033] On note qu'en cas de déviation du rythme des données Rb de sa valeur nominale (et par voie de conséquence de la valeur de Rs par rapport à sa valeur nominale) ou en cas de dérive du rythme d'échantillonnage, les valeurs de N et b 20 s'adaptent automatiquement du fait de la structure asynchrone du processeur. [0034] On remarque également que dans le cas où le transcodeur produit les symboles sur M voies de sortie en parallèle, chaque symbole est représenté en moyenne par M(N+b) échantillons. Les explications ci-dessus s'entendent donc « par voie de sortie ». Si on travaille avec deux voies (I et Q), M = 2, il résulte qu'un symbole 25 est représenté par 2(N+b) échantillons. On peut dans ce cas parler de "symbole complexe" (qui se compose d'un symbole de la voie I et d'un symbole de la voie Q comme parties réelle et imaginaire). [0035] La figure 5 montre une réalisation préférée d'un processeur de signaux numériques 20 d'après le schéma général de la figure 3, spécifiquement conçu pour 30 une modulation QPSK avec codage convolutif (7, 1/2). Le processeur 20 comprend un transcodeur 32 qui est connecté à l'entrée de données numériques 22 et transpose les données reçues en symboles, conformément au code mis en oeuvre. Le codeur 3032578 11 proprement dit consiste en un ensemble de registres à décalage et une logique combinatoire 40, représentés sur la figure 5 par la boite marquée « codeur ». A titre d'illustration, il sera assumé que le codeur implémente un code convolutif de longueur de contrainte 7 et de rendement 1/2 (c.-à-d. pour chaque bit en entrée, le codeur produit 5 deux bits en sortie, un sur chaque voie de sortie.) Le transcodeur 32 est connecté à un détecteur de fronts montants 30. Celui-ci échantillonne le signal de cadencement des données au rythme féch. A chaque pas de temps n (c.-à-d. à chaque temps d'échantillon), la porte logique ET 34 calcule yr, = (1 -hri_2), où yr, est la valeur binaire en sortie de la porte ET à l'instant n, hn_i est l'échantillon du signal de cadencement des données à l'instant n-1 (produit en sortie de la bascule D 36) et hn_2 est l'échantillon du signal de cadencement des données à l'instant n-2 (produit en sortie de la bascule D 38). Le détecteur de fronts 30 émet donc yr, = 1 sur la ligne 46, si le signal de cadencement des données est passé du niveau bas (valeur binaire 0) à l'instant n-2 au niveau haut (valeur binaire 1) à l'instant n-1 et yr, = 0 dans tous les autres cas (signal 15 constant ou flanc descendant). Par l'émission de yr, = 1, le détecteur de fronts 30 déclenche la lecture du signal de données par le codeur 40. Celui-ci maintient les niveaux de signal sur les voies 42, 44 jusqu'à ce que une nouvelle impulsion (bit de valeur 1) sur la ligne 46 déclenche un nouveau cycle du codeur 40 et que les signaux sur les voies 42, 44 soient mis à jour. Les paires de bascules D 48, 50 et 52, 54 20 implémentent l'échantillonnage des signaux sur les voies 42 et 44, respectivement au rythme féch. Sur la voie 42, la bascule D 48 lit le signal en entrée et le passe à sa sortie quand le signal sur la ligne 46 présente un front montant. Lorsque le signal sur la ligne 46 est bas ou présente un front descendant, la bascule D 48 est verrouillée et le signal appliqué à l'entrée de la bascule D 50 est maintenu constant. La bascule 50 est, elle, 25 synchronisée sur le signal de cadencement de l'échantillonnage 26. Les bascules 52 et 54 fonctionnent de la même façon. [0036] Les voies de sorties du transcodeur 32 passent dans un filtre FIR (de l'anglais : finite impulse response, à réponse impulsionnelle finie) 56, 58 adapté selon le débit ou la gamme de débit visé dans l'application, notamment pour respecter les exigences 30 normatives d'occupation spectrale. Par exemple, pour des débits supérieurs à 60 ksymb/s dans des applications spatiales, le débit binaire en entrée du modulateur RF doit se conformer aux exigences ECSS(abréviation de « European Cooperation for Space Standardization », coopération européenne pour la standardisation de 303 2 5 7 8 12, l'espace). On pourrait envisager également de réaliser le filtrage en utilisant un filtre IIR (IIR étant l'acronyme de « infinite impulse response filter », filtre à réponse impulsionnelle infinie) mais pour des raisons de stabilité, il peut toutefois être préférable d'utiliser un filtre FIR. Les signaux numériques sur les voies I et Q sont 5 finalement convertis en signaux analogiques dans des convertisseurs numériques-analogiques 60, 62. [0037] La figure 6 montre une réalisation préférée d'un processeur de signaux 20 spécifiquement conçu pour une modulation OQPSK avec codage convolutif (7, 1/2). L'architecture de ce processeur diffère de celle de la figure 5 uniquement par le fait 10 que la bascule D 52 est synchronisée sur le signal d'une ligne de retard 64, qui produit une version retardée du signal sur la ligne 46. Le retard M est choisi au moins approximativement égal à 1/(2Rb), ce qui provoque un décalage des transitions sur les voies de sortie du transcodeur 32 équivalent. D'après la définition donnée plus haut dans le texte, la durée de symbole Ts est réduite de moitié par rapport au cas de la 15 figure 5. La valeur du retard M peut être soit estimée par mesure de l'écart (en nombre d'échantillons) entre deux fronts montants (ou descendants) successifs, ou être un paramètre de configuration de l'équipement. Par ailleurs, la configuration du processeur ainsi que les fonctions des composants restent les mêmes que dans le mode de réalisation de la figure 5. Les mêmes numéros de référence ont donc été 20 utilisés. [0038] La figure 7 montre une variante du processeur de signaux 20 de la figure 6, également conçue pour une modulation OQPSK avec codage convolutif (7, 1/2). L'unique différence par rapport au mode de réalisation de la figure 6 consiste en le fait que la ligne de retard 64 est remplacée par un détecteur de fronts descendants 66 qui 25 est connecté à l'entrée du signal de cadencement des données 24. Cette variante présuppose que le rapport cyclique du signal de cadencement des données 24 est bien maîtrisé (constant) et proche de 50%. La configuration du processeur ainsi que les fonctions des autres composants restent les mêmes que dans le mode de réalisation de la figure 6 et les mêmes numéros de référence ont donc été utilisés. 30 [0039] La figure 8 montre un processeur de signaux numériques 120 selon un autre mode de réalisation avantageux de l'invention, configuré pour une modulation PCM/PSK/PM. Le processeur 120 comprend un détecteur de fronts 130 connecté à 3032578 13, l'entrée du signal de cadencement des données 124 et un transcodeur 132 qui utilise les données reçues à l'entrée de données numériques pour une modulation BPSK d'une sous-porteuse. Le transcodeur 132 travaille au rythme d'échantillonnage féch imposé par le signal de cadencement de l'échantillonnage 126 (le réseau de 5 distribution de ce signal est représenté sur toutes les figures par des traits interrompus). Dans le mode de réalisation de la figure 8, on suppose que les données sont des données de télémesure (dTM(t)). [0040] Le transcodeur 132 comprend un générateur de sous-porteuse 168, qui produit en sortie un signal de sous-porteuse, qui peut s'écrire : mTm.sin(2-rrfs.t), où mTM 10 désigne l'indice de modulation, t le temps et fs la fréquence de la sous-porteuse. Le générateur de sous-porteuse comprend un générateur de rampe de phase 170 à NA bits. A chaque cycle d'horloge (du signal 126), le générateur de rampe de phase 170 incrémente la valeur sur sa sortie d'une valeur K, exprimée sur NA bits. On choisit : K = 2NA.fs/féch, où fs est la fréquence de la sous-porteuse (p.ex. dans la plage de 2 à 15 300 kHz). A chaque apparition d'un front d'horloge montant dans le signal de cadencement des données, le générateur de rampe de phase 170 est remis à zéro par le multiplexeur 171 et le registre 172. La boucle d'addition est limitée par le nombre de bits NA : les bits au-delà des NA bits seront, le cas échéant, supprimés. Les échantillons de phase sont injectés dans une table de sinus 174, après ajustage, le 20 cas échéant du nombre de bits. Si la table de sinus 174 nécessite une quantification de la phase sur NB bits (NB < NA), seuls les NB bits les plus significatifs sont gardés à la sortie du générateur de rampe de phase. La sortie de la table de sinus 174 est multipliée par l'indice de modulation mTM. Les opérations sine) et -ml-M pourraient être réalisées par une table de correspondance unique. La sous-porteuse mTm.sin(2-rrfs.t) 25 est ensuite multipliée par les données dTM(t) représentées par les valeurs +1 (pour un bit « 1 ») et -1 (pour un bit « 0 »). Cette multiplication se résume en numérique (dans la représentation complément à deux) au changement de tous les bits, y inclus du bit qui indique le signe de chaque échantillon de sous-porteuse, suivi par l'addition de 1. La sous-porteuse modulée par les données est finalement injectée dans une table de 30 cosinus pour générer la voie I et une table de sinus pour générer la voie Q. [0041] Le processeur de signaux numériques 120 de la figure 9 diffère de celui de la figure 8 uniquement par le fait qu'on rajoute à la sous-porteuse modulée par les 3 0 3 2 5 7 8 14 données de télémesure dTm(t).mTm.sin(2-rrfs.t) des symboles de mesure distance (de mesure de distance) mmusmp(t) et que la somme de ces signaux est utilisé pour moduler la phase de la porteuse. [0042] La figure 10 montre le schéma de principe d'un transpondeur TM/TC 200 selon 5 un mode d'exécution préféré de l'invention. Une station au sol 202 émet un signal de télécommande et de mesure distance, qui est reçu par le transpondeur TM/TC 200. La composante de mesure distance est récupérée et rajoutée au signal de télémesure à retransmettre par le transpondeur 200. [0043] Sur la figure 10, la notation est la suivante : 10 sTc(t) : composante de télécommande ; sRNG(t) : composante de mesure distance ; f-rc-tx : fréquence porteuse nominale du signal de télécommande et de mesure distance (à l'émission) ; sTm(t) : composante de télémesure ; 15 fTM-tx fréquence porteuse nominale du signal de télémesure et de mesure distance (à l'émission) ; fTC-Rx fréquence porteuse du signal de télécommande et de mesure distance à la réception ; « + » : notation simplifiée pour l'addition de deux composantes de signal, 20 indépendamment du type de la modulation ; le tilde diacritique est utilisé pour marquer une grandeur estimée ou restituée (p.ex. une composante de signal reconstituée dans le récepteur) [0044] Le transpondeur reçoit le signal sTc(t) « + » SRNG(t) centré sur la fréquence fTCRx, qui est typiquement différente de la fréquence frc_tx à cause d'une vitesse relative 25 entre l'émetteur et le récepteur. En cas de modulation de phase (typique pour la mesure distance), sTc(t) « + » SRNG(t) = A sin[2-rr f-rc-Rx t + sTc(t) + sRNG(t)], où A est l'amplitude du signal. La partie récepteur du transpondeur estime d'abord la fréquence porteuse et transpose le signal reçu en fréquence. Les composantes de télécommande et de mesure distance sont restituées et séparées en bande de base.

30 La composante de télécommande est démodulée pour récupérer les données de 3 0 3 2 5 7 8 15, télécommande tandis que la composante sRNG(t), échantillonnée au rythme féch, est combinée avec la composante de télémesure sTm(t) produite localement pour donner le signal sTm(t) « + » -sRNG(t) en bande de base. Ce signal vient moduler la porteuse du signal de télémesure et de mesure distance émis par le transpondeur. 5 [0045] La partie contenue dans l'encadré 204 est implémentée comme le montre la figure 9, avec les substitutions : dTm(t).mTm.sin(2-rrfs.t) = sTm(t) et mMusMD(t) = sRNG(t). On note que l'échantillonnage du signal reçu et notamment de la composante -sRNG(t) est effectué au même rythme que l'échantillonnage de la composante sTm(t). Il en résulte que la composante -sRNG(t) n'a pas besoin d'être ré-échantillonnée à une 10 cadence imposée par l'horloge des données et interpolée au niveau du transpondeur. [0046] Compte tenu de l'architecture asynchrone, tous les symboles n'ont pas la même durée c.-à-d. qu'il y a oscillation entre deux valeurs (pour les symboles formés de N échantillons à féch et pour ceux formés de N+1 échantillons à féch). Dans l'absolu, cette oscillation peut être considérée comme une gigue de rythme (en anglais « jitter ») 15 qui n'est éventuellement pas en ligne avec les exigences des standards ECSS (voir ECSS-E-ST-50-05C, exigences 6.2.5.a/b/c sur la stabilité du rythme et exigence 6.2.3.3.e sur la précision de synchronisme). Néanmoins, des mesures sur des signaux émules (avec des modulations QPSK, OQPSK, PCM/PSK/PM, etc.) montrent que les pertes liés à l'utilisation de cette architecture sont négligeables voire inexistantes tant 20 qu'on respecte un rapport suffisant entre la fréquence d'échantillonnage féch et le rythme de symbole Rs (valeur minimale de 2,5 à 3,5 pour les cas QPSK et OQPSK avec codage convolutif - le valeur minimale est plus élevée pour la modulation PCM/PSK/PM pour respecter les conditions de Shannon compte tenu des harmoniques de la sous-porteuse présentes dans le spectre de cette modulation). Les 25 simulations suggèrent qu'un rapport signal à bruit supérieur d'uniquement 0,16 dB sera nécessaire pour arriver au même taux d'erreur binaire qu'avec une architecture synchrone comparable. [0047] Alors que des modes de réalisation particuliers viennent d'être décrits en détail, l'homme du métier appréciera que diverses modifications et alternatives à ceux- 30 là puissent être développées à la lumière de l'enseignement global apporté par la présente divulgation de l'invention. Par conséquent, les agencements et/ou procédés 3032578 16, spécifiques décrits ci-dedans sont censés être donnés uniquement à titre d'illustration, sans intention de limiter la portée de l'invention.

Claims

REVENDICATIONS1. Processeur de signaux numériques (20) en bande de base, comprenant une entrée de données numériques (22) ; une entrée de signal de cadencement des données numériques (24) ; un transcodeur (32) connecté à l'entrée de données numériques et à l'entrée de signal de cadencement des données numériques, le transcodeur étant configuré de sorte à transformer des données numériques reçues via l'entrée de données numériques en des symboles de codage; et à produire lesdits symboles sur au moins une voie de sortie (I, Q), chaque symbole étant représenté par aux moins deux échantillons par voie de sortie ; caractérisé par un réseau de distribution d'un signal de cadencement des échantillons (26) non synchronisé avec le signal de cadencement des données numériques, le transcodeur étant connecté au réseau de distribution du signal de cadencement des échantillons (26) et configuré de sorte à produire les échantillons représentant les symboles au rythme imposé par le signal de cadencement des échantillons.
2. Processeur de signaux numériques (20) selon la revendication 1, dans lequel le transcodeur (32) est configuré de sorte à ce que la lecture des données numériques appliquées à l'entrée de données numériques y est déclenchée par le signal de cadencement des données numériques.
3. Processeur de signaux numériques (20) selon la revendication 1 ou 2, dans lequel le transcodeur possède deux voies de sortie, à savoir une voie I et une voie Q.
4. Processeur de signaux numériques (20) selon l'une quelconque des revendications 1 à 3, dans lequel le nombre d'échantillons par symbole et par voie de sortie varie en fonction du décalage entre le signal de cadencement des données numériques et le signal de de cadencement des échantillons.
5. Processeur de signaux numériques (20) selon la revendication 4, dans lequel le nombre d'échantillons par symbole et par voie de sortie varie entre un nombre N, avec N 2, et un nombre N+1, la durée moyenne des symboles étant de (N+b)Téch, où Tée désigne la durée d'un échantillon, c.-à-d. l'inverse du rythme 3032578 18 d'échantillonnage, et b est compris entre 0 et 1 et désigne la proportion des symboles représentés par N+1 échantillons par voie de sortie.
6. Processeur de signaux numériques (20) selon la revendication 5, dans lequel la durée moyenne des symboles s'élève à au moins 2,6 Téch, de préférence à au 5 moins 2,9 Téch, plus de préférence à au moins 3,4 Téch.
7. Processeur de signaux numériques (20) selon l'une quelconque des revendications 1 à 6, dans lequel le transcodeur est configuré pour moduler les symboles par une sous-porteuse échantillonnée au rythme imposé par le signal de cadencement des échantillons. 10
8. Processeur de signaux numériques (20) selon l'une quelconque des revendications 1 à 7, configuré de sorte à implémenter un schéma de modulation choisi parmi : BPSK avec ou sans codage convolutif, QPSK avec ou sans codage convolutif, OQPSK avec ou sans codage convolutif, 8-PSK avec ou sans codage convolutif, PCM/PM avec ou sans codage convolutif, PCM/PSK/PM, SP-L/PM, 15 4D-TCM 8-PSK.
9. Emetteur de signal radioélectrique, comprenant un processeur de signaux numériques (20) selon l'une quelconque des revendications 1 à 8, et un étage RF d'émission, l'étage RF d'émission étant connecté au processeur de signaux numériques pour moduler une porteuse avec le flux des symboles, l'étage RF 20 d'émission étant connecté ou connectable à une antenne pour l'émission de la porteuse modulée en tant que signal radioélectrique.
10. Transpondeur de signal radioélectrique de télémesure/télécommande (200), comprenant un étage RF de réception pour la réception d'un signal de télécommande et de 25 mesure distance, un étage RF d'émission pour l'émission d'un signal de télémesure et de mesure distance, et un processeur de signaux numériques (20) selon l'une quelconque des revendications 1 à 8 connecté aux étages RF de réception et d'émission, le processeur étant configure de sorte à recevoir sur son entrée de données numériques, en tant que lesdites données numériques, des 30 données de mesure à transmettre, de numériser le signal de télécommande et de mesure distance au rythme imposé par le signal de cadencement des échantillons, à isoler la composante de mesure distance du signal de 3032578 19 télécommande et de mesure distance en bande de base et à moduler les symboles obtenus à partir des données numériques avec la composante de mesure distance.