FR3028970A1 - Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe - Google Patents

Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe Download PDF

Info

Publication number
FR3028970A1
FR3028970A1 FR1402652A FR1402652A FR3028970A1 FR 3028970 A1 FR3028970 A1 FR 3028970A1 FR 1402652 A FR1402652 A FR 1402652A FR 1402652 A FR1402652 A FR 1402652A FR 3028970 A1 FR3028970 A1 FR 3028970A1
Authority
FR
France
Prior art keywords
phase jitter
variance
programmable logic
logic circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1402652A
Other languages
English (en)
Other versions
FR3028970B1 (fr
Inventor
David Lubicz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Direction General pour lArmement DGA
Original Assignee
Direction General pour lArmement DGA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Direction General pour lArmement DGA filed Critical Direction General pour lArmement DGA
Priority to FR1402652A priority Critical patent/FR3028970B1/fr
Priority to FR1502452A priority patent/FR3029310B1/fr
Publication of FR3028970A1 publication Critical patent/FR3028970A1/fr
Application granted granted Critical
Publication of FR3028970B1 publication Critical patent/FR3028970B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

L'invention a pour objet un procédé de calcul de la variance de la gigue de phase dans un générateur de nombres vraiment aléatoires comprenant : - générer une séquence binaire de n bits en sortie d'une bascule D ayant en entrée la sortie d'un premier oscillateur en anneau de période moyenne Ti et en horloge la sortie d'un deuxième oscillateur en anneau de période moyenne T2 ; - choisir deux entiers naturels M et N tels que 2N≤M<1000, avec K= [(n-M)/N] ; - pour tout i compris entre 0 et K, calculer c[i] ; - calculer - calculer V= (V0*T12)/4, la variance V de la gigue de phase pendant une période MT2.

Description

1 PROCEDE DE CALCUL DE LA VARIANCE DE LA GIGUE DE PHASE DANS UN GENERATEUR DE NOMBRES VRAIMENT ALEATOIRES ET PROCEDE DE CONTROLE ASSOCIE La présente invention concerne le domaine de la cryptographie, et porte plus particulièrement sur un procédé de contrôle de la variance de la gigue de phase g dans un générateur de nombres vraiment aléatoires (TRNG), mis en oeuvre sur un circuit logique programmable.
Les générateurs de nombres aléatoires (Random Number Generators - RNG) sont des composants cruciaux des systèmes cryptographiques. Les nombres aléatoires sont en effet utilisés en tant que clés confidentielles, vecteurs d'initialisation, valeurs de remplissage et également dans le cadre de contre-mesures à l'encontre d'attaques par canal auxiliaire. En plus de produire un flux binaire en sortie avec de bonnes propriétés statistiques, les RNG pour applications cryptographiques doivent satisfaire des exigences de sécurité supplémentaires : ils doivent pouvoir être testés en temps réel et leur sécurité doit être prouvée sous une hypothèse physique minutieusement testée. Les RNG cryptographiques classiques sont constitués de deux niveaux : un générateur de nombres 25 vraiment aléatoires (True Random Number Generator - TRNG) qui produit l'entropie, et un post-traitement cryptographique pour obtenir un certain niveau de sécurité, même dans le cas d'une défaillance non détectée du TRNG sous-jacent.
30 Pour des applications cryptographiques, la sécurité d'un TRNG dépend de son taux d'entropie qui mesure le temps d'exécution d'une attaque par force brute sur une clé par échantillonnage de la distribution du TRNG.
3028970 2 Le taux d'entropie du TRNG dépend d'un modèle statistique de celui-ci qui décrit la distribution de sa séquence de sortie à partir de la connaissance de paramètres physiques. Le taux d'entropie ne peut en 5 conséquence pas être trouvé uniquement à partir de la seule connaissance d'une séquence de sortie du TRNG, aussi importante soit-elle. Par approximation de cette distribution par une source ergodique stationnaire, il est possible de trouver le taux d'entropie d'un TRNG.
10 Une source de caractère aléatoire couramment utilisée dans les mises en oeuvre de TRNG par composant logique programmable, que ce soit par matrice prédiffusée programmable par l'utilisateur (Field Programmable Gate Array ou en abrégé FPGA) ou par circuit intégré spécifique 15 (Application Specific Integrated Circuit ou en abrégé ASIC), est l'instabilité du temps de propagation des signaux à travers les portes logiques. Cette instabilité est typiquement accumulée dans des oscillateurs en anneau, qui consistent en une série d'inverseurs ou d'éléments de 20 retard connectés en anneau, dont le signal boucle sur lui-même. Un tel oscillateur en anneau produit spontanément un signal presque périodique. Deux oscillateurs en anneau implémentés sur le même circuit logique programmable vont avoir tendance à se déphaser du fait d'un phénomène appelé gigue de phase (« phase jitter » en anglais). La loi décrivant ce déphasage (au moins sur des temps de l'ordre de la milliseconde) est une marche aléatoire qui permet de fabriquer la distribution qui sera utilisée pour produire des nombres aléatoires. Cette gigue de phase peut être extraite par une unité d'échantillonnage.
3028970 3 On peut par exemple utiliser la sortie d'un premier oscillateur en anneau pour déterminer les instants d'échantillonnage, par exemple par l'intermédiaire d'une bascule D, de la sortie d'un second oscillateur en anneau, 5 sur le même circuit que le premier oscillateur en anneau. La fréquence de l'oscillateur en anneau d'échantillonnage (premier oscillateur en anneau) peut facultativement être divisée d'un facteur KD. Le facteur KD permet de déterminer l'intervalle de temps nécessaire pour 10 accumuler suffisamment de gigue de phase. Cette structure simple est appelée dans ce qui suit un TRNG élémentaire. La gigue de phase est un phénomène complexe en ce qu'elle est constituée par la superposition de différentes 15 sources de bruit. On distingue la composante locale de la gigue de phase, elle-même constituée d'une combinaison de différents types de bruits avec différentes propriétés statistiques et correspondant à la source d'entropie du TRNG, des bruits déterministes globaux qui peuvent être 20 manipulés depuis l'extérieur du TRNG. Dans le document « Sur la sécurité des générateurs de nombres aléatoires à base d'oscillateurs » (On the security of oscillator-based random number generators), M. Baudet et al., Journal of Cryptology, 25 24 :398-425, 2011, il est proposé un modèle statistique pour un TRNG élémentaire qui calcule le taux d'entropie provenant du bruit de phase de marche aléatoire. Une manière habituelle de caractériser la gigue de phase est d'émettre en sortie le signal produit par un 30 oscillateur en anneau et de l'analyser avec un oscilloscope ou avec un analyseur de spectre, cette technique étant décrite par exemple dans « Mesures de temporisation numérique : des oscilloscopes et sondes à la temporisation 3028970 4 et à la gigue » (Digital Timing Measurements : From Scopes and Probes to Timing and Jitter), W. Maichen, Frontières en test électronique (Frontiers in Electronic Testing), Springer, 2010.
5 Le problème avec cette technique est qu'elle introduit une gigue de phase supplémentaire ainsi que des distorsions sur le signal mesuré issu de la chaîne d'acquisition de données. En outre, cette technique ne permet pas de qualifier chaque puce comportant un TRNG sur 10 une ligne de production et ne permet pas de vérifier correctement le fonctionnement du dispositif. La présente invention vise à surmonter les inconvénients de l'état antérieur de la technique, en proposant un procédé de contrôle de la variance de la gigue 15 de phase au sein d'un circuit logique programmable, le procédé n'utilisant que des opérations simples et ne nécessitant aucun calcul complexe. Avec le procédé de l'invention, on peut s'affranchir du calcul complexe de la distribution de 20 probabilité de la gigue de phase en contrôlant, par rapport à une valeur de référence déterminée, la valeur de la variance de cette gigue de phase, et facultativement en remontant une alarme voire en arrêtant le traitement si la valeur de la variance de la gigue de phase devient 25 inférieure à la valeur de référence. On dispose ainsi d'un procédé simple pour garantir que le TRNG ne fonctionne que lorsque la variance de sa gigue de phase est suffisamment importante, donc lorsque son entropie est suffisante, sans avoir besoin de 30 calculer pratiquement la valeur de la distribution de probabilité de la gigue de phase. En outre, le procédé est mis en oeuvre directement dans le circuit logique programmable, ce qui permet de 3028970 5 s'affranchir des outils de mesure externes et d'une évaluation en ligne de l'entropie par l'intermédiaire du contrôle de la valeur de la variance de la gigue de phase. L'invention a donc pour objet un procédé de 5 calcul de la variance de la gigue de phase dans un générateur de nombres vraiment aléatoires (TRNG), mis en oeuvre sur un circuit logique programmable, caractérisé par le fait qu'il comprend les étapes consistant à : - générer, dans le circuit logique programmable, une 10 séquence binaire [b1, bn] de n bits, n étant un entier naturel supérieur à 1, en sortie d'une bascule D ayant en entrée la sortie d'un premier oscillateur en anneau 01 de période moyenne T1 et en signal d'horloge la sortie d'un deuxième oscillateur en anneau 02 de période 15 moyenne T2 ; - choisir deux entiers naturels M et N tels que 21\1M<1000, la valeur de partie entière par défaut i(n-M)/N1 étant notée K ; - pour tout entier i compris entre 0 et K, calculer c[i] 20 correspondant au nombre de bits différents espacés de M bits dans la séquence de bits [bwi-Fi, ; - calculer la valeur Vo=K+1 Elf=oc[i]2-K+1re 4) c[i]) 1= - calculer V=(Vo*T12) /4, la variance V de la gigue de phase pendant une période MT2.
25 La variance peut donc être simplement obtenue dans le circuit logique programmable, sans nécessiter de calculs complexes. Selon un mode de réalisation, un diviseur de fréquence de facteur de division KD est disposé entre la 30 sortie deuxième oscillateur en anneau 02 et l'entrée de signal d'horloge de la bascule D.
2 3028970 6 KD est lié à la variance de la gigue de phase du TRNG et au taux d'entropie minimal souhaité du TRNG par la formule (1) ci-dessous : K I ) In ( 1; ( 1 ) où Hmin est le taux d'entropie minimal souhaité du TRNG, T1 5 et T2 sont les périodes des oscillateurs 01 et 02, et c32c/T21 représente la variance de la gigue de phase du TRNG. On peut ainsi se servir de KD pour obtenir un taux d'entropie minimal souhaité. La norme AIS 31 (décrite dans le document 10 « [AIS31] : Functionality classes and evaluation methodology for physical random number generators » ([AIS31] : classes de fonctionnalité et méthodologie d'évaluation pour des générateurs de nombres aléatoires), Référence : AIS31 version 1 du 25/09/2001, Bundesamt für 15 Sicherheit in der Informationsstechnik) stipule en particulier que le taux d'entropie minimal doit être de 0,997. Avec la formule (1) ci-dessus, on peut donc aisément calculer, la variance du composant logique programmable étant fixée, la valeur de KD à choisir pour obtenir le taux 20 d'entropie minimal souhaité. Selon un mode de réalisation, la valeur K..= 1.(n-M)/NJ est une puissance de 2. Ainsi, les calculs de Vo sont rendus plus simples sur le composant logique programmable : la division par K 25 est obtenue par un décalage de log2(K) bits, les additions sont réalisées par additionneur, les élévations au carré par multiplieur. L'invention a également pour objet un procédé de contrôle de la gigue de phase dans un générateur de nombres 30 vraiment aléatoires (TRNG), mis en oeuvre sur un circuit 3028970 7 logique programmable, caractérisé par le fait qu'il comprend le calcul de la variance de la gigue de phase selon le procédé décrit ci-dessus, la comparaison de la valeur calculée de la gigue de phase à un valeur de 5 référence, et facultativement l'émission d'un signal d'alarme si la valeur de la gigue de phase est inférieure à une valeur de référence. On peut ainsi facilement s'assurer, par un calcul simple ne nécessitant aucun algorithme de tri comme dans le 10 cas d'un calcul du taux d'entropie, que la variance de la gigue de phase a une valeur acceptable, en remontant facultativement une alarme si la valeur calculée est inférieure à une valeur de référence. La valeur de référence peut être déterminée par 15 étalonnage à l'aide de la formule (1), avec KD et le taux d'entropie minimal fixés. L'invention a également pour objet un circuit logique programmable, caractérisé par le fait qu'il comprend des circuits programmés pour mettre en oeuvre un 20 procédé tel que décrit ci-dessus. Ledit circuit logique programmable peut être une matrice prédiffusée programmable par l'utilisateur (FPGA) ou par circuit intégré spécifique (ASIC). Pour mieux illustrer l'objet de la présente 25 invention, on va maintenant en décrire un mode de réalisation particulier, en référence aux dessins annexés. Sur ces dessins : - La Figure 1 est un schéma d'un exemple d'implémentation 30 d'un TRNG à base d'oscillateurs en anneau dont le taux d'entropie est évalué de manière concurrente à son fonctionnement ; et 3028970 8 - la Figure 2 est un schéma d'une implémentation du procédé selon l'invention. Les Figures 1 et 2 présentent un exemple de mise 5 en oeuvre du procédé de calcul selon l'invention. La Figure 1 représente un exemple d'implémentation d'un TRNG à base d'oscillateurs en anneau, le taux d'entropie du TRNG étant évalué de manière concurrente à son fonctionnement.
10 Le TRNG se compose du bloc classique constitué d'un couple d'oscillateurs Oscl et Osc2 en anneau, la sortie de l'oscillateur Osc2 étant tout d'abord divisée par un facteur K D par un diviseur de fréquence Divl, la sortie du diviseur de fréquence Divl étant utilisée pour 15 échantillonner l'oscillateur Oscl par l'intermédiaire de la bascule D Basl, la sortie de la bascule D Basl constituant la sortie du TRNG. Par ailleurs, l'oscillateur Osc2 échantillonne également l'oscillateur Oscl par l'intermédiaire d'une 20 bascule D Bas2, la fréquence du signal de Osc2 n'étant pas divisée au préalable pour cet échantillonnage. Le bit issu de ce second échantillonnage au temps i est alors comparé par une porte XOR au bit produit au temps i-M qui est stocké dans un registre à décalage Regl 25 ayant M étages. La sortie de la porte XOR est mise en entrée d'un compteur Cptl, dont l'entrée d'horloge est commandée par le signal d'Osc2 et dont l'entrée de réinitialisation est commandée par une version divisée en fréquence d'un facteur 30 N par le diviseur de fréquence Div2. La sortie du compteur Cptl est alors N fois la probabilité c[i] (le facteur N n'est pas un problème dans la mesure où toutes les formules sont homogènes), 3028970 9 correspondant au nombre de bits différents espacés de M bits dans la séquence de bits [bw,i+i, biei+N-i] - La Figure 2 représente une implémentation du calcul mis en oeuvre dans le procédé. Le bloc prend en 5 entrée la sortie de la Figure 2, à savoir les Nc[i]. On a successivement : 0A= E N c[i] OC = (Nc[i])A2 OB = (E N c[i])A2 10 OD = E (Nc[i])A2 OE = NA2 (l/K E c[i]A2 - (1/K E c[i])A2), qui est la sortie du bloc et est proportionnel à Vo. On peut se servir de OE soit pour calculer le taux d'entropie du TRNG, soit pour remonter une alarme au 15 cas où ce taux d'entropie serait en dessous d'une valeur fixée. Le procédé de calcul de variance de gigue de phase de l'invention a été évalué par simulation. Un flux binaire représentant une gigue de phase 20 dans un TRNG mis en oeuvre sur un composant logique programmable a été généré de manière logicielle. Le fichier de flux binaire a ensuite été utilisé en tant qu'entrée d'évaluations mathématiques pour calculer une fonction de densité de probabilité de la gigue de phase 25 correspondante, la longueur de la séquence binaire étant de 197780 bits, et correspondait à un oscillateur en anneau 01 de période T1=9050 ps et un oscillateur en anneau 02 de période T2=9100 ps. L'écart-type de cette fonction de densité de 30 probabilité a été calculé de manière mathématique, et a été comparé à l'écart-type calculé à partir du procédé de calcul de variance de gigue de phase de l'invention.
3028970 10 Le Tableau 1 ci-dessous indique l'écart-type réel et l'écart type correspondant calculé, pour différentes valeurs de l'écart-type réel : Ecart-type réel % erreur par rapport à écart- type calculé 10 ps 2% 15 ps 3% 20 ps 5% Tableau 1 5

Claims (6)

  1. REVENDICATIONS1 - Procédé de calcul de la variance de la gigue de phase dans un générateur de nombres vraiment aléatoires (TRNG), mis en oeuvre sur un circuit logique programmable, caractérisé par le fait qu'il comprend les étapes consistant à : - générer, dans le circuit logique programmable, une séquence binaire [b1, bn] de n bits, n étant un entier naturel supérieur à 1, en sortie d'une bascule D ayant en entrée la sortie d'un premier oscillateur en anneau 01 de période moyenne T1 et en signal d'horloge la sortie d'un deuxième oscillateur en anneau 02 de période moyenne T2 - choisir deux entiers naturels M et N tels que 2NM<1000, la valeur de partie entière par défaut ifn-M)/N1 étant notée K ; - pour tout entier i compris entre 0 et K, calculer c[i] correspondant au nombre de bits différents espacés de M bits dans la séquence de bits [bwki+i, bwri+N-i] - calculer a valeur V= 2 ° K+1i= K C1 C[112 (-1 K+1K1 i=° C[i] - calculer V=(Vo*Ti2) /4, la variance V de la gigue de phase pendant une période MT2.
  2. 2 - Procédé selon la revendication 1, caractérisé par le fait qu'un diviseur de fréquence de facteur de division KD est disposé entre la sortie deuxième oscillateur en anneau 02 et l'entrée de signal d'horloge de la bascule D.
  3. 3 - Procédé selon la revendication 1 ou la 30 revendication 2, caractérisé par le fait que la valeur K=Kn-M)/NJ est une puissance de 2. 3028970 12
  4. 4 - Procédé de contrôle de la gigue de phase dans un générateur de nombres vraiment aléatoires (TRNG), mis en oeuvre sur un circuit logique programmable, caractérisé par le fait qu'il comprend le calcul de la variance de la gigue 5 de phase selon le procédé de l'une quelconque des revendications 1 à 3, la comparaison de la valeur calculée de la gigue de phase à un valeur de référence, et facultativement l'émission d'un signal d'alarme si la valeur de la gigue de phase est inférieure à une valeur de 10 référence.
  5. 5 - Circuit logique programmable, caractérisé par le fait qu'il comprend des circuits programmés pour mettre en oeuvre un procédé selon l'une quelconque des revendications 1 à 4. 15
  6. 6 - Circuit logique programmable selon la revendication 5, caractérisé par le fait que ledit circuit logique programmable est une matrice prédiffusée programmable par l'utilisateur (FPGA) ou par circuit intégré spécifique (ASIC). 20
FR1402652A 2014-11-25 2014-11-25 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe Active FR3028970B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1402652A FR3028970B1 (fr) 2014-11-25 2014-11-25 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe
FR1502452A FR3029310B1 (fr) 2014-11-25 2015-11-24 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1402652A FR3028970B1 (fr) 2014-11-25 2014-11-25 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe
FR1402652 2014-11-25

Publications (2)

Publication Number Publication Date
FR3028970A1 true FR3028970A1 (fr) 2016-05-27
FR3028970B1 FR3028970B1 (fr) 2020-01-10

Family

ID=53059143

Family Applications (2)

Application Number Title Priority Date Filing Date
FR1402652A Active FR3028970B1 (fr) 2014-11-25 2014-11-25 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe
FR1502452A Active FR3029310B1 (fr) 2014-11-25 2015-11-24 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe

Family Applications After (1)

Application Number Title Priority Date Filing Date
FR1502452A Active FR3029310B1 (fr) 2014-11-25 2015-11-24 Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe

Country Status (1)

Country Link
FR (2) FR3028970B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1686458A1 (fr) * 2005-01-28 2006-08-02 Infineon Technologies AG Générateur de numéros aléatoires basé sur des oscillateurs
EP1798638A2 (fr) * 2005-12-13 2007-06-20 Kabushiki Kaisha Toshiba Circuit de test pour nombres aléatoires

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1686458A1 (fr) * 2005-01-28 2006-08-02 Infineon Technologies AG Générateur de numéros aléatoires basé sur des oscillateurs
EP1798638A2 (fr) * 2005-12-13 2007-06-20 Kabushiki Kaisha Toshiba Circuit de test pour nombres aléatoires

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MATHIEU BAUDET ET AL: "On the security of oscillator-based random number generators", INTERNATIONAL ASSOCIATION FOR CRYPTOLOGIC RESEARCH,, vol. 20091015:202328, 15 October 2009 (2009-10-15), pages 1 - 28, XP061003889 *

Also Published As

Publication number Publication date
FR3029310A1 (fr) 2016-06-03
FR3028970B1 (fr) 2020-01-10
FR3029310B1 (fr) 2017-11-03

Similar Documents

Publication Publication Date Title
Fischer A closer look at security in random number generators design
Yang et al. ES-TRNG: A high-throughput, low-area true random number generator based on edge sampling
Bernard et al. Mathematical model of physical RNGs based on coherent sampling
Yang et al. On-chip jitter measurement for true random number generators
Yamaguchi et al. Extraction of instantaneous and RMS sinusoidal jitter using an analytic signal method
Thewes et al. Eavesdropping attack on a trusted continuous-variable quantum random-number generator
Grujić et al. A closer look at the delay-chain based TRNG
Allini et al. Evaluation and monitoring of free running oscillators serving as source of randomness
EP1858192A2 (fr) Procédé de réalisation d&#39;un circuit de synchronisation de données échangées de manière asynchrone entre deux blocs synchrones, et circuit de synchronisation élaboré à partir d&#39;un tel procédé.
Martínez-Gómez et al. Calibration of ring oscillator PUF and TRNG
FR3028970A1 (fr) Procede de calcul de la variance de la gigue de phase dans un generateur de nombres vraiment aleatoires et procede de controle associe
Simka et al. Model of a true random number generator aimed at cryptographic applications
Grujić et al. Design principles for true random number generators for security applications
Valtchanov et al. Enhanced TRNG based on the coherent sampling
Güler et al. Investigating flicker noise effect on randomness of CMOS ring oscillator based true random number generators
US11463092B1 (en) Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
FR2905040A1 (fr) Procede d&#39;elaboration d&#39;un mot numerique representatif d&#39;un rapport non-entier entre les periodes respectives de deux signaux, et dispositif correspondant
Garipcan et al. A gigabit TRNG with novel lightweight post-processing method for cryptographic applications
Böhl et al. A true random number generator with on-line testability
Grinenko et al. Methods for measuring the noise power spectral density of the random number generator quantum radio optical system
FR2980272A1 (fr) Caracterisation de la gigue d&#39;un signal d&#39;horloge
Istvan et al. FPGA based TRNG using automatic calibration
Damaschke et al. Bias correction for direct spectral estimation from irregularly sampled data including sampling schemes with correlation
US20150019605A1 (en) Method for assessing an output of a random number generator
Kömürcü et al. Analysis of ring oscillator structures to develop a design methodology for RO-PUF circuits

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3

PLSC Publication of the preliminary search report

Effective date: 20160527

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10