FR3003709A1

FR3003709A1 - GENERATION CIRCUIT FOR REFERENCE VOLTAGE

Info

Publication number: FR3003709A1
Application number: FR1352654A
Authority: FR
Inventors: Helene Esch
Original assignee: STMicroelectronics Grenoble 2 SAS
Current assignee: STMicroelectronics Grenoble 2 SAS
Priority date: 2013-03-25
Filing date: 2013-03-25
Publication date: 2014-09-26

Abstract

L'invention concerne un circuit de génération d'une tension de référence (VREF) comprenant un premier étage (101) de génération d'un premier courant de référence proportionnel à la température (IPTAT), un deuxième étage (102) de génération d'un deuxième courant de référence inversement proportionnel à la température (ICTAT), et un troisième étage (104) de génération de la tension de référence (VREF) tenant compte desdits premier et deuxième courants.The invention relates to a reference voltage generation circuit (VREF) comprising a first stage (101) for generating a first reference current proportional to temperature (IPTAT), a second stage (102) for generating a reference voltage a second reference current inversely proportional to the temperature (ICTAT), and a third stage (104) for generating the reference voltage (VREF) taking into account said first and second currents.

Description

B12155 - 11-GR2-1110 1 CIRCUIT DE GÉNÉRATION D'UNE TENSION DE RÉFÉRENCE Domaine La présente demande concerne de façon générale les circuits électroniques générant des tensions de référence (Bandgap reference).B12155 - 11-GR2-1110 1 REFERENCE VOLTAGE GENERATION CIRCUIT Domain The present application relates generally to electronic circuits generating reference voltages (Bandgap reference).

L'invention concerne de tels circuits, que ceux-ci soient autonomes ou embarqués dans un circuit électronique comportant d'autres fonctions telles que, par exemple, un circuit de lecture d'une mémoire ou un circuit de régulation de pompe de charge.The invention relates to such circuits, whether they are autonomous or embedded in an electronic circuit comprising other functions such as, for example, a memory reading circuit or a charge pump control circuit.

Exposé de l'art antérieur Un circuit générant une tension de référence de type « bandgap » est généralement basé sur la combinaison d'éléments résistifs et de transistors bipolaires. Pour une même variation de température, les tensions issues d'éléments résistifs et les tensions issues de transistors bipolaires varient de manière antagoniste. On combine alors ces tensions. Résumé Un objet d'un mode de réalisation est de proposer un circuit de génération d'une tension de référence qui pallie tout 20 ou partie des inconvénients des circuits connus. Un autre objet d'un mode de réalisation est d'améliorer la stabilité de la tension générée.DISCUSSION OF THE PRIOR ART A circuit generating a reference voltage of "bandgap" type is generally based on the combination of resistive elements and bipolar transistors. For the same temperature variation, the voltages originating from resistive elements and the voltages issuing from bipolar transistors vary in an antagonistic manner. These tensions are then combined. SUMMARY An object of an embodiment is to provide a reference voltage generation circuit that overcomes all or some of the disadvantages of known circuits. Another object of an embodiment is to improve the stability of the generated voltage.

B12155 - 11-GR2-1110 2 Ainsi, un mode de réalisation prévoit un circuit de génération d'une tension de référence comprenant : un premier étage de génération d'un premier courant de référence proportionnel à la température ; un deuxième étage de génération d'un deuxième courant de référence inversement proportionnel à la température ; et un troisième étage de génération de la tension de référence tenant compte des premier et deuxième courants. Selon un mode de réalisation, le premier étage 10 comporte un étage différentiel dont : une première branche comprend deux transistors bipolaires en série ; et une deuxième branche comprend deux transistors bipolaires en série. 15 Selon un mode de réalisation, le troisième étage comporte un miroir de courant dont : une première branche comprend, en série, un premier élément résistif, un premier transistor bipolaire et un second élément résistif ; 20 une deuxième branche comprend un deuxième transistor bipolaire dont une base est couplée au point milieu entre le premier transistor et le second élément résistif. Selon un mode de réalisation, le premier courant de référence et le deuxième courant de référence sont sommés, puis 25 recopiés dans le troisième étage. Selon un mode de réalisation, le deuxième étage comporte un bloc de décalage de niveau. Selon un mode de réalisation, le troisième étage est couplé au premier étage au moyen du collecteur du deuxième 30 transistor bipolaire de la deuxième branche. Selon un mode de réalisation, le premier étage comporte, en série, un troisième transistor bipolaire et quatre éléments résistifs. Selon un mode de réalisation, le deuxième étage 35 comporte un transistor bipolaire dont un émetteur est couplé à B12155 - 11-GR2-1110 3 une borne d'un élément résistif, une autre borne étant couplée à une base du transistor bipolaire. Selon un mode de réalisation, le niveau d'un courant de correction peut être ajusté en augmentant la valeur du 5 premier élément résistif. Selon un mode de réalisation, le niveau d'un courant de correction peut être ajusté en augmentant la valeur du second élément résistif. Brève description des dessins 10 Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec la figure 1 jointe qui représente un mode de réalisation d'un circuit générant une tension de référence. 15 Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. L'invention sera décrite en relation avec des transistors en technologie bipolaire. L'invention sera toutefois 20 applicable à toute autre technologie de transistors ou à une combinaison de différentes technologies. L'invention propose un circuit de génération d'une tension de référence, alimenté par exemple par une tension de 1,2V, tel que la précision soit supérieure à 1500 ppm (parties 25 par millions) à une température de 25°C, ou encore une précision de +/- 0,15% à 25°C et un coefficient de température inférieur à 15 ppm pour cette précision. La figure 1 représente un mode de réalisation d'un circuit générant une tension de référence. Ce circuit se compose 30 de plusieurs blocs : un bloc 101 fournit un premier courant IPTAT, une tension de référence et corrige au premier ordre la dérive en température de la tension de référence ; un bloc 102 fournit un second courant ICTAT ; B12155 - 11-GR2-1110 4 un bloc 103 recopie le courant IPTAT vers le bloc 102 ; et un bloc 104 corrige le second ordre de la dérive en température de la tension de référence.Thus, one embodiment provides a reference voltage generating circuit comprising: a first generation stage of a first reference current proportional to the temperature; a second generation stage of a second reference current inversely proportional to the temperature; and a third generation stage of the reference voltage taking into account the first and second currents. According to one embodiment, the first stage 10 comprises a differential stage of which: a first branch comprises two bipolar transistors in series; and a second branch comprises two bipolar transistors in series. According to one embodiment, the third stage comprises a current mirror of which: a first branch comprises, in series, a first resistive element, a first bipolar transistor and a second resistive element; A second branch comprises a second bipolar transistor whose base is coupled to the midpoint between the first transistor and the second resistive element. According to one embodiment, the first reference current and the second reference current are summed and then copied in the third stage. According to one embodiment, the second stage comprises a level shift block. According to one embodiment, the third stage is coupled to the first stage by means of the collector of the second bipolar transistor of the second branch. According to one embodiment, the first stage comprises, in series, a third bipolar transistor and four resistive elements. According to one embodiment, the second stage 35 comprises a bipolar transistor, one emitter of which is coupled to one terminal of a resistive element, another terminal being coupled to a base of the bipolar transistor. According to one embodiment, the level of a correction current can be adjusted by increasing the value of the first resistive element. According to one embodiment, the level of a correction current can be adjusted by increasing the value of the second resistive element. BRIEF DESCRIPTION OF THE DRAWINGS These and other features and advantages will be set forth in detail in the following non-limiting description of particular embodiments in connection with the accompanying FIG. 1 which shows an embodiment of a preferred embodiment of the present invention. circuit generating a reference voltage. DETAILED DESCRIPTION For the sake of clarity, the same elements have been designated with the same references in the various figures. The invention will be described in relation to transistors in bipolar technology. The invention will, however, be applicable to any other transistor technology or a combination of different technologies. The invention proposes a circuit for generating a reference voltage, supplied for example by a voltage of 1.2 V, such that the accuracy is greater than 1500 ppm (parts per million) at a temperature of 25 ° C., or still an accuracy of +/- 0.15% at 25 ° C and a temperature coefficient of less than 15 ppm for this accuracy. FIG. 1 represents an embodiment of a circuit generating a reference voltage. This circuit is composed of several blocks: a block 101 supplies a first IPTAT current, a reference voltage and corrects the temperature drift of the reference voltage to the first order; block 102 provides a second ICTAT current; B12155 - 11-GR2-1110 4 a block 103 copies the IPTAT current to the block 102; and a block 104 corrects the second order of the temperature drift of the reference voltage.

Le bloc 101 comporte, en parallèle entre une borne 10 de sortie de fourniture de la tension de référence VREF et une borne 20 d'application d'un potentiel de référence (généralement la masse), deux branches 52 et 54. La première branche 52 comprend, en série entre les bornes 10 et 20 : un transistor bipolaire Q2, de type PNP avec l'émetteur coté borne 10, monté en diode (base couplée au collecteur) ; un élément résistif R10 ; un élément résistif R12 ; un élément résistif R14 ; et un élément résistif R16. La deuxième branche 54 du bloc 101 comprend, en série entre les bornes 10 et 20 : un transistor bipolaire Q4, de type PNP avec l'émetteur couplé à la borne 10, la base du transistor Q4 et celle du transistor Q2 étant couplées à un noeud 12 ; et un étage différentiel 56. L'étage différentiel 56 comporte, en parallèle entre 25 le transistor Q4 et la borne 20 : une première branche comportant un transistor bipolaire Q6, de type PNP avec l'émetteur coté transistor Q4, en série avec un transistor bipolaire Q9, de type NPN avec l'émetteur coté borne 20, la base du transistor Q6 étant couplée 30 au point milieu 14 entre les résistances R10 et R12 ; et une deuxième branche comportant un transistor bipolaire Q8, de type PNP avec l'émetteur coté transistor Q4, en série avec un transistor bipolaire Q10, de type NPN avec l'émetteur coté borne 20, la base du transistor Q8 étant couplée 35 au point milieu 16 entre les résistances R12 et R14, les B12155 - 11-GR2-1110 transistors Q9 et Q10 formant un miroir de courant, leurs bases étant couplées au collecteur du transistor Q10 (noeud 18). Le bloc 104 comporte deux branches 62 et 64. La première branche 62 du bloc 104 comprend, en série 5 entre les bornes 10 et 20 : un élément résistif R20 ; un transistor bipolaire Q22, de type PNP avec l'émetteur coté résistance R20, monté en diode avec sa base couplée à son collecteur ; et un élément résistif R22. La deuxième branche 64 du bloc 104 comprend un transistor bipolaire Q24, de type PNP avec l'émetteur coté borne 10, son collecteur étant couplé au point milieu 32 entre les résistances R14 et R16, sa base étant couplée au point milieu 34, entre le transistor Q22 et la résistance R22. Le bloc 102 comporte, une première branche 66 et une deuxième branche 68. La première branche 66 du bloc 102 comprend, en série entre la borne 10 et le noeud 34 (entre le transistor Q22 et la résistance R22), un élément résistif R18, et un bloc 105 de décalage de niveau (LEVEL SHIFTER). Le bloc 105 est par ailleurs alimenté par la tension VREF. La deuxième branche 68 du bloc 102 comprend, en série entre les bornes 10 et 20 : un transistor bipolaire Q12, de type PNP avec l'émetteur coté borne 10, sa base étant couplée au point milieu 24 entre la résistance R18 et le bloc 105 ; et un transistor bipolaire Q14, de type NPN avec le collecteur coté transistor Q12.The block 101 comprises, in parallel between a supply output terminal 10 of the reference voltage VREF and an application terminal 20 of a reference potential (generally ground), two branches 52 and 54. The first branch 52 comprises, in series between the terminals 10 and 20: a bipolar transistor Q2, of the PNP type with the emitter on the terminal side 10, mounted in a diode (base coupled to the collector); a resistive element R10; a resistive element R12; a resistive element R14; and a resistive element R16. The second branch 54 of the block 101 comprises, in series between the terminals 10 and 20: a bipolar transistor Q4, PNP type with the transmitter coupled to the terminal 10, the base of the transistor Q4 and that of the transistor Q2 being coupled to a knot 12; and a differential stage 56. The differential stage 56 comprises, in parallel between the transistor Q4 and the terminal 20: a first branch comprising a bipolar transistor Q6, PNP type with the emitter transistor side Q4, in series with a transistor bipolar Q9, of the NPN type with the emitter on the terminal side 20, the base of the transistor Q6 being coupled to the midpoint 14 between the resistors R10 and R12; and a second branch comprising a PNP bipolar transistor Q8 with the transistor side emitter Q4, in series with a bipolar transistor Q10, of the NPN type with the emitter on the terminal side 20, the base of the transistor Q8 being coupled to the point medium 16 between the resistors R12 and R14, the B12155 - 11-GR2-1110 transistors Q9 and Q10 forming a current mirror, their bases being coupled to the collector of the transistor Q10 (node 18). The block 104 comprises two branches 62 and 64. The first branch 62 of the block 104 comprises, in series between the terminals 10 and 20: a resistive element R20; a bipolar transistor Q22, of PNP type with the emitter resistor R20 side, mounted diode with its base coupled to its collector; and a resistive element R22. The second branch 64 of the block 104 comprises a bipolar transistor Q24, of the PNP type with the emitter on the terminal side 10, its collector being coupled to the midpoint 32 between the resistors R14 and R16, its base being coupled to the midpoint 34, between the transistor Q22 and resistor R22. The block 102 comprises a first branch 66 and a second branch 68. The first branch 66 of the block 102 comprises, in series between the terminal 10 and the node 34 (between the transistor Q22 and the resistor R22), a resistive element R18, and a level shift block 105 (LEVEL SHIFTER). Block 105 is also powered by voltage VREF. The second branch 68 of the block 102 comprises, in series between the terminals 10 and 20: a bipolar transistor Q12, PNP type with the emitter on the terminal side 10, its base being coupled to the midpoint 24 between the resistor R18 and the block 105 ; and a bipolar transistor Q14, NPN type with the collector side transistor Q12.

Le troisième bloc 103 comporte deux branches 58 et 60. La première branche 58 du bloc 103 comprend, en série entre les bornes 10 et 20 : un transistor bipolaire Q16, de type PNP avec l'émetteur coté borne 10, sa base étant couplée au noeud 12 (base du transistor Q4) ; et B12155 - 11-GR2-1110 6 un transistor bipolaire Q18, de type NPN avec le collecteur coté transistor Q16, la base du transistor Q18 étant reliée à son collecteur et à la base du transistor Q14 du bloc 102 (noeud 30).The third block 103 comprises two branches 58 and 60. The first branch 58 of the block 103 comprises, in series between the terminals 10 and 20: a bipolar transistor Q16, PNP type with the transmitter terminal 10, its base being coupled to the node 12 (base of transistor Q4); and a bipolar transistor Q18, of the NPN type with the transistor side collector Q16, the base of the transistor Q18 being connected to its collector and to the base of the transistor Q14 of the block 102 (node 30).

La deuxième branche 60 du bloc 103 comprend un transistor bipolaire Q20, de type PNP avec l'émetteur coté borne 10, sa base étant couplée au noeud 12 et son collecteur étant relié au noeud 34 du bloc 104. L'étage différentiel 56 du bloc 101 comporte un miroir de courant (transistors Q9 et Q10) et deux transistors Q6 et Q8 de dimensions différentes. Le courant circulant coté transistor Q10 est recopié coté transistor Q9. La surface du transistor Q6 est supérieure à la surface du transistor Q8. En conséquence, la tension base-émetteur du transistor Q8 est supérieure à la tension base-émetteur du transistor Q6. Le courant généré aux bornes de la résistance R10 est en conséquence fonction de la température T, et du rapport r des surfaces entre les transistors Q8 et Q6. On peut exprimer un courant IPTAT (Proportional To Absolute Temperature) : IPTAT = AVBE/R, où AVBE = K.T.ln(r)/q, où K représente la constante de Boltzmann ; q représente la charge de l'électron ; et T représente la température en Kelvin.The second branch 60 of the block 103 comprises a bipolar transistor Q20, of the PNP type with the emitter on the terminal side 10, its base being coupled to the node 12 and its collector being connected to the node 34 of the block 104. The differential stage 56 of the block 101 comprises a current mirror (transistors Q9 and Q10) and two transistors Q6 and Q8 of different dimensions. The current flowing side Q10 transistor is copied side Q9 transistor. The surface of the transistor Q6 is greater than the surface of the transistor Q8. As a result, the base-emitter voltage of transistor Q8 is greater than the base-emitter voltage of transistor Q6. The current generated across the resistor R10 is therefore a function of the temperature T, and the ratio r of the surfaces between the transistors Q8 and Q6. An IPTAT (Proportional To Absolute Temperature) current can be expressed: IPTAT = AVBE / R, where AVBE = K.T.ln (r) / q, where K represents the Boltzmann constant; q represents the charge of the electron; and T represents the temperature in Kelvin.

Le courant IPTAT généré par le transistor Q4 est ensuite recopié avec un facteur multiplicatif dans le transistor Q16 du bloc 103, puis dupliqué du transistor Q18 vers le transistor Q14 du bloc 102. Un courant I= (Complementary To Absolute Temperature 30 Current) est généré par ailleurs dans le bloc 102 par le transistor Q12 et la résistance R18. Le bloc 105 a pour fonction de désolidariser le niveau de tension au noeud 24 du niveau de tension au noeud 34. Ces deux niveaux de tension peuvent évoluer indépendamment l'un de 35 l'autre.The IPTAT current generated by the transistor Q4 is then copied with a multiplicative factor in the transistor Q16 of the block 103, and then duplicated from the transistor Q18 to the transistor Q14 of the block 102. A current I = (Complementary To Absolute Temperature Current) is generated moreover in block 102 by transistor Q12 and resistor R18. The function of block 105 is to disconnect the voltage level at node 24 from the voltage level at node 34. These two voltage levels may evolve independently of one another.

B12155 - 11-GR2-1110 7 Les courants I= et IpTA: sont sommés, avec des coefficients de pondération respectifs (désignés de façon arbitraire A et B), puis recopiés dans le bloc 104 sur le noeud 34. Un courant I= est généré par le bloc 104 et injecté dans le bloc 101 sur le point milieu 32 pour participer à la correction de la dérive en température de la tension de référence -\TIREF. Le courant I= dépend de la somme I= IF= et d'un courant fixé par la résistance R22, le transistor Q22 et la résistance R20.The currents I = and IpTA: are summed, with respective weighting coefficients (arbitrarily designated A and B), then copied in the block 104 on the node 34. A current I = is generated by the block 104 and injected into the block 101 on the midpoint 32 to participate in the correction of the temperature drift of the reference voltage - \ TIREF. The current I = depends on the sum I = IF = and a current set by the resistor R22, the transistor Q22 and the resistor R20.

Le courant I= injecté dans le bloc 101 peut être modifié de la façon suivante : pour augmenter le courant Iwpd.R, la valeur de la résistance R20 doit, pour une valeur donnée de la résistance R22, être augmentée. A l'inverse, pour diminuer le courant Iapp,R, la valeur de la résistance R22 doit, pour une valeur donnée de la résistance R20, être augmentée. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que l'invention ait été décrite en relation avec des exemples de circuits composés de transistors bipolaires NPN, de transistors bipolaires PNP et de résistances, l'invention est applicable à d'autres technologies de transistors, par exemple des transistors CMOS, ou à d'autres arrangements de composants en arrangeant les signaux de commande.The current I = injected into the block 101 can be modified in the following way: to increase the current Iwpd.R, the value of the resistance R20 must, for a given value of the resistor R22, be increased. Conversely, to reduce the current Iapp, R, the value of the resistor R22 must, for a given value of the resistor R20, be increased. Particular embodiments have been described. Various variations and modifications will be apparent to those skilled in the art. In particular, although the invention has been described in connection with examples of circuits composed of NPN bipolar transistors, PNP bipolar transistors and resistors, the invention is applicable to other transistor technologies, for example CMOS transistors. , or other arrangements of components by arranging the control signals.

Claims

REVENDICATIONS1. A reference voltage generating circuit (VIF) comprising: a first stage (101) for generating a first reference current proportional to the temperature (I) PTAT a second stage (102) for generating a second current reference point inversely proportional to the ICTAT temperature) and a third reference voltage generation stage (104) (VREF) taking into account said first and second currents.

2. Circuit according to claim 1, wherein said first stage comprises a differential stage (56) of which: a first branch comprises two bipolar transistors (Q6, Q9) in series; and a second branch comprises two bipolar transistors (Q8, Q10) in series.

3. Circuit according to any one of claims 1 or 2, wherein said third stage (104) comprises a current mirror of which: a first branch (62) comprises, in series, a first resistive element (R20), a first bipolar transistor (Q22) and a second resistive element (R22); a second branch (64) comprises a second bipolar transistor (Q24) whose base is coupled to the midpoint (34) between the first transistor (Q22) and the second resistive element (R22).

The circuit of any one of claims 1 to 3, wherein said first reference current (Ipmr) and said second reference current (IcTAT) are summed and then copied to said third floor (104).

The circuit of claims 1 to 4, wherein said second stage (102) includes a level shift block (105) .B12155 - 11-GR2-1110 9

The circuit of claim 1 to 5, wherein said third stage (104) is coupled to said first stage (101) by means of the collector of said second bipolar transistor (Q24) of said second branch (64).

7. Circuit according to claim 1 to 6, wherein said first stage (101) comprises, in series, a third bipolar transistor (Q2) and four resistive elements (R10, R12, R14, R16).

The circuit of claim 1 to 7, wherein said second stage (102) includes a bipolar transistor (Q12) having an emitter coupled to a terminal of a resistive element (R18), another terminal coupled to a base of the bipolar transistor.

The circuit of claim 3 and any one of claims 4 to 8, wherein the level of a current generated by said third stage (IcopR) is adjusted by increasing the value of the first resistive element (R20).

The circuit of claim 3 and any one of claims 4 to 8, wherein the level of a current generated by said third stage (IcoRR) is adjusted by increasing the value of the second resistive element (R22).