FR3002389A1 - Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces - Google Patents

Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces Download PDF

Info

Publication number
FR3002389A1
FR3002389A1 FR1351445A FR1351445A FR3002389A1 FR 3002389 A1 FR3002389 A1 FR 3002389A1 FR 1351445 A FR1351445 A FR 1351445A FR 1351445 A FR1351445 A FR 1351445A FR 3002389 A1 FR3002389 A1 FR 3002389A1
Authority
FR
France
Prior art keywords
initial
trains
samples
sample
train
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1351445A
Other languages
English (en)
Inventor
Dortz Nicolas Le
Thierry Simon
Pascal Urard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
ASSOCIATION SUPELEC
ASS SUPELEC
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASSOCIATION SUPELEC, ASS SUPELEC, STMicroelectronics SA filed Critical ASSOCIATION SUPELEC
Priority to FR1351445A priority Critical patent/FR3002389A1/fr
Publication of FR3002389A1 publication Critical patent/FR3002389A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1004Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Procédé de traitement d'un signal échantillonné comportant plusieurs trains initiaux d'échantillons initiaux (m[k]) respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, le procédé comprenant, après une phase transitoire, une égalisation des puissances moyennes des différents trains initiaux d'échantillons initiaux effectuée au vol et au rythme de délivrance des échantillons, à partir des valeurs d'échantillons initiaux (m[k]) de ces trains initiaux, de façon à délivrer des trains traités d'échantillons traités (m[k]).

Description

Procédé et dispositif pour notamment compenser le désappariement des gains de plusieurs convertisseurs analogiques/numériques temporellement entrelacés L'invention concerne le traitement d'un signal échantillonné, et plus particulièrement la correction de ce signal échantillonné pour notamment corriger la disparité de gains de plusieurs convertisseurs analogiques/numériques d'un système de conversion analogique/numérique délivrant ce signal échantillonné. L'invention s'applique notamment mais non exclusivement à la correction du désappariement entre les différentes valeurs des décalages de plusieurs convertisseurs analogiques/numériques effectuant respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique de façon à augmenter la fréquence globale d'échantillonnage. Certaines applications actuelles requièrent des convertisseurs analogiques/numériques présentant une fréquence d'échantillonnage et une résolution élevées. Parmi ces applications on trouve les transmissions TV par câble, les communications optiques, les communications satellite dans lesquelles un ou plusieurs signaux modulés sont transmis simultanément sur une large bande fréquentielle (par exemple de plusieurs GHz de large).
Par ailleurs l'utilisation de modulations de plus en plus complexes requiert une numérisation des signaux sur un grand nombre de bits. Des architectures à un seul convertisseur peinent à satisfaire les performances demandées à un coût acceptable en terme de consommation et d'encombrement surfacique. Aussi des structures à entrelacement temporel comportant plusieurs convertisseurs analogiques/numériques dits « temporellement entrelacés » (TIADCs : Time-Interleaved Analog-to-Digital Converters) se sont imposées pour permettre de répondre à ce besoin.
Dans une telle structure les convertisseurs analogiques/numériques effectuent respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique. En d'autres termes, si la structure comporte M convertisseurs, ceux-ci échantillonnent successivement chacun à leur tour le signal à une fréquence égale à Fs/M, où Fs est la fréquence d'échantillonnage globale de la structure. Cependant l'inconvénient de ce type de structure réside dans le fait que des désappariements (« mismatches »), même légers, entre les convertisseurs créent des raies ou bandes fréquentielles parasites pouvant se situer dans la zone fréquentielle du signal utile. Et dans le cas par exemple de signaux de télévision contenant plusieurs canaux, ces raies ou bandes parasites peuvent perturber certains de ces canaux. Ces désappariements peuvent avoir différentes causes, comme par exemple des gains, et éventuellement des décalages (« offset »), différents entre les convertisseurs de la structure. Un désappariement en gain rajoute sur le spectre fréquentiel du signal de sortie des images parasites atténuées du spectre fréquentiel du signal d'entrée autour des fréquences multiples de Fs/M. Un désappariement en décalage (« offset ») crée des raies parasites localisées à des fréquences multiples de Fs/M. En outre ces décalages peuvent varier dans le temps. Selon un mode de mise en oeuvre et de réalisation il est proposé un procédé et un dispositif de traitement d'un signal échantillonné issu d'une structure de convertisseurs temporellement entrelacés permettant de compenser le désappariement en gain des convertisseurs, en particulier de façon simple et rapide. Selon un autre mode de mise en oeuvre et de réalisation il est proposé un procédé et un dispositif de traitement permettant également d'estimer la valeur de décalage (« offset ») de chaque convertisseur analogique/numérique de la structure, de corriger les valeurs des échantillons pour tenir compte de cette valeur estimée de décalage en tension, et donc de compenser le désappariement de ces décalages, tout en étalant sur tout le spectre fréquentiel les raies fréquentielles résiduelles résultant de la quantification du signal corrigé.
Selon un aspect, il est proposé un procédé de traitement d'un signal échantillonné comportant plusieurs trains initiaux d' échantillons respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, c'est-à-dire effectuant respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique; le procédé selon cet aspect comprend, après une phase transitoire, une égalisation des puissances moyennes des différents trains initiaux d'échantillons effectuée au vol et au rythme de délivrance des échantillons, à partir des valeurs d'échantillons de ces trains initiaux, de façon à délivrer des trains traités d'échantillons traités. Les trains initiaux d'échantillons peuvent être les trains d'échantillons effectivement délivrés en sortie des convertisseurs, ou bien, si les trains délivrés par les convertisseurs ont subi un traitement préalable, par exemple une compensation « d'offset », des trains issus de ces trains délivrés par les convertisseurs, par exemple les trains prétraités. La phase transitoire correspond par exemple au nombre d'échantillons courants nécessaire pour obtenir une précision jugée acceptable, pour l'application envisagée, sur les valeurs des puissances moyennes. Cette période transitoire peut être plus ou moins longue en fonction de la façon dont est déterminée la puissance moyenne.
Ainsi, par exemple la détermination de chaque puissance moyenne peut comprendre l'utilisation d'une moyenne mobile modifiée (« MMA : Modified Moving Average »). L'utilisation d'une moyenne mobile modifiée de période L échantillons, calculée par exemple à partir d'un groupe de valeurs d'échantillons contenant l'échantillon courant et une pluralité d'échantillons précédents du train correspondant, est particulièrement avantageuse car elle permet d'actualiser fréquemment la valeur estimée de la puissance moyenne et elle permet notamment de suivre dans le temps les changements dus à la température par exemple.
Une moyenne mobile modifiée, bien qu'ayant une période de L échantillons, est en pratique toujours calculée sur un très grand nombre d'échantillons et la valeur estimée a alors une précision acceptable après une durée correspondant à plusieurs périodes de L échantillons. Cela étant une moyenne classique faite tous les L échantillons sur un groupe de L d'échantillons, et fournissant une valeur estimée fixée tous les L échantillons, peut être également envisagée. Toute autre moyenne, comme par exemple une moyenne pondérée, peut également être envisagée. Bien entendu pendant la phase transitoire les étapes mises en oeuvre pour l'égalisation des puissances moyennes peuvent être identiques à celles mises en oeuvre après cette phase transitoire, mais avec une imprécision sur les valeurs de puissance moyennes déterminées. L'égalisation des puissances moyennes permet d'effectuer une compensation du désappariement en gain des convertisseurs. Par ailleurs cette égalisation est effectuée au vol et au rythme de délivrance des échantillons initiaux. En d'autres termes elle est effectuée de façon directe (« forward ») c'est-à-dire sans correction rétroactive des échantillons initiaux à partir d'une information située en aval du point de réception des échantillons initiaux à traiter (corriger). De ce fait la réalisation matérielle en est simplifiée et la compensation du désappariement plus rapide.
Ainsi selon un mode de mise en oeuvre, l'égalisation des puissances moyennes des différents trains initiaux d'échantillons comprend une sélection de l'un des trains initiaux comme train initial de référence et, pour chacun des autres trains initiaux, une estimation du gain relatif entre le convertisseur correspondant et le convertisseur délivrant ledit train initial de référence, et une correction des valeurs des échantillons initiaux de chacun des autres trains initiaux par le gain relatif correspondant de façon à délivrer les échantillons traités correspondants, ladite estimation et ladite correction étant effectuées au vol et au rythme de délivrance des échantillons initiaux.
La notion de « puissance moyenne » est avantageusement considérée dans un sens très large englobant non seulement la puissance moyenne effective mais également toute variable représentative de cette puissance moyenne, comme par exemple une moyenne de valeurs absolues. Ainsi selon un mode de mise en oeuvre, l'estimation du gain relatif entre chaque autre convertisseur et le convertisseur délivrant ledit train initial de référence comprend une détermination d'une moyenne, par exemple une moyenne mobile modifiée, des valeurs absolues d'échantillons du train initial de référence, et pour ledit autre train initial, une détermination d'une moyenne, par exemple une moyenne mobile modifiée, des valeurs absolues d'échantillons de cet autre train initial, et un rapport entre ces deux moyennes, ledit rapport étant représentatif du gain relatif. Ladite correction des valeurs des échantillons initiaux de chacun des autres trains initiaux par le gain relatif correspondant comprend par exemple une division des valeurs des échantillons initiaux par ledit gain relatif estimé.
L'utilisation d'une moyenne mobile modifiée de période L échantillons, calculée par exemple à partir d'un groupe de valeurs d'échantillons initiaux contenant l'échantillon initial courant et une pluralité d'échantillons initiaux précédents du train initial correspondant, est comme indiqué ci-avant particulièrement avantageuse car elle permet d'actualiser fréquemment la valeur estimée de la puissance et donc du gain relatif et elle permet notamment de suivre dans le temps les changements dus à la température par exemple. De façon à compenser également un désappariement en décalage (« offset ») des convertisseurs, le procédé peut avantageusement comprendre en outre, avant ou après ladite égalisation des puissances moyennes des différents trains initiaux d'échantillons, après une période transitoire (qui peut être identique ou différente de celle relative à l'égalisation des puissances moyennes), pour chaque échantillon primaire courant de chaque train primaire issu du convertisseur correspondant, une élaboration d'un mot numérique de correction appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage dudit convertisseur correspondant estimée à partir des valeurs d'échantillons primaires du train primaire issu du convertisseur correspondant, et une soustraction dudit mot numérique de correction à un échantillon intermédiaire courant obtenu à partir de cet échantillon primaire courant de façon à délivrer un échantillon courant corrigé. Un train primaire d'échantillons primaires peut être un train d'échantillons effectivement délivré par le convertisseur correspondant, si cette compensation « d'offset » est effectuée avant la compensation en gain, ou bien un train traité d'échantillons traités si cette compensation d'offset est effectuée après le traitement de compensation en gain. Là encore cette phase transitoire correspond par exemple au nombre d'échantillons courants nécessaire pour obtenir une précision jugée acceptable, pour l'application envisagée, sur la valeur estimée du décalage qui va correspondre à la moyenne des valeurs de ladite séquence pseudo-aléatoire de mots numériques. Cette période transitoire peut être plus ou moins longue en fonction de la façon dont est estimée cette valeur moyenne. Ainsi, par exemple ladite estimation de la valeur du décalage de tension du convertisseur correspondant peut comprendre une moyenne mobile modifiée des valeurs d'échantillons primaires issus de ce convertisseur. L'utilisation d'une moyenne mobile modifiée de période L échantillons, calculée par exemple à partir d'un groupe de valeurs d'échantillons contenant l'échantillon courant et une pluralité d'échantillons précédents de ce train, est particulièrement avantageuse car elle permet d'actualiser fréquemment la valeur estimée et elle permet notamment de suivre dans le temps les changements dus à la température par exemple.
Cela étant une moyenne classique faite tous les L échantillons sur un groupe de L d'échantillons, et fournissant une valeur estimée fixée tous les L échantillons, peut être également envisagée. Toute autre moyenne, comme par exemple une moyenne pondérée, peut également être envisagée. Bien entendu pendant la phase transitoire les étapes d'élaboration du mot numérique de correction et de soustraction mentionnées ci-avant peuvent être identiques à celles effectuées après cette phase transitoire, mais la valeur du mot de correction ne sera pas égale ou quasi égale à la valeur de décalage du convertisseur correspondant. L'échantillon courant corrigé et l'échantillon primaire courant issu du convertisseur peuvent être codés sur un même nombre de bits. Dans ce cas l'échantillon intermédiaire courant peut être identique à l'échantillon primaire courant. Toutefois, afin de diminuer le bruit dû aux résidus d'offset, l'échantillon courant corrigé peut être avantageusement codé sur un plus grand nombre de bits que celui de l'échantillon primaire courant issu du convertisseur correspondant. Dans ce cas, l'échantillon intermédiaire courant peut être l'échantillon primaire courant complété par un nombre adéquat de bits de poids faibles égaux à O. De par cette soustraction avec les mots de correction issus de ladite séquence pseudo-aléatoire, la valeur moyenne des échantillons primaires issus du convertisseur correspondant est « continuellement » égalisée à une valeur de référence constante, en pratique une valeur nulle ou quasi-nulle. Le décalage estimé du convertisseur correspondant est donc pris en compte pour effectuer une correction correspondante au niveau de chaque échantillon. Puisque la séquence pseudo-aléatoire a comme moyenne la valeur estimée du décalage, certains mots de correction ont une valeur supérieure à cette valeur estimée de décalage, d'autres ont une valeur inférieure, d'autres une valeur égale. En conséquence, au niveau de chaque échantillon pris individuellement, la correction peut être plus ou moins juste engendrant un bruit local. Cela étant globalement ces perturbations, dues aux erreurs de quantification lors de la correction, ne se traduisent pas par des raies fréquentielles parasites localisées à des fréquences multiples de Fs/M mais sont étalées sur tout le spectre fréquentiel.
Une façon particulièrement simple de réaliser la séquence pseudo-aléatoire ayant comme moyenne la valeur estimée du décalage, consiste à élaborer une séquence pseudo-aléatoire initiale de moyenne nulle ou quasi-nulle et de sommer sur chaque mot délivré par cette séquence initiale ladite valeur estimée du décalage.
Selon un mode de mise en oeuvre, les échantillons corrigés de chaque train sont codés sur n bits et ladite élaboration du mot numérique de correction comprend une estimation à partir des valeurs desdits échantillons primaires, de ladite valeur du décalage dudit convertisseur correspondant codée sur b bits et associée audit échantillon primaire courant, b étant supérieur à n, une détermination dudit mot numérique de correction codé sur n bits à partir de la valeur estimée de décalage codée sur b bits et de b-n bits, par exemple les b-n bits de poids faibles, d'un mot numérique initial issu d'une séquence pseudo-aléatoire initiale de mots numériques initiaux dont les valeurs ont une moyenne nulle ou quasi nulle. Ainsi la valeur de « l'offset » du convertisseur correspondant est déterminée sur un nombre de bits supérieur à celui des échantillons primaires issus du convertisseur, ce qui permet d'estimer la partie décimale de « l'offset ». Cette partie décimale est corrigée par b-n bits, par exemple les b-n bits de poids faibles, du mot numérique initial issu de la séquence pseudo-aléatoire initiale, et le mot numérique de correction est donc la partie entière de la valeur estimée de l'offset qui est soit inchangée, soit incrémentée de 1 soit décrémentée de 1 en fonction des valeurs des b-n bits du mot numérique initial utilisés pour ladite correction. Ceci permet d'effectuer une estimation d'offset et une correction égale en moyenne à la valeur estimée tout en limitant le nombre de bits de chaque échantillon corrigé à n bits, par exemple 10 bits, au lieu de chercher à augmenter ce nombre pour corriger la partie décimale de « l'offset ». Plus précisément, selon un mode de mise en oeuvre, ladite détermination du mot numérique de correction comprend la délivrance dudit mot numérique initial, une élaboration d'un mot numérique modifié comportant les b-n bits du mot numérique initial complétés par n bits de poids forts ayant tous la même valeur logique (par exemple la valeur logique 0 ou la valeur logique 1), et une sommation du mot numérique modifié et de ladite valeur estimée de décalage, le mot numérique de correction étant formé par les n bits de poids forts du mot de b bits résultant de ladite sommation. Selon un autre aspect, il est proposé un dispositif de traitement, comprenant des moyens d'entrée pour recevoir un signal échantillonné comportant plusieurs trains initiaux d'échantillons respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, et un premier module de traitement configuré pour, après une période transitoire, effectuer au vol et au rythme de délivrance des échantillons initiaux, une égalisation des puissances moyennes des différents trains initiaux d'échantillons à partir des valeurs d'échantillons initiaux de ces trains initiaux, de façon à délivrer des trains traités d'échantillons traités. Selon un mode de réalisation l'un des trains initiaux est pris comme train initial de référence, et le premier module de traitement comprend un premier bloc configuré pour effectuer au vol et au rythme de délivrance des échantillons initiaux, pour chacun des autres trains initiaux, une estimation du gain relatif entre le convertisseur correspondant et le convertisseur associé audit train initial de référence, et un deuxième bloc configuré pour effectuer au vol et au rythme de délivrance des échantillons initiaux, une correction des valeurs des échantillons initiaux de chacun des autres trains initiaux par le gain relatif correspondant.
Selon un mode de réalisation le premier bloc comprend un premier circuit configuré pour déterminer une moyenne, par exemple une moyenne mobile modifiée, des valeurs absolues d'échantillons initiaux du train initial de référence, des deuxièmes circuits respectivement configurés pour déterminer pour les autres trains initiaux, les moyennes, par exemple des moyennes mobiles modifiées, des valeurs absolues d'échantillons initiaux de ces autres trains initiaux, et des troisièmes circuits respectivement configurés pour déterminer des rapports entre ladite moyenne des valeurs absolues d'échantillons initiaux du train initial de référence et les moyennes des valeurs absolues d'échantillons initiaux des autres trains initiaux, lesdits rapports étant représentatif desdits gains relatifs. Le deuxième bloc comprend par exemple des diviseurs respectivement configurés pour diviser des valeurs des échantillons initiaux desdits autres trains initiaux par les gains relatifs estimés correspondants. Selon une variante, le dispositif de traitement comprend en outre un deuxième module de traitement configuré pour, après une période transitoire, pour chaque échantillon primaire courant de chaque train primaire issu du convertisseur correspondant, élaborer un mot numérique de correction appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage dudit convertisseur correspondant estimée à partir des valeurs d'échantillons primaires du train primaire issu du convertisseur correspondant, et soustraire ledit mot numérique de correction d'un échantillon intermédiaire courant obtenu à partir de cet échantillon primaire courant de façon à délivrer un échantillon courant corrigé.
Selon un mode de réalisation dans lequel les échantillons corrigés sont codés sur n bits, le deuxième module de traitement comprend, pour chaque train primaire d'échantillons primaires, un premier bloc configuré pour estimer ladite valeur du décalage dudit convertisseur correspondant codée sur b bits et associée audit échantillon primaire courant, b étant supérieur à n, et un deuxième bloc configuré pour déterminer ledit mot numérique de correction codé sur n bits à partir de la valeur estimée de décalage codée sur b bits délivrée par le premier bloc et de b-n bits d'un mot numérique initial issu d'un générateur d'une séquence pseudo-aléatoire initiale de mots numériques initiaux dont les valeurs ont une moyenne nulle ou quasi nulle. Le deuxième bloc comprend par exemple ledit générateur de ladite séquence pseudo-aléatoire initiale, des moyens de modification configurés pour délivrer un mot numérique modifié comportant les b-n bits du mot numérique initial complétés par n bits de poids forts ayant tous la même valeur logique, et des moyens de sommation configurés pour sommer le mot numérique modifié et ladite valeur estimée de décalage, le mot numérique de correction étant formé par les n bits de poids forts du mot de b bits délivré par les moyens de sommation. Selon un mode de réalisation, le deuxième module de traitement est configuré pour estimer la valeur du décalage de tension du convertisseur correspondant par une moyenne mobile modifiée des valeurs des échantillons primaires issus de ce convertisseur. Selon un autre aspect il est proposé un circuit intégré incorporant un dispositif de traitement tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 7 illustrent schématiquement des modes de mise en oeuvre et de réalisation d'un procédé et d'un dispositif de traitement selon l' invention. Sur la figure 1, la référence SCV désigne un système ou structure de conversion analogique numérique d'un signal analogique x(t). Dans l'exemple décrit ici, le système de conversion analogique est à entrelacement temporel et comprend plusieurs convertisseurs analogiques numériques temporellement entrelacés (ici M convertisseurs analogiques numériques) ADC0-ADCm-1. Le convertisseur analogique numérique ADC., est piloté par le signal d'horloge clkm. Comme illustré plus particulièrement sur la figure 2, la fréquence du signal d'horloge clkm est égale à Fs/M où Fs désigne la fréquence effective à laquelle le signal analogique x(t) est échantillonné. Fs peut être typiquement égale à plusieurs GHz ou plusieurs dizaines de GHz. La période de chaque signal d'horloge clkm est égale à MTs où Ts désigne la période du signal d'horloge clk ayant Fs comme fréquence. Par ailleurs, l'échantillonnage du signal analogique x(t) est effectué en parallèle et chaque convertisseur ADC., échantillonne le même signal analogique avec un décalage temporel égal à Ts par rapport au convertisseur précédent. Chaque convertisseur ADC., délivre dans ce mode de réalisation un train initial d'échantillons initiaux 3-(in[1]. Les M convertisseurs analogiques numériques du système de conversion SCV n'ont généralement pas le même gain.
Ce désappariement en gain rajoute sur le spectre fréquentiel du signal de sortie des images parasites atténuées du spectre fréquentiel du signal d'entrée autour des fréquences multiples de Fs/M. . Il est donc proposé un procédé de traitement du signal échantillonné visant à compenser ce désappariement en gain par une égalisation des puissances moyennes des différents trains initiaux d'échantillons initiaux, effectuée au vol et au rythme de délivrance des échantillons, à partir des valeurs échantillons de ces trains. Les puissances moyennes sont déterminées ici par des moyennes mobiles modifiées de période L échantillons Et même si les traitements qui vont être décrits ici sont appliqués dès le premier échantillon courant, ce n'est seulement qu'après une phase transitoire de plusieurs périodes de L échantillons, que les valeurs des puissances moyennes auront convergé vers des valeurs exactes ou quasi exactes avec une précision acceptable. Le nombre L peut être par exemple choisi de l'ordre d'un million. Ce procédé de traitement est mis en oeuvre au sein d'un dispositif de traitement DIS dont les M bornes d'entrée BE0-BEm-1 reçoivent les M trains d'échantillons 3-(in[1], avec m variant de 0 à M-1. A cet égard, le dispositif DIS comporte un premier module de traitement MT1 délivrant en sortie des trains traités d'échantillons traités im[k], avec m variant de 0 à M-1.
Comme illustré sur la figure 3, l'un des trains initiaux est pris comme train de référence. Dans l'exemple décrit ici, il s'agit du train initial d'échantillons initiaux délivrés par le convertisseur ADC0. Les traitements effectués sur chacun des autres M-1 trains initiaux d'échantillons initiaux sont identiques. Ils sont par exemple effectués en parallèle. Le premier module de traitement MT1 comprend un premier bloc BLC1 configuré pour effectuer au vol et au rythme de délivrance des échantillons initiaux 3-(in[1], pour chacun des autres trains, une estimation du gain relatif entre le convertisseur correspondant et le convertisseur ADC0 délivrant ledit train de référence, et un deuxième bloc BLC2 configuré pour effectuer au vol et au rythme de délivrance des échantillons initiaux 3-(in[1], une correction des valeurs des échantillons de chacun des autres trains par le gain relatif correspondant. On ne décrira maintenant, en se référant plus particulièrement à la figure 3, que les traitements effectués sur le train d'échantillons 3-(in[1] issu du convertisseur ADC'' m étant différent de 0, ainsi que les moyens matériels correspondants.
Le premier bloc BLC1 comprend un premier circuit CR0 configuré pour déterminer la moyenne mobile modifiée des valeurs absolues des échantillons initiaux )Co[k] du train de référence. Le premier bloc BLC1 comprend également un deuxième circuit CRo, configuré pour déterminer la moyenne mobile modifiée des valeurs absolues des échantillons initiaux 3-(in[1] du train issu du convertisseur ADCm. Le premier bloc BLC1 comprend encore un troisième circuit DIVo, configuré pour déterminer le rapport entre la moyenne des valeurs absolues des échantillons )Co[k] du train de référence et la moyenne des valeurs absolues des échantillons 3-(in[1] du train issu du convertisseur ADCo' le rapport étant représentatif du gain estimé [k] du convertisseur ADC0, relativement au convertisseur ADC0. Le premier circuit CR0 comprend un premier sous-circuit ABS() configuré pour délivrer la valeur absolue de l'échantillon )Co[k] présent en entrée. A titre d'exemple, le sous-circuit ABS() teste la valeur du bit de signe de l'échantillon. Si le bit de signe est positif, le sous-circuit ABS() délivre tels quels les bits de données de l'échantillon, représentant alors la valeur absolue de l'échantillon. Si le bit de signe est négatif, le sous-circuit ABS() inverse les bits de données de l'échantillon et ajoute 1 à l'échantillon intermédiaire ainsi obtenu, ces nouveaux bits de données représentant alors la valeur absolue de l'échantillon. Le sous-circuit ABS() peut ainsi être réalisé de façon très simple, en partie par câblage et en utilisant un multiplexeur, des inverseurs et un additionneur. La détermination d'une valeur absolue est par conséquent plus simple à réaliser que la détermination d'une puissance qui requiert une opération d'élévation au carré. Le premier circuit CR0 comprend également un sous-circuit MYG0 configuré pour, à partir des valeurs 3-(in[1] d'un groupe d'échantillons, déterminer ici en effectuant une moyenne mobile modifiée de période L échantillons, la valeur de l'expression suivante (formule (I)) : 1-90 [k ili90 [k - 15è0 L MO] est pris égal à O. Le deuxième circuit CR., comprend un sous-circuit ABS., et un sous-circuit MYG'' structurellement et fonctionnellement identiques aux sous-circuits ABS() et MYGo.
Le sous-circuit MYG', est configuré pour, à partir des valeurs 3-(in[1] d'un groupe d'échantillons, déterminer ici en effectuant une moyenne mobile modifiée de période L échantillons, la valeur de l'expression suivante (formule (II)) [k -1] Péll, [k [k 1] L (II) An[0] est pris égal à O. Dans ces deux formules (I) et (II) le nombre L peut être par exemple choisi égal à une puissance de 2 afin d'éviter l'utilisation d'un diviseur, cette opération de division pouvant alors être effectuée par un simple câblage. Un diviseur DIVm effectue ensuite le rapport entre ces deux expressions pour déterminer l'inverse du gain relatif m[1] du convertisseur ADC., par rapport au convertisseur ADC0, associé à l'échantillon initial courant 3-(in[1] (formule III) : 1i9° [k -1] + 1)?',[k]1` [k [k in[ki (III) m[k] L L Le deuxième bloc BLC2., comprend un moyen configuré pour diviser des valeurs des échantillons du train issu du convertisseur ADCm par le gain relatif estimé. Ce moyen est ici un multiplieur qui ( I ) multiplie l'échantillon initial courant 3-(in[1] par l'inverse du gain relatif (formule IV) pour délivrer l'échantillon traité im[k]: m [11= Xm [11 x 1 g m [k] Le module de traitement MTI peut être réalisé par un circuit intégré spécifique (ASIC) ou bien éventuellement de façon logicielle au sein d'un microprocesseur ou encore au sein d'un réseau logique programmable (« FPGA : Field Programmable Gate Array »).
Un convertisseur analogique peut présenter également un décalage (« offset »). Ce décalage est généralement un décalage en tension. En présence d'un tel décalage, une valeur nulle du signal analogique d'entrée se traduit par un mot numérique non nul. L'offset se traduit ainsi par un décalage horizontal de la caractéristique de transfert du convertisseur. Les M convertisseurs analogiques numériques du système de conversion SCV n'ont généralement pas le même décalage. Ce désappariement entre les différents décalages se traduit dans le spectre fréquentiel du signal échantillonné, par des raies parasites apparaissant à des fréquences multiples de Fs/M. Il est donc proposé un procédé de traitement du signal échantillonné visant en outre à estimer pour chacun des convertisseurs ADC., une valeur de son décalage, et à corriger les échantillons en conséquence de façon à compenser le désappariement tout en étalant sur tout le spectre fréquentiel les raies résiduelles résultant de la quantification du signal corrigé. Ce procédé de traitement est mis en oeuvre au sein d'un deuxième module de traitement MT2 dispositif de traitement DIS (figure 4).
Ce deuxième module MT2 est ici connecté en série avec le premier module de traitement, avant ou après celui-ci. Dans le mode de réalisation décrit ici, le deuxième module de traitement MT2 est connecté avant le premier module de traitement (IV) MT1, c'est-à-dire que la compensation « d'offset » est effectuée avant la compensation en gain. Dans cette configuration le deuxième module de traitement MT2 reçoit des trains primaires d'échantillons primaires 3-(in[1] issus des convertisseurs et délivre en sortie des trains d'échantillons corrigés iin[k], avec m variant de 0 à M-1. Le premier module MT1 reçoit les trains d'échantillons corrigés iin[k] et délivre les trains d'échantillons traités.T'in[k]. En conséquence, pour le module MT1, les échantillons corrigés iin[k] illustrés sur la figure 4 correspondent aux échantillons initiaux 3-(in[1] des figures 1 et 3 et les échantillons traités.T'in[k] illustrés sur la figure 4 correspondent aux échantillons traités iin[k] des figures 1 et 3. Les traitements effectués au sein du deuxième module de traitement MT2 sur chacun des M trains d'échantillons sont identiques. Ils sont par exemple effectués en parallèle. On ne décrira maintenant, en se référant plus particulièrement aux figures 5 et suivantes, que les traitements effectués sur le train primaire d'échantillons primaires 3-(in[1] issu du convertisseur ADC.' Le module de traitement MT2 est donc configuré pour, pour chaque échantillon primaire courant de ce train primaire, élaborer un mot numérique de correction mcm[k] appartenant à une séquence pseudoaléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à la valeur estimée du décalage en tension ôn[k] du convertisseur correspondant ADC'' cette valeur de décalage ôn[k] étant calculée à partir des valeurs d'un groupe d'échantillons primaires, en effectuant ici une moyenne mobile modifiée de période L échantillons. Par ailleurs, le module de traitement MT2 est configuré pour soustraire, dans un soustracteur STR, le mot numérique de correction mcm[k] de l'échantillon primaire courant 3-(in[1] de façon à délivrer l'échantillon corrigé im[k]. L'échantillon corrigé in[k] peut être alors obtenu par la formule (V) ci-dessous : [k]= [k]- mcm[k] (V) Et même si les traitements décrits ici sont appliqués dès le premier échantillon primaire courant, ce n'est seulement qu'après une phase transitoire de plusieurs périodes de L échantillons, que la moyenne des valeurs des mots de corrections aura convergé vers la valeur du décalage en tension du convertisseur correspondant avec une précision acceptable.
Le nombre L peut être là encore par exemple choisi de l'ordre d'un million. Comme illustré sur la figure 5, les échantillons primairesin[k], issus du convertisseur ADC'' sont dans cet exemple codés sur n bits, par exemple 10 bits, de même que les échantillons corrigés im[k].
Le module de traitement MT2 comprend alors, associé au convertisseur ADC'' un premier bloc BLC10', configuré pour, à partir des valeurs 3-(m[1] d'un groupe d'échantillons primaires, estimer ici en effectuant une moyenne mobile modifiée de période L échantillons, la valeur du décalage ôn[k].
Le décalage ôn[k] peut être alors obtenu par la formule (VI) ci- dessous : m[k]= [k [k -11+ 3'ç,[1(1 (VI) L L ôm[0] est pris égal à 0. Le nombre L peut être par exemple choisi égal à une puissance de 2 afin d'éviter l'utilisation d'un diviseur, cette opération de division pouvant alors être effectuée par un simple câblage. Ce décalage (offset) est déterminé sur un nombre de bits b supérieur à n. Le nombre b peut par exemple être pris égal à 16. Le deuxième bloc BLC20., du module de traitement MT2, associé également au convertisseur ADC'' comprend, comme illustré plus particulièrement sur la figure 6, un générateur GEN configuré pour délivrer une séquence pseudo-aléatoire initiale de mots numériques initiaux a1[k] dont les valeurs ont une moyenne nulle ou quasi nulle. Comme illustré sur la figure 7, le générateur GEN peut être par exemple du type basé sur un registre à décalage à rétroaction linéaire ou LFSR (« Linear Feedback Shift Register »), de structure et de fonctionnement bien connus de l'homme du métier. Plus précisément, comme illustré sur la figure 7, le registre à décalage comporte ici q bascules BSC1-BSCq connectées en série et rebouclées par l'intermédiaire de plusieurs portes logiques, ici trois portes logiques PLI, PL2, PL3, par exemple du type OU EXCLUSIF. Au rythme du signal d'horloge clkm par exemple, commandant les bascules, les q sorties des bascules délivrent les q bits d'un mot numérique initial a1[k] de la séquence pseudoaléatoire. En théorie, les valeurs des mots a1[k] ont une moyenne nulle lorsque q est égal à l'infini. En pratique, lorsque q a une valeur élevée, par exemple 32, on peut estimer que les valeurs des mots a1[k] ont une moyenne nulle ou quasi nulle. Bien entendu, ce type de générateur aléatoire n'est qu'un exemple particulier non limitatif. D'autres types de générateurs aléatoires bien connus de l'homme du métier peuvent être également utilisés comme par exemple un générateur congruentiel linéaire. Le bloc BLC20., comporte également des moyens de modification 1\41 configurés pour délivrer un mot numérique modifié a2[k] comportant dans cet exemple les b-n bits de poids faibles du mot numérique initial a1[k] complétés par n bits de poids forts ayant tous la même valeur logique, ici la valeur logique O. En pratique, les moyens de modification 1\41 peuvent être réalisés simplement par câblage, les n emplacements d'un registre destinés à contenir le mot a2[k] et correspondant aux n bits de poids forts étant par exemple reliés en permanence à la masse. Le mot numérique modifié a2[k] a par conséquent b bits et est sommé dans des moyens de sommation SM, typiquement un additionneur classique, au décalage ôn[k] également codé sur b bits.
Le résultat de la sommation est un mot sur b bits auquel des moyens M2 retirent les b-n bits de poids faibles de façon à ne conserver que n bits et former ainsi le mot numérique de correction mcm[k].
Là encore, les moyens M2 peuvent très bien être réalisés simplement par câblage. On voit donc que, puisque l'on rajoute à des mots numériques d'une séquence pseudoaléatoire initiale de valeur moyenne nulle, la valeur estimée ôn[k] du décalage, la séquence pseudoaléatoire de mots de correction fournie par le bloc BLC20., a pour moyenne cette valeur de décalage. La valeur du mot numérique de correction mcm[k] peut donc être parfois supérieure à la valeur du décalage, parfois inférieure, parfois égale. Ces séquences pseudoaléatoires délivrées par les M blocs BLC20., permettent ainsi d'étaler sur tout le spectre du signal les raies résiduelles causées par les erreurs de quantification sur le signal corrigé. Les moyens de traitement MT2 peuvent être réalisés par un circuit intégré spécifique (ASIC) ou bien éventuellement de façon logicielle au sein d'un microprocesseur ou encore au sein d'un réseau logique programmable (« FPGA : Field Programmable Gate Array »). L'invention n'est pas limitée aux modes de réalisation et de mise en oeuvre qui viennent d'être décrits mais en embrasse toutes les variantes.
Ainsi en ce qui concerne le traitement de compensation d' offset, bien qu'avantageuse car permettant d' actualiser continuellement les valeurs de décalage estimées, notamment en présence de modifications de température par exemple, la moyenne mobile modifiée effectuée par chaque bloc BLC10., peut être remplacée par une moyenne fixe effectuée sur un groupe de L échantillons ou tout autre type de moyenne. Par ailleurs, il n'est pas nécessaire d'utiliser tous les bits des échantillons primaires pour estimer une valeur de décalage. On peut utiliser un nombre de bits inférieur, par exemple deux bits, ce qui nécessitera alors un temps de convergence plus long et donc une phase transitoire plus longue. Les b-n bits du mot numérique initial ne sont pas nécessairement les b-n bits de poids faibles mais peuvent être b-n bits quelconques de ce mot numérique initial. Afin de diminuer le bruit dû aux résidus d'offset, l'échantillon courant corrigé iin[k] peut être codé sur un plus grand nombre de bits que celui de l'échantillon primaire courant 3-(in[1] délivré par le convertisseur correspondant ADC.' Ainsi si l'on suppose que l'échantillon primaire courant 3-(in[1] est codé sur n' bits et que l'échantillon courant corrigé iin[k] est codé sur n bits, avec n supérieur à n', le premier bloc BLC10', prend n' bits en entrée et sort toujours b bits avec b supérieur à n. Le soustracteur STR soustrait toujours le mot de correction de n bits, mais cette fois ci non pas à l'échantillon primaire courant 3-(in[1] de n' bits, mais à un échantillon intermédiaire courant de n bits obtenu en complétant l'échantillon primaire courant 3-(in[1] par n-n' bits de poids faibles égaux à O. Là encore, cette obtention de l'échantillon intermédiaire courant peut s'effectuer simplement par câblage. Dans le cas où la compensation d'offset (deuxième module de traitement MT2) est effectuée après la compensation en gain (premier module de traitement), les échantillons primaires reçus par le deuxième module de traitement MT2 sont les échantillons traités délivrés par le premier module de traitement MT1 qui lui reçoit les échantillons initiaux des trains initiaux délivrés par les convertisseurs.

Claims (11)

  1. REVENDICATIONS1. Procédé de traitement d'un signal échantillonné comportant plusieurs trains initiaux d'échantillons initiaux (3-(in[1]) respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, le procédé comprenant, après une phase transitoire, une égalisation des puissances moyennes des différents trains initiaux d'échantillons initiaux effectuée au vol et au rythme de délivrance des échantillons, à partir des valeurs d'échantillons initiaux (3-(in[1]) de ces trains initiaux, de façon à délivrer des trains traités d'échantillons traités (iin[k]).
  2. 2. Procédé selon la revendication 1, dans lequel l'égalisation des puissances moyennes des différents trains initiaux d'échantillons initiaux comprend une sélection de l'un des trains comme train initial de référence et pour chacun des autres trains initiaux une estimation du gain relatif (kin[k]) entre le convertisseur correspondant (ADC0,) et le convertisseur (ADC0) associé audit train initial de référence, et une correction des valeurs des échantillons initiaux de chacun des autres trains initiaux par le gain relatif correspondant, ladite estimation et ladite correction étant effectuées au vol et au rythme de délivrance des échantillons initiaux.
  3. 3. Procédé selon la revendication 2, dans lequel l'estimation du gain relatif (kin[k]) entre chaque autre convertisseur et le convertisseur associé audit train de référence comprend une détermination d'une moyenne, par exemple une moyenne mobile modifiée, des valeurs absolues des échantillons initiaux (3-(0[k]) du train initial de référence, et pour ledit autre train initial, une détermination d'une moyenne, par exemple une moyenne mobile modifiée, des valeurs absolues des échantillons initiaux (3-(in[1]) de cet autre train initial, et un rapport entre ces deux moyennes, ledit rapport étant représentatif du gain relatif ( [k]).
  4. 4. Procédé selon la revendication 2 ou 3, dans lequel ladite correction des valeurs des échantillons initiaux de chacun des autres trains initiaux par le gain relatif correspondant, comprend une divisiondes valeurs des échantillons initiaux par ledit gain relatif estimé (âm[k]).
  5. 5. Procédé selon l'une des revendications précédentes, comprenant en outre, avant ou après ladite égalisation des puissances moyennes des différents trains initiaux d'échantillons, après une phase transitoire, pour chaque échantillon primaire courant de chaque train primaire issu du convertisseur correspondant, un train primaire pouvant être un train délivré par le convertisseur correspondant ou un train traité, une élaboration d'un mot numérique de correction (mcin[k]) appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage (ôni[k]) dudit convertisseur correspondant estimée à partir des valeurs d'échantillons primaires du train primaire issu du convertisseur correspondant, et une soustraction dudit mot numérique de correction à un échantillon intermédiaire courant obtenu à partir de cet échantillon primaire courant de façon à délivrer un échantillon courant corrigé.
  6. 6. Dispositif de traitement, comprenant des moyens d'entrée (BE0-BEm_1) pour recevoir un signal échantillonné comportant plusieurs trains initiaux d'échantillons initiaux respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, et un premier module de traitement (MT1) configuré pour, après une phase transitoire, effectuer au vol et au rythme de délivrance des échantillons initiaux, une égalisation des puissances moyennes des différents trains initiaux d'échantillons initiaux, à partir des valeurs d'échantillons initiaux de ces trains initiaux de façon à délivrer des trains traités d'échantillons traités.
  7. 7. Dispositif selon la revendication 6, dans lequel l'un des trains initiaux étant pris comme train initial de référence, le premier module de traitement (MT1) comprend un premier bloc (BLC1) configuré pour effectuer au vol et au rythme de délivrance des échantillons initiaux, pour chacun des autrestrains initiaux, une estimation du gain relatif entre le convertisseur correspondant (ADC0,) et le convertisseur (ADC0) associé audit train initial de référence, et un deuxième bloc (BLC2o,) configuré pour effectuer au vol et au rythme de délivrance des échantillons initiaux, une correction des valeurs des échantillons initiaux de chacun des autres trains initiaux par le gain relatif correspondant.
  8. 8. Dispositif selon la revendication 7, dans lequel le premier bloc (BLC1) comprend un premier circuit (CR0) configuré pour déterminer une moyenne des valeurs absolues d'échantillons initiaux du train initial de référence, des deuxièmes circuits (CR0,) respectivement configurés pour déterminer pour les autres trains initiaux, une moyenne des valeurs absolues d'échantillons initiaux de ces autres trains, et des troisièmes circuits (DIV.,) respectivement configurés pour déterminer des rapports entre la moyenne des valeurs d'échantillons initiaux du train initial de référence et la moyenne des valeurs absolues des échantillons initiaux des autres trains initiaux, lesdits rapports étant représentatif desdits gains relatifs.
  9. 9. Dispositif selon la revendication 7 ou 8, dans lequel le deuxième bloc (BLC2o,) comprend des diviseurs respectivement configurés pour diviser des valeurs des échantillons initiaux des autres trains initiaux par les gains relatifs estimés correspondants.
  10. 10. Dispositif selon l'une des revendications 6 à 9, comprenant en outre un deuxième module de traitement (MT2) configuré pour, après une phase transitoire, pour chaque échantillon primaire courant de chaque train primaire issu du convertisseur correspondant, un train primaire pouvant être un train délivré par le convertisseur correspondant ou un train traité, élaborer un mot numérique de correction appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage duditconvertisseur correspondant estimée à partir des valeurs d'échantillons primaires du train primaire issu du convertisseur correspondant, et soustraire ledit mot numérique de correction de cet échantillon primaire courant.
  11. 11. Circuit intégré, incorporant un dispositif de traitement (DIS) selon l'une des revendications 6 à 10.
FR1351445A 2013-02-20 2013-02-20 Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces Pending FR3002389A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1351445A FR3002389A1 (fr) 2013-02-20 2013-02-20 Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1351445A FR3002389A1 (fr) 2013-02-20 2013-02-20 Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces

Publications (1)

Publication Number Publication Date
FR3002389A1 true FR3002389A1 (fr) 2014-08-22

Family

ID=49111290

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1351445A Pending FR3002389A1 (fr) 2013-02-20 2013-02-20 Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces

Country Status (1)

Country Link
FR (1) FR3002389A1 (fr)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ASGAR ABBASZADEH ET AL: "A new FPGA-based postprocessor architecture for channel mismatch correction of time interleaved ADCS", SIGNAL PROCESSING SYSTEMS, 2009. SIPS 2009. IEEE WORKSHOP ON, IEEE, PISCATAWAY, NJ, USA, 7 October 2009 (2009-10-07), pages 202 - 207, XP031568755, ISBN: 978-1-4244-4335-2 *
SHAFIQ M JAMAL ET AL: "A 10-b 120-Msample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, USA, vol. 37, no. 12, December 2002 (2002-12-01), XP011065900, ISSN: 0018-9200 *
YEN-CHUAN HUANG ET AL: "A 10-bit 400-MS/s 36-mW interleaved ADC", RADIO-FREQUENCY INTEGRATION TECHNOLOGY (RFIT), 2011 IEEE INTERNATIONAL SYMPOSIUM ON, IEEE, 30 November 2011 (2011-11-30), pages 181 - 484, XP032103912, ISBN: 978-1-4577-0517-5, DOI: 10.1109/RFIT.2011.6141797 *

Similar Documents

Publication Publication Date Title
FR3002391A1 (fr) Procede et dispositif pour notamment compenser le desappariement des decalages d'horloges de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces
EP1956714B1 (fr) Procédé d'ajout d'un bruit aléatoire dans un circuit convertisseur temps-numérique et circuits pour mettre en oeuvre le procédé
EP2460275B1 (fr) Correction des défauts analogiques dans des convertisseurs analogiques/numériques parallèles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive
WO2015082233A1 (fr) Procédé et dispositif de compensation du désappariement de bandes passantes de plusieurs convertisseurs analogiques/numériques temporellement entrelacés
FR2588680A1 (fr) Dispositif de calcul d'une transformee de fourier discrete, et son application a la compression d'impulsion dans un systeme radar
FR3049794A1 (fr) Systeme et procede de calibration dynamique d'une ou plusieurs chaines radiofrequence de transmission d'une charge utile de satellite
EP3843277A1 (fr) Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
FR3085240A1 (fr) Correction d'erreurs d'appariement dans un modulateur delta-sigma multi-bit
CA2276850C (fr) Synthetiseur numerique de signaux
EP1782536B1 (fr) Procede de generation d'un signal numerique representatif des erreurs d'appariement d'un systeme de conversion analogique numerique a entrelacement temporel, et un convertisseur analogique numerique a entrelacement temporel l'utilisant
Tertinek et al. Reconstruction of two-periodic nonuniformly sampled band-limited signals using a discrete-time differentiator and a time-varying multiplier
EP1940023A2 (fr) Banque de filtres numériques cascadable et circuit de réception comportant une telle banque de filtre en cascade
FR3002389A1 (fr) Procede et dispositif pour notamment compenser le desappariement des gains de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces
EP3048730A1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
EP2342828B1 (fr) Procédé d'amelioration de la resolution et de correction des distorsions pour modulateur sigma-delta et modulateur sigma-delta mettant en oeuvre le procédé
FR3002390A1 (fr) Procede et dispositif pour compenser le desappariement des decalages de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces
FR2911455A1 (fr) Procede de traitement d'un signal numerique au sein d'un modulateur delta-sigma numerique, et modulateur delta-sigma correspondant
EP2028810B1 (fr) Correction de distorsions dans une chaîne d'émission
EP2091149A1 (fr) Procédé et dispositif de conversion descendante de fréquence d'échantillonnage d'un signal numérique.
FR3104859A1 (fr) Procede de decouplage de signaux dans des systemes d’emission/reception
EP2360838A1 (fr) Procédé de conversion analogique/numérique du type logarithmique d'un signal analogique d'entrée, et dispositif correspondant
EP4333313A1 (fr) Systeme multivoies d'emission et/ou de reception comprenant au moins n voies de traitement paralleles et procede de decorrelation des bruits de quantification dans un tel systeme
FR3089370A1 (fr) Dispositif de génération de signaux analogiques
EP2391012B1 (fr) Procédé et dispositif permettant de réaliser le codage analogique-numérique de signaux hyperfréquence de très grande dynamique présentant une grande bande passante.
FR2948829A1 (fr) Procede et dispositifs de re-quantification numerique

Legal Events

Date Code Title Description
TP Transmission of property

Owner name: STMICROELECTRONICS SA, FR

Effective date: 20140924