FR2984602A1 - Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits - Google Patents

Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits Download PDF

Info

Publication number
FR2984602A1
FR2984602A1 FR1253890A FR1253890A FR2984602A1 FR 2984602 A1 FR2984602 A1 FR 2984602A1 FR 1253890 A FR1253890 A FR 1253890A FR 1253890 A FR1253890 A FR 1253890A FR 2984602 A1 FR2984602 A1 FR 2984602A1
Authority
FR
France
Prior art keywords
stack
layers
interconnection
circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1253890A
Other languages
English (en)
Inventor
Claude Pigot
Johannes Goupy
Jean-Claude Villegier
Jean-Luc Sauvageot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1253890A priority Critical patent/FR2984602A1/fr
Publication of FR2984602A1 publication Critical patent/FR2984602A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G01J5/22—Electrical features thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05114—Thallium [Tl] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0517—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13114—Thallium [Tl] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1317—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

Ce dispositif comprend un premier circuit électronique (1) connecté à un second circuit électronique (2) à l'aide d'au moins une interconnexion électrique (8) définissant un trajet des électrons entre lesdits circuits. La ou chaque interconnexion électrique (8) comporte au moins un empilement formant miroir à phonons, ledit empilement comprenant au moins deux couches (3, 4) de matériaux conducteurs différents, chaque empilement étant réalisé perpendiculairement audit trajet d'électrons, et au moins l'une des couches de chaque empilement étant constituée d'un matériau supraconducteur.

Description

DISPOSITIF DE CONNEXION ELECTRIQUE MULTICOUCHE DE MATERIAUX SUPRACONDUCTEURS ENTRE DEUX CIRCUITS DOMAINE DE L'INVENTION La présente invention se rapporte à des interconnexions électriques possédant une excellente conduction électrique et une très faible conduction thermique, réalisées entre des circuits destinés à être respectivement portés à des températures différentes, et de manière plus générale, à être thermiquement découplés. L'invention trouve notamment application dans les systèmes embarqués sur satellites. ETAT DE LA TECHNIQUE 15 Certains dispositifs électroniques comportent des circuits distincts, reliés entre eux par des interconnexions électriques. Il arrive que ces circuits se situent dans des milieux suffisamment éloignés ou bien suffisamment différents pour être portés à des températures différentes. Il arrive également que des circuits génèrent en fonctionnement une dissipation énergétique qui peut perturber le fonctionnement des 20 circuits voisins. Dans un certain nombre d'applications, les interconnexions sont pensées pour dissiper le plus possible la chaleur générée par les composants auxquels elles sont connectées, afin d'éviter une surchauffe de ceux-ci. 25 Dans d'autres applications, les interconnexions sont prévues pour limiter au maximum le transfert de chaleur entre les circuits ou composants qu'elles connectent ou relient. Par exemple, lorsqu'un premier circuit est destiné à fonctionner à une température contrôlée et la plus basse possible, ce qui est souvent le cas avec des détecteurs 30 sensibles, comme par exemple les bolomètres dont le régime est directement régi par la valeur de sa température, il est primordial de limiter le plus possible les transferts thermiques entre ce circuit et un second circuit auquel il est connecté lorsque ce dernier soit est porté à une température différente, soit génère une dissipation d'énergie, sans pour autant compromettre la conduction électrique entre lesdits circuits. 10 35 Certaines techniques usuelles de refroidissement, comme les éléments Peltier ou les systèmes de ventilation suffisent à résoudre, dans certaines applications, le problème du transfert thermique entre circuits en réduisant l'effet de ce transfert sur le premier circuit. Ces techniques ne permettent cependant pas d'éliminer complètement l'impact d'un tel transfert. Or, dans certaines applications, des écarts même faibles (de l'ordre de 100 mK), peuvent être critiques pour le bon fonctionnement d'un appareil. Ce cas de figure se rencontre notamment, mais non exclusivement, dans les systèmes embarqués sur satellites, qui sont parfois destinés à fonctionner à des températures proches du zéro absolu. Il est alors souhaitable de posséder des interconnexions limitant le plus possible les flux thermiques entre circuits électroniques, sans pour autant limiter la conduction du courant. Les interconnexions électriques posent cependant le problème du compromis recherché entre une conduction électrique suffisante et une conduction thermique répondant aux besoins de l'utilisateur. En effet, une interconnexion réalisée avec des matériaux massifs ne permet pas de disposer tout à la fois d'une bonne conduction électrique et d'une mauvaise conduction thermique. Lorsque le matériau massif est un bon conducteur électrique, il est bon conducteur thermique et réciproquement. Ceci est dû au lien existant entre les notions de conduction thermique et de conduction électrique décrit par la loi de WiedemannFranz. Pour remédier à ce problème, il est possible d'adapter la géométrie du contact électrique entre les circuits interconnectés, tel que par exemple décrit dans le document FR 2 877 492. Dans ce dernier, l'interconnexion entre un circuit de détection et un circuit de lecture présente une section variable avec une zone au niveau de l'un des contacts où cette section est réduite. Ceci permet de concentrer le flux de chaleur sur une petite zone, et ainsi, par « constriction » limiter le transfert de chaleur entre le circuit de détection et le circuit de lecture. Un tel dispositif présente néanmoins l'inconvénient de réduire et limiter également la puissance électrique que l'on peut faire passer entre les deux circuits, puisque la section de matériau conducteur est réduite au niveau de l'interconnexion.
Une autre solution consiste à fabriquer des rubans en polymères qui sont de bons isolants thermiques pour les interconnexions, comme cela est par exemple décrit dans le document de V. Revéret et al. J. Low Temp. Phys. 2008 151 : 32-39. Des pistes de matériaux conducteurs sont ensuite imprimés sur ces rubans, ce qui présente l'avantage de ne pas créer de zones à section réduite pour le passage de l'intensité électrique, mais présente l'inconvénient d'avoir des interconnexions qui occupent plus de place qu'une interconnexion filaire classique. D'autre part, le nombre de pistes conductrices imprimables sur le ruban est limité par la largeur de ce dernier. En outre, l'interconnexion ainsi réalisée nécessite l'utilisation de connecteurs filaires fragiles (plus communément appelés par le terme anglo-saxon « bondings »), qui deviennent alors des points de fragilité mécanique. Une solution avantageuse pour permettre une excellente conduction électrique tout en ayant une très faible conduction thermique consiste à utiliser des fils supraconducteurs pour réaliser l'interconnexion entre deux circuits. Cependant, une telle interconnexion permet de s'affranchir de la conduction thermique due aux électrons, qui ne limite que partiellement celle due aux phonons. En effet, il existe deux canaux principaux de conduction pour les flux de chaleur. D'une part, la chaleur se transmet par les électrons libres d'un matériau à l'autre. Ce phénomène ne se manifeste par conséquent que dans les matériaux conducteurs électriques. D'autre part, la chaleur se transmet également par les vibrations mécaniques, autrement dit les phonons, du ou des matériaux constitutifs de l'interconnexion. Une interconnexion réalisée en un matériau supraconducteur permet de réduire la conduction de chaleur par les électrons libres lorsque ces derniers se condensent en paires de Cooper. Ces paires ne conduisent alors plus la chaleur. Néanmoins lorsque la température est proche de la température critique de transition de phase supraconducteur-conducteur, des électrons résiduels n'ayant pas formé de paires continuent à conduire la chaleur. D'autre part, une interconnexion avec un fil supraconducteur ne permet pas d'éliminer le flux thermique dû aux phonons, mais seulement de l'atténuer. EXPOSE DE L'INVENTION Le but de la présente invention est de proposer un dispositif d'interconnexion électrique entre deux circuits électroniques portés à des températures différentes ou devant être découplés thermiquement l'un de l'autre, permettant de conduire efficacement l'électricité tout en réduisant le flux thermique entre les deux circuits.
Dans la suite de la description, il convient d'entendre par circuit, tout dispositif ayant une fonction électrique depuis la plus simple, comme par exemple une simple piste métallique, jusqu'à la plus sophistiquée, comme les circuits complexes, en passant par toutes les dimensions et fonctionnalités électriques imaginables.
Pour y parvenir, la présente invention a pour objet un dispositif comprenant un premier circuit électronique connecté à un second circuit électronique à l'aide d'au moins une interconnexion électrique définissant un trajet des électrons entre lesdits circuits.
Selon l'invention, la ou chaque interconnexion électrique comporte au moins un empilement formant miroir à phonons, comprenant au moins deux couches de matériaux conducteurs différents, chaque empilement étant réalisé perpendiculairement audit trajet d'électrons, et au moins une des couches de chaque empilement étant constituée d'un matériau supraconducteur.
Tout d'abord, l'utilisation d'au moins un matériau supraconducteur dans l'empilement de couches minces permet la condensation des électrons de conduction en paires de Cooper dans l'état supraconducteur. Lesdites paires présentant un gap d'énergie, filtrent les excitations électroniques et ne participent donc plus à la conduction de la chaleur contrairement aux électrons libres résiduels très minoritaires. Ainsi, les supraconducteurs réduisent la conduction thermique par les électrons. L'utilisation d'un empilement de couches, pouvant être des couches minces, permet en outre de créer des interfaces miroir successives sur lesquelles les phonons restants sont partiellement réfléchis par un effet similaire à l'effet Kapitza. Ces phonons réfléchis, conducteurs de chaleur, ne participent alors plus au flux thermique entre les deux circuits. Selon un mode de réalisation du dispositif, chaque empilement formant miroir à phonons est constitué d'une alternance d'au moins deux matériaux supraconducteurs différents. L'utilisation de plus d'un matériau supraconducteur dans l'empilement permet d'améliorer la conduction électrique à travers l'interconnexion électrique en réduisant, voire en annulant la résistance électrique globale de l'interconnexion. Dans un mode de réalisation du dispositif, chaque empilement formant miroir à phonons comporte au moins deux alternances d'une couche de nitrure de titane (TiN) et d'une couche de niobium (Nb). Ces deux matériaux présentent l'avantage d'être tous deux supraconducteurs avec une bonne désadaptation acoustique à leur interface réfléchissant les phonons, et leur dépôt, par exemple par pulvérisation cathodique DC magnétron est facile à réaliser séquentiellement dans un même équipement, réduisant corollairement le coût de fabrication. Dans un mode de réalisation, les couches de nitrure de titane (TiN) ont une épaisseur supérieure à 10 nanomètres, avantageusement une épaisseur de 30 nanomètres. Une épaisseur inférieure à 10 nanomètres, comparable à la rugosité de surface des couches, rendrait le nitrure de titane inefficace dans la réflexion des phonons. Selon un mode de réalisation particulier du dispositif, l'interconnexion comprend deux empilements formant barrière de phonons, respectivement agencés à deux extrémités de l'interconnexion. Dans cette configuration, chaque empilement est en contact avec un circuit et permet ainsi de restreindre le flux de chaleur aux extrémités de l'interconnexion électrique. Par ailleurs, ceci augmente le nombre total d'interfaces, donc la résistance thermique d'interface et ainsi permet de réduire la conduction de chaleur par les phonons. Selon un autre mode de réalisation, l'interconnexion électrique comporte au moins un empilement de couches métalliques, perpendiculaire au trajet des électrons. Ce second empilement de couches facilite l'hybridation des deux circuits l'un sur l'autre sans détériorer l'empilement comprenant les couches supraconductrices. Selon un mode de réalisation, l'interconnexion comprend deux empilements de couches métalliques, et un plot de brasure intercalé entre ceux-ci. Le plot de brasure est utilisé afin de permettre une hybridation des deux circuits par une technique d'hybridation face contre face, ou hybridation «flip-chip ». Ainsi, les deux circuits sont interconnectés électriquement et soudés par leurs interconnexions. Avantageusement, ce plot de brasure est réalisé en matériau supraconducteur.
Selon un mode de réalisation, le dispositif comporte un réseau d'interconnexions électriques. Selon un mode de réalisation, les premier et second circuits sont rapportés l'un sur l'autre et hybridés au moyen du réseau d'interconnexions électriques. Cette technique d'hybridation face contre face confère les avantages associés aux connexions de type «flip-chip ». Les deux circuits et au moins un empilement peuvent être coplanaires. Ledit empilement peut en outre être suspendu au dessus d'un évidement.
La présente invention a également pour objet un procédé d'hybridation face contre face d'un premier circuit électronique sur un second circuit électronique, comportant : ^ la réalisation sur une face du premier circuit et selon un motif d'interconnexion, d'un premier réseau de plots conducteurs ayant une surface mouillable par un matériau de soudure, comprenant: o la réalisation d'un premier réseau d'empilements réalisés sur ladite face, et comprenant au moins deux couches de matériaux conducteurs différents, au moins l'une des couches de chaque empilement étant constituée d'un matériau supraconducteur ; et o la réalisation sur chaque empilement d'au moins une couche métallique mouillable par le matériau de soudure ; ^ la réalisation sur une face du second circuit et selon le motif d'interconnexion d'un second réseau de plots conducteurs ayant une surface mouillable par le matériau de soudure, correspondant au premier réseau de plots; - le dépôt sur le réseau de plots du premier circuit ou du second circuit d'un volume de matériau de soudure ; ^ le report des premier et second circuits l'un sur l'autre de manière à mettre en correspondance les premier et second réseaux de plots avec les volumes de matériau de soudure ; et - la fusion des volumes de matériau de soudure. Selon une mode de réalisation de l'invention, dans lequel les deux circuits sont coplanaires : - on réalise les deux circuits et au moins une interconnexion sur un même support ; - on grave au moins sous l'empilement de l'interconnexion tout ou partie du support. DESCRIPTION SOMMAIRE DES FIGURES L'invention sera mieux comprise à la lecture de la description qui suit, donnée uniquement à titre d'exemple, et réalisée en relation avec les dessins annexés, dans lesquels les mêmes références désignent des éléments identiques ou analogues et dans lesquels : la figure 1 est une vue en section transversale d'une interconnexion électrique entre deux circuits électroniques selon un premier mode de réalisation ; - La figure 2 est une vue en perspective schématique d'un réseau d'interconnexions électriques reliant deux circuits électroniques ; La figure 3 est une vue en section transversale d'une interconnexion électrique entre deux circuits électroniques selon un second mode de réalisation ; et ^ La figure 4 est une vue analogue à la figure 3, selon un troisième mode de réalisation de l'invention. Certains éléments de ces figures ont été agrandis pour faciliter leur compréhension et ne sont par conséquent pas à l'échelle. DESCRIPTION DETAILLEE DE L'INVENTION Il va à présent être décrit un dispositif permettant de bénéficier d'une excellente conduction électrique entre deux circuits électroniques 1, 2 destinés à être portés à des températures différentes, tout en réduisant à une valeur contrôlée la conduction thermique entre lesdits circuits électroniques. Le dispositif, tel qu'illustré à la figure 1, comporte deux circuits électroniques distincts 1, 2, réalisés dans des matériaux couramment utilisés pour fabriquer des composants et des circuits électroniques, et reliés entre eux par au moins une interconnexion électrique 7. Cette interconnexion comprend un empilement de couches planes et minces 3, 4, notamment des couches d'épaisseur inférieure à 10 micromètres, alternant deux matériaux différents, l'un au moins des matériaux 3 étant supraconducteur.
Les interconnexions 7 ont pour but, par exemple, de connecter un circuit de détection froid, par exemple intégrant une matrice de bolomètres, à un circuit de lecture desdits bolomètres. Les informations issues du circuit de détection doivent transiter par des interconnexions pour être acheminées vers les composants électroniques de traitement contenus dans le circuit de lecture, qui eux peuvent être à des températures plus élevées que les bolomètres du circuit de détection et induire une dissipation parasite. Chaque interconnexion 7 peut être fabriquée par les procédés usuels de microélectronique, tels que par exemple le masquage par photolithographie ou le dépôt 30 par pulvérisation cathodique DC magnétron. Par supraconducteur, on entend que le matériau, lors de son utilisation, manifeste la propriété de supraconductivité. Le dispositif est par conséquent destiné préférentiellement à être utilisé à des températures inférieures à la température critique 35 de transition de phase supraconductrice Tc du matériau 3 utilisé dans l'empilement.
L'épaisseur des couches 3, 4 est déterminée en fonction des besoins de l'utilisateur. Il est néanmoins à prévoir une épaisseur suffisante pour que le matériau supraconducteur 3 ne subisse pas une transition vers un état non supraconducteur. En effet, il est bien connu qu'au-delà de valeurs limites de certains paramètres physiques (champ magnétique, température, épaisseur, densité de courant,...) définies pour chaque matériau, tout matériau supraconducteur en couche perd ses propriétés supraconductrices. Par exemple, lorsque les couches supraconductrices 3 sont des couches supraconductrices de nitrure de titane (TiN) ou encore de Niobium (Nb), elles ont une épaisseur supérieure à 3 nanomètres.
La géométrie des couches peut être de forme quelconque. Dans le cas de la microélectronique, il peut être avantageux de fabriquer un empilement ayant une aire relativement réduite, par exemple une aire de 20 jam sur 20 jam et de forme circulaire ou carrée. Il est à noter que plus l'aire des couches est grande, meilleure est la conduction électrique à travers l'empilement. Mais parallèlement, la conduction thermique augmente, ce qui nécessite donc des mesures complémentaires pour réduire le flux thermique, comme cela sera décrit plus en détail ci-après. Dans le cas où une fonction mécanique doit être assurée par l'interconnexion, il peut être avantageux d'augmenter l'aire du plot de connexion. D'autres géométries sont envisageables et l'homme du métier est apte à adapter cette géométrie selon les applications. L'empilement de couches 3, 4 décrit ci-dessus peut bien entendu se composer d'une alternance d'un nombre de matériaux supérieur à deux. Le choix du nombre de matériaux différents utilisés pour composer cet empilement dépend des besoins spécifiques de l'utilisateur. En particulier, l'empilement de couches 3, 4 décrit ci-dessus se compose d'une alternance de couches de nitrure de titane (TiN) et de couches de niobium (Nb), un tel empilement pouvant être réalisé à l'aide de techniques courantes de fabrication, comme 30 par exemple une pulvérisation cathodique DC magnétron. Un choix de matériaux tous supraconducteurs pour cet empilement de couches 3, 4 est avantageux dans la mesure où la supraconductivité permet une excellente conduction du courant par rapport à des conducteurs électriques non supraconducteurs, tout en 35 conduisant moins la chaleur qu'un conducteur électrique non supraconducteur. En effet, dans l'état supraconducteur, des paires d'électrons, appelées paires de Cooper, se forment. Ces paires de Cooper ne conduisent pas la chaleur, ce qui a pour effet de bloquer la propagation de la chaleur par les électrons. Cependant, tous les électrons ne s'apparient pas en paires de Cooper au voisinage de la température critique Tc de transition de phase. Les électrons libres qui ne se sont pas appariés continuent à conduire la chaleur.
Parmi les matériaux envisagés, un certain nombre de conditions générales sont requises. Ainsi, les matériaux constitutifs de la connexion à faible résistance électrique (supraconductrice ou non-supraconductrice) incluant le bouchon ou barrière thermique séparant deux étages thermiques de températures et/ou de capacités d'échanges de flux thermique différents, doivent posséder des propriétés physiques caractéristiques listées ci-dessous, et de préférence être compatibles avec les matériaux, fonctionnalités et règles d'élaboration caractéristiques des techniques de la microélectronique. Les matériaux assemblés dans la connexion doivent présenter avantageusement : - des propriétés électroniques propres et d'interface adaptées aux circuits concernés : une grande conductivité DC et RF dans la bande de fréquences d'intérêt, pouvant éventuellement dépasser la dizaine de GHz. Une inductance spécifique également adaptée, une faible valeur des éléments parasites (électromagnétiques) introduits ; - des propriétés mécaniques fiables : rigidité de la liaison adaptée aux besoins, coefficients de dilatation thermique compatibles entre matériaux constitutifs prenant en compte les refroidissements et cycles thermiques ; minimisation des inter-diffusions possibles aux interfaces durant le dépôt en couches, rejet des fréquences de vibrations propres des structures de connexion hors de la bande de fonctionnement ; - bonne tenue des matériaux et interconnexions durant l'utilisation, aux champs magnétiques, rayonnements et autres contraintes de fonctionnement (par exemple pour les applications spatiales). La sélection d'un couple de matériaux supraconducteurs peut donc s'opérer comme suit : Le bouchon ou barrière thermique multicouche repose sur la désadaptation acoustique entre un couple de matériaux, dont on doit sélectionner les propriétés physiques et chimiques. Le choix de la bicouche élémentaire doit être fait en respectant par ordre de priorité les critères suivants : a) pour bloquer la conduction thermique par les électrons libres, une température de transition supraconductrice (Tc) élevée, idéalement de 10 fois la température d'utilisation est visée. Idéalement les deux matériaux sont supraconducteurs.
On trouve des matériaux élémentaires supraconducteurs adaptés parmi les métaux des colonnes 3 à 7 du Tableau Périodique, comme le V, Nb, ou Ta. Les métaux des colonnes 13 et 14 dudit tableau, comme Sn, In ou Pb peuvent aussi convenir. L'utilisation d'alliages ou de composés, comme les nitrures, permet d'étendre le nombre de matériaux supraconducteurs à Tc élevée (voir tableau ci-dessous). b) pour réaliser le miroir à phonons, la vitesse du son doit être très différente entre les deux matériaux. Les grandes vitesses correspondent à des éléments légers et durs comme le Vanadium, le Titane, ou encore mieux comme les nitrure de ces métaux.
Les basses vitesses correspondent à des éléments lourds et mous comme certains éléments des colonnes 5 et 6 du tableau périodique. Le plomb en est un exemple. c) Les impédances acoustiques (produit de la masse volumique par la vitesse du son) doivent également être les plus différentes possibles. 15 d) L'interface-miroir réalisée doit être la mieux définie possible. Il faut éviter la diffusion d'un matériau dans l'autre, qui réaliserait l'équivalent d'une couche d'adaptation d'indice. Ceci amène à favoriser les matériaux réfractaires, comme ceux des colonnes 3 à 7 du tableau périodique, leurs alliages et leurs composés, 20 comme le Nb, le Ta, le nitrure de titane, ... e) La réalisation d'un bicouche de matériaux compatibles l'un avec l'autre impose qu'ils adhèrent à leur interface et avec les matériaux constituant les électrodes, avec des coefficients de dilatation proches, pouvant être déposés sans contrainte 25 résiduelle. f) Les matériaux sélectionnés sont facilement disponibles sous forme de cible pour évaporation ou pulvérisation ; ils peuvent être déposés séquentiellement sans rupture du vide, avec des conditions de dépôt proches, ne polluent pas les bâtis et ne sont 30 pas toxiques. Une liste de tels matériaux est fournie dans le tableau suivant : On pourra ainsi sélectionner des couples de matériaux des types Nb/TiN (déjà validé par 35 dépôt multicouches en pulvérisation) ; La3In/V (ou VN) ou encore pour atteindre des températures d'opération élevées NbN/MgB2.
Matériau Tc Température de Debye OD (K) Densité (g/cm) Vitesse longitudinale / ) Vitesse transverse (km/s) Al 1,2K 428K 2,7 6,6 / 3,3 La3In -10K -170K -6 -2,5 / -1 Pb 7,3K 96K 11,6 2,4 / 1,0 V (VN) 5,3K / 380K 6,0 4,6 / (-10K) (>400K) Nb 9,3K 275K 8,6 5,1 / 2,2 Ta 4,5K 240K 16,7 4,2 / 2,1 TiN 4,3K 580K 5,3 13,5 / 6,5 NbN 17K 330K 8,4 -5 / -2 MgB2 39K 750-800K 2,6 8,8 / 5,1 YBaCuO 93K 440K 6,3 4,7 Tableau : Matériaux supraconducteurs déposés en couches minces pour la microélectronique.
Plus la température est basse, plus il y a de paires de Cooper dans le matériau supraconducteur et donc moins bonne est la conduction thermique par les électrons libres résiduels. Ainsi, pour réduire le flux thermique par les électrons libres, il est avantageux de réduire la température T de l'empilement à une valeur inférieure à Tc/10. Les couches supraconductrices de l'empilement 3, 4 sont donc avantageusement constituées de matériaux supraconducteurs dont les températures critiques permettent de fonctionner dans ce régime « T<Tc/10 » dans l'environnement dans lequel le dispositif est amené à être utilisé. Par exemple, pour des applications dans lesquelles le dispositif selon l'invention est porté à des températures inférieures à 920 mK, les couches supraconductrices sont formées de Niobium (Nb), qui a une température critique Tc égale à 9,2 K. En outre, l'empilement de couches 3, 4 met en oeuvre, aux températures de travail décrites ci-avant, un effet de réverbération des phonons aux interfaces formées par les couches 3, 4 de l'empilement.
Il est à présent décrit les paramètres qui interviennent dans le choix et la conception de l'empilement de couches 3, 4. Ces paramètres permettent de limiter à une valeur prédéterminée la conduction thermique entre les deux circuits 1, 2. En effet, le flux de chaleur (I) entre les deux circuits 1, 2 portés respectivement à des températures T1 et T2 peut être modélisé selon la relation : 1 dT TiR th (T) où T est la température de l'empilement, Rth(T) est une résistance thermique de l'empilement s'exprimant en K/W et suivant une loi en T3. À cette résistance thermique Rth(T) est associée pour toute interface formée entre deux couches, une résistivité thermique d'interface RBd(T) qui s'exprime en K4m2/W.
Pour augmenter la résistance thermique Rth de l'empilement de couches 3, 4, il est avantageux de choisir pour deux couches consécutives de l'empilement, des matériaux qui présentent des densités volumiques sensiblement différentes et/ou des vitesses de propagation du son dans chaque matériau également sensiblement différentes. Ces paramètres confèrent aux matériaux des impédances acoustiques caractéristiques, définies par le produit de la densité par la vitesse de propagation du son dans le matériau, éloignées. L'impédance acoustique caractéristique intervient dans l'expression des coefficients de réflexion et de transmission des phonons à l'interface entre deux couches de matériaux.
Notamment, plus la différence d'impédance acoustique entre les deux matériaux est élevée, plus le coefficient de réflexion à l'interface formée entre les deux matériaux est grand. Par voie de conséquence, le coefficient de transmission des phonons à l'interface entre deux couches de l'empilement est alors plus petit, ce qui réduit le flux de chaleur transmis par les phonons au travers de l'interface entre deux couches.
De manière avantageuse, les couches de l'empilement sont choisies pour définir des interfaces ayant une rugosité réduite. En effet, la qualité des interfaces est aussi un paramètre qu'il est utile de prendre en considération. Une interface présentant peu de rugosités permet d'avoir des coefficients de réflexion des phonons à l'interface élevés.
De manière avantageuse, l'empilement de couches 3, 4 est donc réalisé au moyen de la CVD (acronyme anglo-saxon pour «Chemical Vapor Deposition »), de l'ALD (acronyme anglo-saxon pour « Atomic Layer Deposition »), la pulvérisation, ce pour éviter les rugosités d'interface. De manière avantageuse, les matériaux de l'empilement et/ou les procédés utilisés pour fabriquer celui-ci, sont choisis pour réduire ou empêcher la diffusion des matériaux entre eux. En effet, outre la rugosité, la diffusion des atomes entre les deux couches définissant une interface est un paramètre qui intervient dans la conduction thermique par les phonons à l'interface. Si un premier matériau diffuse vers un autre matériau, l'interface est à terme moins nettement définie et la brisure d'impédance acoustique caractéristique devient moins franche. Il est par conséquent avantageux d'alterner des matériaux réfractaires, c'est-à-dire possédant une grande énergie de diffusion afin qu'ils diffusent peu entre eux, pour l'empilement de couches 3, 4. Le nombre de couches 3, 4 utilisées dans l'empilement est en particulier fonction de la résistance thermique que l'on souhaite obtenir dans l'interconnexion électrique 7. La résistance thermique est un paramètre qui dépend des coefficients de réflexion aux interfaces et du rapport des vitesses du son dans les deux milieux définis par les matériaux constituant les couches 3, 4. Plus ces coefficients sont grands, plus grande est la résistance thermique de l'empilement et moins bonne est la conduction de la chaleur via l'interconnexion électrique 7. Plus il y a d'interfaces, donc plus il y a de couches 3, 4 dans l'empilement, plus grande est la résistance thermique de l'empilement. Par exemple, pour avoir une résistance thermique Rth de 1x1012 K/W, sur une surface de lmm2 avec une température de fonctionnement de 1mK, on pourra construire des interfaces de béryllium (Be) et de thallium (Tl). La résistivité d'interface RBd(T) étant estimée à 3,4 x 101 K4m2/W, deux bicouches de Be sur Tl suffisent à obtenir la résistance thermique souhaitée. Pour la même application, avec des interfaces cadmium (Cd) zirconium (Zr), dont la résistivité thermique d'interface RBd(T) est estimée à 2,7 x 10-4 K4m2/W, tw l'empilement d'une vingtaine de bicouches Cd/Zr permet d'aboutir à une résistance thermique totale de lx1012 K/W.
Par exemple, afin d'avoir une résistance thermique Rth de lx101°K/W sur une surface de 1 mm2 avec une température de fonctionnement de 10 mK, on peut construire des interfaces de La3In et de Vanadium (V). La résistivité d'interface RBd(T) étant estimée à 2,8 K4m2/W, quinze bicouches de La3In sur V sont nécessaires pour obtenir la résistance thermique souhaitée. Pour la même application, avec des interfaces de nitrure de titane (TiN) et de Plomb (Pb), dont la résistivité d'interface RBd(T) est estimée à 19,1 K4m2/W, l'empilement de trois bicouches TiN/Pb permet d'aboutir à une résistance thermique totale de lx101°K/W.
Selon un mode de réalisation privilégié illustré à la figure 3, les circuits 1 et 2 sont reportés l'un sur l'autre et connectés au moyen d'un réseau d'interconnexions électriques 8, les circuits 1 et 2 étant destinés par exemple à être portés à des températures différentes, par exemple 250 mK pour le circuit 1 et 50 mK pour le circuit 2. Les circuits sont hybridés l'un sur l'autre par la technique dite « flip-chip » ou par hybridation par retournement. Cette technique d'hybridation se compose de plusieurs étapes décrites en relation avec la vue schématique en coupe d'une interconnexion du réseau 8 représentée à la figure 3. Dans un premier temps, on place sur une première face du circuit 1 un motif d'interconnexions composé d'un premier réseau de plots conducteurs. Ces plots conducteurs comportent chacun, en contact avec le circuit 1, un empilement de couches 3, 4 formant miroir à phonons, tel que décrit précédemment en relation avec la figure 1. Un second empilement d'au moins une couche métallique 5 formant une surface de mouillage pour un matériau de brasure métallique est formé sur chaque empilement de couches 3, 4, puis un plot, ici en forme de bille 6, constitué dudit matériau de brasure métallique est déposée sur chaque surface de mouillage ainsi définie. Un motif similaire de plots conducteurs est réalisé sur une face du second circuit 2. Les deux circuits 1, 2 sont reportés l'un sur l'autre de telle sorte que les plots de brasure 6, formés sur un réseau de plots, reposent respectivement sur les plots de l'autre réseau. 25 Enfin, les plots de brasure sont fondus, la température de fusion desdits plots étant choisie inférieure à celle des autres matériaux constituant les plots des réseaux. Ainsi on pourra par exemple considérer de prendre de l'Indium en guise de matériau pour le plot de brasure 6. 30 Les dimensions typiques réduites pour l'aire de ces interconnexions 8 (ici 20 i.tm x 20 1.1m), permettent de fabriquer un nombre important d'interconnexions entre les deux circuits 1, 2. Ceci permet l'interconnexion d'un grand nombre de pistes conductrices pour transférer un nombre important de données entre les deux circuits 1, 2. De plus, un réseau d'interconnexions entre deux circuits permet de solidariser fermement les deux 35 circuits entre eux. 15 20 On notera que pour chaque interconnexion du réseau 8, telle qu'illustrée à la figure 3, les deux circuits 1, 2, sont tous deux en contact avec un empilement de couches 3, 4, l'un au moins des matériaux étant supraconducteur. En outre, ce premier empilement est en contact avec un second empilement de couches métalliques 5 pour favoriser la brasure avec le matériau de brasure. Il a été décrit des modes de réalisation dans lesquels les empilements sont formés uniquement de matériaux supraconducteurs. En variante, les empilements comprennent des alternances de couches supraconductrices et de couches conductrices, par exemple métalliques. Dans une telle variante, les couches supraconductrices permettent une réduction du flux thermique électronique par les électrons par l'appariement en paires de Cooper, et la présence d'interfaces supraconducteur/conducteur permet la réflexion des phonons sur le même principe que précédemment décrit. Cependant, la conduction thermique s'en trouve accrue par rapport au cas d'alternances de couches uniquement supraconductrices. On a représenté en relation avec la figure 4 un troisième mode de réalisation de l'invention dans le cas particulier des technologies dites planaires, où tous les circuits sont disposés sur un même support 7.
Dans ce cas, on réalise donc sur un même support les circuits 1, 2 à connecter, ainsi que un ou plusieurs empilements 5 selon l'invention, que l'on raccorde aux circuits par des pistes ou des poutres conductrices 6.
On obtient des dispositifs monolithiques. Afin d'améliorer l'isolation thermique, il est possible en outre, de graver, sur toute sa hauteur ou non, la partie du support 7 présent sous le ou les empilements, afin que ces derniers ne soient plus en contact physique avec les parties dudit support situées sous les circuits 1 et 2. Dans le cas où on supprime aussi la liaison mécanique restante 4 afin d'améliorer encore l'isolation thermique, la résistance mécanique de l'ensemble est assurée par l'interconnexion elle-même 5, 6, qui risque alors de devoir être redimensionnée : l'épaisseur des pistes ou poutres 6 doit être plus importante, le nombre de couches et la surface de l'empilement doivent également être augmentés.
L'invention s'applique à tout empilement de couches perpendiculaires au chemin emprunté par les électrons dans l'interconnexion entre les deux circuits, dont au moins l'une des couches est supraconductrice. Notamment l'invention s'applique aux interconnexions sous forme de ruban conducteur ou de préférence supraconducteur, dont au moins l'une, ou les deux extrémités, sont au contact d'un tel empilement. De même, l'invention s'applique à toute interconnexion classique en modifiant celle-ci pour incorporer au moins un empilement formant barrière de phonons selon l'invention. Grâce à l'invention, il est ainsi obtenu les avantages suivant : - une excellente conduction électrique avec l'utilisation d'un réseau d'interconnexions électriques 8 comportant des jonctions supraconductrices. ^ une réduction du flux thermique à la conduction thermique des électrons par création de paires de Cooper à T<Tc/10. ^ une réduction du flux thermique des phonons par la création d'une résistance aux interfaces formées par les couches 3, 4 comprenant au moins un supraconducteur. ^ la possibilité de contrôler le flux thermique des phonons en concevant des empilements ayant une résistance thermique bien définie. ^ des interconnexions de petite taille permettant un gain de place par rapport à d'autres techniques analogues.
L'invention est également susceptible de trouver application par exemple et de manière non exhaustive aux circuits suivants : circuits de détection : magnétomètres, antennes récepteurs THz, filtres micro-ondes ; - circuits intégrés de diverses fonctions logiques ou analogiques.

Claims (14)

  1. REVENDICATIONS1. Dispositif comprenant un premier circuit électronique (1) connecté à un second circuit électronique (2) à l'aide d'au moins une interconnexion électrique (7, 8) définissant un trajet des électrons entre lesdits circuits, caractérisé en ce que la ou chaque interconnexion électrique (7, 8) comporte au moins un empilement formant miroir à phonons, ledit empilement comprenant au moins deux couches (3, 4) de matériaux conducteurs différents, chaque empilement étant réalisé perpendiculairement audit trajet d'électrons, et au moins l'une des couches de chaque empilement étant constituée d'un matériau supraconducteur.
  2. 2. Dispositif selon la revendication 1, caractérisé en ce que chaque empilement formant miroir à phonons (3, 4) est constitué d'une alternance d'au moins deux matériaux supraconducteurs différents.
  3. 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que chaque empilement formant miroirs à phonons comporte au moins deux alternances d'une couche de nitrure de titane (TiN) et d'une couche de niobium (Nb).
  4. 4. Dispositif selon la revendication 3, caractérisé en ce que les couches de nitrure de titane (TiN) ont une épaisseur supérieure à 10 nanomètres, avantageusement une épaisseur de 30 nanomètres.
  5. 5. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que l'interconnexion (8) comprend deux empilements formant miroir à phonons, respectivement agencés à deux extrémités de l'interconnexion.
  6. 6. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que l'interconnexion électrique (7, 8) comporte au moins un empilement de couches métalliques (5), perpendiculaire au trajet des électrons.
  7. 7. Dispositif selon la revendication 4, caractérisé en ce que l'interconnexion (8) comprend deux empilements de couches métalliques (5), et un plot de brasure (6) intercalé entre ceux-ci.
  8. 8. Dispositif selon la revendication 7, caractérisé en ce que le plot de brasure (6) est réalisé en matériau supraconducteur.
  9. 9. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte un réseau d'interconnexions électriques.
  10. 10. Dispositif selon la revendication 9, caractérisé en ce que les premier (1) et second (2) circuits sont rapportés l'un sur l'autre et hybridés l'un à l'autre au moyen du réseau d'interconnexions électriques (8).
  11. 11. Dispositif selon l'une des revendications 1 à 9, caractérisé en ce que les premier (1) et second (2) circuits et au moins l'un des empilements sont coplanaires.
  12. 12. Dispositif selon la revendication 11, caractérisé en ce que l'empilement est suspendu au dessus d'un évidement.
  13. 13. Procédé d'hybridation face contre face d'un premier circuit électronique (1) sur un second circuit électronique (2), comportant : ^ la réalisation sur une face du premier circuit (1) et selon un motif d'interconnexion, d'un premier réseau de plots conducteurs ayant une surface mouillable par un matériau de soudure (6), comprenant: o la réalisation d'un premier réseau d'empilements réalisés sur ladite face, et comprenant au moins deux couches (3, 4) de matériaux conducteurs différents, au moins l'une des couches de chaque empilement étant constituée d'un matériau supraconducteur ; et o la réalisation sur chaque empilement d'au moins une couche métallique mouillable (5) par le matériau de soudure (6) ; ^ la réalisation sur une face du second circuit (2) et selon le motif d'interconnexion, d'un second réseau de plots conducteurs ayant une surface mouillable par le matériau de soudure (6), correspondant au premier réseau de plots; ^ le dépôt sur le réseau de plots du premier circuit ou du second circuit d'un volume de matériau de soudure ; ^ le report des premier et second circuits l'un sur l'autre de manière à mettre en correspondance les premier et second réseaux de plots avec les volumes de matériau de soudure (6); et ^ la fusion des volumes de matériau de soudure (6).35
  14. 14. Procédé d'hybridation d'un premier circuit électronique (1) avec un second circuit électronique (2), comportant : ^ la réalisation du premier (1) et du second (2) circuit sur un même support (7) ; ^ la réalisation d'interconnexions sur ledit support ; - la réalisation d'au moins un empilement comprenant au moins deux couches (3, 4) de matériaux conducteurs différents, au moins l'une des couches de chaque empilement étant constituée d'un matériau supraconducteur ; et ^ la gravure au moins sous l'empilement de l'interconnexion tout ou partie du support. 10
FR1253890A 2012-04-27 2012-04-27 Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits Pending FR2984602A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1253890A FR2984602A1 (fr) 2012-04-27 2012-04-27 Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1253890A FR2984602A1 (fr) 2012-04-27 2012-04-27 Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits

Publications (1)

Publication Number Publication Date
FR2984602A1 true FR2984602A1 (fr) 2013-06-21

Family

ID=46963787

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1253890A Pending FR2984602A1 (fr) 2012-04-27 2012-04-27 Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits

Country Status (1)

Country Link
FR (1) FR2984602A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019063115A1 (fr) * 2017-09-29 2019-04-04 International Business Machines Corporation Porte-puce cryogénique soudé par bosses
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045873A (ja) * 1990-04-23 1992-01-09 Seiko Instr Inc 超伝導コンタクト作製方法及び超伝導回路
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP2003332417A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体チップの製造方法
US20050067708A1 (en) * 2003-09-25 2005-03-31 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045873A (ja) * 1990-04-23 1992-01-09 Seiko Instr Inc 超伝導コンタクト作製方法及び超伝導回路
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP2003332417A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体チップの製造方法
US20050067708A1 (en) * 2003-09-25 2005-03-31 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
ALIANE A: "Développement de bolomètre refroidi à 0,1 K pour une détection X dans la gamme 100 eV - 10 keV. Thèse pour obtenir le grade de docteur de l'Institut Polytechnique de Grenoble", 2009, XP055055684 *
BENZ S P ET AL: "Stable 1 volt programmable voltage standard", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 71, no. 13, 29 September 1997 (1997-09-29), pages 1866 - 1868, XP012018705, ISSN: 0003-6951, DOI: 10.1063/1.120189 *
BORAWSKI B ET AL: "The influence of ductile interlayer material on the particle erosion resistance of multilayered TiN based coatings", WEAR, ELSEVIER SEQUOIA, LAUSANNE, CH, vol. 271, no. 11, 6 June 2011 (2011-06-06), pages 2890 - 2898, XP028258005, ISSN: 0043-1648, DOI: 10.1016/J.WEAR.2011.06.004 *
DRESSELHAUS P D ET AL: "Stacked SNS Josephson Junction Arrays for Quantum Voltage Standards", IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, IEEE SERVICE CENTER, LOS ALAMITOS, CA, US, vol. 13, no. 2, 1 June 2003 (2003-06-01), pages 930 - 933, XP011097930, ISSN: 1051-8223, DOI: 10.1109/TASC.2003.814151 *
KRISHNAN R ET AL: "Reactive Pulsed Laser Deposition of titanium nitride thin film: Optimization of process parameters using Secondary Ion Mass Spectrometry", APPLIED SURFACE SCIENCE, ELSEVIER, AMSTERDAM, NL, vol. 256, no. 10, 1 March 2010 (2010-03-01), pages 3077 - 3080, XP026932359, ISSN: 0169-4332, DOI: 10.1016/J.APSUSC.2009.11.076 *
YAMAMORI H ET AL: "NbN/TiNx/NbN/TiNx/NbN double-barrier junction arrays for programmable voltage standards", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 80, no. 8, 25 February 2002 (2002-02-25), pages 1415 - 1417, XP012031658, ISSN: 0003-6951, DOI: 10.1063/1.1453489 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019063115A1 (fr) * 2017-09-29 2019-04-04 International Business Machines Corporation Porte-puce cryogénique soudé par bosses
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10629797B2 (en) 2017-09-29 2020-04-21 International Business Machines Corporation Two-component bump metallization
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10734567B2 (en) 2017-09-29 2020-08-04 International Business Machines Corporation Bump bonded cryogenic chip carrier

Similar Documents

Publication Publication Date Title
EP0565391B1 (fr) Procédé et dispositif d&#39;encapsulation en trois dimensions de pastilles semi-conductrices
EP0638933B1 (fr) Procédé d&#39;interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0583201B1 (fr) Module multi-puces à trois dimensions
EP1637853B1 (fr) Détecteur thermique de rayonnement électromagnétique comportant une membrane absorbante fixée en suspension
EP0490739B1 (fr) Procédé et dispositif d&#39;interconnexion de circuits intégrés en trois dimensions
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
EP3401657B1 (fr) Procede de realisation d&#39;un detecteur bolometrique
EP3154082B1 (fr) Structure dbc amelioree dotee d&#39;un support integrant un materiau a changement de phase
FR3007403A1 (fr) Procede de realisation d&#39;un dispositif microelectronique mecaniquement autonome
EP0593330B1 (fr) Procédé d&#39;interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
WO2020074837A1 (fr) Dispositif de detection d&#39;un rayonnement electromagnetique comportant une structure tridimensionnelle suspendue
EP2689221B1 (fr) Capteur differentiel de temperature et ses capacites en technologie cmos/bicmos
WO2019101634A1 (fr) Module électrique de puissance
EP3971982B1 (fr) Puce à routage bifonctionnel et procédé de fabrication associé
EP3182450A1 (fr) Dispositif d&#39;inductance et son procédé de fabrication
Li et al. Wafer-level direct bonding of optimized superconducting NbN for 3D chip integration
FR2984602A1 (fr) Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits
EP3052909B1 (fr) Circuit imprime flexible a faible emissivite
EP3035017A1 (fr) Capteur differentiel de temperature
EP3971983A1 (fr) Structure d&#39;intégration à routage bifonctionnel et assemblage comprenant une telle structure
CA2915853C (fr) Capteur differentiel de temperature
FR3007237A1 (fr) Circuit imprime a structure multicouche a faibles pertes dielectriques et refroidi
EP4120350B1 (fr) Dispositif électronique destiné à connecter un premier composant électronique à un deuxième composant électronique, système comprenant un tel dispositif et procédés permettant d&#39;obtenir un tel dispositif
EP0642163A1 (fr) Procédé d&#39;assemblage tridimensionnel de composants électroniques par boucles de microfils et éléments de soudure
EP2315243A1 (fr) Plaque d&#39;interface entre circuits intégrés