FR2968454A1 - Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction - Google Patents

Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction Download PDF

Info

Publication number
FR2968454A1
FR2968454A1 FR1060126A FR1060126A FR2968454A1 FR 2968454 A1 FR2968454 A1 FR 2968454A1 FR 1060126 A FR1060126 A FR 1060126A FR 1060126 A FR1060126 A FR 1060126A FR 2968454 A1 FR2968454 A1 FR 2968454A1
Authority
FR
France
Prior art keywords
integrated circuit
metal
identification information
zone
metal zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1060126A
Other languages
French (fr)
Inventor
Pascal Fornara
Christian Rivero
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1060126A priority Critical patent/FR2968454A1/en
Publication of FR2968454A1 publication Critical patent/FR2968454A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

The method involves determining representative of an impression of a granular structure of a metallic zone (ZM) of an integrated circuit (IC) by determining a digital image (IM) obtained by backscattered electron diffraction (10) resulting from bombardment of the metallic zone with an electron beam. Identification information (Id) of the integrated circuit is elaborated (11) from the impression, and the identification information is stored (12) in a non-volatile memory (NVM) of the circuit and in an external memory (MM). An independent claim is also included for a method for verifying authenticity of an integrated circuit.

Description

B10-4465FR 1 Procédé d'identification et de vérification de l'authenticité d'un circuit intégré, et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement leur identification ainsi que la vérification de leur authenticité. Lorsque des circuits intégrés, fabriqués par un fabricant, sont destinés à être vendus à un ou plusieurs utilisateurs, il est important pour l'utilisateur recevant un lot de circuits intégrés, de s'assurer que les circuits intégrés de ce lot sont bien des circuits originaux fabriqués par le fabricant, et non des copies. I1 est également important, en cas par exemple de retour utilisateur d'un circuit intégré présentant un dysfonctionnement, de s'assurer que le circuit intégré est là encore bien un produit original et non une copie. Selon un mode de mise en oeuvre, il est proposé un procédé permettant d'identifier un circuit intégré avec un fort degré de confiance et ce, quelle que soit la technologie de fabrication utilisée. Selon un mode de mise en oeuvre, il est également proposé un procédé d'identification d'un circuit intégré permettant, lors d'une vérification ultérieure, de s'assurer sans affecter le fonctionnement du circuit intégré que celui-ci n'est pas un clone. The invention relates to integrated circuits, and more particularly to their identification and the verification of their authenticity. B10-4465EN 1 Method for identifying and verifying the authenticity of an integrated circuit, and corresponding integrated circuit. When integrated circuits, manufactured by a manufacturer, are intended to be sold to one or more users, it is important for the user receiving a batch of integrated circuits, to ensure that the integrated circuits of this lot are circuits originals manufactured by the manufacturer, not copies. It is also important, in the case, for example, of user feedback of an integrated circuit having a malfunction, to ensure that the integrated circuit is again an original product and not a copy. According to one embodiment, a method for identifying an integrated circuit with a high degree of confidence is proposed, regardless of the manufacturing technology used. According to an embodiment, it is also proposed a method of identification of an integrated circuit making it possible, during a subsequent verification, to ensure without affecting the operation of the integrated circuit that it is not a clone.

Selon un aspect, il est proposé un procédé d'identification d'un circuit intégré comportant une zone métallique formée lors de la fabrication du circuit intégré, le procédé comprenant une détermination d'une empreinte représentative de la structure granulaire de ladite zone métallique, une élaboration d'une information d'identification du circuit intégré à partir de ladite empreinte, et un stockage de ladite information d'identification dans une mémoire non volatile du circuit intégré. La structure granulaire d'une zone métallique est propre à ladite zone métallique. En effet, il est impossible de copier ou de 35 contrôler la forme des grains du métal pendant le procédé de fabrication de cette zone métallique. En conséquence, deux zones métalliques différentes auront deux empreintes différentes. De même, en cas de fabrication d'un clone du circuit intégré, l'empreinte d'une zone métallique du circuit intégré cloné aura une empreinte différente de celle de la zone métallique homologue du circuit intégré original. On obtient ainsi une empreinte tridimensionnelle unique pour le circuit intégré, à partir de laquelle on va élaborer une information d'identification du circuit, par exemple un mot numérique. Ainsi, l'utilisateur qui reçoit un lot de circuits intégrés pourra par exemple, par simple lecture du contenu de la mémoire non volatile, s'assurer que les informations d'identification des circuits intégrés sont toutes différentes. Si par contre, certaines informations d'identification sont identiques, cela signifie que les circuits intégrés reçus sont très certainement des clones dans lesquels on a reproduit, dans la mémoire volatile, des informations d'identification erronées. I1 est par ailleurs possible, par exemple, de stocker l'information d'identification du circuit intégré dans un moyen de mémoire externe au circuit intégré, par exemple une base de données du fabricant, associée par exemple à un numéro de série du produit. According to one aspect, there is provided a method for identifying an integrated circuit comprising a metal zone formed during the manufacture of the integrated circuit, the method comprising determining a footprint representative of the granular structure of said metal zone, a developing an identification information of the integrated circuit from said imprint, and storing said identification information in a nonvolatile memory of the integrated circuit. The granular structure of a metal zone is specific to said metal zone. Indeed, it is impossible to copy or control the shape of the grains of the metal during the manufacturing process of this metal zone. As a result, two different metal areas will have two different imprints. Similarly, in the case of manufacturing a clone of the integrated circuit, the footprint of a metal zone of the cloned integrated circuit will have a footprint different from that of the homologous metal zone of the original integrated circuit. This provides a unique three-dimensional footprint for the integrated circuit, from which we will develop a circuit identification information, for example a digital word. Thus, the user who receives a batch of integrated circuits may for example, by simply reading the contents of the non-volatile memory, ensure that the identification information of the integrated circuits are all different. If, on the other hand, certain identification information is identical, it means that the integrated circuits received are most certainly clones in which erroneous identification information has been reproduced in the volatile memory. It is also possible, for example, to store the identification information of the integrated circuit in a memory means external to the integrated circuit, for example a database of the manufacturer, for example associated with a serial number of the product.

En cas de doute, il sera possible pour l'utilisateur de contacter le fabricant du circuit intégré, de lui communiquer le numéro de série du circuit intégré, et de vérifier que le contenu de la mémoire non volatile du circuit intégré correspond bien à l'information d'identification stockée dans la base de données du fabricant et associée au numéro de série communiqué. Par ailleurs, afin d'augmenter encore le degré de confiance dans la vérification de l'authenticité du circuit intégré, il est possible, pour le fabricant, d'effectuer une nouvelle prise d'empreinte de la zone métallique du circuit intégré qui lui est retourné, et de comparer cette empreinte avec celle stockée dans la mémoire externe, de façon à vérifier si le circuit intégré est bien un produit original ou bien un clone. La détermination de ladite empreinte peut par exemple être obtenue par diffraction d'électrons rétrodiffusés résultant d'un bombardement de ladite zone métallique avec un faisceau d'électrons balayant ladite zone métallique. Une telle technique est bien connue de l'homme du métier sous l'acronyme anglosaxon « EBSD » (« Electron Back Scattering Diffraction »). Cette technique est actuellement utilisée pour procéder à des analyses de structures cristallines métalliques. Une telle image numérique, obtenue par la technique de diffraction d'électrons rétrodiffusés, fournit une cartographie tridimensionnelle de la zone métallique et donne des indications sur notamment la taille moyenne des grains, l'orientation moyenne (texture), la taille de chaque grain, l'orientation de chaque grain, l'anisotropie de déformation dans un même grain, la présence d'un joint de macle.... On peut appliquer une telle technique sur tous matériaux métalliques comme par exemple de l'aluminium, du cuivre, de l'argent, de l'or, ... Un seul balayage EBSD est suffisant pour obtenir toutes ces indications. Le choix de telle ou telle indication pour former l'information d'identification dépendra notamment de la capacité de stockage des moyens de mémoire. Selon un mode de mise en oeuvre, l'élaboration de ladite information d'identification comprend une élaboration d'une information numérique à partir d'éléments remarquables de ladite au moins une image numérique. Ces éléments remarquables peuvent comprendre des caractéristiques relatives aux grains et/ou aux joints de grains de la structure de ladite zone métallique. Selon un mode de mise en oeuvre, l'élaboration de ladite information d'identification peut comprendre une élaboration d'une information numérique à partir de plusieurs images numériques différentes correspondant à ladite zone métallique. Ceci donne notamment un niveau de sécurité encore plus élevé à l'identification du circuit intégré. Ainsi, on peut obtenir par exemple une première image de l'empreinte de la zone métallique. Puis, on procède à un traitement numérique sur cette image, par exemple une rotation ou un effet miroir, de façon à obtenir une deuxième image. On peut alors par exemple sommer les deux images ou bien superposer les deux images et prendre en compte pour l'information d'identification du circuit intégré les points d'intersection de ces deux images. Le circuit intégré peut comprendre plusieurs zones métalliques. Dans ce cas, selon un mode de mise en oeuvre, le procédé peut comprendre une détermination d'au moins deux empreintes respectivement représentatives de structures granulaires d'au moins deux zones métalliques différentes, et une élaboration de l'information d'identification du produit à partir desdites empreintes. Là encore, ceci permet d'augmenter le niveau de sécurité de l'information d'identification du circuit intégré. I1 est également possible, selon un mode de mise en oeuvre, que l'élaboration de ladite information d'identification comprenne une élaboration d'une information numérique à partir de plusieurs images numériques différentes correspondant à une même zone métallique et/ou à des zones métalliques différentes. Un circuit intégré comprend des composants réalisés dans et/ou sur un substrat semiconducteur et un réseau d'interconnexion entre ces composants, communément désigné par l'homme du métier sous le vocable anglosaxon de « BEOL » (« Back End Of Line »). Ce réseau d'interconnexion comprend différents niveaux de métallisation, et notamment un niveau de métallisation supérieur. La ou les zones métalliques peuvent alors avantageusement comprendre au moins une région métallique située au niveau de métallisation supérieur. Généralement, le niveau de métallisation supérieur comprend des plots de contact électriquement connectés aux composants du circuit intégré et destinés à recevoir par exemple par soudure, des fils de connexion électrique avec les pattes du circuit intégré. Selon un mode de mise en oeuvre, il est alors avantageusement prévu de former, lors de la fabrication du circuit intégré, audit niveau de métallisation supérieur, au moins un plot métallique électriquement inactif, de forme analogue auxdits plots de contact. Ladite au moins une région métallique comprend alors avantageusement une partie au moins d'au moins un plot de contact et/ou une partie au moins d'au moins un plot métallique. In case of doubt, it will be possible for the user to contact the manufacturer of the integrated circuit, to communicate the serial number of the integrated circuit, and to verify that the contents of the nonvolatile memory of the integrated circuit corresponds to the identification information stored in the manufacturer's database and associated with the serial number communicated. Moreover, in order to further increase the degree of confidence in verifying the authenticity of the integrated circuit, it is possible for the manufacturer to make a new impression of the metal zone of the integrated circuit which is returned, and compare this footprint with that stored in the external memory, so as to verify whether the integrated circuit is an original product or a clone. The determination of said imprint can for example be obtained by diffraction of backscattered electrons resulting from a bombardment of said metal zone with an electron beam scanning said metal zone. Such a technique is well known to those skilled in the art under the acronym Anglosaxon "EBSD" ("Electron Back Scattering Diffraction"). This technique is currently used to carry out analyzes of metallic crystal structures. Such a digital image, obtained by the backscattered electron diffraction technique, provides a three-dimensional cartography of the metal zone and gives indications on, in particular, the average grain size, the average orientation (texture), the size of each grain, the orientation of each grain, the anisotropy of deformation in the same grain, the presence of a joint of twin .... One can apply such a technique on all metallic materials such as for example aluminum, copper, money, gold, ... One scan EBSD is enough to get all these indications. The choice of this or that indication to form the identification information will depend in particular on the storage capacity of the memory means. According to one embodiment, the development of said identification information comprises a development of digital information from remarkable elements of said at least one digital image. These remarkable elements may comprise characteristics relating to the grains and / or the grain boundaries of the structure of said metal zone. According to one embodiment, the development of said identification information may comprise a development of digital information from several different digital images corresponding to said metal area. This gives an even higher level of security to the identification of the integrated circuit. Thus, for example, a first image of the imprint of the metal zone can be obtained. Then, this image is digitally processed, for example a rotation or a mirror effect, so as to obtain a second image. We can then for example sum up the two images or superimpose the two images and take into account for the identification information of the integrated circuit the points of intersection of these two images. The integrated circuit may include a plurality of metal areas. In this case, according to one embodiment, the method may comprise a determination of at least two fingerprints respectively representative of granular structures of at least two different metal zones, and a development of the product identification information. from said fingerprints. Here again, this makes it possible to increase the level of security of the identification information of the integrated circuit. It is also possible, according to one embodiment, for the development of said identification information to comprise a development of digital information from several different digital images corresponding to the same metal zone and / or zones. different metals. An integrated circuit comprises components made in and / or on a semiconductor substrate and an interconnection network between these components, commonly designated by those skilled in the art under the Anglo-Saxon term "BEOL" ("Back End Of Line"). This interconnection network comprises different levels of metallization, and in particular a higher level of metallization. The metal zone or zones can then advantageously comprise at least one metal region located at the upper metallization level. Generally, the higher level of metallization comprises contact pads electrically connected to the components of the integrated circuit and intended to receive for example by welding, son of electrical connection with the legs of the integrated circuit. According to an embodiment, it is then advantageous to form, during the manufacture of the integrated circuit, at said upper metallization level, at least one electrically inactive metal pad, of a shape similar to said contact pads. Said at least one metal region then advantageously comprises at least a portion of at least one contact pad and / or at least a portion of at least one metal pad.

I1 devient alors plus difficile pour un tiers malveillant de déterminer quelle zone métallique a été utilisée pour l'élaboration de l'empreinte du circuit intégré. En outre, même s'il est possible d'utiliser comme zone métallique un plot de contact avant soudure du fil de connexion, il est particulièrement intéressant d'utiliser comme zone métallique un plot métallique inactif, ou bien, la partie d'un plot de contact non recouverte de la soudure. En effet, lors d'une vérification ultérieure, il sera alors non nécessaire de dessouder le fil électrique, ce qui pourrait endommager le circuit, pour déterminer une nouvelle empreinte du circuit intégré aux fins de vérification. It then becomes more difficult for a malicious third party to determine which metal area has been used for the development of the integrated circuit footprint. In addition, even if it is possible to use as a metal zone a contact pad before welding the connection wire, it is particularly advantageous to use as metal zone an inactive metal pad, or the part of a pad contact not covered with solder. Indeed, during a subsequent verification, it will then be unnecessary to unsolder the electrical wire, which could damage the circuit, to determine a new footprint of the integrated circuit for verification.

La surface de ladite au moins une région métallique est choisie de préférence inférieure à la surface de la fenêtre de balayage du faisceau d'électrons. Ceci permet de s'affranchir d'un décalage de la mesure et donc d'obtenir toujours, quel que soit le moment de détermination de l'empreinte, avant mise en boîtier ou lors d'une vérification ultérieure, la même réponse au balayage EBSD. La détermination de la ou des empreintes est avantageusement effectuée avant mise en boîtier du circuit intégré. Selon un autre aspect, il est proposé un procédé de vérification de l'authenticité d'un circuit intégré dont la ou les empreintes ont été obtenues par le procédé tel que défini ci avant, ce procédé de vérification comprenant une lecture du contenu de ladite mémoire non volatile. Ainsi, comme expliqué ci avant, si la lecture des contenus des mémoires volatiles des différents circuits intégrés d'un lot révèle au moins deux contenus identiques, alors cela signifie que ce lot est suspect. De façon à augmenter le degré de confiance de ladite vérification, on peut également en outre comparer le contenu de la mémoire volatile d'un circuit intégré avec l'information d'identification stockée dans ladite mémoire externe, par exemple la base de données du fabricant. Selon un mode de mise en oeuvre, et de façon à augmenter encore le degré de confiance de ladite vérification, le procédé de vérification comprend : - une ouverture du boîtier de façon à découvrir la ou les zones métalliques, - une détermination d'une ou de nouvelles empreintes représentatives de la ou des structures granulaires de la ou des zones métalliques découvertes, - une élaboration d'une nouvelle information d'identification dudit circuit intégré à partir de la ou des nouvelles empreintes, et - une comparaison de ladite information d'identification obtenue avant mise en boîtier et de ladite nouvelle information d'identification. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 8 illustrent schématiquement des exemples de modes de mise en oeuvre et de réalisation selon l'invention, et - la figure 9 illustre schématiquement un mode de mise en oeuvre d'un procédé de vérification de l'authenticité d'un circuit intégré selon l'invention. The surface of said at least one metal region is preferably selected smaller than the surface of the scanning window of the electron beam. This makes it possible to overcome an offset of the measurement and thus always obtain, regardless of the moment of determination of the print, before packaging or during a subsequent verification, the same response to the scanning EBSD . The determination of the fingerprint or fingerprints is advantageously performed before packaging the integrated circuit. According to another aspect, there is provided a method of verifying the authenticity of an integrated circuit whose fingerprint or fingerprints have been obtained by the method as defined above, this verification method comprising a reading of the contents of said memory nonvolatile. Thus, as explained above, if the reading of the contents of the volatile memories of the various integrated circuits of a batch reveals at least two identical contents, then it means that this batch is suspect. In order to increase the degree of confidence of said verification, it is also possible to further compare the contents of the volatile memory of an integrated circuit with the identification information stored in said external memory, for example the manufacturer's database. . According to one embodiment, and in order to further increase the degree of confidence of said verification, the verification method comprises: an opening of the casing so as to discover the metal zone or zones, a determination of one or new fingerprints representative of the granular structure (s) of the metal zone (s) uncovered, - development of new identification information of said integrated circuit from the new fingerprint (s), and - comparison of said information of identification obtained before packaging and said new identification information. Other advantages and characteristics of the invention will appear on examining the detailed description of embodiments, in no way limiting, and the accompanying drawings, in which: FIGS. 1 to 8 schematically illustrate examples of modes of implementation; implementation and embodiment according to the invention, and - Figure 9 schematically illustrates an embodiment of a method for verifying the authenticity of an integrated circuit according to the invention.

Sur la figure 1, la référence IC désigne un circuit intégré comportant une zone métallique ZM obtenue lors de sa fabrication. A la sortie ou en cours de fabrication du circuit intégré, une empreinte de la zone métallique va être élaborée par exemple par la technique EBSD (« Electron Back Scattering Diffraction »), dont on reviendra plus en détails ci après sur la mise en oeuvre. I1 est impossible de copier ou de contrôler la forme des grains du métal de la zone métallique pendant le procédé de fabrication. En conséquence, sauf cas exceptionnel quasi improbable, l'empreinte représentative de la structure granulaire d'une zone métallique est différente de l'empreinte de la structure granulaire d'une autre zone métallique obtenue lors de la fabrication du même circuit intégré ou bien obtenue lors de la fabrication d'un autre circuit intégré d'un même lot par exemple. In FIG. 1, the reference IC denotes an integrated circuit comprising a metal zone ZM obtained during its manufacture. At the output or during the manufacturing process of the integrated circuit, an imprint of the metal zone will be developed for example by the EBSD technique ("Electron Back Scattering Diffraction"), which will be discussed in more detail below on the implementation. It is impossible to copy or control the grain shape of the metal of the metal zone during the manufacturing process. Consequently, except in exceptional and almost improbable cases, the representative footprint of the granular structure of a metal zone is different from the footprint of the granular structure of another metal zone obtained during the manufacture of the same integrated circuit or obtained during the manufacture of another integrated circuit of the same batch for example.

L'empreinte de la zone métallique va donc pouvoir être utilisée comme identifiant du circuit intégré IC contenant cette zone métallique ZM. Plus précisément, à partir d'une image numérique IM de l'empreinte obtenue à l'étape 10, on élabore (étape 11) une information d'identification Id du circuit intégré. On stocke ensuite (étape 12) l'information d'identification Id dans une mémoire non volatile NVM du circuit intégré IC. Cette mémoire non volatile peut être par exemple une mémoire morte ou bien une mémoire morte du type électriquement effaçable et programmable (EEPROM). Le circuit intégré IC contient donc, dans une mémoire non volatile, sa propre information d'identification, représentative de la structure granulaire d'au moins une zone métallique formée lors de sa fabrication. The imprint of the metal zone will thus be able to be used as an identifier of the integrated circuit IC containing this metal zone ZM. More precisely, from an IM digital image of the imprint obtained in step 10, identification information ID of the integrated circuit is developed (step 11). The identification information Id is then stored (step 12) in a non-volatile memory NVM of the integrated circuit IC. This non-volatile memory may for example be a read-only memory or a read-only memory of the electrically erasable and programmable type (EEPROM). The integrated circuit IC therefore contains, in a non-volatile memory, its own identification information, representative of the granular structure of at least one metal zone formed during its manufacture.

I1 est également possible, en vue d'une vérification ultérieure éventuelle, de stocker également (étape 12) cette information d'identification Id dans une mémoire MM externe, contenant par exemple une base de données. Cette information d'identification Id du circuit intégré sera avantageusement stockée conjointement à un autre identifiant du circuit intégré, par exemple un numéro de série. La technique dite EBSD est actuellement utilisée dans les laboratoires universitaires et industriels pour mesurer des orientations locales au sein d'une microstructure cristalline et obtenir des cartographies d'orientation (reconstruction de la microstructure à partir de la mesure des orientations cristallographiques) et des phases. A partir de ces cartographies, une multitude de données, outre la texture cristallographique elle-même, est accessible, comme la distribution des joints de grains, les gradients d'orientation intragranulaires, le gradient déformation ... It is also possible, for a possible subsequent verification, also to store (step 12) this identification information Id in an external memory MM, for example containing a database. This identification information ID of the integrated circuit will advantageously be stored together with another identifier of the integrated circuit, for example a serial number. The so-called EBSD technique is currently used in university and industrial laboratories to measure local orientations within a crystalline microstructure and to obtain orientation maps (reconstruction of the microstructure from the measurement of crystallographic orientations) and phases. From these mappings, a multitude of data, besides the crystallographic texture itself, is accessible, such as the distribution of grain boundaries, intragranular orientation gradients, the deformation gradient ...

De nombreuses publications existent sur la technique EBSD. On peut par exemple citer l'article de Thierry BAUDIN, intitulé « Analyse EBSD, Principe et cartographies d'orientations », publié dans les Techniques de l'ingénieur, référence M 4 138. Many publications exist on the EBSD technique. We can for example quote the article by Thierry BAUDIN, entitled "Analysis EBSD, Principle and cartographies orientations", published in the Techniques of the engineer, reference M 4 138.

On va maintenant rappeler les grands principes de cette technique EBSD en se référant plus particulièrement à la figure 2, l'homme du métier pouvant se référer à toutes fins utiles à la publication précitée pour plus de détails. Classiquement, la méthode EBSD est implantée dans un microscope à balayage. Les principaux éléments matériels nécessaires à cette mise en oeuvre sont un faisceau focalisé d'électrons 1 ayant une énergie suffisante (15 à 30 keV) fournie par le microscope à balayage, un écran fluorescent ECR sur lequel les électrons rétrodiffusés forment les diagrammes EBSD et une caméra à bas niveau de lumière qui capte en temps réel l'image IM de ces diagrammes. L'interaction des électrons 1 avec la zone métallique ZM produit des électrons rétrodiffusés qui, puisque la structure de la zone métallique ZM est cristalline, vont diffracter avec les plans cristallins de la zone métallique ZM selon la loi de Bragg. We will now recall the main principles of this EBSD technique with particular reference to Figure 2, the skilled person can refer for all purposes to the above publication for more details. Conventionally, the EBSD method is implanted in a scanning microscope. The main material elements necessary for this implementation are a focused beam of electrons 1 having sufficient energy (15 to 30 keV) provided by the scanning microscope, a fluorescent screen ECR on which the backscattered electrons form the EBSD diagrams and a low-level light camera that captures the IM image of these diagrams in real time. The interaction of the electrons 1 with the metal zone ZM produces backscattered electrons which, since the structure of the metal zone ZM is crystalline, will diffract with the crystalline planes of the metal zone ZM according to the Bragg law.

Ces électrons, diffractés par une famille de plans donnée, forment des cônes de diffraction fortement ouverts CD. L'intersection de ces cônes avec l'écran ECR placé face à l'échantillon (la zone métallique) donne lieu à des lignes de Kikuchi, référencées LK. Ces lignes délimitent des bandes qui sont simplement la trace sur l'écran des plans diffractants. Une fois l'image IM obtenue, on va en extraire, parmi toutes les indications qu'elle contient, des indications particulières pour élaborer l'information d'identification de la zone métallique et par conséquent du circuit intégré. These electrons, diffracted by a family of given planes, form CD strongly open diffraction cones. The intersection of these cones with the ECR screen placed in front of the sample (the metal zone) gives rise to Kikuchi lines, referenced LK. These lines delimit bands which are simply the trace on the screen of the diffracting planes. Once the IM image obtained, we will extract, from all the indications it contains, particular indications to develop the identification information of the metal zone and therefore the integrated circuit.

Ainsi, à titre d'exemple non limitatif, l'image IM obtenue peut être, comme illustré très schématiquement sur la figure 3, transposée en noir et blanc avant encodage. Thus, by way of nonlimiting example, the image IM obtained can be, as illustrated very schematically in FIG. 3, transposed into black and white before encoding.

Puis, l'élaboration de l'information d'identification va comprendre une élaboration d'une information numérique à partir d'éléments remarquables de l'image numérique IM. A titre d'exemple non limitatif, comme illustré sur la figure 4, les éléments remarquables comprennent des caractéristiques relatives aux grains GR et/ou aux joints de grains JG, de la structure de ladite zone métallique. Ainsi, on peut par exemple effectuer un codage, ligne de pixels par ligne de pixels, ou bien colonne de pixels par colonne de pixels, dans lequel à chaque fois qu'un pixel est noir, on lui affecte la valeur logique « 1 » tandis qu'on affecte la valeur logique « 0 » à un pixel blanc. On peut également utiliser les points d'intersection PTS des différents joints de grains et affecter un « 1 » logique à chaque pixel contenu dans un point d'intersection PTS, tandis que les autres pixels seront affectés de la valeur logique « 0 ». On peut également utiliser des vecteurs caractéristiques d'orientation VCT. I1 est également possible, comme illustré sur la figure 5, d'utiliser une première image IM1 représentative de la structure granulaire d'une première zone métallique ZM1 ainsi qu'une deuxième image IM2 représentative de la structure granulaire d'une deuxième zone métallique ZM2 différente de la zone métallique ZM 1. On superpose alors les deux images de façon à obtenir l'image résultante IM. Et, on peut par exemple élaborer l'information d'identification à partir des points d'intersection PTX des différents joints de grains apparaissant dans l'image résultante IM. I1 est également possible, au lieu d'utiliser deux images IM1 et IM2 respectivement associées à deux zones métalliques différentes, d'utiliser deux images IM1 et IM2 respectivement associées à la même zone métallique ZM 1. Plus précisément, la première image IM1 peut être l'image telle qu'elle est obtenue par la technique EBSD. La deuxième image IM2 est alors une image obtenue en effectuant un traitement numérique spécifique sur l'image IM1, par exemple une rotation d'un angle donné, ou bien une image inversée par effet miroir, par rapport à l'image IM1. En variante, il est également possible d'élaborer, à partir d'une première image, une première signature numérique d'une façon analogue à ce qui a été décrit ci avant, et d'obtenir à partir d'une deuxième image (que cette deuxième image soit une image obtenue à partir de la première image par un post-traitement, ou bien une image relative à une autre zone métallique) une deuxième signature numérique. Les deux signatures numériques peuvent former ensemble ladite information d'identification du produit qui est stockée dans la mémoire non volatile. En variante, il serait possible d'élaborer l'information d'identification en utilisant un algorithme de cryptage classique et en utilisant comme entrée de l'algorithme l'une des deux signatures, et comme clé de cryptage, l'autre signature. Comme illustré sur la figure 6, il est préférable que la taille de la fenêtre de balayage FN du microscope électronique utilisée pour bombarder la zone métallique ZM, soit supérieure à la taille de la zone métallique ZM. Ainsi, l'image obtenue contiendra la zone métallique ZM et, lors d'une vérification ultérieure de l'authenticité du circuit intégré, comme cela sera expliqué plus en détails ci après, un nouveau balayage de la zone métallique ZM permettra d'obtenir aisément une nouvelle image EBSD de la zone ZM même s'il y a un léger décalage entre les deux fenêtres de balayage respectivement utilisées lors des deux prises d'empreinte de la zone métallique ZM. La figure 7 illustre un composant CMP comportant le circuit intégré IC encapsulé dans un boîtier, généralement en résine, BT. Le circuit intégré IC est classiquement fixé sur un support PDA, et possède des plots de contact (connus par l'homme du métier sous la dénomination anglosaxonne de « pads ») reliés aux pattes PT du composant CMP par des fils de connexion FW généralement soudés sur les plots de contact. Then, the development of the identification information will include a development of digital information from outstanding elements of the IM digital image. By way of nonlimiting example, as illustrated in FIG. 4, the remarkable elements comprise characteristics relating to GR grains and / or grain boundaries JG, of the structure of said metal zone. Thus, it is possible, for example, to perform an encoding, row of pixels per line of pixels, or else column of pixels per column of pixels, in which each time a pixel is black, it is assigned the logical value "1" while we assign the logical value "0" to a white pixel. One can also use the PTS intersection points of the different grain boundaries and assign a logical "1" to each pixel contained in a PTS intersection point, while the other pixels will be assigned the logical value "0". It is also possible to use VCT orientation characteristic vectors. It is also possible, as illustrated in FIG. 5, to use a first image IM1 representative of the granular structure of a first metal zone ZM1 as well as a second image IM2 representative of the granular structure of a second metal zone ZM2. different from the metal zone ZM 1. The two images are then superimposed so as to obtain the resulting image IM. And, one can for example develop the identification information from the PTX intersection points of the different grain boundaries appearing in the resulting image IM. It is also possible, instead of using two images IM1 and IM2 respectively associated with two different metal zones, to use two images IM1 and IM2 respectively associated with the same metal zone ZM 1. More precisely, the first image IM1 can be the image as obtained by the EBSD technique. The second image IM2 is then an image obtained by performing a specific digital processing on the image IM1, for example a rotation of a given angle, or a mirror-inverted image, with respect to the image IM1. Alternatively, it is also possible to develop, from a first image, a first digital signature in a manner similar to that described above, and to obtain from a second image (that this second image is an image obtained from the first image by a post-processing, or an image relating to another metal area) a second digital signature. The two digital signatures may together form said product identification information that is stored in the nonvolatile memory. Alternatively, it would be possible to develop the identification information using a conventional encryption algorithm and using as input of the algorithm one of the two signatures, and as an encryption key, the other signature. As illustrated in FIG. 6, it is preferable that the size of the scanning window FN of the electron microscope used to bombard the metal zone ZM be greater than the size of the metal zone ZM. Thus, the image obtained will contain the metal zone ZM and, during a subsequent verification of the authenticity of the integrated circuit, as will be explained in more detail below, a new scan of the metal zone ZM will make it easy to obtain a new EBSD image of the ZM zone even if there is a slight offset between the two scanning windows respectively used during the two acquisitions of the ZM metal zone. FIG. 7 illustrates a component CMP comprising the integrated circuit IC encapsulated in a housing, generally in resin, BT. The integrated circuit IC is conventionally fixed on a PDA support, and has contact pads (known to those skilled in the art under the Anglo-Saxon name of "pads") connected to the PT tabs of the CMP component by generally welded FW connection wires. on the contact pads.

La structure d'un tel circuit intégré IC est illustrée plus en détails sur la figure 8. Le circuit intégré IC comporte des composants élémentaires comme par exemple des transistors T, réalisés dans et/ou un substrat semiconducteur SB. Un réseau d'interconnexion RIC, communément désigné par l'homme du métier sous le vocable anglosaxon de « BEOL » (« Back End Of Line ») assure l'interconnexion des composants élémentaires entre eux, ainsi que la connexion vers les pattes PT du composant CMP. Ce réseau d'interconnexion comporte de façon classique des lignes métalliques situées à des niveaux de métallisation différents du circuit intégré, ces lignes métalliques étant, pour certaines d'entre elles, mutuellement connectées par des vias Vi. Le circuit intégré IC comporte par ailleurs un niveau de métallisation supérieur, ici le niveau de métallisation M4, comportant les plots de contact ou « pads ». Ces plots de contact, ici les plots PLT1 et PLT2, sont reliés aux composants élémentaires T du circuit intégré IC et reçoivent par soudure les fils de connexion électrique FW. I1 est également prévu, optionnellement mais avantageusement, que le niveau de métallisation supérieur M4 comprenne, outre ces plots de contact électriquement actifs, des plots métalliques électriquement inactifs, ici des plots PLT3. Ces plots électriquement inactifs ont une forme analogue aux plots de contact PLT1, PLT2 mais ne sont reliés électriquement à aucun élément du circuit intégré IC. The structure of such an integrated circuit IC is illustrated in more detail in FIG. 8. The integrated circuit IC comprises elementary components such as, for example, transistors T, made in and / or a semiconductor substrate SB. An interconnection network RIC, commonly designated by the person skilled in the art under the Anglo-Saxon term "BEOL" ("Back End Of Line") provides the interconnection of the elementary components with each other, as well as the connection to the legs PT of the CMP component. This interconnection network conventionally comprises metal lines located at different metallization levels of the integrated circuit, these metal lines being, for some of them, mutually connected by vias Vi. The integrated circuit IC also comprises a higher level of metallization, here the level of metallization M4, comprising the contact pads or "pads". These contact pads, here the pads PLT1 and PLT2, are connected to the elementary components T of the integrated circuit IC and receive by welding the electrical connection wires FW. It is also provided, optionally but advantageously, that the higher metallization level M4 comprises, in addition to these electrically active contact pads, electrically inactive metal pads, here pads PLT3. These electrically inactive pads have a shape similar to the contact pads PLT1, PLT2 but are not electrically connected to any element of the integrated circuit IC.

Les plots de contact PLT1 et PLT2 ainsi que les plots métalliques PLT3 sont obtenus classiquement par dépôt d'une couche de métal, par exemple d'aluminium, puis gravure de façon à ménager des cavités remplies ultérieurement d'un matériau isolant. La zone métallique ZM choisie pour obtenir l'empreinte du circuit intégré IC, et donc pour fournir une information d'identification de ce circuit intégré IC, est avantageusement une région métallique située au niveau de métallisation supérieur M4. Cette région métallique peut être une zone métallique ZM du plot de contact PLT2 par exemple, située sous la zone de soudure avec le fil de connexion FW. Dans ce cas, bien entendu, la prise d'empreinte sera effectuée avant la soudure du fil FW sur le plot de contact PLT2. La région métallique peut être également une partie d'un plot de contact PLT1 non destinée à recevoir le fil de connexion FW, ou encore tout ou partie d'un plot métallique inactif PLT3. Bien entendu, on peut, comme indiqué ci avant, utiliser plusieurs régions métalliques différentes pour élaborer l'information d'identification du circuit intégré IC. Un avantage à utiliser une zone métallique ZM non destinée à recevoir un fil de soudure FW, réside dans le fait que lors d'une vérification ultérieure de l'identité du circuit intégré, il n'est nul besoin de dessouder le fil de connexion, ce qui risque de provoquer un dysfonctionnement ultérieur du circuit intégré. Cela étant, du point de vue de la prise d'empreinte, le fait d'utiliser une zone métallique ZM destinée à recevoir une soudure d'un fil de connexion n'est pas un problème. En effet, même si la surface de la zone métallique ZM est endommagée lors du retrait du fil de connexion FW, on obtiendra toujours la même signature EBSD car c'est une mesure en volume, et plusieurs dizaines de nanométres du plot de contact, par exemple en aluminium, sont scannés. Par ailleurs les grains étant colonnaires, la réponse EBSD reste la même sur plusieurs microns de profondeur. On se réfère maintenant plus particulièrement à la figure 9, pour illustrer un mode de mise en oeuvre d'un procédé de vérification de l'authenticité d'un circuit intégré, dont l'information d'identification Id a été obtenue comme indiqué ci avant par détermination d'une empreinte de la structure granulaire d'une zone métallique ZM. Le circuit intégré IC est mis en boîtier (étape 90), puis, après une série d'opérations finales comportant de tests, le produit ou plus exactement le lot de produits est livré à un utilisateur final. Comme indiqué ci avant, une première vérification de l'authenticité des circuits intégrés d'un lot reçu par l'utilisateur peut d'effectuer par une simple lecture contenue de la mémoire non volatile de chaque circuit intégré (étape 97). Dans le cas où les contenus ne sont pas tous différents, le lot doit être déclaré suspect. The contact pads PLT1 and PLT2 as well as the metal studs PLT3 are conventionally obtained by depositing a layer of metal, for example aluminum, then etching so as to provide cavities subsequently filled with an insulating material. The metal zone ZM chosen to obtain the imprint of the integrated circuit IC, and thus to provide identification information of this integrated circuit IC, is advantageously a metal region located at the upper metallization level M4. This metal region may be a metal zone ZM of the contact pad PLT2 for example, located below the welding zone with the connection wire FW. In this case, of course, the impression will be made before the welding of the FW wire on the contact pad PLT2. The metal region may also be a part of a contact pad PLT1 not intended to receive the connection wire FW, or all or part of an inactive metal pad PLT3. Of course, it is possible, as indicated above, to use several different metal regions to develop the identification information of the integrated circuit IC. One advantage of using a metal zone ZM not intended to receive a welding wire FW lies in the fact that during a subsequent verification of the identity of the integrated circuit, there is no need to desolder the connection wire, which may cause a subsequent malfunction of the integrated circuit. However, from the point of view of the impression taking, the fact of using a metal zone ZM intended to receive a weld of a connecting wire is not a problem. Indeed, even if the surface of the metal zone ZM is damaged during removal of the connection wire FW, the same EBSD signature will always be obtained because it is a measurement in volume, and several tens of nanometers of the contact pad, by example in aluminum, are scanned. Moreover, the grains being columnar, the EBSD response remains the same over several microns in depth. Referring now more particularly to FIG. 9, to illustrate an embodiment of a method for verifying the authenticity of an integrated circuit, whose identification information Id has been obtained as indicated above. by determining an imprint of the granular structure of a metal zone ZM. The integrated circuit IC is packaged (step 90), and after a series of final operations involving tests, the product or more exactly the batch of products is delivered to an end user. As indicated above, a first verification of the authenticity of the integrated circuits of a batch received by the user can perform a simple read of the non-volatile memory of each integrated circuit (step 97). In the case where the contents are not all different, the lot must be declared suspect.

De façon à augmenter le degré de confiance de la vérification, il est également possible, pour l'utilisateur, de contacter le fabricant du circuit intégré, de lui communiquer le contenu de la mémoire non volatile d'un circuit intégré en particulier ainsi que le numéro de série de ce circuit intégré. In order to increase the degree of confidence of the verification, it is also possible for the user to contact the manufacturer of the integrated circuit, to communicate the contents of the nonvolatile memory of a particular integrated circuit and the serial number of this integrated circuit.

I1 est alors possible pour le fabricant, d'effectuer une comparaison (étape 98) entre le contenu communiqué de la mémoire non volatile et l'information d'identification ID stockée dans sa base de données qui a pu être trouvée grâce au numéro de série du circuit intégré. It is then possible for the manufacturer to make a comparison (step 98) between the communicated content of the non-volatile memory and the identification information ID stored in its database which could be found by means of the serial number. of the integrated circuit.

S'il y a concordance, le circuit intégré est un produit authentique. En cas de doute, il y a possibilité pour l'utilisateur de retourner le circuit intégré chez le fabricant pour une vérification plus approfondie, en particulier lorsque le circuit intégré suspect présente des dysfonctionnements. Lors du retour 92 du circuit intégré, on procède à une ouverture locale du boîtier (étape 93) de façon à découvrir la ou les zones métalliques ayant permis l'élaboration de l'information d'identification Id. If there is a match, the integrated circuit is an authentic product. If in doubt, there is a possibility for the user to return the integrated circuit to the manufacturer for further verification, especially when the suspect integrated circuit has malfunctions. During the return of the integrated circuit 92, the housing is opened locally (step 93) so as to discover the metal zone or zones that have made it possible to produce the identification information Id.

Puis, d'une façon analogue à ce qui a été effectué lors de la procédure d'élaboration de l'information d'identification, on détermine une nouvelle image IM2 représentative de la structure granulaire de la ou des zones métalliques découvertes, par exemple en utilisant là encore une technique EBSD (étape 94). Then, in a manner analogous to that carried out during the procedure of elaboration of the identification information, a new IM2 image representative of the granular structure of the metal zone or zones discovered, for example in again using an EBSD technique (step 94).

Puis, on élabore (étape 95) à partir de l'image IM2, une nouvelle information d'identification Id2, d'une façon analogue à celle qui a été effectuée pour l'élaboration de l'information d'identification Id. Then, a new identification information Id2 is produced (step 95) from the image IM2, in a manner analogous to that carried out for the development of the identification information Id.

A l'aide du numéro de série du produit, on retrouve dans la base de données l'information d'identification Id que l'on compare alors avec la nouvelle information d'identification Id2 (étape 96). En cas de concordance, le produit est donc bien un produit original. Par contre, en cas de discordance entre les deux informations d'identification Id et Id2, le produit ayant été retourné par l'utilisateur n'est pas un produit original. I1 convient de noter ici que selon un aspect de l'invention, il est possible de s'assurer du caractère original ou non d'un produit retourné chez le fabricant, sans qu'il soit nécessaire de procéder à un contrôle approfondi de la structure interne et/ou du fonctionnement du circuit intégré. En effet, la simple ouverture locale du boîtier et la prise d'empreinte permettent très simplement et très rapidement de s'assurer de la bonne identité du produit retourné. Using the serial number of the product, the identification information Id is found in the database, which is then compared with the new identification information Id2 (step 96). In case of concordance, the product is therefore an original product. By cons, in case of discrepancy between the two identification information Id and Id2, the product has been returned by the user is not an original product. It should be noted here that according to one aspect of the invention, it is possible to ensure the original character or not of a product returned to the manufacturer, without the need for a thorough control of the structure internal and / or operation of the integrated circuit. Indeed, the simple local opening of the housing and the impression taken very simply and very quickly to ensure the correct identity of the returned product.

Par ailleurs, le fait d'utiliser une zone métallique d'un plot métallique électriquement inactif, ou bien d'une partie d'un plot de contact non destinée à recevoir un fil de connexion, permet d'effectuer cette vérification en minimisant le risque de détérioration du composant, ce qui permet de restituer à l'utilisateur un circuit intégré toujours en état de fonctionnement, même si celui-ci n'est pas un produit original. I1 convient enfin de noter que la technique EBSD est particulièrement bien adaptée à la prise d'empreinte pour des circuits intégrés. En effet, comme indiqué ci avant, même si la surface de la zone métallique est légèrement endommagée lors de l'ouverture locale du boîtier pour la découvrir, on obtiendra toujours la même signature EBSD en raison de la mesure en volume effectuée par cette technique. En outre, même si lors de la vérification, on effectue la prise d'empreinte en effectuant un balayage de la zone métallique dans une direction différente de celle du balayage effectué lors de la prise d'empreinte initiale, on obtiendra encore la même image EBSD. Par ailleurs, la prise d'empreinte par la technique EBSD n'est pas sujette à une évolution dans le temps, et n'est pas sujette à des problèmes de vieillissement. En d'autres termes, l'empreinte mesurée à la sortie de fabrication du produit sera la même que celle obtenue lorsqu'on aura décapsulé le produit et enlevé la résine du boîtier. En effet, si la zone métallique devait subir une évolution microstructurale, cela ne se traduirait que par une homothétie de l'image initiale due à l'éventuelle croissance de grains. Or, dans le domaine de la microélectronique, l'épaisseur des plots de contact utilisés pour la prise d'empreinte, est très importante, typiquement supérieure à 10 microns. Et, à ces épaisseurs, la taille des grains du métal déposé, par exemple l'aluminium, est à l'équilibre et donc les grains ont atteint leur taille maximale. En conséquence, le risque d'évolution microstructurale est très faible voire nul. Par ailleurs, la température à laquelle on effectue la prise d'empreinte est toujours inférieure à celle de la formation du plot de contact, ce qui par conséquent ne pourra pas provoquer d'évolution microstructurale. Furthermore, the fact of using a metal zone of an electrically inactive metal pad, or of a part of a contact pad not intended to receive a connection wire, makes it possible to carry out this verification by minimizing the risk deterioration of the component, which allows to return to the user an integrated circuit always in working condition, even if it is not an original product. Finally, it should be noted that the EBSD technique is particularly well suited to taking impressions for integrated circuits. Indeed, as indicated above, even if the surface of the metal zone is slightly damaged during the local opening of the housing to discover it, we will always get the same EBSD signature because of the volume measurement performed by this technique. In addition, even if during the verification, the impression is taken by scanning the metal zone in a direction different from that of the scan performed during the initial impression, the same EBSD image will still be obtained. . In addition, the impression taken by the EBSD technique is not subject to evolution over time, and is not subject to aging problems. In other words, the measured footprint at the output of the product will be the same as that obtained when the product has been decapsulated and the resin removed from the housing. Indeed, if the metal zone was to undergo a microstructural evolution, this would only result in a homothety of the initial image due to the possible growth of grains. However, in the field of microelectronics, the thickness of the contact pads used for the impression taking is very important, typically greater than 10 microns. And, at these thicknesses, the grain size of the deposited metal, for example aluminum, is at equilibrium and therefore the grains have reached their maximum size. As a result, the risk of microstructural evolution is very low or even nil. Furthermore, the temperature at which the impression is taken is always less than that of the formation of the contact pad, which consequently can not cause microstructural evolution.

Claims (16)

REVENDICATIONS1. Procédé d'identification d'un circuit intégré comportant une zone métallique (ZM) formée lors de la fabrication du circuit intégré, le procédé comprenant une détermination (10) d'une empreinte représentative de la structure granulaire de ladite zone métallique, une élaboration (11) d'une information d'identification (Id) dudit circuit intégré à partir de ladite empreinte, et un stockage (12) de ladite information d'identification dans une mémoire non volatile (NVM) du circuit intégré. REVENDICATIONS1. A method of identifying an integrated circuit comprising a metal zone (ZM) formed during the manufacture of the integrated circuit, the method comprising determining (10) a print representative of the granular structure of said metal zone, a preparation ( 11) an identification information (Id) of said integrated circuit from said imprint, and a storage (12) of said identification information in a nonvolatile memory (NVM) of the integrated circuit. 2. Procédé selon la revendication 1 comprenant en outre un stockage de ladite information d'identification (Id) dans un moyen de mémoire externe (MM) au circuit intégré. The method of claim 1 further comprising storing said identification information (Id) in an external memory means (MM) to the integrated circuit. 3. Procédé selon l'une des revendications précédentes, dans lequel la détermination de ladite empreinte comprend une détermination d'au moins une image numérique (IM) obtenue par diffraction d'électrons rétrodiffusés résultant d'un bombardement de ladite zone métallique avec un faisceau d'électrons balayant ladite zone métallique. 3. Method according to one of the preceding claims, wherein the determination of said fingerprint comprises a determination of at least one digital image (IM) obtained by diffraction of backscattered electrons resulting from a bombardment of said metal zone with a beam electrons sweeping said metal zone. 4. Procédé selon la revendication 3, dans lequel l'élaboration de ladite information d'identification comprend une élaboration d'une information numérique à partir d'éléments remarquables (GR, JG) de ladite au moins une image numérique. 4. The method of claim 3, wherein the development of said identification information comprises developing a digital information from outstanding elements (GR, JG) of said at least one digital image. 5. Procédé selon la revendication 4, dans lequel les éléments remarquables comprennent des caractéristiques relatives aux grains (GR) et aux joints de grains (JG) de la structure de ladite zone métallique. The method of claim 4, wherein the outstanding elements comprise grain (GR) and grain boundary (JG) characteristics of the structure of said metal zone. 6. Procédé selon l'une des revendications 3 à 5, dans lequel l'élaboration de ladite information d'identification comprend une élaboration d'une information numérique à partir de plusieurs images numériques différentes (IM1, IM2) correspondant à ladite zone métallique. 6. Method according to one of claims 3 to 5, wherein the development of said identification information comprises a development of a digital information from several different digital images (IM1, IM2) corresponding to said metal zone. 7. Procédé selon l'une des revendications précédentes, dans lequel le produit comprenant plusieurs zones métalliques, le procédécomprenant une détermination d'au moins deux empreintes respectivement représentatives des structures granulaires d'au moins deux zones métalliques différentes (ZM1, ZM2) et une élaboration de l'information d'identification dudit produit à partir desdites empreintes. 7. Method according to one of the preceding claims, wherein the product comprising a plurality of metal zones, the procedecomprenant a determination of at least two fingerprints respectively representative of the granular structures of at least two different metal zones (ZM1, ZM2) and a developing identification information of said product from said fingerprints. 8. Procédé selon l'une des revendications 3 à 5, prise en combinaison avec la revendication 7, dans lequel l'élaboration de ladite information d'identification (Id) comprend une élaboration d'une information numérique à partir de plusieurs images numériques différentes correspondant à une même zone métallique et/ou à des zones métalliques différentes. The method according to one of claims 3 to 5, taken in combination with claim 7, wherein the development of said identification information (Id) comprises a development of digital information from several different digital images. corresponding to the same metal zone and / or to different metal zones. 9. Procédé selon l'une des revendications précédentes, dans lequel le circuit intégré comprend un niveau de métallisation supérieur (M4), et la ou les zones métalliques comprennent au moins une région métallique située audit niveau de métallisation supérieur. 9. Method according to one of the preceding claims, wherein the integrated circuit comprises an upper metallization level (M4), and the one or more metal zones comprise at least one metal region located at said upper metallization level. 10. Procédé selon la revendication 9, dans lequel ledit niveau de métallisation supérieur comprend des plots de contact (PLT1, PLT2) électriquement connectés aux composants du circuit intégré et au moins un plot métallique électriquement inactif (PLT3) de forme analogue auxdits plots de contact, et ladite au moins une région métallique comprend une partie au moins d'au moins un plot de contact et/ou une partie au moins d'au moins un plot métallique. The method of claim 9, wherein said higher metallization level comprises contact pads (PLT1, PLT2) electrically connected to the components of the integrated circuit and at least one electrically inactive metal pad (PLT3) of a shape similar to said contact pads. and said at least one metal region comprises at least a portion of at least one contact pad and / or at least a portion of at least one metal pad. 11. Procédé selon la revendication 9 ou 10 prise en combinaison avec la revendication 3, dans lequel la surface de ladite au moins une région métallique est inférieure à la surface de la fenêtre de balayage (FN) dudit faisceau d'électrons. The method of claim 9 or 10 taken in combination with claim 3, wherein the surface of said at least one metal region is smaller than the area of the scanning window (FN) of said electron beam. 12. Procédé selon l'une des revendications précédentes, dans lequel la détermination de la ou des empreintes est effectuée avant mise en boîtier (90) du circuit intégré. 12. Method according to one of the preceding claims, wherein the determination of the fingerprint or fingerprints is performed before packaging (90) of the integrated circuit. 13. Procédé de vérification de l'authenticité d'un circuit intégré dont la ou les empreintes ont été obtenues par le procédé selon l'une des revendications précédentes, comprenant une lecture (97) du contenu de ladite mémoire non volatile (NVM). 13. A method of verifying the authenticity of an integrated circuit whose fingerprints or fingerprints were obtained by the method according to one of the preceding claims, comprising a reading (97) of the contents of said non-volatile memory (NVM). 14. Procédé selon la revendication 13, comprenant en outre une comparaison (98) dudit contenu avec l'information d'identification stockée dans ladite mémoire externe (MM). The method of claim 13, further comprising comparing (98) said content with the identification information stored in said external memory (MM). 15. Procédé selon la revendication 13 ou 14, comprenant en outre une ouverture (93) du boîtier de façon à découvrir la ou les zones métalliques, une détermination (94) d'une ou de nouvelles empreintes représentatives de la ou des structures granulaires de la ou des zones métalliques découvertes, une élaboration d'une nouvelle information d'identification (Id2) dudit circuit intégré à partir de la ou des nouvelles empreintes, et une comparaison (96) de ladite information d'identification (Id) et de ladite nouvelle information d'identification (Id2). The method of claim 13 or 14, further comprising an opening (93) of the housing to expose the at least one metal area, a determination (94) of one or more indicia indicative of the at least one granular structure of the one or more metal areas discovered, a development of a new identification information (Id2) of said integrated circuit from the one or more new fingerprints, and a comparison (96) of said identification information (Id) and said new identification information (Id2). 16. Circuit intégré, comprenant une mémoire non volatile (NVM) contenant une information d'identification (Id) représentative de la structure granulaire d'au moins une zone métallique (ZM) formée lors de la fabrication du circuit intégré. Integrated circuit, comprising a non-volatile memory (NVM) containing identification information (Id) representative of the granular structure of at least one metal zone (ZM) formed during the manufacture of the integrated circuit.
FR1060126A 2010-12-06 2010-12-06 Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction Withdrawn FR2968454A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1060126A FR2968454A1 (en) 2010-12-06 2010-12-06 Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1060126A FR2968454A1 (en) 2010-12-06 2010-12-06 Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction

Publications (1)

Publication Number Publication Date
FR2968454A1 true FR2968454A1 (en) 2012-06-08

Family

ID=44119553

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1060126A Withdrawn FR2968454A1 (en) 2010-12-06 2010-12-06 Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction

Country Status (1)

Country Link
FR (1) FR2968454A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024453A1 (en) * 2000-08-31 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, terminal device and communication method
EP1347515A1 (en) * 2002-03-22 2003-09-24 STMicroelectronics S.A. Chip differentiation on the reticule level
US20060187719A1 (en) * 2005-01-06 2006-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor package, ID generating system thereof, ID recognizing system thereof, ID recognition method thereof, semiconductor integrated circuit chip, ID generating system thereof, ID recognizing system thereof, and ID recognition method thereof
WO2008099348A2 (en) * 2007-02-16 2008-08-21 Nxp B.V. Semiconductor device identifier generation
EP2239766A1 (en) * 2008-01-25 2010-10-13 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024453A1 (en) * 2000-08-31 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, terminal device and communication method
EP1347515A1 (en) * 2002-03-22 2003-09-24 STMicroelectronics S.A. Chip differentiation on the reticule level
US20060187719A1 (en) * 2005-01-06 2006-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor package, ID generating system thereof, ID recognizing system thereof, ID recognition method thereof, semiconductor integrated circuit chip, ID generating system thereof, ID recognizing system thereof, and ID recognition method thereof
WO2008099348A2 (en) * 2007-02-16 2008-08-21 Nxp B.V. Semiconductor device identifier generation
EP2239766A1 (en) * 2008-01-25 2010-10-13 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device

Similar Documents

Publication Publication Date Title
FR2810161A1 (en) Electronic memory element comprises floating gate enclosing control gate within u-shaped structure
FR3063385A1 (en) INTEGRATED CIRCUIT WITH REAR-SIDE SLURRY DETECTION AND DECOUPLING CAPACITORS
FR2789516A1 (en) METHOD AND DEVICE FOR DETECTING DEFECTS IN MICROSTRUCTURES
FR3021455A1 (en) PROCESS FOR FLOWING COPPER-FILLED EVIDENTS
FR2980920A1 (en) INTEGRATED CIRCUIT WITH SELF-PROGRAMMED IDENTIFICATION KEY
EP2765575B1 (en) Method for programming a non-volatile resistive memory
EP3796390A1 (en) Microelectronic device including a physical unclonable function realised by resistive memories and fabrication method thereof
FR3048103A1 (en) METHOD FOR DETECTING A SLIMMING OF THE SEMICONDUCTOR SUBSTRATE OF AN INTEGRATED CIRCUIT FROM THE BACK SIDE AND THE CORRESPONDING INTEGRATED CIRCUIT
EP2765577B1 (en) Method for programming a non-volatile resistive memory
EP1346405B1 (en) Method for making an island of material confined between electrodes, and application to transistors
WO2003083769A1 (en) Time-measurement secured transactional electronic entity
FR2981190A1 (en) CIRCUIT FOR FLOWING ELECTRICAL LOADS FOR TIME MEASUREMENT
EP2320469A1 (en) Process of manufacturing a curved circuit
EP2754154A1 (en) Methods for producing and preprogramming a non-volatile resistive phase-change memory
FR2916856A1 (en) METAL / SEMICONDUCTOR RESISTIVITY MEASURING DEVICE
FR2968455A1 (en) Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction
FR2968454A1 (en) Method for identifying integrated circuit that is utilized in personal digital assistant, involves determining impression of granular structure of metallic zone from digital image obtained by backscattered electron diffraction
CA3044925A1 (en) Method for non-destructive testing of a turbomachine part
EP1958258A1 (en) Resistance in an integrated circuit
EP2157608A1 (en) Storage of an image in an integrated circuit
EP3506377A1 (en) Elementary cell comprising a resistive memory and a selection element, level and matrix of levels comprising a plurality of such cells and associated method of fabrication
FR2496989A1 (en) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE HAVING MULTIPLE MISFET TRANSISTORS FORMING A LOGIC CIRCUIT, AND METHOD FOR MANUFACTURING SUCH A DEVICE
EP4232224A1 (en) Method for detecting defects during laser additive manufacturing, data processing device, computer program and storage medium for implementing the method
FR3062234A1 (en) METHOD FOR MANUFACTURING MEMORY DEVICE
FR3000843A1 (en) PROCESS FOR MANUFACTURING LITHIUM-ION BATTERIES

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20130830