LD-RI GRB09-3063FR Société anonyme dite : STMICROELECTRONICS SA Dispositif électronique semi-conducteur comprenant au moins une inductance Invention de : DURAND Cedric GIANESELLO Frederic PILARD Romain GLORIAL Daniel Dispositif électronique semi-conducteur comprenant au moins une inductance LD-RI GRB09-3063EN Public limited company known as: STMICROELECTRONICS SA Semiconductor electronic device comprising at least one inductor Invention of: DURAND Cedric GIANESELLO Frederic PILARD Romain GLORIAL Daniel Semiconductor electronic device comprising at least one inductor
La présente invention concerne le domaine des dispositifs électroniques semi-conducteurs. Des dispositifs électroniques qui comprennent un composant semi-conducteur monté sur un autre composant semi-conducteur ou sur un autre substrat portant des circuits électroniques sont connus. The present invention relates to the field of semiconductor electronic devices. Electronic devices which comprise a semiconductor component mounted on another semiconductor component or on another substrate carrying electronic circuits are known.
Généralement, les circuits intégrés du composant semi-conducteur et les circuits électroniques de l'autre substrat sont reliés électriquement par l'intermédiaire de fils ou de billes de connexion électrique, pour l'alimentation en énergie électrique des circuits intégrés et pour l'échange de signaux électriques. Generally, the integrated circuits of the semiconductor component and the electronic circuits of the other substrate are electrically connected by means of electric connection wires or balls, for the supply of electrical energy to the integrated circuits and for the exchange of electrical signals.
Il est proposé un composant semi-conducteur qui peut comprendre un substrat sur une face avant duquel sont formés des circuits intégrés et une couche d'interconnexion incluant un réseau d'interconnexion, et qui peut comprendre en outre au moins une inductance formée sur une face arrière du substrat et des vias de connexion électrique aménagés dans des trous au travers du substrat et connectés d'une part audit réseau d'interconnexion et d'autre part à ladite inductance. Les circuits intégrés peuvent s'étendre sur une région de la face avant du substrat, au moins l'un desdits vias de connexion électrique pouvant être disposé dans une zone extérieure à cette région. Les circuits intégrés peuvent s'étendre sur une région de la face avant du substrat, au moins l'un desdits vias de connexion électrique pouvant être disposé dans une zone incluse dans cette région et exempte de circuits intégrés. Il est également proposé un dispositif électronique qui peut comprendre un composant semi-conducteur tel que ci-dessus et qui peut comprendre un autre substrat ou un autre composant électronique présentant une face avant en vis-à-vis et à distance de la face arrière dudit substrat et sur laquelle est formée une autre inductance couplée électromagnétiquement à l'inductance dudit composant semi-conducteur. L'espace entre la face arrière du substrat et la face avant de la plaque peut être rempli par une matière isolante, cette matière de remplissage pouvant inclure des particules en une matière magnétique. Des dispositifs électroniques semi-conducteurs vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : - la figure 1 représente une coupe d'un dispositif électronique, selon I-I de la figure 2 ; - la figure 2 représente une vue de dessus du dispositif électronique selon la figure 1 ; - la figure 3 représente une coupe d'un dispositif électronique, selon III-III de la figure 4 ; et - la figure 4 représente une vue de dessus du dispositif électronique selon la figure 3. Selon l'exemple illustré sur les figures 1 et 2, un dispositif électronique 1 peut comprendre un composant semi-conducteur 2, ce dernier comprenant un substrat de base 3 en forme de plaquette, généralement en silicium, qui présente une face avant 4 et une face arrière 5. Sur la face avant 4 du substrat 3 sont réalisés des circuits intégrés 6, puis une couche avant 7 d'interconnexion, les circuits intégrés 6 couvrant une région 8a de la face avant 4, située d'un côté d'une ligne 9, tandis que de l'autre côté de cette ligne 9 s'étend une zone 8b extérieure à la région 8a et exempte de circuits intégrés. La couche d'interconnexion 7 intègre un réseau d'interconnexion 10 qui comprend généralement des pistes de connexion électrique permettant sélectivement la connexion électrique des différents circuits intégrés. Sur la face arrière 5 du substrat 3 est réalisée une inductance 11 qui peut être octogonale, rectangulaire ou circulaire. Dans l'exemple représenté, l'inductance 11 se présente sous la forme d'une spirale rectangulaire à plat (figure 2), présentant une portion d'extrémité intérieure 11 a et une portion d'extrémité extérieure 1 lb. Au travers du substrat 3 sont aménagés des trous 12 et 13 qui d'une part débouchent sur la zone 8b exempte de circuits intégrés, à distance de la ligne 9 et, d'autre part, débouchent sur les portions d'extrémité I l a et l l b de l'inductance 11. Les trous 12 et 13 sont remplis d'une matière conductrice de l'électricité de façon à former des vias de connexion électrique 14 et 15 qui présentent des extrémités en contact avec les portions d'extrémité lla et 1lb de l'inductance 11 et sont prolongés dans la couche d'interconnexion 7 de façon à présenter des extrémités en contact avec des pistes de connexion électrique 16 et 17 du réseau d'interconnexion 10, ces pistes 16 et 17 étant reliées aux circuits intégrés 6. Par exemple, les pistes de connexion électrique 16 et 17 peuvent être formées dans le premier niveau métallique Ml de la couche d'interconnexion 7. Le dispositif électronique 1 peut comprendre en outre un autre composant électronique 18 comprenant un substrat 19 présentant une face avant 20 située en vis-à-vis et à distance de la face arrière 5 du substrat 3 et sur laquelle est formée une autre inductance 21 couplée électromagnétiquement à l'inductance Il du composant semi-conducteur 2. Par exemple, l'inductance 21 peut être géométriquement superposable à l'inductance 11. L'inductance 21 peut être reliée à des composants électroniques ou à autre composant électronique, éventuellement à circuits intégrés, portés par le substrat 19 et non représentés. L'espace séparant la face arrière 5 du substrat 3 et la face avant 20 du substrat 19, peut être rempli par une couche 22 en une matière isolante, par exemple une résine de collage. Cette couche 22 peut renfermer des particules 23 en une matière magnétique de façon à améliorer le couplage électromagnétique entre l'inductance 11 et l'inductance 21, sans que ces particules n'établissent une liaison électrique entre les inductances 1l et 12. There is provided a semiconductor component which may include a substrate on a front side of which integrated circuits and an interconnect layer including an interconnect network are formed, and which may further include at least one inductor formed on one side rear of the substrate and vias electrical connection formed in holes through the substrate and connected firstly to said interconnection network and secondly to said inductor. The integrated circuits may extend over a region of the front face of the substrate, at least one of said electrical connection vias being able to be disposed in an area outside this region. The integrated circuits may extend over a region of the front face of the substrate, at least one of said electrical connection vias may be disposed in an area included in this region and free of integrated circuits. There is also provided an electronic device which may comprise a semiconductor component as above and which may comprise another substrate or another electronic component having a front face facing and away from the rear face of said substrate and on which is formed another inductance electromagnetically coupled to the inductance of said semiconductor component. The space between the rear face of the substrate and the front face of the plate may be filled with an insulating material, this filler may include particles of a magnetic material. Semiconductor electronic devices will now be described by way of nonlimiting examples, illustrated by the drawing in which: - Figure 1 shows a section of an electronic device, according to I-I of Figure 2; FIG. 2 represents a view from above of the electronic device according to FIG. 1; FIG. 3 represents a section of an electronic device, along III-III of FIG. 4; and FIG. 4 represents a view from above of the electronic device according to FIG. 3. According to the example illustrated in FIGS. 1 and 2, an electronic device 1 may comprise a semiconductor component 2, the latter comprising a basic substrate. 3 in the form of a wafer, generally made of silicon, which has a front face 4 and a rear face 5. On the front face 4 of the substrate 3 are formed integrated circuits 6, then a front layer 7 of interconnection, the integrated circuits 6 covering a region 8a of the front face 4, located on one side of a line 9, while on the other side of this line 9 extends a zone 8b outside the region 8a and free of integrated circuits. The interconnection layer 7 integrates an interconnection network 10 which generally comprises electrical connection tracks selectively allowing the electrical connection of the various integrated circuits. On the rear face 5 of the substrate 3 is formed an inductor 11 which may be octagonal, rectangular or circular. In the example shown, the inductor 11 is in the form of a flat rectangular spiral (FIG. 2), having an inner end portion 11a and an outer end portion 1b. Through the substrate 3 are formed holes 12 and 13 which on the one hand open on the zone 8b free of integrated circuits, remote from the line 9 and, on the other hand, open on the end portions I la and 11b of the inductor 11. The holes 12 and 13 are filled with an electrically conductive material so as to form electric connection vias 14 and 15 which have ends in contact with the end portions 11a and 11b of the inductor 11 and are extended in the interconnection layer 7 so as to have ends in contact with the electrical connection tracks 16 and 17 of the interconnection network 10, these tracks 16 and 17 being connected to the integrated circuits 6 For example, the electrical connection tracks 16 and 17 may be formed in the first metallic level M1 of the interconnection layer 7. The electronic device 1 may further comprise another electronic component 18 comprising Raising a substrate 19 having a front face 20 located opposite and at a distance from the rear face 5 of the substrate 3 and on which is formed another inductor 21 electromagnetically coupled to the inductor II of the semiconductor component 2. For example, the inductor 21 may be geometrically superimposable to the inductor 11. The inductor 21 may be connected to electronic components or other electronic component, possibly with integrated circuits, carried by the substrate 19 and not shown. The space separating the rear face 5 of the substrate 3 and the front face 20 of the substrate 19 can be filled by a layer 22 made of an insulating material, for example a bonding resin. This layer 22 may contain particles 23 of a magnetic material so as to improve the electromagnetic coupling between the inductor 11 and the inductor 21, without these particles establishing an electrical connection between the inductances 11 and 12.
Selon l'exemple illustré sur les figures 3 et 4, un inductance 11 est disposée sur une face arrière 5 d'un substrat 3 de telle sorte que ses portions d'extrémité lia et llb sont en face de circuits intégrés 6 formés sur une face avant 4 du substrat 3. According to the example illustrated in FIGS. 3 and 4, an inductor 11 is disposed on a rear face 5 of a substrate 3 so that its end portions 11a and 11b face integrated circuits 6 formed on one side before 4 of the substrate 3.
Comme précédemment, des vias de connexion électrique 14 et 15 sont formés dans des trous 12 et 13 aménagés au travers du substrat 3 et sont prolongés dans une couche d'interconnexion 7 de façon à relier électriquement des portions d'extrémité lla et 1 lb d'une inductance 1l formée sur une face arrière du substrat 3 et des pistes de connexion électrique 16 et 17 d'un réseau d'interconnexion 10 d'une couche avant d'interconnexion 7. La région 8a de la face avant 4 du substrat 3 inclut des zones 24 et 25 exemptes de circuits intégrés, au travers desquelles passent les vias de connexion électrique 14 et 15, à distance des circuits intégrés. I1 résulte de ce qui précède que les inductances 11 et 21 constituent un transformateur et peuvent être utilisées soit pour transmettre des signaux entre les circuits intégrés 6 du composant semi-conducteur 2 et des circuits électroniques portés par le substrat 19, dans un sens ou dans l'autre, soit pour l'alimentation des circuits intégrés 6. La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien d'autres variantes de réalisation sont possibles, sans sortir du cadre défini par les revendications annexées. As before, electrical connection vias 14 and 15 are formed in holes 12 and 13 formed through the substrate 3 and are extended in an interconnection layer 7 so as to electrically connect end portions 11a and 11b an inductor 11 formed on a rear face of the substrate 3 and electrical connection tracks 16 and 17 of an interconnection network 10 of an interconnection front layer 7. The region 8a of the front face 4 of the substrate 3 includes zones 24 and 25 free of integrated circuits, through which the vias of electrical connection 14 and 15 pass away from the integrated circuits. It follows from the above that the inductors 11 and 21 constitute a transformer and can be used either to transmit signals between the integrated circuits 6 of the semiconductor component 2 and the electronic circuits carried by the substrate 19, in one direction or in the other, either for the supply of the integrated circuits 6. The present invention is not limited to the examples described above. Many other embodiments are possible, without departing from the scope defined by the appended claims.