FR2945664A1 - Procede lithographique de doublement de motifs - Google Patents

Procede lithographique de doublement de motifs Download PDF

Info

Publication number
FR2945664A1
FR2945664A1 FR0954189A FR0954189A FR2945664A1 FR 2945664 A1 FR2945664 A1 FR 2945664A1 FR 0954189 A FR0954189 A FR 0954189A FR 0954189 A FR0954189 A FR 0954189A FR 2945664 A1 FR2945664 A1 FR 2945664A1
Authority
FR
France
Prior art keywords
patterns
layer
resin
resin layer
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0954189A
Other languages
English (en)
Inventor
Johann Foucher
Stephanie Gaugiran
Julia Simon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0954189A priority Critical patent/FR2945664A1/fr
Publication of FR2945664A1 publication Critical patent/FR2945664A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Un procédé pour la réalisation de motifs de circuits intégrés est décrit. Le procédé comprend une étape de lithographie d'une première série de motifs dans une première couche de résine. Après le dépôt d'une deuxième couche de résine sur la première série de motifs une étape de lithographie d'une deuxième série de motifs est effectuée. Le procédé est caractérisé par le fait qu'on dépose un revêtement de stabilisation de la première série de motifs avant le dépôt de la deuxième couche. Le procédé permet le doublement de la densité des motifs pouvant être gravés dans les zones critiques.

Description

DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne la lithographie pour la fabrication des circuits intégrés en général et décrit plus particulièrement un procédé destiné à améliorer la gravure de motifs à fréquence de répétition double permettant la réalisation de circuits intégrés dont la densité d'intégration est toujours croissante. ÉTAT DE LA TECHNIQUE L'augmentation exponentielle de la densité d'intégration des circuits intégrés ne s'est jamais démentie depuis les années soixante suivant la loi dite de MOORE (Gordon E. Moore, co-founder of Intel Co.). Un doublement, approximativement tous les deux ans, du nombre de transistors d'un circuit intégré a en effet été observé depuis. La lithographie qui permet de graver les millions de dispositifs d'un circuit intégré est la clé de voûte du processus complexe de réalisation de celui-ci. Des barrières physiques étant maintenant atteintes, la longueur d'onde de la lumière utilisée pour l'insolation des résines est par exemple devenue au fil des années significativement plus grande que la taille des motifs à graver, des progrès technologiques considérables ont dû être réalisés pour cependant permettre la mise en production de nouvelles générations de circuits intégrés. Caractérisée par la taille d'un dispositif standard qu'il est possible de réaliser avec un procédé de fabrication donné, un point mémoire, chaque génération est qualifiée par une dimension exprimée en nanomètres (nm, c'est-à-dire 10-9 mètre) représentant le demi pas de répétition d'un tel dispositif de référence. Ce sont ainsi succédés dans les années passées des procédés de fabrication dit : 90-nm, 65-nm et 45-nm. Ce dernier étant actuellement le procédé standard de l'industrie des semi-conducteurs. Pour que les progrès d'intégration puissent continuer, des techniques ont été élaborées qui permettent à partir des moyens actuels de lithographie d'augmenter la densité de gravure des zones critiques. En effet, le recours à une insolation dans l'ultra violet extrême (EUV) de résines adaptées à ces longueurs d'ondes, de l'ordre d'une dizaine de nanomètres, demande le développement de moyens nouveaux qui ne sont pas encore industriellement disponibles et des investissements considérables. La prochaine génération de circuits intégrés, celle basée sur un procédé de fabrication dit : 32-nm, devra encore avoir recours aux résines classiques et à une insolation avec une source de lumière standard ayant une longueur d'onde de 193 nm. Pour permettre dans ces conditions un nouveau doublement de la densité de motifs dans les zones critiques, des techniques sophistiquées de lithographie ont donc dû être élaborées pour contourner les limitations physiques de la lithographie actuelle. Connues sous l'appellation générale, en anglais, de double patterning ou doublement de motifs, ces techniques permettent en effet d'atteindre le gain espéré en densité d'intégration. Ceci n'est cependant obtenu qu'au prix d'une complexification significative de chaque étape de lithographie où le doublement de motifs doit être mis en oeuvre. Cet objectif peut être atteint en ayant recours à deux dépôts de résine et à deux expositions avant que les motifs, d'une densité double, puissent être effectivement gravés dans les tranches de silicium à la surface desquelles les circuits intégrés sont fabriqués. La première couche de résine doit alors être figée pour qu'elle ne se déforme pas lors de la seconde opération de lithographie. La stabilisation de cette première couche est obtenue actuellement par modification chimique de cette dernière.
Ainsi, pour chacune des étapes de lithographie, plusieurs dépôts de matériaux et résines et plusieurs expositions ou traitements de ces résines et matériaux doivent être mis en oeuvre dans des conditions physico-chimiques souvent incompatibles qui nécessitent que les traitements soient effectuées dans des équipements différents entraînant de nombreuses manipulations et le déplacement des tranches de silicium. Ce qui ne manque pas d'augmenter le temps de fabrication et le coût. C'est donc un objet principal de l'invention que de décrire une nouvelle technique lithographique de doublement de motifs de mise en oeuvre plus simple que les techniques connues.
Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés.
RÉSUMÉ DE L'INVENTION L'invention décrit un procédé pour la réalisation de motifs de circuits intégrés remplissant les objectifs ci-dessus. Le procédé comprend une étape de lithographie d'une première série de motifs dans une première couche de résine. Après le dépôt d'une deuxième couche de résine sur la première série de motifs une étape de lithographie d'une deuxième série de motifs est effectuée. Le procédé est tel qu'on dépose un revêtement de stabilisation de la première série de motifs avant le dépôt de la deuxième couche. De plus, le procédé peut inclure les caractéristiques optionnelles suivantes : - le revêtement de stabilisation est déposé par la technique de dépôt de couches atomiques ; - le revêtement de stabilisation est déposé à une température inférieure à la température de transition vitreuse de la résine de la première couche de résine ; - le revêtement de stabilisation est choisi pour être chimiquement inerte relativement à la première série de motifs ; - le revêtement de stabilisation a une épaisseur qui n'excède pas 2 nanomètres ; - le matériau du revêtement de stabilisation est résistant à la lithographie de la deuxième série de motifs ; - le matériau du revêtement de stabilisation est choisi parmi Si, SiO2, Si3N4 et SiON ; - on utilise la même résine pour la première couche et pour la deuxième 25 couche ; - le dépôt de la deuxième couche est configuré pour recouvrir totalement la première série de motifs ; - on utilise les première et deuxième séries de motifs comme masque dur pour graver des motifs dans au moins une couche sous-jacente ; 30 - la partie du revêtement de stabilisation restant apparente est enlevée par gravure plasma préalablement à la gravure des motifs. L'invention décrit aussi une installation pour la réalisation de motifs de circuits intégrés comportant : - des moyens pour lithographier une première série de motifs dans une première couche de résine ; - des moyens de couchage de résine configurés pour combler, par une deuxième couche de résine, les espaces entre les motifs de la première série de motifs; - des moyens pour lithographier une deuxième série de motifs dans la deuxième couche de résine. Elle comporte en outre des moyens de dépôt d'un revêtement de stabilisation de la première série de motifs en amont des moyens de couchage.
De plus, les moyens de dépôt peuvent inclure optionnellement : un dispositif de dépôt de couche atomique ; un dispositif de gravure plasma. BRÈVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels : La FIGURE 1 décrit à travers un exemple la technique actuelle de double exposition qui permet de doubler la densité de gravure dans les zones critiques. La FIGURE 2 décrit le procédé selon l'invention qui utilise un revêtement sous forme d'une couche de stabilisation de la première couche de résine. La FIGURE 3 est un diagramme montrant que la couche anti-réflective nécessaire pour les opérations d'insolation n'est pas affectée par le dépôt de la couche de stabilisation. La FIGURE 4 illustre un exemple d'appareillage de lithographie permettant la mise en oeuvre de l'invention. Les dessins joints sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. DESCRIPTION DÉTAILLÉE DE L'INVENTION La figure 1 décrit à travers un exemple la technique actuelle de double exposition qui permet de doubler la densité de gravure dans les zones critiques. Une première opération classique de lithographie est effectuée qui comprend le dépôt d'une couche de résine (couchage) suivi d'une première insolation ou exposition de motifs d'une période double de ceux que l'on désire obtenir. La résine photosensible est par exemple une résine dite positive. Auquel cas les zones insolées 100 deviennent solubles et sont dissoutes par un solvant approprié lors de l'opération suivante de développement. Le schéma 110 montre le résultat de la première étape de lithographie. Des motifs de résine 112, de période double, restent en place là où la résine n'a pas été exposée. Il est bien connu qu'un résultat identique peut aussi être obtenu en utilisant une résine négative et en inversant les zones exposées et celles masquées. Le substrat sur lequel les opérations précédentes ont été réalisées est le plus généralement une tranche de silicium 120 vue en coupe à l'une quelconque des nombreuses étapes, en particulier de lithographie, que requiert la fabrication des circuits intégrés. La tranche peut déjà donc comprendre à sa surface plusieurs couches 122 obtenues, par exemple, par diffusion et par dépôt de matériaux divers. Le but final d'une opération de lithographie est de graver une ou plusieurs de ces couches supérieures pour former graduellement tous les dispositifs de tous les circuits intégrés qu'une seule tranche peut contenir à sa surface. Les couches à graver sont typiquement de l'oxyde de silicium (SiO2), du silicium polycristallin, des métaux comme l'aluminium et le cuivre, etc.
Pour améliorer la qualité et la précision de la lithographie il est courant qu'une couche dite BARC (de l'anglais bottom anti reflective coating ) soit aussi déposée préalablement au dépôt de la première couche de résine. Comme le nom le suggère la couche BARC 121 empêche les réflexions de lumière sur le substrat lors des expositions. Réflexions qui viendraient autrement insoler la résine indirectement, ce qui diminuerait la précision de définition des motifs à graver. Pour pouvoir procéder à la seconde opération de lithographie la résine doit être figée afin que les motifs 112 définis par la première étape de lithographie ne se déforment pas. Différentes techniques sont actuellement utilisées qui sont toutes basées sur une stabilisation de la résine obtenue par modification chimique de cette dernière. Stabilisation qui peut être effectuée à l'aide d'un recuit à haute température, d'une application d'un film polymère qui interagit chimiquement avec la résine, d'une implantation ionique, d'une réaction chimique en phase vapeur ou encore d'une exposition à un rayonnement ultra violet. Quelle que soit la méthode utilisée la résine des motifs formés est chimiquement modifiée 114. Un deuxième couchage de résine peut alors être effectué 130 par- dessus les motifs existants. Il vient recouvrir et combler tous les espaces où la première couche a été dissoute. Une deuxième insolation 102 de motifs décalés d'une demi période est ensuite effectuée. Elle permet de créer une deuxième série de motifs 116 après que la résine insolée de la deuxième couche a été dissoute comme lors de la première étape. La résine des motifs créés lors de la première étape ayant été modifiée 114 elle est devenue résistante au solvant. Les premiers motifs 118 restent en place. On obtient ainsi un doublement de la densité des motifs qui servent de masque dur pour pouvoir être finalement gravés 140 dans la ou les couches supérieures de la tranche en cours de fabrication. La gravure consiste par exemple à enlever une couche d'oxyde pour pouvoir ensuite pratiquer, à l'endroit des motifs gravés dans l'oxyde, une diffusion d'un dopant du matériau semi-conducteur mis à nu, le silicium dans la plupart des cas. Ce afin de former tous les composants constituant un circuit intégré. Bien entendu, après gravure et préalablement à la diffusion, toute la résine, chimiquement modifiée ou non, aura été enlevée. De même la couche BARC aura été dissoute dans les motifs, lors de gravure, ou préalablement à celle-ci, et le reste enlevé avec la résine avant diffusion. Outre le fait qu'en fonction de la méthode employée pour figer les motifs de la première couche de résine, un appareillage distinct devra pouvoir être utilisé, avec les inconvénients mentionnés dans l'état de la technique, il reste toujours avec ce procédé que les motifs les plus critiques sont gravés à partir de deux populations de résine dont l'une a subi un traitement chimique fort et pas l'autre. Pour les dimensions à atteindre (32-nm), la lithographie est une opération extrêmement délicate dont l'uniformité sur toute la surface d'une tranche (communément d'un diamètre de 30 centimètres) et la reproductibilité d'une tranche à l'autre sont essentielles. La fenêtre de réglage du procédé pourra être trop étroite pour garantir des rendements de fabrication suffisamment élevés. Des paramètres tels que la rugosité des motifs produits à partir de l'une et l'autre des populations de résine pourra être très différente rendant difficile la recherche d'un compromis. La figure 2 décrit le procédé selon l'invention qui permet le doublement des motifs dans les zones critiques et qui utilise un revêtement sous forme d'une couche de stabilisation de la première couche de résine.
La première étape de lithographie est identique à celle qui a été décrite en figure 1. Le résultat est le même 210. Des motifs de résine de période double 212 sont comme précédemment formés à la surface de la tranche en cours de fabrication. Pour protéger ces premiers motifs lors de la deuxième étape de lithographie le procédé selon l'invention n'a cependant pas recours à une modification chimique de la résine. Les motifs sont revêtus d'une couche très mince d'un matériau protecteur 214 qui procure une stabilisation mécanique des premiers motifs sans altérer la résine pour éviter les problèmes mentionnés ci-dessus.
La croissance de la couche de stabilisation est avantageusement obtenue à une échelle atomique par une méthode récursive dite ALD de l'anglais atomic layer deposition . À chaque cycle, une couche du matériau choisi pour assurer la stabilisation des premiers motifs est formée. Chaque cycle est auto limitatif. Une seule couche atomique croît uniformément sur toute la surface exposée quel que soit le facteur de forme tridimensionnel des motifs. La croissance uniforme se fait notamment aussi sur la tranche des motifs de résine 214. La croissance n'est pas altérée par la présence de poussières, elle se fait dessous. L'ALD est une forme de déposition chimique en phase vapeur. La croissance mono atomique de la couche est obtenue par l'introduction successive, dans une chambre de déposition, de deux matériaux dits précurseurs sous forme gazeuse. Après chaque réaction le gaz introduit est purgé ce qui assure le contrôle atomique de la croissance. Le processus est répété autant de fois qu'il est nécessaire pour obtenir l'épaisseur désirée.
Chaque couche atomique va de quelques dixièmes d'A (Angstrom : 0,1 nm ou 10-10 mètre) à quelques A. Le matériau déposé par ALD pour assurer la stabilité mécanique des premiers motifs est typiquement de l'oxyde de silicium (SiO2). Dans ce cas la vitesse de croissance est de l'ordre de 6 A par cycle. Chaque cycle prend moins d'une minute à une température assez basse : 100°C. Ces conditions sont compatibles avec les étapes traditionnelles de lithographie utilisées actuellement pour le doublement de motifs. Typiquement, 2 à 3 minutes sont nécessaires pour l'étape traditionnelle de stabilisation au cours de laquelle les premiers motifs sont figés comme décrit en figure 1. Le dépôt par ALD se faisant à une température inférieure 130°C, qui est typiquement la température de transition vitreuse de la résine utilisée lors de la première étape de lithographie, aucune modification physique et chimique des premiers motifs de résine ne se produit.
Par ailleurs, la croissance du dépôt par ALD étant auto limitative elle ne dépend que très peu de paramètres autres que l'état de la surface de la tranche, les matériaux exposés, les matériaux gazeux précurseurs introduits successivement dans la chambre et la température des réactions. Le dépôt ainsi réalisé dans des conditions nominales est toujours conforme et uniforme à l'échelle d'une tranche. On ne note aucune sensibilité à la densité des motifs, l'épaisseur de la couche reste toujours la même. Les premiers motifs étant revêtus d'une couche de stabilisation 214 les opérations suivantes de lithographie peuvent se succéder comme décrit en figure 1. Un deuxième couchage de résine est effectué 230 par-dessus les motifs existants. Il vient combler tous les espaces où la première couche a été dissoute. Une deuxième insolation de motifs décalés d'une demi période est effectuée comme précédemment pour créer la deuxième série de motifs 216 permettant d'atteindre la densité d'intégration souhaitée. On obtient ces motifs après que la résine insolée de la deuxième couche a été dissoute au développement comme lors de la première étape. La résine des motifs créés lors de la première étape étant protégée par la couche de stabilisation elle n'est pas dissoute. Les premiers motifs 218 restent en place. La couche de stabilisation 214 est facilement enlevée 219 par gravure plasma (gravure sèche se déroulant à basse température au sein d'un plasma créé dans la chambre de déposition) là où elle est apparente. On obtient ainsi un doublement de la densité des motifs qui servent de masque dur pour pouvoir être finalement gravés 240 dans la ou les couches supérieures de la tranche en cours de fabrication comme décrit en figure 1. Dans ce procédé la résine des premiers motifs n'est pas modifiée chimiquement. La résine utilisée pour la deuxième étape de lithographie est avantageusement la même que celle utilisée pour la première étape. Il n'y a donc bien qu'une seule population de résine assurant une uniformité de comportement pour le réglage des paramètres de lithographie. L'adhésion de la résine sur la couche de stabilisation n'est pas altérée. L'épaisseur de cette dernière étant très faible, elle est avantageusement de 1 à 2 nm, il n'y a pas non plus de différences dimensionnelles notables, de biais, entre les premiers motifs 218 et les seconds 216.
Un paramètre important pour la qualité de la lithographie est l'absence de réflexions à partir du substrat lors des insolations de la résine. À cette fin, comme mentionné en figure 1, une couche dite BARC 221 est déposée préalablement aux opérations de lithographie. Cette couche est généralement constituée de carbone amorphe. Elle sert aussi de masque dur lors de l'opération de gravure plasma mentionnée ci-dessus. Cependant, la croissance de la couche de stabilisation 214 se fait aussi à partir de cette couche destinée à empêcher les réflexions. Le diagramme de la figure 3 montre que la propriété anti-réflective de la couche BARC n'est pas altérée, et elle peut même être améliorée, en fonction des matériaux utilisés pour la deuxième étape de lithographie. Avec une couche de carbone amorphe de 0,1 micron 310 on constate un impact limité d'une couche de SiO2 et une amélioration avec du Si3N4 (nitrure de silicium) et du SiON (oxyde de silicium nitruré). On remarquera que les valeurs ci-dessus sont établies avec une couche de stabilisation de 5 nm pour chacun des matériaux comparés. Couche plus épaisse que celle qui est en réalité suffisante mais qui permet de montrer à fortiori qu'une couche d'épaisseur inférieure (par exemple jusqu'à 2 nm et avantageusement entre 0,5 nm et 2nm et plus précisément entre 1 nm et 2nm) ne vient en rien altérer le bon comportement de la couche BARC sous jacente.
La figure 4 est une vue d'un exemple d'appareillage 410 du type de ceux que l'on utilise en production pour enchaîner automatiquement toutes les opérations de lithographie à chaque étape de fabrication d'une tranche de circuits intégrés. C'est-à-dire, comme on l'a vu dans les figures 1 et 2 : le couchage de la résine, son exposition, son développement et la gravure des motifs dans la ou les couches superficielles (oxyde, etc.) de la tranche en cours de fabrication. Ce type d'appareillage de lithographie comporte de nombreux modules polyvalents pour pouvoir enchaîner les opérations ci-dessus sur plusieurs tranches en parallèle. Il occupe en général une surface au sol importante, supérieure à 10 m2 et inclut tous les moyens informatiques nécessaires au contrôle automatique d'un processus de lithographie aussi complexe que celui décrit dans les figures précédentes, processus qui permet de doubler la densité des motifs.
Pour la mise en oeuvre de l'invention on peut faire en sorte qu'au moins un des modules polyvalents soit adapté comme chambre de dépôt 420 pour la croissance de la couche de stabilisation par ALD. Comme décrit en figure 2, la croissance se fait en couches atomiques successives en introduisant à chaque cycle, séquentiellement, deux matériaux dits précurseurs sous forme de gaz 422. La chambre est systématiquement purgée 424 avant chaque nouvelle introduction de gaz. Les réactions se font sur toute la surface de la tranche exposée aux gaz 426. Comme expliqué en figure 2 la couche de stabilisation est aussi enlevée par gravure plasma après la seconde étape de lithographie qui a permis de doubler la densité des motifs dans les zones critiques. Ceci se fera avantageusement dans la même chambre 420 qui sera adaptée pour les deux opérations.

Claims (13)

  1. REVENDICATIONS1. Procédé pour la réalisation de motifs de circuits intégrés comprenant : une étape de lithographie d'une première série de motifs (212) dans une première couche de résine ; le dépôt d'une deuxième couche de résine (230) sur la première série de motifs; une étape de lithographie d'une deuxième série de motifs (216) dans la résine utilisée pour la deuxième couche ; caractérisé par le fait qu'on dépose un revêtement de stabilisation (214) de la première série de motifs avant le dépôt de la deuxième couche.
  2. 2. Procédé selon la revendication 1 dans lequel le revêtement de stabilisation (214) est déposé par la technique de dépôt de couches atomiques.
  3. 3. Procédé selon l'une des revendications précédentes dans lequel le revêtement de stabilisation (214) est déposé à une température inférieure à la température de transition vitreuse de la résine de la première couche de résine.
  4. 4. Procédé selon l'une des revendications précédentes, dans lequel le revêtement de stabilisation (214) est choisi pour être chimiquement inerte relativement à la première série de motifs (212).
  5. 5. Procédé selon l'une des revendications précédentes dans lequel le revêtement de stabilisation (214) a une épaisseur qui n'excède pas 2 nanomètres.
  6. 6. Procédé selon l'une des revendications précédentes dans lequel le matériau du revêtement de stabilisation (214) est résistant à la lithographie de la deuxième série de motifs.
  7. 7. Procédé selon l'une des revendications précédentes dans lequel le matériau du revêtement de stabilisation (214) est choisi parmi Si, SiO2, Si3N4 et SiON.
  8. 8. Procédé selon l'une des revendications précédentes dans lequel on utilise la même résine pour la première couche et pour la deuxième couche (230).
  9. 9. Procédé selon l'une des revendications précédentes dans lequel le dépôt de la deuxième couche (230) est configuré pour recouvrir totalement la première série de motifs.
  10. 10. Procédé selon l'une des revendications précédentes dans lequel on utilise 5 les première (218) et deuxième (216) séries de motifs comme masque dur pour graver (240) des motifs dans au moins une couche sous-jacente.
  11. 11. Procédé selon la revendication précédente dans lequel la partie du revêtement de stabilisation restant apparente est enlevée (219) par gravure plasma préalablement à la gravure des motifs (240). 10
  12. 12. Installation (410) pour la réalisation de motifs de circuits intégrés comportant : des moyens pour lithographier une première série de motifs dans une première couche de résine ; des moyens de couchage de résine configurés pour combler, par une 15 deuxième couche de résine, les espaces entre les motifs de la première série de motifs; des moyens pour lithographier une deuxième série de motifs dans la deuxième couche de résine ; caractérisée par le fait qu'elle comporte des moyens de dépôt (420) d'un 20 revêtement de stabilisation de la première série de motifs en amont des moyens de couchage.
  13. 13. Installation selon la revendication précédente dans laquelle les moyens de dépôt comportent un dispositif (420) de dépôt de couches atomiques.
FR0954189A 2009-06-19 2009-06-19 Procede lithographique de doublement de motifs Pending FR2945664A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0954189A FR2945664A1 (fr) 2009-06-19 2009-06-19 Procede lithographique de doublement de motifs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0954189A FR2945664A1 (fr) 2009-06-19 2009-06-19 Procede lithographique de doublement de motifs

Publications (1)

Publication Number Publication Date
FR2945664A1 true FR2945664A1 (fr) 2010-11-19

Family

ID=41611200

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0954189A Pending FR2945664A1 (fr) 2009-06-19 2009-06-19 Procede lithographique de doublement de motifs

Country Status (1)

Country Link
FR (1) FR2945664A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015848A1 (fr) * 2006-07-31 2008-02-07 Tokyo Ohka Kogyo Co., Ltd. Procédé de formation de motif, matériau formant un film d'oxyde de métal et procédé d'utilisation du matériau formant un film d'oxyde de métal
WO2008059440A2 (fr) * 2006-11-14 2008-05-22 Nxp B.V. Double façonnage en lithographie, pour améliorer une densité spatiale de caractéristiques
US20090209105A1 (en) * 2008-02-15 2009-08-20 Tokyo Electron Limited Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20090253078A1 (en) * 2008-04-07 2009-10-08 Sokudo Co., Ltd. Double exposure lithography using low temperature oxide and uv cure process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015848A1 (fr) * 2006-07-31 2008-02-07 Tokyo Ohka Kogyo Co., Ltd. Procédé de formation de motif, matériau formant un film d'oxyde de métal et procédé d'utilisation du matériau formant un film d'oxyde de métal
US20100003622A1 (en) * 2006-07-31 2010-01-07 Tokyo Ohka Kogy Co., Ltd Pattern-forming method, metal oxide film-forming material and method for using the metal oxide film-forming material
WO2008059440A2 (fr) * 2006-11-14 2008-05-22 Nxp B.V. Double façonnage en lithographie, pour améliorer une densité spatiale de caractéristiques
US20090209105A1 (en) * 2008-02-15 2009-08-20 Tokyo Electron Limited Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20090253078A1 (en) * 2008-04-07 2009-10-08 Sokudo Co., Ltd. Double exposure lithography using low temperature oxide and uv cure process

Similar Documents

Publication Publication Date Title
JP5726693B2 (ja) 半導体装置の製造方法
EP2939262B1 (fr) Procédé microélectronique de gravure d'une couche
FR3013503A1 (fr) Procede de gravure selective d’un masque dispose sur un substrat silicie
FR2810159A1 (fr) Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
EP3152786B1 (fr) Procede de texturation aleatoire d'un substrat semi-conducteur
WO2016102628A1 (fr) Procédé de réalisation de motifs
EP3249468B1 (fr) Procédé de réalisation de motifs
FR2931015A1 (fr) Procede de realisation de cavites d'air dans des microstructures, notamment du type structures d'interconnexions a cavites d'air pour circuit integre
EP3465739B1 (fr) Procédé de formation d'un motif de guidage fonctionnalisé pour un procédé de grapho-épitaxie
EP2487708B1 (fr) Procédé d'obtention d'un réseau de plots nanométriques
EP4078291B1 (fr) Procede de nanostructuration d'un substrat
FR2588416A1 (fr) Procede de formation selective d'un film depose
WO2002005336A1 (fr) Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite
FR2945664A1 (fr) Procede lithographique de doublement de motifs
FR3057991A1 (fr) Procede de formation d’un guide d’assemblage fonctionnalise
EP3913433B1 (fr) Procédé de fabrication de moules pour lithographie par nano-impression et procédé de fabrication d'un calculateur à réseaux de neurones récurrents
FR2972293A1 (fr) Procédé de fabrication d'un circuit intégré sur la formation de lignes et de tranches
FR2960658A1 (fr) Lithographie par impression nanometrique
TW201011335A (en) Anti-reflective surfaces and methods for making the same
EP3238232B1 (fr) Procédé d'obtention de motifs dans une couche
FR2844396A1 (fr) Procede de realisation d'un composant electronique integre et dispositif electrique incorporant un composant integre ainsi obtenu
FR2899377A1 (fr) Procede de realisation de structures en multicouches a proprietes controlees
FR3111736A1 (fr) Procédé de réalisation d’une couche sur certaines surfaces seulement d’une structure
FR2826507A1 (fr) Procede de traitement de zones complementaires de la surface d'un substrat et produit semi-conducteur obtenu par ce procede
WO2023213971A1 (fr) Procédé de formation d'une couche à base d'un matériau diélectrique sur une couche à base d'un matériau iii-v gravé