FR2935816A1 - Dispositif et procede de traitement d'une requete d'interruption d'un programme dans l'unite de calcul d'un systeme de calculateurs - Google Patents

Abstract

Dispositif ayant deux unités de calcul (1, 2, 16, 17) fonctionnant selon un premier mode au cours duquel les unités traitent des programmes différents ou selon un second mode traitant des programmes identiques. Les sorties des unités sont comparées et en cas de différence, un défaut sera signalé. L'unité de contrôle d'interruption (9) est reliée à des unités de commande (5, 10, 11) du système de calculateurs, externes, émettant des requêtes d'interruption. Chaque unité de commande (5, 10, 11) n'est associée qu'à une mémoire (13, 14, 15) de l'unité, et enregistrant la requête d'interruption de l'unité de commande (5, 10, 11) jusqu'à ce qu'au moins une unité de calcul ait traité la requête d'interruption.

Description

1 Domaine de l'invention La présente invention concerne un dispositif de traitement d'une requête d'interruption d'un programme dans une unité de calcul d'un système de calculateurs ayant au moins deux unités de calcul qui fonctionnent selon un premier mode de fonctionnement au cours duquel les unités de calcul traitent des programmes différents ou selon un second mode de fonctionnement dans lequel les deux unités de calcul traitent des programmes identiques, les sorties des unités de calcul étant ensuite comparées les unes aux autres et en cas de différence, un défaut sera signalé, une unité de contrôle d'interruption étant reliée à au moins deux unités de calcul. L'invention concerne également un procédé de traitement d'une requête d'interruption d'un programme dans une unité de calcul d'un système de calculateurs.

Etat de la technique Dans les applications concernant la sécurité comme par exemple en technique automobile ou en technique d'automatisation, il faut éviter soigneusement les défauts des circuits d'un microprocesseur. Pour cette raison, on exécute des surveillances qui doivent détecter les défauts. Le document DE 103 32 700 Al décrit un procédé et un dispositif pour commuter entre au moins deux modes de fonctionnement dans une unité de traitement. L'unité de traitement ou processeur comporte deux processeurs de base dans lesquels, selon un premier mode de fonctionnement, les deux processeurs de base exécutent des programmes différents, alors que dans un second mode de fonctionnement, ils exécutent un programme identique, les résultats des deux calculateurs de base étant comparés et toute différence est signalée comme défaut.

Dans le cas d'un système à plusieurs calculateurs de base ou unité de calcul, on peut traiter simultanément plusieurs programmes. Un programme activé peut être interrompu par l'arrivée d'une requête d'interruption et exécuter une routine dite de service d'interruption ou routine de traitement d'interruption. Mais il peut également arriver qu'une unité de calcul soit bloquée pour répondre à la

2 requête d'interruption et cette requête d'interruption sera alors mémorisée. But de l'invention La présente invention a pour but de développer un dispositif et un procédé permettant de traiter une requête d'interruption d'un programme dans une unité de calcul d'un système de calculateurs, permettant de traiter de manière fiable la requête d'interruption dans un système à processeurs multiples. Exposé et avantages de l'invention A cet effet, l'invention concerne un dispositif de traitement d'une requête d'interruption d'un programme d'une unité de calcul d'un système de calculateurs du type défini ci-dessus, caractérisé en ce que l'unité de contrôle d'interruption est reliée à des unités de commande du système de calculateurs, externes, émettant des requêtes d'interruption, chaque unité de commande n'étant associée qu'à une mémoire de l'unité de contrôle d'interruption, qui conduit à au moins une unité de calcul, la mémoire enregistrant la requête d'interruption de l'unité de commande jusqu'à ce qu'au moins une unité de calcul ait traité la requête d'interruption.

Le dispositif selon l'invention offre l'avantage de tenir compte de toutes les demandes adressées à un système à processeurs multiples et qui fonctionne selon deux modes de fonctionnements différents. Ainsi, dans le mode de fonctionnement dans lequel les unités de calcul utilisent des programmes différents, cela garantit que des requêtes d'interruption différentes d'origine externe soient transmises à des unités de calcul différentes pour y être traitées. De cette manière, on arrive à une meilleure capacité de réaction en réponse à des évènements externes dans ce mode de fonctionnement. Il est assuré que la requête d'interruption ne soit transmise qu'à une unité de calcul ou à plusieurs unités de calcul. La performance globale des systèmes de calcul s'améliore, car un programme sera moins interrompu par des requêtes d'interruption. Toute requête d'interruption qui se produit pendant la période au cours de la commutation d'un mode de fonctionnement à l'autre mode de fonctionnement sera traitée en toute sécurité. De plus,

3 dans le mode de fonctionnement dans lequel les deux unités de calcul traitent un programme identique, cela assure que la requête d'interruption sera exécutée simultanément par les deux unités de calcul de façon à pouvoir comparer les résultats fournis par les unités de calcul et en vérifier la correction. De manière avantageuse, la mémoire est formée de compteurs et la valeur du compteur (état de comptage) dépend du nombre d'unités de recherche auquel est relié le compteur. Comme chaque unité de commande externe a une mémoire spéciale, on constate en toute fiabilité, combien d'unités de calcul doivent être émises par l'unité de calcul émettant une requête d'interruption. Si la demande d'interruption ne devait être transmise qu'à l'unité de calcul, la valeur maximale de l'état du compteur est égale à un, pour trois unités de calcul, il s'agira de deux, etc....

Selon un développement, l'arrivée d'une requête d'interruption provenant de l'unité de commande incrémente la mémoire qui lui est associée et lorsque la requête d'interruption a été traitée, l'unité de calcul sera décrémentée. Cela garantit qu'à l'arrivée d'une requête d'interruption qui ne peut être transférée à l'unité de calcul souhaitée, la requête d'interruption sera enregistrée par l'incrémentation de l'état du compteur. Si l'unité de calcul libère la requête d'interruption qui était bloquée jusqu'à lors pour l'unité de calcul, celle-ci sera enregistrée en ce que l'état du compteur sera abaissé d'une unité. On évite ainsi en toute sécurité que la requête d'interruption soit transmise à des unités de calcul qui ne sont pas couplées à l'unité de commande émettant la requête d'interruption par le compteur. Selon un développement, la requête d'interruption est affichée par la mémoire pour être traitée par les unités de calcul jusqu'à ce qu'un état de comptage du compteur affiche la valeur zéro. Aussi longtemps que l'état du compteur est différent de zéro, la requête d'interruption est pendante et elle reste signalée aux unités de calcul. Cette procédure est particulièrement avantageuse si la requête d'interruption doit être traitée par plusieurs unités de calcul. Ce n'est

4 que si la dernière unité de calcul a appelé la requête d'interruption, que l'état du compteur sera égal à zéro. De manière avantageuse, l'unité de contrôle d'interruption comporte une entrée de signal pour afficher le mode de fonctionnement respectif du système de calculateurs. Dans le mode de fonctionnement auquel toutes les unités de calcul traitent des programmes différents, chaque unité de commande est associée à une unité de calcul. En revanche, dans le mode de fonctionnement dans lequel toutes les unités de calcul traitent des programmes identiques, chaque unité de commande est associée à une unité de calcul. L'entrée de signal est commutée par l'unité de commande d'interruption. Il n'y a pas de reprogrammation de l'unité de contrôle d'interruption dans le sens d'une nouvelle attribution des unités de commande aux unités de calcul, car cette attribution est déjà mémorisée pour les deux unités de fonctionnement dans l'unité de contrôle d'interruption. L'absence de reprogrammation se traduit par un gain de temps supplémentaire. Selon un autre développement de l'invention, chaque unité de calcul est représentée par un bit enregistré dans un bit masque de la mémoire associée seulement à une unité de commande externe, lors de l'arrivée de la requête d'interruption de l'unité de commande dont la requête d'interruption aura été reconnue par l'unité de calcul. Ainsi, chaque unité de calcul du système de calculateurs est identifiée sans équivoque. On évite en toute sécurité un accès multiple d'une unité de calcul à une mémoire de l'unité de contrôle d'interruption. A l'arrivée d'une requête d'interruption qui ne peut être reprise instantanément par l'unité de calcul concernée par la requête d'interruption, on enregistre le bit associé à l'unité de calcul dans la mémoire. En variante, chaque unité de calcul efface le bit qui lui est associé, après avoir traité la requête d'interruption dans le bit masque de la mémoire. Cela garantit que chaque unité de calcul ne traite qu'une seule fois la requête d'interruption. Pour la réalisation pratique, il suffit uniquement d'opérations logiques de sorte que cette solution est très économique. Selon un autre développement de l'invention, on connaît un procédé de traitement d'une requête d'interruption d'un programme dans une unité de calcul d'un système de calculateurs ayant au moins deux unités de calcul travaillant selon un premier mode de 5 fonctionnement dans lequel les unités de calcul traitent des programmes différents ou dans un second mode de fonctionnement, dans lequel les deux unités de calcul traitent des programmes identiques, les sorties des unités de calcul étant ensuite comparées et en cas de différence, il y a indication d'un défaut.

Pour traiter en toute sécurité la requête d'interruption dans un système à processeurs multiples, au moins deux unités de commande externes envoient une requête d'interruption à l'unité de contrôle d'interruption pour être exécutée par au moins l'une des unités de calcul et ensuite, les unités de calcul, doivent être associées à au moins deux unités de commande externes, les requêtes d'interruption étant enregistrées dans au moins l'une des mémoires associée à l'unité de commande de l'unité de contrôle d'interruption, si l'unité de calcul qui exécute la requête d'interruption, est bloquée pour traiter cette requête d'interruption.

Ainsi, non seulement, on tient compte de toutes les demandes concernant un système à processeurs multiples, mais également des difficultés de commutation du mode de fonctionnement pendant lequel toutes les unités de calcul traitent des programmes différents, vers le mode de fonctionnement dans lequel toutes les unités de calcul ne traitent qu'un programme et réciproquement. Dans le mode de fonctionnement au cours duquel les unités de calcul traitent des programmes différents, la requête d'interruption est transmise seulement à une unité de calcul ou au choix à plusieurs unités de calcul.

En initialisant l'unité de contrôle d'interruption, on enregistre chaque unité de calcul qui peut intéresser l'unité de commande. Si plusieurs unités de commande prévues comme périphériques émettent chacune une requête d'interruption, la requête d'interruption ne sera mémorisée que dans la mémoire associée à l'unité

6 de commande et la requête d'interruption enregistrée dans une mémoire sera traitée par plusieurs unités de calcul. Cela garantit que chaque unité de calcul accède à la requête d'interruption qui la concerne. D'une manière avantageuse, la mémoire comporte un compteur qui est incrémenté lorsqu'arrive une requête d'interruption qui ne peut être transmise à une unité de calcul, alors que le compteur sera décrémenté si l'unité de calcul libère la requête d'interruption ou la traite. La requête d'interruption est ainsi enregistrée par l'incrémentation de la valeur du compteur. Si l'unité de calcul libère la requête d'interruption qui était jusqu'alors bloquée pour l'unité de calcul, cette situation est également enregistrée en ce que le compteur est de nouveau décrémenté. Selon un développement, la mémoire enregistre un bit représentant l'unité de calcul dans la mémoire lorsqu'arrive une requête d'interruption qui ne peut être transmise à une unité de calcul et le bit représentant l'unité de calcul sera effacé si l'unité de calcul libère la requête d'interruption et la traite. Le bit associé à l'unité de calcul, donne une possibilité simple d'identifier l'unité de calcul sans équivoque.

Dessins La présente invention sera décrite ci-après à l'aide de nombreux modes de réalisation dont certains sont représentés dans les dessins annexés dans lesquels : - la figure 1 est un schéma de principe d'un système à double noyau comportant un contrôleur d'interruption, - la figure 2 montre un premier exemple de réalisation d'un contrôleur d'interruption, - la figure 3 montre un exemple de réalisation d'un ordinogramme schématique du procédé de l'invention, - la figure 4 montre un second exemple de réalisation d'un contrôleur d'interruption. Description de modes de réalisation Par convention, dans la description faite ci-après, on utilisera les mêmes références pour désigner les mêmes éléments.

7 La figure 1 montre un système de calculateurs 1 comportant deux calculateurs 2, 3. Les sorties des calculateurs 2 et 3 sont reliées à une unité de comparaison 4 et ensuite à un bus de données 5. Le bus de données 5 est relié à une mémoire principale 6, à une mémoire flash 7, à un périphérique 8 et à un contrôleur d'interruption 9. Les entrées du contrôleur d'interruption 9 reçoivent non seulement le bus de données 5, mais également les horloges 10 et 11. En outre, les sorties du contrôleur d'interruption 9 sont reliées aux calculateurs 2 et 3. Les calculateurs 2 et 3, l'unité de comparaison 4 et le contrôleur d'interruption 9 sont installés sur un substrat semi-conducteur commun 12. Le système de calculateurs 1 décrit est également appelé système à verrouillage à double noyau. Dans un tel système de calculateurs 1, les deux calculateurs traitent en parallèle un même programme. Les résultats du traitement du programme apparaissant aux sorties des calculateurs 2 et 3, sont contrôlés par l'unité de comparaison 4 pour déceler une différence. En cas de différence entre les deux signaux de sortie, l'unité de comparaison 4 constate un défaut. Si les deux signaux de sortie des calculateurs 2 et 3 sont identiques, cela signifie que les deux calculateurs 2 et 3 fonctionnent correctement. Un tel fonctionnement du système de calculateurs est appelé mode de comparaison. Le système de calculateurs 1 peut également être commuté du mode de comparaison vers le mode de performance. Dans ce mode de performance, les calculateurs 2 et 3 traitent des programmes différents et la liaison avec l'unité de comparaison 4 sera coupée. Au cours du déroulement du programme, tant en mode de comparaison qu'en mode de performance, le contrôleur d'interruption reçoit des requêtes d'interruption qui peuvent être déclenchées par les sources d'interruption telles que le bus de données 5 ou les deux horloges 10 et 11. Du fait de telles requêtes d'interruption, le calculateur 2 ou 3 respectif interrompt son traitement instantané du programme et lance une routine de service d'interruption. Mais il peut arriver que les calculateurs 2 et 3 soient

8 bloqués pour répondre à telles requêtes d'interruption, par exemple au cours de la commutation entre le mode de comparaison et le mode de performance ou pour une commutation en sens inverse. Dans ce cas, les requêtes d'interruption seront mémorisées ce qui sera décrit de manière plus explicite en liaison avec la figure 2. La figure 2 montre le contrôleur d'interruption 9 auquel est relié, comme première source d'interruption, le bus de données 5, comme seconde source d'interruption, l'horloge 10 et comme troisième source d'interruption, l'horloge 11. Le contrôleur d'interruption 9 comporte trois mémoires sous la forme de compteurs 13, 14, 15, à chacun des compteurs 13, 14, 15, est associée de manière ferme une source d'interruption 5, 10, 11. Dans le cas présent, le bus de données 5 est associé au compteur 13, l'horloge 10 est associée au compteur 14 et l'horloge 11 est associée au compteur 15. Les calculateurs 2, 3, 16, 17 sont configurés selon cette association. Cela signifie que chacun des calculateurs 2, 3, 16, 17 signale son intérêt concernant certaines requêtes d'interruption. Pour mieux expliciter la procédure, on considèrera non seulement deux calculateurs 2, 3 mais quatre calculateurs 2, 3, 16, 17.

Dans le présent exemple, le calculateur 2 est intéressé par les requêtes d'interruption du bus de données 5 servant de source d'interruption. Le calculateur 2 est ainsi relié au compteur 13. Les calculateurs 3 et 16, ont signalé leur intérêt pour les requêtes d'interruption de l'horloge 10 et ainsi les deux sont reliés au compteur 14. De plus, tous les calculateurs 2, 3, 16, 17 sont intéressés par une requête d'interruption de l'horloge 11. C'est pourquoi, le compteur 15 peut accéder à tous les calculateurs 2, 3, 16, 17. Selon le nombre de calculateurs 2, 3, 16, 17 associés, les compteurs 13, 14, 15 ont, un, deux ou quatre registres.

Le fonctionnement sera décrit ci-après à l'aide de la figure 3. Dans l'étape 301, l'horloge 11 envoie une requête d'interruption au contrôleur d'interruption 9. Selon la configuration décrite, le contrôleur d'interruption 9 cherche à transmettre cette requête d'interruption aux calculateurs 3 et 16 (étape 302). Dans l'étape 303, on constate que les calculateurs 3 et 16 sont bloqués à l'instant actuel pour l'interruption.

9 C'est pourquoi, le compteur 14 du contrôleur d'interruption 9 sera incrémenté dans l'étape 304 d'une unité pour le calculateur 3 et d'une unité également pour le calculateur 16, c'est-à-dire globalement de deux unités pour enregistrer en mémoire que les deux calculateurs 3 et 16 n'ont pas encore traité la requête d'interruption. Le contrôleur d'interruption 9 signale en continu aux deux calculateurs 3 et 16 qu'il y a une requête d'interruption. Dans l'étape 305, le calculateur 16 libère l'interruption et lance la routine de service d'interruption correspondante. Le compteur 14 est ainsi décrémenté de la valeur 1.

Dans l'étape 306, le bus de données 5 envoie une requête d'interruption au contrôleur d'interruption 9. Comme le calculateur 2 est également bloqué pour la requête d'interruption, dans l'étape 307, le compteur 13 sera incrémenté de la valeur 1 ; la requête d'interruption, pendante, sera signalée en permanence au calculateur 2.

Dans l'étape 308, le calculateur 2 et le calculateur 3 libèrent chacun la demande d'interruption. Les compteurs 13 et 14 sont immédiatement décrémentés de la valeur 1. Les deux compteurs tombent alors vers zéro ce qui signifie que toutes les requêtes d'interruption appliquées ont été traitées.

Si maintenant dans l'étape 309, l'horloge 11 envoie une requête d'interruption au contrôleur d'interruption 9, celui-ci cherche à transmettre cette requête d'interruption aux calculateurs 2, 3, 16 et 17. Le calculateur 17 libère immédiatement l'interruption et traite la routine de service d'interruption correspondante (étape 310). Mais la requête d'interruption est bloquée pour les calculateurs 2, 3 et 16. Pour cette raison, le compteur 15 sera incrémenté trois fois de la valeur 1, car les trois calculateurs 2, 3 et 16 n'ont pas encore traité la requête d'interruption. Dans l'étape 311, le calculateur 3 libère l'interruption de sorte que le compteur 15 décrémente de la valeur 1. Aussi longtemps que la valeur du compteur 15 est différente de zéro, on signale aux calculateurs 2, 3, 16, 17 qu'une requête d'interruption est en attente. Dans l'étape 312, l'entrée 21 du contrôleur d'interruption 9 reçoit un signal indiquant que le système de calculateurs 1 a commuté du mode de comparaison au mode de performance. Après le traitement de toutes les requêtes d'interruption en attente, on

10 reconfigure l'association entre les calculateurs et les sources d'interruption 5, 10, 11. La figure 4 montre une autre possibilité d'enregistrement en mémoire des requêtes d'interruption appliquées aux sources d'interruption 5, 10 et 11 dans le contrôleur d'interruption 9. Le contrôleur d'interruption 9 comporte à cet effet les mémoires 18, 19, 20 qui sont également associées solidairement au bus de données de source d'interruption 5, à l'horloge 10 et à l'horloge 11. La mémoire 18 est configurée pour être associée aux calculateurs 2 et 3. La mémoire 19 communique avec les calculateurs 2, 3 et 16, alors que la mémoire 20 est reliée aux calculateurs 16 et 17. Le déroulement du procédé lorsqu'une requête d'interruption est appliquée correspond à ce qui a été décrit en relation avec la figure 3. La différence est que les mémoires 18, 19, 20 ne comportent pas de compteurs mais des bits masques. Les différents calculateurs 2, 3, 16, 17 sont représentés chaque fois par un bit. Si maintenant une requête d'interruption se présente, pour chaque calculateur intéressé par cette requête d'interruption, et pour lequel l'interruption est précisément bloquée, on mettra à l'état le bit correspondant du bit masque de la mémoire 18, 19, 20 correspondante. Les bits masques ont une structure hexadécimale. Lorsqu'un calculateur traite une interruption, il efface ensuite le bit associé dans la mémoire 18, 19, 20. 30

Claims (1)

1. REVENDICATIONS1 °) Dispositif de traitement d'une requête d'interruption d'un programme dans une unité de calcul d'un système de calculateurs ayant au moins deux unités de calcul (1, 2, 16, 17) qui fonctionnent selon un premier mode de fonctionnement au cours duquel les unités de calcul (1, 2, 16, 17) traitent des programmes différents ou dans un second mode de fonctionnement dans lequel les deux unités de calcul (1, 2, 16, 17) traitent des programmes identiques, les sorties des unités de calcul (1, 2, 16, 17) étant ensuite comparées les unes aux autres et en cas de différence, un défaut sera signalé, une unité de contrôle d'interruption (9) étant reliée à au moins deux unités de calcul (1, 2, 16, 17), caractérisé en ce que l'unité de contrôle d'interruption (9) est reliée à des unités de commande (5, 10, 11) du système de calculateurs (1), externes, émettant des requêtes d'interruption, chaque unité de commande (5, 10, 11) n'étant associée qu'à une mémoire (13, 14, 15, 18, 19, 20) de l'unité de contrôle d'interruption (9), qui conduit à au moins une unité de calcul (1, 2, 16, 17), la mémoire (13, 14, 15, 18, 19, 20) enregistrant la requête d'interruption de l'unité de commande (5, 10, 11) jusqu'à ce qu'au moins une unité de calcul (1, 2, 16, 17) ait traité la requête d'interruption. 2°) Dispositif selon la revendication 1, caractérisé en ce que la mémoire (13, 14, 15) est réalisée sous la forme d'un compteur et la valeur du compteur dépend du nombre d'unités de calcul (1, 2, 16, 17) auquel le compteur est relié. 3°) Dispositif selon les revendications 1 et 2, caractérisé en ce qu' à l'arrivée d'une requête d'interruption d'une unité de commande (5, 10, 11), le compteur (13, 14, 15) associé à l'unité de commande (5, 10, 11) est incrémenté et une fois que la requête d'interruption a été traitée par 12 l'unité de calcul (1, 2, 16, 17), le compteur (13, 14, 15) correspondant est décrémenté. 4°) Dispositif selon la revendication 3, caractérisé en ce que la requête d'interruption est affichée par le compteur (13, 14, 15) pour être traitée par les unités de calcul (1, 2, 16, 17) jusqu'à ce que l'état de comptage du compteur (13, 14, 15) indique la valeur zéro. 5°) Dispositif selon la revendication 1, caractérisé en ce que l'unité de contrôle d'interruption (9) comporte une entrée de signal (21) pour entrer le mode de fonctionnement respectif du système de calculateurs (1) . 6°) Dispositif selon la revendication 1, caractérisé en ce que chaque unité de calcul (1, 2, 16, 17) est représentée par un bit enregistré dans le bit masque de la mémoire (18, 19, 20) associée à une unité de commande externe (5, 10, 11), à l'arrivée d'une requête d'interruption provenant de l'unité de commande (5, 10, 11) et dont la requête d'interruption doit être reconnue par l'unité de calcul (1, 2, 16, 17). 7°) Dispositif selon la revendication 6, caractérisé en ce que chaque unité de calcul (1, 2, 16, 17) efface le bit associé dans le bit masque de la mémoire (18, 19, 20) une fois que la requête d'interruption a été traitée. 8°) Procédé de traitement d'une requête d'interruption d'un programme dans une unité de calcul d'un système de calculateurs comportant au moins deux unités de calcul (1, 2, 16, 17) qui fonctionnent selon un premier mode de fonctionnement dans lequel les unités de calcul (1, 2, 16, 17) traitent des programmes différents ou selon un second mode de 13 fonctionnement selon lequel les deux unités de calcul (1, 2, 16, 17) traitent des programmes identiques, les sorties des unités de calcul étant ensuite comparées et en cas de différence, un défaut est signalé, caractérisé en ce qu' au moins deux unités de commande externes (5, 10, 11) envoient une requête d'interruption à une unité de contrôle d'interruption (9) qui doit être exécutée par au moins l'une des unités de calcul (1, 2, 16, 17) et ensuite, les unités de calcul (1, 2, 16, 17) sont associées aux unités de commande externes (5, 10, 11), la requête d'interruption étant enregistrée dans au moins l'une des mémoires (13, 14, 15, 18, 19, 20) associée à l'unité de commande (5, 10, 11) dans l'unité de contrôle d'interruption (9), si l'unité de calcul (1, 2, 16, 17) qui exécute la requête d'interruption est bloquée pour traiter la requête d'interruption. 9°) Procédé selon la revendication 8, caractérisé en ce que si plusieurs unités de commande (5, 10, 11) émettent respectivement une requête d'interruption et si ces requêtes d'interruption sont enregistrées dans la mémoire (13, 14, 15, 18, 19, 20) associée à l'unité de commande (5, 10, 11), la requête d'interruption de plusieurs unités de calcul (1, 2, 16, 17) sera traitée et enregistrée dans la mémoire (13, 14, 15, 18, 19, 20). 10°) Procédé selon la revendication 9, caractérisé en ce que la mémoire (13, 14, 15) comporte un compteur incrémenté à l'arrivée d'une requête d'interruption qui ne peut être transmise à une unité de calcul (1, 2, 16, 17), alors que le compteur sera décrémenté (13, 14, 15) si l'unité de calcul (1, 2, 16, 17) se libère et traite la requête d'interruption. 11 °) Procédé selon la revendication 9, caractérisé en ce que 14 la mémoire (18, 19, 20) contient l'enregistrement d'un bit représentant l'unité de calcul (1, 2, 16, 17) si une requête d'interruption se produit qui ne peut être transmise à une unité de calcul (1, 2, 16, 17), le bit représentatif de l'unité de calcul (1, 2, 16, 17) étant effacé dans la mémoire (18, 19, 20) si l'unité de calcul (1, 2, 16, 17) se libère et traite la requête d'interruption.10