FR2932040A1 - Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks - Google Patents

Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks Download PDF

Info

Publication number
FR2932040A1
FR2932040A1 FR0802980A FR0802980A FR2932040A1 FR 2932040 A1 FR2932040 A1 FR 2932040A1 FR 0802980 A FR0802980 A FR 0802980A FR 0802980 A FR0802980 A FR 0802980A FR 2932040 A1 FR2932040 A1 FR 2932040A1
Authority
FR
France
Prior art keywords
cells
network
electronic device
networks
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0802980A
Other languages
French (fr)
Inventor
Jean Paul Petrolli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR0802980A priority Critical patent/FR2932040A1/en
Publication of FR2932040A1 publication Critical patent/FR2932040A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

The device has an automatic switching unit arranged on logic networks (111) with two dimension, and a connection unit arranged between the logic networks for assuring switched connection between the networks. The logic networks offer possibilities of cabled logical operations on cojointed horizontal lines (160-165). A priority network (110) is connected to inlet/outlet of cells of a simulator circuit. The logic circuit comprises an initialization unit for initializing activation of signals.

Description

DISPOSITIF ELECTRONIQUE D'AIGUILLAGE AUTOMATIQUE DE DONNEES POUR LE CIRCUIT SIMULATEUR ELECTRONIC AUTOMATIC DATA DIALING DEVICE FOR THE SIMULATOR CIRCUIT

La présente invention concerne un dispositif d'aiguillage des données destiné à simplifier la programmation de l'acheminement des données entre cellules du circuit simulateur objet du brevet WO 2005/088839 référencé en [1]. Dans le circuit électronique [1], chaque sortie de cellule, en interne, doit être reliée par instruction sur une liaison d'interconnexion. Cela accroît considérablement la taille des to instructions avec la taille des cellules CIMTL et CPCE. D'autre part, le choix par programmation des liaisons à chaque cycle élémentaire peut empêcher le transfert de données en conflit même dans le cas où le réseau d'interconnexion serait partiellement occupé. Ces deux caractéristiques rendent le circuit complexe en programmation et 15 relativement inefficace. Le dispositif objet de la présente invention supprime la nécessité de programmer l'affectation de chaque sortie de cellule sur une liaison et exploite au mieux l'ensemble des liaisons d'interconnexion. II s'agit d'un opérateur purement combinatoire qui propage les informations à travers un maillage sans l'action d'une horloge et avec des possibilités 20 multiples d'opérations logiques Grâce à ces dispositions : la taille des instructions internes aux CIMTL et CPCE et donc la complexité du circuit [1] est réduite, l'échange des données depuis les cellules CPCE est prioritaire et sans 25 privation de ligne, la privation de ressources d'interconnexion est réservée aux échanges entre cellules CIMTL vers CIMTL ou CIMTL vers CPCE, plus facilement gérable par l'échéancier que les CPCE avec les signaux d'entrée, les situations d'engorgement qui conduisent aux reports d'échéances, 30 sont moins probables, le dispositif prend en charge les opérations logiques à grand nombre d'opérandes à la place des cellules CIMTL ce qui conduit à un gain de performance et à une simplification de la programmation du circuit. The present invention relates to a data referral device for simplifying the programming of the routing of data between cells of the simulator circuit object of the patent WO 2005/088839 referenced in [1]. In the electronic circuit [1], each cell output, internally, must be connected by instruction on an interconnection link. This greatly increases the size of the instructions with the size of the CIMTL and CPCE cells. On the other hand, the programmatic choice of links at each elementary cycle can prevent the transfer of conflicting data even in the event that the interconnection network is partially occupied. These two features make the circuit complex in programming and relatively inefficient. The device object of the present invention eliminates the need to schedule the assignment of each cell output on a link and makes the best use of all the interconnection links. It is a purely combinatorial operator that propagates the information through a mesh without the action of a clock and with multiple possibilities of logical operations Thanks to these provisions: the size of the instructions internal to the CIMTLs and CPCEs and therefore the complexity of the circuit [1] is reduced, the exchange of data from the CPCE cells is priority and without line deprivation, the loss of interconnection resources is reserved for exchanges between CIMTL cells to CIMTL or CIMTL to CPCE , more easily manageable by the schedule than the CPCEs with the input signals, the congestion situations that lead to the delays are less likely, the device supports logical operations with a large number of operands instead of CIMTL cells which leads to a performance gain and a simplification of the circuit programming.

La structure du réseau général est divisible en réseaux connectés entre eux. Grâce a ces dispositions : la taille des instructions s'en trouve réduite, les échanges internes aux réseaux sont indépendants et plus denses par 5 leurs opérations simultanées. Les points de connexion peuvent être multiples sur des lignes conjointes. Grâce à ces dispositions, le réseau de transfert offre des possibilités d'opérations logiques câblées sur lignes conjointes uniquement. Les liaisons sont bi-directionnelles et offrent de multiples combinaisons de liaisons. to Grâce à ces dispositions, le réseau permet de multiples combinaisons d'opérations câblées entre cellules (voir figure 9). Les longs parcours de signaux exigent la présence de fonctions anticipatrices sur des portions régulières du réseau afin de réduire les temps de propagation. La taille de ces portions suit un compromis entre le surcroît de complexité dû aux 15 anticipateurs et la réduction des temps de propagation : des anticipateurs pour des portions trop grandes accroîent leurs complexités et réduit leurs efficacités, des anticipateurs pour des portions trop petites accroîent le surplus de complexité dû à leur nombre de ceux-ci et réduit leurs efficacités. 20 D'autres avantages, buts et caractéristiques de la présente invention ressortiront de la description d'un mode particulier de réalisation, qui va suivre, faite, dans un but explicatif et nullement limitatif en regard des dessins annexés dans lesquels : - la figure 1 représente, schématiquement, le dispositif d'interconnexion interne 25 avec, à titre d'exemple, une structure à 2 réseaux, - la figure 2 représente, schématiquement, la liaison entre les cellules CPCE et CIMTL à l'intérieur d'un seul réseau vers leurs entrées, - la figure 3 représente, la partie avec anticipation des liaisons affectées aux cellules côté source, de la maille d'un réseau, 30 - la figure 4 représente la Cellule d'Interconnexion Source : CIS, - la figure 5 représente, la partie avec anticipation, côté destination, de la maille d'un réseau, - la figure 6 représente la Cellule d'Interconnexion Destination : CID, - la figure 7 représente la Cellule d'Interconnexion Réseau CIR, 35 - la figure 8 représente tous les modes possibles de transfert de données bidirectionnels, - la figure 9 représente la chronologie du réseau général par rapport au circuit [1]. The structure of the general network is divisible into interconnected networks. Thanks to these provisions: the size of the instructions is reduced, the internal network exchanges are independent and more dense by 5 their simultaneous operations. The connection points can be multiple on joint lines. Thanks to these arrangements, the transfer network offers possibilities for logic operations wired on joint lines only. The links are bi-directional and offer multiple combinations of links. With these provisions, the network allows multiple combinations of wired operations between cells (see Figure 9). Long signal paths require anticipatory functions on regular portions of the network to reduce delays. The size of these portions follows a compromise between the increased complexity due to the 15 anticipators and the reduction of the propagation delays: anticipators for too large portions increase their complexities and reduce their efficiencies, anticipators for too small portions increase the surpluses of complexity due to their number of these and reduces their efficiencies. Other advantages, aims and features of the present invention will emerge from the description of a particular embodiment, which will follow, made for an explanatory and non-limiting purpose with reference to the appended drawings in which: FIG. 1 schematically represents the internal interconnection device 25 with, for example, a 2-network structure, - Figure 2 shows, schematically, the connection between the CPCE and CIMTL cells within a single network. 3 represents the anticipated part of the links assigned to the source-side cells of the lattice of a lattice, FIG. 4 represents the Source Interconnect Cell: CIS, FIG. , the anticipating part, on the destination side, of the mesh of a network, - FIG. 6 represents the Interconnection Cell Destination: CID, - FIG. 7 represents the CIR Interconnection Cell, 35 - 1 FIG. 8 represents all the possible modes of bidirectional data transfer, FIG. 9 represents the chronology of the general network with respect to the circuit [1].

Le principe du réseau est de : connecter les sorties (ou entrées) CPCE sur leurs lignes horizontales : liaisons prioritaires, - connecter les sorties (ou entrées) des cellules CIMTL selon un ordre pré-établi sur des lignes horizontales non occupées par les sorties CPCE : liaisons mi-prioritaires, connecter les lignes horizontales sur les lignes verticales en priorité à celle utiles aux CPCE aux cellules destinataires, to - connecter les lignes horizontales suivantes (dont celles affectées aux CIMTL) aux cellules destinataires, présenter en conséquence des signaux aux cellules destinataires selon l'ordre suivant : signaux CPCE par ordre topologique croissant suivies des signaux CIMTL par ordre topologique croissant sur les entrées désignées, 15 connecter par défaut les sorties des cellules sur une partie de leurs propres entrées si elles ne sont pas destinataires : re-bouclage de signaux, connecter par défaut les sorties des cellules sur une autre partie des entrées d'autres cellules si elles ne sont pas destinataires : liaisons 20 locales, connecter les sorties des cellules sur leurs entrées si elles se désignent comme uniques destinataires : re-bouclage de signaux. Au résultat les sorties des cellules sont reliées aux entrées de celles-ci ou d'autres cellules suivant une topologie déterministe qui ne dépend que des instructions cellules. 25 L'échange est spatial (aucune mise en séquence) et en seul cycle horloge du circuit [1]. Une cellule peut adresser simultanément plusieurs cellules destinataires sur un réseau unique (pas de destinataires sur plusieurs réseaux pour des raisons de simplicité). L'adressage consiste à désigner plusieurs correspondants cellules pour un échange bidirectionnel entre cellules CIMTL ou CPCE: 30 - une sortie de signal vers une ou plusieurs entrées, - une entrée de signal à partir d'une ou plusieurs sorties, une ou plusieurs sorties vers plusieurs entrées. En résumé, l'aiguillage des signaux fonctionne sur un principe d'interception entre des demandes et des mises à dispositions de lignes verticales et horizontales selon un ordre 35 topologique. Tous les opérateurs logiques utilisés (portes) n'ont que 2 états : 0 ou 1 pour les portes OU, ET, OU exclusifs et inverseurs, 15 20 0 ou haute impédance pour les portes dites à collecteur ouvert . Ceci évite les conflits de signaux (courts circuits) temporaires inévitables dans le cas d'opérateur à 3 états : 0, 1 et haute impédance. Un signal de pré-charge doit au préalable désactiver très rapidement l'ensemble des signaux du réseau selon la technologie et les propriétés physique du circuit [1] : voir figure 9. Toute activation s'opère du 1 vers le 0 selon l'avantage donnée par les propriétés physiques des semi-conducteurs (mobilité des charges positives supérieure à celles des charges négatives) à laquelle l'invention présente est destinée. The principle of the network is to: connect the CPCE outputs (or inputs) on their horizontal lines: priority links, - connect the outputs (or inputs) of the CIMTL cells according to a pre-established order on horizontal lines not occupied by the CPCE outputs : mid-priority links, connect the horizontal lines on the vertical lines in priority to that useful for the CPCEs to the recipient cells, to - connect the following horizontal lines (including those assigned to the CIMTL) to the recipient cells, present signals to the cells accordingly recipients in the following order: CPCE signals in ascending topological order followed by CIMTL signals in ascending topological order on the designated inputs, by default connect the outputs of the cells to a part of their own inputs if they are not recipients: signal loopback, connect the cell outputs by default to another part of the inputs of other cells if they are not recipients: local links, connect the cell outputs to their inputs if they designate themselves as unique recipients: re-looping signals. As a result, the outputs of the cells are connected to the inputs of these cells or other cells according to a deterministic topology which depends only on the cell instructions. The exchange is spatial (no sequencing) and only clock cycle of the circuit [1]. A cell can address multiple recipient cells simultaneously on a single network (no recipients on multiple networks for simplicity). The addressing consists in designating several cell correspondents for a bidirectional exchange between CIMTL or CPCE cells: a signal output to one or more inputs, a signal input from one or more outputs, one or more outputs to several entries. In summary, signal routing operates on a principle of interception between vertical and horizontal requests and arrangements in a topological order. All logic operators used (gates) have only 2 states: 0 or 1 for OR, AND, OR exclusive and inverter gates, 15 20 0 or high impedance for so-called open collector gates. This avoids inevitable temporary (circuit) signal conflicts in the case of a 3-state operator: 0, 1 and high impedance. A pre-charge signal must first deactivate very quickly all the signals of the network according to the technology and the physical properties of the circuit [1]: see figure 9. Any activation takes place from 1 to 0 depending on the advantage given by the physical properties of semiconductors (mobility of positive charges greater than those of negative charges) to which the present invention is intended.

La figure 1 décrit le principe général d'un réseau : le réseau prioritaire 110 est relié sur les entrées-sorties de toutes les cellules CPCE de [1] de sorte qu'elles disposent des lignes horizontales 160 à 165, si une sortie CPCE 163 est activée par instruction : o une liste de cellules destinataires qui concerne les cellules destinataires du réseau 110, est présentée avec, o la ligne horizontale 163 devient prioritaire, o la cellule CID 190 intercepte cette demande avec la destination adressée à la cellule reliée 140 et connecte la ligne horizontale 163 sur la ligne verticale 140. si une sortie CPCE 160 est activée par instruction : o une liste de cellules destinataires qui concerne des cellules destinataires du réseau 111, 25 o une ligne horizontale 160 devient prioritaire avec une indication de transit dans le réseau 110, o la cellule CID 194 intercepte cette demande avec la destination adressée à la cellule reliée à la ligne verticale 150 et connecte la ligne horizontale 170 à la ligne verticale 150, 30 si une sortie CIMTL sur la ligne verticale 120 est activée par instruction : o la ligne horizontale 165 qui est la première disponible (non accaparée par la CPCE qui y est reliée) est connectée sur la ligne verticale 120 par la cellule CIS 180 et devient mi-prioritaire, o la cellule CID 193 intercepte cette demande avec la destination 35 adressée à la cellule reliée à la ligne verticale 141 et connecte la ligne horizontale 165 à la ligne verticale 141, - la seconde sortie CIMTL sur la ligne verticale 122 est activée par instruction, elle se trouve reliée à la ligne 164 par le biais de la CIS 181 et la CID 192 selon le même principe. la seconde sortie CIMTL sur la ligne verticale 133 est activée par instruction, elle se trouve reliée à la ligne 142 par le biais de la CIS 183 et la CID 191 selon le même principe mais avec pour différence que la ligne horizontale 162 se trouve non prioritaire. Une ligne horizontale ou verticale est un groupe de signaux qui contiennent, en plus de la donnée utile, des informations d'aiguillage. to Les lignes verticales contiennent en plus des informations de sens des signaux. Les cellules CIS ou CID se chargent de connecter deux lignes qui se croisent selon les informations que ces lignes véhiculent et sur les informations que ces cellules s'échangent. Les sorties des cellules CPCE consistent : 15 une demande de connexion sortie (ou entrées) par sortie, le signal de sortie avec mise en haute impédance en l'absence d'activation, un groupe de signaux dont une partie adresse le réseau destinataire et l'autre la liste de tous les destinataires possibles par réseau avec 20 indication d'opération câblées. Les sorties des cellules CIMTL consistent : une demande de connexion sortie par sortie, le signal d'entrée-sortie, un signal de direction, 25 une sélection de la liste destinataires : partage des listes destinataires entre sorties pour des raisons d'économie de ressource, - un groupe de signaux dont une partie adresse le réseau destinataire et l'autre la liste de tous les destinataires possibles par réseau ; Les entrées des cellules CIMTL ou CPCE consistent : 30 - le signal d'entrée-sortie, un signal de direction, un signal qui indique l'utilisation de la ligne verticale par la cellule destinataire. L'attribut prioritaire pour les lignes horizontales signifie qu'elles sont mises à disposition 35 prioritairement aux CPCE ou CIR qui y sont connectés. L'attribut mi-prioritaire signifie que les lignes horizontales sont successivement mises à disposition en dehors des lignes prioritaires. 510 Les autres lignes horizontales sont mises à disposition successivement une fois que les deux types précédents ont été attribués. FIG. 1 describes the general principle of a network: the priority network 110 is connected on the inputs-outputs of all the CPCE cells of [1] so that they have horizontal lines 160 to 165, if a CPCE output 163 is activated by instruction: o a list of destination cells which concerns the destination cells of the network 110, is presented with, o the horizontal line 163 becomes a priority, where the CID cell 190 intercepts this request with the destination addressed to the connected cell 140 and connects the horizontal line 163 on the vertical line 140. if a CPCE output 160 is activated by instruction: o a list of destination cells which relates to the destination cells of the network 111, 25 o a horizontal line 160 becomes a priority with a transit indication in the network 110, where the CID cell 194 intercepts this request with the destination addressed to the cell connected to the vertical line 150 and connects the line horizontal 170 to the vertical line 150, 30 if a CIMTL output on the vertical line 120 is activated by instruction: o the horizontal line 165 which is the first available (not monopolized by the CPCE connected thereto) is connected on the vertical line 120 by the CIS 180 cell and becomes a mid-priority, where the CID cell 193 intercepts this request with the destination 35 addressed to the cell connected to the vertical line 141 and connects the horizontal line 165 to the vertical line 141, - the second output CIMTL on the vertical line 122 is activated by instruction, it is connected to the line 164 through the CIS 181 and the CID 192 according to the same principle. the second output CIMTL on the vertical line 133 is activated by instruction, it is connected to the line 142 through the CIS 183 and the CID 191 according to the same principle but with the difference that the horizontal line 162 is not a priority . A horizontal or vertical line is a group of signals that contain, in addition to the useful data, routing information. to Vertical lines also contain signal direction information. The CIS or CID cells are responsible for connecting two lines that intersect according to the information that these lines convey and the information that these cells exchange. The outputs of the CPCE cells consist of: an output connection request (or inputs) per output, the output signal with high impedance setting in the absence of activation, a group of signals of which a part addresses the destination network and the other list of all possible recipients per network with 20 wired operations indication. The outputs of the CIMTL cells consist of: an output connection request per output, the input-output signal, a direction signal, a selection of the recipient list: sharing of the recipient lists between outputs for reasons of resource saving a group of signals, one part of which addresses the destination network and the other a list of all the possible recipients per network; The inputs of the CIMTL or CPCE cells consist of: the input-output signal, a direction signal, a signal which indicates the use of the vertical line by the destination cell. The priority attribute for the horizontal lines means that they are made available primarily to the CPCEs or CIRs connected thereto. The mid-priority attribute means that the horizontal lines are successively made available outside the priority lines. 510 The other horizontal lines are made available successively once the two previous types have been allocated.

Des signaux propres au réseau, dont certains sont anticipés, se propagent afin d'organiser les connexions. La figure 2 représente le maillage de macro-cellules qui regroupent des cellules d'interconnexion avec des ressources partagées dont les anticipateurs : Network-specific signals, some of which are anticipated, propagate to organize connections. FIG. 2 represents the mesh of macro-cells which group interconnection cells with shared resources whose anticipators:

les macro-cellules (Cellule Anticipée de Liaisons Lignes Sources) CALLS (voir figure 3) regroupent une matrice de cellule CIS (voir figure 4) sont reliées aux sorties cellules CPCE et CIMTL, the CALLS (see FIG. 3) macro-cells (Anticipated Cells of Source Line Bindings) group together a CIS cell matrix (see FIG. 4) are connected to the CPCE and CIMTL cell outputs,

- les macro-cellules (Cellule Anticipée de Liaisons Lignes Destinations) CALLD (voir figure 5) regroupent une matrice de cellules CID (voir figure 6) sont reliées aux entrées cellules CPCE et CIMTL. 15 Les informations se propagent de gauche à droite et du bas vers le haut dans le maillage. Une colonne de macro cellules CALLS correspond à une CIMTL dans cette représentation sans que cela soit une obligation. the macro cells (CALLD Anticipated Forward Link Cell) (see FIG. 5) group together a matrix of CID cells (see FIG. 6) are connected to the CPCE and CIMTL cell inputs. The information propagates from left to right and from bottom to top in the mesh. A column of CALLS macro cells corresponds to a CIMTL in this representation without this being an obligation.

Une colonne de macro cellules CALLD correspond éventuellement à une CPCE ou CIMTL dans cette représentation sans que cela soit une obligation. A macro cell column CALLD possibly corresponds to a CPCE or CIMTL in this representation without this being an obligation.

20 20

La figure 3 représente la macro-cellule CALLS. Figure 3 shows the CALLS macro-cell.

Les cellules reçoivent des signaux globaux : The cells receive global signals:

- du haut vers le bas qui concernent les demandes de connexions produites par les cellules CIMTL : 25 o demandes de connexion sur 2 signaux pour les cellules CIS, from top to bottom concerning the requests for connections produced by the CIMTL cells: o connection requests on 2 signals for the CIS cells,

o sens de transfert, o sense of transfer,

o signaux d'entrée-sortie CIMTL pour les cellules CIS, o CIMTL input-output signals for CIS cells,

o sélection de la liste des destinataires pour les cellules CIS, o selection of the list of recipients for the CIS cells,

o groupe de listes destinataires communs au groupe aux CIS de la macro 30 cellule CALLS. - de gauche à droite qui concernent les demandes de connexions produites par les cellules CIMTL ou CPCE : o group of recipient lists common to the group at the CIS of the CALLS macro 30 cell. - from left to right concerning the requests for connections produced by the CIMTL or CPCE cells:

o indication d'occupation pour les cellules CIS, o indication d'opération câblée en cours pour les cellules CIS, 35 o liste des destinataires, commune aux CIS par ligne horizontales. o indication of occupation for the CIS cells, o indication of wired operation in progress for the CIS cells, 35 o list of the recipients, common to the CIS by horizontal lines.

Les modules sélection destinations 330 à 332 sélectionnent une liste destinataire parmi celles fournies à l'ensemble des CIS dans la macro cellule CALLS et fournies par une cellule CIMTL dans cet exemple. Les cellules CIS 300 à 323 propagent des informations du bas vers le haut et de gauche 5 vers la droite. Parmi ces signaux se trouvent : l'information de connexion CIS, une opération câblée en cours. Le module anticipateur 340 prépare les signaux d'indication de connexion selon celles ]o reçues sur l'entrée de la macro cellule CALLS avant que ceux-ci se propagent du bas vers le haut. Le module anticipateur 341 prépare les signaux d'indication de connexion selon celles reçues sur l'entrée de la macro cellule CALLS avant que ceux ne se propagent de gauche à droite. 15 La figure 4 décrit la cellule CIS. Celle-ci doit relier le signal demandeur issu de la CIMTL selon les informations suivantes : demande de connexion de la CIMTL : o état 11 pas de demande, 20 o état 00 demande de connexion simple, o état 10 demande de connexion en opération câblée : voir liaisons 811 et 812 en figure 8, o état 01 demande de connexion en opération câblée avec inversion de polarité: voir liaisons 811 et 812 en figure 8, 25 indication du sens de transfert : o 0 : sortie de cellule, o 1 : entrée de cellule, indication d'occupation de ligne de la gauche : o 1 : ligne disponible, 30 o 0 : ligne déjà prise. indication d'opération câblée en cours de la gauche : ^ 1 : non en cours, o 0 : en cours. indication d'autorisation du bas : 35 o 1 : non autorisée : connexion non autorisée à cet endroit, o 0 : autorisée : connexion autorisée à partir de cet endroit. 10 15 Le signal d'autorisation du bas vers le haut délimite dans le sens vertical les lignes horizontales laissées disponibles par les CPCE plus prioritaires. La CIS détecte la limite de cette zone avec la porte 410 favorable à une demande de connexion. The destination selection modules 330 to 332 select a recipient list from those provided to all the CIS in the CALLS macro cell and provided by a CIMTL cell in this example. CIS cells 300 through 323 propagate information from bottom to top and from left to right. These signals include: CIS connection information, a wired operation in progress. The anticipator module 340 prepares the connection indication signals according to those received on the input of the CALLS macro cell before they propagate from the bottom upwards. The anticipator module 341 prepares the connection indication signals according to those received on the input of the CALLS macro cell before those propagate from left to right. Figure 4 depicts the CIS cell. This must connect the requesting signal from the CIMTL according to the following information: connection request from the CIMTL: o state 11 no request, 20 o state 00 simple connection request, o state 10 connection request in wired operation: see connections 811 and 812 in FIG. 8, o state 01 connection request in wired operation with polarity inversion: see links 811 and 812 in FIG. 8, indication of the direction of transfer: o 0: cell output, o 1: input cell, indication of line occupation of the left: o 1: available line, 30 o 0: line already taken. wired operation indication in progress from left: ^ 1: not in progress, o 0: in progress. bottom authorization indication: 35 o 1: unauthorized: unauthorized connection to this location, o 0: allowed: connection permitted from this location. The bottom-up authorization signal defines in the vertical direction the horizontal lines left available by the higher priority CPCEs. The CIS detects the limit of this zone with the gate 410 favorable to a connection request.

Si par ailleurs la ligne horizontale est prise mais avec une indication d'opération câblée en cours, la porte 402 est une seconde indication favorable à une connexion. Si ces indications sont favorables à une connexion (porte 403), les demandes de connexions sont prises en compte. Dans ce cas : la porte 411 indique une demande quelconque et la connexion a lieu, au travers des portes 405 à 407, avec présentation de la liste destinataires sélectionnée parmi les log2 (N) s'il y a N signaux de sélection, la porte 405 relie le signal vertical sur la ligne horizontale selon la direction sortie, la porte 405 relie le signal horizontal à la ligne verticale selon la direction entrée. If, on the other hand, the horizontal line is taken but with a wired operation indication in progress, the gate 402 is a second indication favorable to a connection. If these indications are favorable for a connection (gate 403), the connection requests are taken into account. In this case: the door 411 indicates any request and the connection takes place, through the doors 405 to 407, with presentation of the list of recipients selected from the log2 (N) if there are N selection signals, the door 405 connects the vertical signal on the horizontal line in the output direction, the gate 405 connects the horizontal signal to the vertical line in the direction entered.

Le signal ligne occupée droite est activé par les portes 412 et 413. La porte 420 indique une demande d'opération câblée qui se propage vers l'indication en 20 cours droite par la porte 401. Celle-ci inverse ou non le signal CIMTL par la porte 421, selon l'opération câblée voulue : - ET câblé, OU câblé, Comparaison logique avec une constante. 25 Une opération câblée sur une ligne horizontale : commence ou se poursuit par une demande d'opération câblée : états 10 ou 01 sur la demande CIMTL, se termine par une demande de connexion simple ou pas de demande : états 00 ou 11 sur la demande CIMTL. 30 L'opération câblée ne peut que se faire sur des signaux demandeurs conjoints pour des raisons de simplicité. The right busy line signal is activated by the gates 412 and 413. The gate 420 indicates a wired operation request which propagates to the indication in the right course by the gate 401. This does or does not reverse the CIMTL signal by gate 421, according to the desired wired operation: - AND wired, OR wired, Logical comparison with a constant. 25 A wired operation on a horizontal line: begins or continues with a wired operation request: states 10 or 01 on the CIMTL request, ends with a simple connection request or no request: states 00 or 11 on the request CIMTL. The wired operation can only be done on co-applicant signals for the sake of simplicity.

La figure 5 représente la macro cellule CALLD. Les cellules reçoivent des signaux globaux du bas vers le haut qui concernent : 35 les demandes de connexions produites soit par les cellules CIMTL soit par les cellules CPCE, la direction de transfert, les signaux de données de la ligne verticale, les indications de priorités données aux lignes horizontales prioritaires, les signaux de connexion sur la ligne verticale. Ainsi la cellule reçoit le signal programmé par instruction. Figure 5 shows the macro cell CALLD. The cells receive global signals from bottom to top which relate to: the requests for connections produced either by the CIMTL cells or by the CPCE cells, the transfer direction, the data signals of the vertical line, the given priority indications priority horizontal lines, the connection signals on the vertical line. Thus the cell receives the signal programmed by instruction.

Les cellules CID 500 à 523 reçoivent des signaux globaux de gauche vers la droite qui concernent : le signal de donnée de la ligne horizontale, la sélection propre à la cellule destinataire, le signal transit pour inhiber toute connexion dans ce réseau. ~o Les cellules CID 500 à 523 propagent des signaux, CID à CID, de gauche à droite : - l'indication d'affectation déjà réalisée sur la ligne horizontale, - l'indication ligne horizontale prioritaire à considérer. The CID cells 500 to 523 receive global signals from left to right which concern: the data signal of the horizontal line, the selection specific to the recipient cell, the transit signal to inhibit any connection in this network. The CID cells 500 to 523 propagate signals, CID to CID, from left to right: the assignment indication already made on the horizontal line, the priority horizontal line indication to be considered.

Le module anticipateur 530 prépare les signaux d'autorisations avant qu'elles ne se 15 propagent du bas vers le haut à partir des indications d'affectations gauches, d'autorisations basses et de priorité hautes globales à la macro cellule CALLD. Les modules anticipateurs 531 et 532 préparent respectivement les indications de priorités hautes et droites avant qu'elles ne se propagent du bas vers le haut et gauche à droite à partir des indications priorités gauche et priorité droites globales à la macro 20 cellule CALLD. Le module anticipateur 533 prépare les indications d'affectées droites avant qu'elles ne se propagent de gauche à droite à partir des indications d'affectations gauches et de demandes et autorisations basses. The anticipator module 530 prepares the authorization signals before they propagate from bottom to top from the left assignments, low permissions, and global high priority indications to the CALLD cell macro. The anticipator modules 531 and 532 respectively prepare the high and right priority indications before they propagate from bottom to top and left to right from the global right and left priority indications to the cell macro CALLD. The anticipator module 533 prepares the right assigned indications before they propagate from left to right from the left assignment indications and low requests and authorizations.

25 La figure 6 montre la cellule d'Interconnexion destination CID. La porte 621 indique une sélection quelconque sur la cellule affectée à la ligne verticale. La porte 602 autorise cette demande si le réseau est sélectionné. La porte 607 permet la connexion s'il n'y a pas de connexion plus prioritaire sur la même ligne verticale : prioritaire à 0. 30 La porte 624 indique une connexion autorisée : soit parce que la topologie le permet : autorisation basse à 0, soit parce qu'il y a une opération câblée en cours : entrée câblée bas à 0. Dès lors qu'il y a une demande en cours de la part de la cellule destinataire (demande à 0) et qu'il n'y a pas eu déjà de connexion affectée sur la ligne horizontale (affectée 35 gauche à 1), la porte 605 active la connexion par les portes 604 et 660. Celle-ci se traduit par soit : si la direction est à 0, la copie du signal donnée horizontale sur donnée verticale si la sélection 1, si la direction est à 1, l'inverse. l'inversion des signaux lors de la copie si la sélection est à 1. Figure 6 shows the destination Interconnect Cell CID. Gate 621 indicates any selection on the cell assigned to the vertical line. Gate 602 allows this request if the network is selected. The gate 607 allows the connection if there is no more priority connection on the same vertical line: priority to 0. The gate 624 indicates an authorized connection: either because the topology allows it: authorization low to 0, or because there is a wired operation in progress: wired input low to 0. Since there is a request in progress from the destination cell (request to 0) and there is Since no connection has already been assigned to the horizontal line (assigned left to 1), gate 605 activates the connection through gates 604 and 660. This results in either: if the direction is 0, the signal copy horizontal data on vertical data if the selection 1, if the direction is 1, the opposite. inverting signals when copying if the selection is 1.

L'indication de connexion : avertit une affectation par la porte 622 afin d'empêcher d'autres connexions sur cette ligne horizontale pour la cellule destinataire uniquement, signale une connexion sur la ligne verticale par la porte 662 : si aucune 10 connexion n'est signalée le re-bouclage d'une sortie cellule sur la ligne verticale est validé par défaut, indique par la porte 601 une opération câblée en cours si la sélection la demande par la porte 640 : sélections à l'état 01 ou 10 : toute autre sélection arrête l'opération câblée en cours. 15 Les portes 610 et 623 propagent dans le sens horizontal et dans le sens vertical le domaine prioritaire réservé aux lignes horizontales prioritaires : les premières connexions sont réservées aux lignes prioritaires dans le sens gauche droite dans le but de présenter à la cellule destinataires l'ordre suivant : sources prioritaires puis sources non prioritaires. Le signal prioritaire indique la présence d'une connexion plus prioritaire réservée à la CID 20 qui délimite la limite basse du domaine de priorité (priorité basse à 0 et priorité gauche à 1), par les portes 609 et 661. Si la CID est en limite basse du domaine prioritaire ou s'il y a une opération câblée en cours, la porte 625 permet la connexion. La porte 620 autorise une connexion sur les CID supérieurs s'il n'y a pas eu déjà 25 connexion. Le signal pré-charge initialise les états avant les opérations d'aiguillage automatique : voir figure 10. The connection indication: warns an assignment by gate 622 to prevent further connections on that horizontal line for the destination cell only, signals a connection on the vertical line through gate 662: if no connection is made signaled the re-looping of a cell output on the vertical line is validated by default, indicated by the gate 601 a wired operation in progress if the selection requests it by the gate 640: selections in the state 01 or 10: any other selection stops the current wired operation. The gates 610 and 623 propagate in the horizontal direction and in the vertical direction the priority domain reserved for the priority horizontal lines: the first connections are reserved for the priority lines in the left-hand direction in order to present to the destination cell the order next: priority sources and then non-priority sources. The priority signal indicates the presence of a higher priority connection reserved for the CID 20 which delimits the low limit of the priority domain (priority low to 0 and priority left to 1), by the gates 609 and 661. If the CID is in low limit of the priority domain or if there is a wired operation in progress, the gate 625 allows the connection. Gate 620 allows connection to upper CIDs if there has not already been connection. The pre-charge signal initializes the states before the automatic referral operations: see figure 10.

La figure 7 montre la cellule d'interconnexion entre réseaux CIR. 30 Le décodeur 700 prélève une partie de la sélection de la ligne horizontale et en déduit si le réseau joint ou bien ses réseaux successifs sont adressés conjointement avec la porte 710. Dans ce cas les portes 711, 713, 730 et 732 passent le signal de donnée et la sélection au réseau joint. 35 L'indicateur transit est activé à 0 pour inhiber toute connexion destination dans le premier réseau. L'indication occupée sur l'un des réseaux donne la priorité à la ligne horizontale. 15 20 25 30 35 li Figure 7 shows the interconnection cell between CIR networks. The decoder 700 takes a part of the selection of the horizontal line and deduces from this whether the attached network or its successive networks are addressed together with the gate 710. In this case the gates 711, 713, 730 and 732 pass the signal of given and selection to the attached network. The transit flag is set to 0 to inhibit any destination connection in the first network. The indication occupied on one of the networks gives priority to the horizontal line. 15 20 25 30 35 li

Dans le sens droite/gauche, le résonnement s'applique avec le décodeur 701 et les portes 720, 712, 714, 731 et 733 avec pour différence la ligne horizontale est non prioritaire. Si un délai de passage d'un réseau à l'autre est trop élevé, l'introduction possible de registres sur tous les signaux des CIR séquence l'opération en deux cycles élémentaires du circuit [1]. In the right / left direction, the resonance applies with the decoder 701 and the gates 720, 712, 714, 731 and 733 with the difference that the horizontal line is not priority. If a delay of passage from one network to another is too high, the possible introduction of registers on all the CIR signals sequences the operation in two elementary cycles of the circuit [1].

La figure 8 montre toutes les connexions possibles entre cellule du circuit [1] : liaison 800: une sortie (ou entrée) CPCE ou CIR (voir figure 7) qui est prioritaire 850 est reliée à une seule entrée (ou sortie) par cellules quelconques destinataires 830 à 831 (un ligne horizontale 870 pour autant de lignes verticales 860 à 861 que de cellules destinataires) de sorte : o qu'un signal de sortie entre sur plusieurs cellules simultanément, o que signal d'entrée reçoit plusieurs sortie combinées : opération logique câblées, o ou plus généralement qu'il y ait une combinaison entre les deux situations précédentes. Liaison 810 : plusieurs sorties (ou entrées) conjointes de plusieurs cellules CPCE ou CIR 851 à 852 sont en opération câblée différentes sur plusieurs cellules 832 et 833, par les lignes horizontales 871 à 874 et verticales 862 à 863. Liaison 801 : une cellule CIMTL 834 est reliée sur plusieurs cellules 835 à 836 par une ligne verticale source 863, une ligne horizontale 875 et plusieurs lignes verticales 864 à 865. Liaison 811: plusieurs sorties conjointes de CIMTL conjointes 837 à 838 sont en opération câblée sur la ligne horizontale 876 à destination de plusieurs cellules 839 à 840. Liaison 812 : plusieurs rangées de cellules CIMTL 841 à 842 et 843 à 844, sont en opérations câblées différentes sur les lignes horizontales 877 à 878 et à destinations de plusieurs cellules 845 à 846 pour des opérations câblées différentes. C'est la liaison la plus complexe. Liaison 820: une cellule 847 est rebouclée sur elle-même sur certaines entrées si elle est seule destinataire sans recours à des lignes horizontales. Liaison 821 : une cellule 848 est en relation avec une autre cellule 849 par défaut sur certaines entrées si la celles-ci ne font pas l'objet de destinations. FIG. 8 shows all the possible connections between the cell of the circuit [1]: link 800: an output (or input) CPCE or CIR (see FIG. 7) which has priority 850 is connected to a single input (or output) by any cells recipients 830 to 831 (a horizontal line 870 for as many vertical lines 860 to 861 as destination cells) so that: o an output signal enters on several cells simultaneously, o that input signal receives several combined outputs: operation logic wired, o or more generally that there is a combination between the two previous situations. Binding 810: several outputs (or inputs) together of several cells CPCE or CIRC 851 to 852 are in different wired operation on several cells 832 and 833, by the horizontal lines 871 to 874 and vertical 862 to 863. Link 801: a cell CIMTL 834 is connected on several cells 835 to 836 by a source vertical line 863, a horizontal line 875 and a plurality of vertical lines 864 to 865. Link 811: several joint CIMTL outputs 837 to 838 are wired on the horizontal line 876 to destination of several cells 839 to 840. Link 812: several rows of CIMTL cells 841 to 842 and 843 to 844, are in different wired operations on the horizontal lines 877 to 878 and destined for several cells 845 to 846 for different wired operations . It is the most complex link. Binding 820: a cell 847 is looped back on itself on certain inputs if it is the only recipient without recourse to horizontal lines. Link 821: a cell 848 is in relation to another cell 849 by default on certain entries if the latter are not the subject of destinations.

Liaison 822: une cellule 880 et en relation avec une autre partie de ces entrées si elle n'est pas destinataire. Link 822: a cell 880 and in relation to another part of these entries if it is not a recipient.

La figure 9 montre la chronologie des signaux d'aiguillage. Au préalable, le signal pré-charge commun au réseau général initialise rapidement tous les signaux comme le montre le chronogramme 900. Sitôt désactivé, les instructions à l'intérieur des cellules choisissent les entrée-sorties et leurs destinations ainsi que les entrée-sorties utiles afin ré aiguiller les signaux sur les to entrées correspondantes. Les cellules CIS connectent les lignes verticales sources sur les lignes horizontales laissées disponibles par les sorties CPCE ou CIR inactivées comme le montre le chronogramme 901. Les cellules CID connectent les lignes horizontales sur les lignes verticales : les lignes 15 prioritaires suivies des lignes mi-prioritaires puis des lignes non prioritaires. La phase pré-charge peut se produire lors de la propagation des signaux dans cellules CPCE ou CIMTL avant mémorisation comme le montre les chronogrammes 901 à 903. Figure 9 shows the timing of the switching signals. Beforehand, the pre-charge signal common to the general network quickly initializes all the signals as shown in the timing diagram 900. As soon as deactivated, the instructions inside the cells choose the input-outputs and their destinations as well as the useful inputs-outputs. to refer the signals to the corresponding inputs. The CIS cells connect the source vertical lines to the horizontal lines left available by the inactivated CPCE or CIR outputs as shown in timing chart 901. The CID cells connect the horizontal lines to the vertical lines: the priority lines followed by the mid-priority lines then non-priority lines. The pre-charge phase can occur during the propagation of the signals in CPCE or CIMTL cells before storage as shown in the timing diagrams 901 to 903.

Claims (1)

REVENDICATIONS1 û Dispositif électronique destiné à relier les cellules du circuit objet du brevet WO 2005/088839: - un réseau logique combinatoire à deux directions sur un plan, - un moyen de connexion automatique séparé entre lignes qui suivent deux directions sur un plan, - un moyen de connexions conjointes entre lignes qui suivent deux directions sur un 10 plan pour des opérations logiques câblées, - un moyen d'aiguillage automatique et rationnel sur un réseau de lignes à deux dimensions, - un moyen de connexion entre deux réseaux pour des liaisons communes entre réseaux. 15 2 û Dispositif électronique selon la revendication 1, caractérisé en ce que le réseau de connexion aiguille les données des cellules du circuit simulateur objet du brevet WO 2005/088839 sur les seules indications de cellules destinataires pour une destination précise sur les entrées de chaque cellule dudit circuit simulateur. 3 - Dispositif électronique selon les revendications 1 et 2, caractérisé en ce que le réseau 20 ne fonctionne sans mise en séquence des opérations d'aiguillage, mais sur des opérations combinatoires. 4 - Dispositif électronique selon les revendications 1 à 3, caractérisé en ce que le réseau logique comporte des moyens d'anticipation réduisant les temps de propagation des signaux utiles à l'aiguillage automatique des données. 25 5 - Dispositif électronique selon les revendications 1 à 4, caractérisé en ce que le réseau logique comporte un moyen d'initialisation des signaux suivi d'une activation rapide des ces signaux. 6 û Dispositif électronique selon les revendications 1 et 2, caractérisé en ce que le réseau autorise une variété de liaisons bidirectionnelles en cellules. 30 7 - Dispositif électronique selon les revendications 1 et 2, caractérisé en ce que le réseau général de communication est fragmenté en réseaux connectés entre eux autorisant un transfert de données autant de fois plus dense que de réseaux présents. 8- Dispositif électronique selon l'une quelconque des revendications 1, 2 et 4, caractérisé en ce que le réseau intègre une structure basique des modules anticipateurs à structure 35 unique. 9- Dispositif électronique selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le réseau est fait de motifs répétitifs et conjoints.10- dispositif électronique selon l'une quelconque des revendications 1 à 5, caractérisé en ce le réseau présente une suite alternée ou non de type de macro-cellules pour s'adapter à l'architecture physique du circuit.5 CLAIMS1 - Electronic device for connecting the cells of the circuit object of the patent WO 2005/088839: a combinational logic network with two directions on a plane, a means of automatic connection separated between lines which follow two directions on a plane, a means of joint connections between lines which follow two directions on a plane for wired logic operations; - an automatic and rational switching means on a two-dimensional line network; - a connection means between two networks for common links between networks. An electronic device according to claim 1, characterized in that the connection network needle the data of the cells of the simulator circuit object of patent WO 2005/088839 on the only indications of destination cells for a precise destination on the inputs of each cell. said simulator circuit. 3 - electronic device according to claims 1 and 2, characterized in that the network 20 operates without sequencing of the switching operations, but on combinatorial operations. 4 - electronic device according to claims 1 to 3, characterized in that the logic network comprises anticipating means reducing the propagation time of the signals useful for the automatic referral of data. 5 - Electronic device according to claims 1 to 4, characterized in that the logic network comprises a signal initialization means followed by a rapid activation of these signals. Electronic device according to claims 1 and 2, characterized in that the network allows a variety of bidirectional links in cells. 7 - Electronic device according to claims 1 and 2, characterized in that the general communication network is fragmented into interconnected networks allowing a data transfer as many times denser than existing networks. 8. An electronic device according to any of claims 1, 2 and 4, characterized in that the network integrates a basic structure of anticipating modules with a single structure. 9- An electronic device according to any one of claims 1 to 5, characterized in that the network is made of repetitive and joint units.10- electronic device according to any one of claims 1 to 5, characterized in that the present network an alternation or not of type of macro-cells to adapt to the physical architecture of the circuit.
FR0802980A 2008-05-30 2008-05-30 Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks Withdrawn FR2932040A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0802980A FR2932040A1 (en) 2008-05-30 2008-05-30 Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0802980A FR2932040A1 (en) 2008-05-30 2008-05-30 Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks

Publications (1)

Publication Number Publication Date
FR2932040A1 true FR2932040A1 (en) 2009-12-04

Family

ID=40445291

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0802980A Withdrawn FR2932040A1 (en) 2008-05-30 2008-05-30 Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks

Country Status (1)

Country Link
FR (1) FR2932040A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058492A (en) * 1996-10-17 2000-05-02 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US20020133325A1 (en) * 2001-02-09 2002-09-19 Hoare Raymond R. Discrete event simulator
FR2867290A1 (en) * 2004-03-08 2005-09-09 Jean Paul Petrolli Data processing circuit for emulating logical function, has processing unit providing signal representative of timing to programmable synchronous logic array according to signals provided by event detection unit or event programming unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058492A (en) * 1996-10-17 2000-05-02 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US20020133325A1 (en) * 2001-02-09 2002-09-19 Hoare Raymond R. Discrete event simulator
FR2867290A1 (en) * 2004-03-08 2005-09-09 Jean Paul Petrolli Data processing circuit for emulating logical function, has processing unit providing signal representative of timing to programmable synchronous logic array according to signals provided by event detection unit or event programming unit

Similar Documents

Publication Publication Date Title
US9613684B2 (en) Systems and methods involving propagating read and write address and data through multi-bank memory circuitry
FR3072797A1 (en) SYNCHRONIZATION IN A MULTI-PAVING AND MULTI-CHIP TREATMENT ARRANGEMENT
KR900006791B1 (en) Packet switched multiport memory nxm switch node and processing method
Bjerregaard et al. Implementation of guaranteed services in the MANGO clockless network-on-chip
US7143221B2 (en) Method of arbitrating between a plurality of transfers to be routed over a corresponding plurality of paths provided by an interconnect circuit of a data processing apparatus
US20150357028A1 (en) Systems and Methods Involving Multi-Bank, Dual-Pipe Memory Circuitry
US7268581B1 (en) FPGA with time-multiplexed interconnect
US8549207B2 (en) Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry
FR3072800A1 (en) SYNCHRONIZATION IN A MULTI-PAVEMENT PROCESSING ARRANGEMENT
WO1996013902A1 (en) Programmable multiplexing input/output port
CN105680848B (en) The method of optimization fpga chip layout based on regional clock
US20150324514A1 (en) Optimizing ic performance using sequential timing
JPH05506526A (en) Lauta chip with quad crossbar and hyperbar personality
US9799379B2 (en) Hold time aware register file module and method therefor
KR20200098635A (en) Optional provision of clock signals using programmable control circuitry
JP2007507795A (en) Low power shared link arbitration
US20070038782A1 (en) System of virtual data channels across clock boundaries in an integrated circuit
FR2932040A1 (en) Electronic device for automatic switching of data in simulator circuit, has automatic switching unit arranged on line networks, and connection unit arranged between line networks for assuring switched connection between networks
Kasapaki et al. Router designs for an asynchronous time-division-multiplexed network-on-chip
Song et al. Asynchronous spatial division multiplexing router
Lin et al. A delay-insensitive address-event link
WO2006089559A1 (en) A network, a system and a node for use in the network or system
Hur Customizing and hardwiring on-chip interconnects in FPGAs
CN109918027B (en) Store access control method, device, equipment and storage medium
CN1479925A (en) Boundary addressable memory

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20160129