FR2920252A1 - Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils. - Google Patents

Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils. Download PDF

Info

Publication number
FR2920252A1
FR2920252A1 FR0705998A FR0705998A FR2920252A1 FR 2920252 A1 FR2920252 A1 FR 2920252A1 FR 0705998 A FR0705998 A FR 0705998A FR 0705998 A FR0705998 A FR 0705998A FR 2920252 A1 FR2920252 A1 FR 2920252A1
Authority
FR
France
Prior art keywords
transistor
linear conductors
nanometric
catalyst layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0705998A
Other languages
English (en)
Inventor
Laurent Clavelier
Didier Louis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0705998A priority Critical patent/FR2920252A1/fr
Publication of FR2920252A1 publication Critical patent/FR2920252A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

Un catalyseur (4) est déposé sélectivement sur au moins une zone de contact d'un transistor (2). Des conducteurs linéaires nanométriques (6) sont réalisés à partir de la couche de catalyseur (4) libre. Une couche d'encapsulation (7) est ensuite déposée et encapsule le transistor (2), les conducteurs linéaires nanométriques (6) assurant la connexion électrique du transistor (2).

Description

Procédé de réalisation d'un transistor comportant une connexion électrique
à base de nanotubes ou de nanof ils. Domaine technique de l'invention
L'invention est relative à un procédé de réalisation d'un transistor comportant une connexion électrique à base de conducteurs linéaires nanométriques sur 10 au moins une zone de contact d'une électrode.
État de la technique
15 Les nanotubes de carbone font actuellement l'objet d'un effort important de recherche car leur structure cylindrique monoatomique leur confère des propriétés exceptionnelles à l'échelle nanométrique. Pour supporter les contraintes imposées par la réduction des dimensions ajoutée à une complexification des paramètres d'intégration, il est envisagé d'utiliser des 20 nanotubes de carbone comme fils nanométriques métalliques pour les connexions électriques, notamment pour les transistors.
L'une des difficultés liée à l'utilisation de nanotubes comme contact électrique réside dans l'optimisation de leur localisation. Actuellement, 25 comme illustré à la figure 1, après la formation d'un transistor 2 sur un substrat 1, le transistor est encapsulé par un matériau d'encapsulation 6. De manière classique, le matériau d'encapsulation 7 est alors structuré par photolithographie et gravure pour permettre l'accès aux électrodes du transistor (source et drain sur la figure 2, l'accès à la grille n'est pas dans le 30 plan de coupe de la figure 2). Ensuite, la croissance de nanotubes 6 est réalisée, à partir des électrodes ou d'un catalyseur déposé sur les5
électrodes, et la connexion des électrodes du transistor au moyen des nanotubes est alors possible.
Cependant, cette approche présente de nombreux inconvénients, notamment liés aux performances des alignements successifs des différents niveaux photolithographique. En effet, afin de permettre le transit d'un maximum de courant, les contacts doivent être les plus larges possibles. A l'inverse pour assurer une reproductibilité optimale du dispositif et éviter les courts-circuits, les contacts doivent être nettement plus petits que les électrodes. Cette contrainte est liée à la précision de l'alignement du niveau photolithographique servant à la réalisation des trous de contact par rapport au transistor. Ainsi, un compromis est trouvé dans la taille des zones de contact et des spécifications draconiennes sont alors imposées aux équipements de photolithographie pour assurer les alignements des différents niveaux photolithographiques entre eux.
Objet de l'invention L'invention a pour but un procédé de réalisation d'un transistor muni de connexions électriques, à base de nanotubes ou de nanofils, facile à mette en oeuvre, notamment en relâchant en partie les contraintes photolithographiques.
Le procédé selon l'invention est caractérisé en ce qu'il comporte successivement : la formation d'une couche de catalyseur sur la zone de contact, la croissance des conducteurs linéaires nanométriques depuis la couche de catalyseur, le dépôt d'une couche d'encapsulation, recouvrant le transistor et les conducteurs linéaires nanométriques.
Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre d'un mode particulier de réalisation de l'invention donné à titre d'exemple non limitatif et représenté aux dessins annexés, dans lesquels : Les figures 1 et 2 représentent, en vue schématique en coupe, les étapes o successives de réalisation d'un procédé selon l'art antérieur. Les figures 3 et 5 représentent, en vue schématique en coupe selon A-A, les étapes successives de réalisation d'un procédé selon l'invention. La figure 4 représente de manière schématique en vue de dessus, la forme et le positionnement de l'électrode de grille par rapport à la zone de 15 matériau semi-conducteur actif d'un transistor réalisé par le procédé selon l'invention.
Description d'un mode de réalisation préférentiel selon l'invention 20 Comme illustré sur la figure 3, un transistor 2 est partiellement formé, de manière classique, sur un substrat 1. Le substrat 1 est, par exemple, un substrat massif ou de type substrat sur isolant. II comporte une zone active semi-conductrice 3 sur laquelle est intégré le transistor 2. Dans les modes de 25 réalisation particuliers illustrés sur les figures 1 à 5, le substrat 1 est un substrat sur isolant, comporte alors un substrat de support 1 a et un isolant enterré 1 b sous la zone la zone active semi-conductrice 3. La zone active semi-conductrice 3 est, par exemple, à base de silicium, de germanium, un alliage de silicium-germanium (contraint ou non) ou réalisée dans des 3o alliages de type III-V ou Il-VI, par exemple, InP, AsGa, CdTe... Le transistor 2 est, par exemple, un transistor à effet de champ, un transistor bipolaire, un
transistor à haute mobilité électronique ( High Electron Mobility Transistor ). Le procédé de réalisation du transistor 2 est classiquement arrêté avant la siliciuration des électrodes de grille, de source et de drain.
Dans le cas où le transistor 2 est un transistor MOSFET, un canal formé dans la zone active semi-conductrice 3, dans laquelle des électrodes de source et de drain sont placées de part et d'autre du canal. Une électrode de grille est classiquement placée au-dessus du canal.
Comme illustré sur la figure 4, l'électrode de grille est classiquement constituée d'une portion de faible largeur 9 définissant la largeur physique de la grille du transistor et d'une extrémité élargie constituant la tête 10 de la grille, sur laquelle les contacts sont généralement réalisés. Classiquement, la portion de grille de faible largeur 9 divise la zone active en matériau semi- conducteur 3 en deux parties, destinées respectivement à former les électrodes de source et de drain.
Pour localiser la croissance des nanotubes ou des nanofils, une couche de catalyseur 4 est avantageusement utilisée en combinaison avec une couche de masquage 5. La couche de masquage 5 peut être déposée avant ou après la catalyseur 4 pour délimiter les zones de contact des électrodes, sur lesquelles les connexions électriques doivent être formées et où le catalyseur est nécessaire.
La couche de catalyseur 4 ou de catalyseur libre sert alors à la croissance de nanotubes ou de nanofils 6, à partir du catalyseur présent sur les zones de contact des électrodes. Les nanotubes ou nanofils 6 sont électriquement conducteurs, sensiblement perpendiculaire au substrat et ont, de préférence, une hauteur de l'ordre de 200nm. Les nanotubes ou nanofils constituent ainsi des conducteurs linéaires nanométriques 6. La croissance des conducteurs linéaires nanométriques 6 est réalisée par toute technique connue. Le
procédé de croissance ainsi que les matériaux utilisés sont choisis de manière à ce que la croissance n'ait lieu que sur le catalyseur 4, c'est-à-dire sur les zones de contact des électrodes.
Dans le cas où la couche de masquage 5 est déposée avant le catalyseur 4, l'électrode de grille est partiellement recouverte par la couche de masquage 5, avantageusement en matériau diélectrique, par exemple, en nitrure ou oxyde de silicium. Ainsi, la couche de masquage 5 laisse au moins libre la tête 10 de la grille, la source et le drain, mais protège la portion de grille située au niveau des zones de source et de drain, c'est-à-dire en regard de la zone active 3. Cette configuration est, par exemple, classiquement réalisée, à partir d'une grille complètement recouverte par la couche de masquage 5, par photolithographie et gravure en réutilisant le niveau photolithographique ayant servi à délimiter la zone active semi-conductrice 3.
Dans le cas où la couche de catalyseur 4 est déposée avant la couche de masquage 5, la couche de masquage délimite les zones de catalyseur où la croissance des nanotubes ou de nanofils 6 est recherchée. Dans ce cas de figure, de multiples étapes de photolithographie sont nécessaires.
Dans tous les cas, le catalyseur 4 est déposé, par toute technique adaptée, par exemple au moyen d'un dépôt sélectif, sur les zones de contact des électrodes du transistor 2. Le catalyseur 4 est, par exemple, en Co, Pt, Ni, Fe, Au ou un alliage à base de ces métaux. II peut également être constitué par un siliciure (par exemple NiSi) formé à partir d'un métal choisi parmi Co, Pt, Ni, Fe, Au, réagissant au moins partiellement, avec le matériau constituant les électrodes ou un alliage à base de Si et un ou plusieurs de ces métaux.
Comme illustré à la figure 5, une couche d'encapsulation 7 en matériau diélectrique est déposée après formation des nanotubes ou nanofils pour
encapsuler le transistor 2 et les conducteurs linéaires nanométriques 6. La couche d'encapsulation 7 est, de préférence, en matériau à faible constante diélectrique. La libération d'une extrémité supérieure des conducteurs linéaires nanométriques 6 est ensuite réalisée. Cette libération peut être réalisée au moyen d'une gravure, plasma ou humide, sélective de la couche en matériau diélectrique ou, avantageusement, réalisée au moyen d'un polissage mécano-chimique. Ainsi, les conducteurs linéaires nanométriques 6 traversent la couche d'encapsulation 7 et permettent un contact électrique facilité des électrodes du transistor 2.
Dans le cas où le transistor 2 est de type MOSFET intégré sur un substrat sur isolant (SOI), les faces latérales du canal et des électrodes de source et de drain doivent être protégées. La protection de ces faces latérales évite toute croissance parasite de conducteurs linéaires nanométriques 6 et ainsi tout court-circuit. La protection des faces latérales est avantageusement réalisée au moyen d'espaceurs 8 externes en matériau diélectrique (figures 3 et 5), formés au moins à la périphérie de la source et du drain. Les espaceurs 8 peuvent être réalisés par dépôt d'une couche en matériau diélectrique additionnel suivi d'une structuration. Cependant, les espaceurs 8 sont avantageusement réalisés lors de la formation des espaceurs entourant classiquement l'électrode de grille.
Le transistor 2 peut également être de type bipolaire et présenter alors des électrodes de collecteur, de base et d'émetteur.25

Claims (8)

Revendications
1. Procédé de réalisation d'un transistor (2) comportant une connexion électrique à base de conducteurs linéaires nanométriques (6) sur au moins une zone de contact d'une électrode, caractérisé en ce qu'il comporte successivement : - la formation d'une couche de catalyseur (4) sur la zone de contact, - la croissance des conducteurs linéaires nanométriques (6) depuis la couche de catalyseur (4) et le dépôt d'une couche d'encapsulation (7), recouvrant le transistor et les conducteurs linéaires nanométriques (6).
2. Procédé selon la revendication 1, caractérisé en ce que les conducteurs linéaires nanométriques (6) sont des nanotubes ou des nanofils.
3. Procédé selon la revendication 2, caractérisé en ce qu'il comporte une étape de libération d'une extrémité supérieure des conducteurs linéaires nanométriques (6).
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la libération de l'extrémité supérieure des conducteurs linéaires nanométriques (6) est réalisée par polissage mécano-chimique. 25
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor (2) étant de type MOS à effet de champ, avec une source, un drain et une grille, le catalyseur (4) est déposé sur la source, le drain et sur une zone de tête (10) de la grille. 720
6. Procédé selon la revendication 5, caractérisé en ce que le transistor (2) MOS étant réalisé sur un substrat sur isolant, des espaceurs (8) externes sont réalisés au moins à la périphérie de la source et du drain.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le catalyseur (4) est choisi parmi Co, Pt, Ni, Fe, Au ou un alliage à base de ces métaux.
8. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le catalyseur (4) est un siliciure formé à partir d'un métal choisi parmi Co, Pt, Ni, Fe, Au ou un alliage à base de Si et un ou plusieurs de ces métaux.15
FR0705998A 2007-08-24 2007-08-24 Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils. Pending FR2920252A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0705998A FR2920252A1 (fr) 2007-08-24 2007-08-24 Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0705998A FR2920252A1 (fr) 2007-08-24 2007-08-24 Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils.

Publications (1)

Publication Number Publication Date
FR2920252A1 true FR2920252A1 (fr) 2009-02-27

Family

ID=39149242

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0705998A Pending FR2920252A1 (fr) 2007-08-24 2007-08-24 Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils.

Country Status (1)

Country Link
FR (1) FR2920252A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001905A1 (en) * 2000-06-27 2002-01-03 Choi Won-Bong Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
WO2006043329A1 (fr) * 2004-10-22 2006-04-27 Fujitsu Limited Composant a semi-conducteur et son procede de fabrication
US20060169972A1 (en) * 2005-01-31 2006-08-03 International Business Machines Corporation Vertical carbon nanotube transistor integration
US20070072380A1 (en) * 2005-09-26 2007-03-29 Advanced Micro Devices, Inc. Methods for fabrication of a stressed MOS device
US20070096304A1 (en) * 2005-08-26 2007-05-03 Kabir Mohammad S Interconnects and heat dissipators based on nanostructures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001905A1 (en) * 2000-06-27 2002-01-03 Choi Won-Bong Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
WO2006043329A1 (fr) * 2004-10-22 2006-04-27 Fujitsu Limited Composant a semi-conducteur et son procede de fabrication
US20060169972A1 (en) * 2005-01-31 2006-08-03 International Business Machines Corporation Vertical carbon nanotube transistor integration
US20070096304A1 (en) * 2005-08-26 2007-05-03 Kabir Mohammad S Interconnects and heat dissipators based on nanostructures
US20070072380A1 (en) * 2005-09-26 2007-03-29 Advanced Micro Devices, Inc. Methods for fabrication of a stressed MOS device

Similar Documents

Publication Publication Date Title
US9842904B2 (en) Method of manufacturing a semiconductor device having a trench at least partially filled with a conductive material in a semiconductor substrate
US10734503B2 (en) Asymmetric semiconductor device
US8551834B2 (en) Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
EP2643848B1 (fr) Procede de fabrication d'un dispositif de transistor a effet de champ implemente sur un reseau de nanofils verticaux
US7750398B2 (en) Trench MOSFET with trench termination and manufacture thereof
CN108346579B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
US8871573B2 (en) Method for forming a semiconductor device
US8941217B2 (en) Semiconductor device having a through contact
US8404557B2 (en) Method for forming a semiconductor device and a semiconductor device
US20150137139A1 (en) Semiconductor device and method for fabricating a semiconductor device
US20130075814A1 (en) Semiconductor device with a semiconductor via
JP2014502045A (ja) ナノワイヤ・デバイス及びその形成方法
KR20150030596A (ko) 전기 저항 및 커패시턴스를 감소시킨 반도체 장치
EP2800135A1 (fr) Transistors à nanofils et planaires cointegrés sur substrat soi UTBox
JP2016058626A (ja) 半導体装置およびその製造方法
US9837280B2 (en) Methods for manufacturing semiconductor devices
FR2920252A1 (fr) Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils.
JP5551790B2 (ja) 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
JP2003051598A (ja) 高周波パワーｍｏｓｆｅｔ
US11322587B2 (en) Method of processing a power semiconductor device
US9054123B2 (en) Method for manufacturing a semiconductor device
FR2897981A1 (fr) Procede de fabrication de transistor et transistor