FR2898217A1 - Hermetic case for image pickup device, has getter coated surfaces respectively connected to electrical terminals, and polarization units for polarizing surfaces for forming electrical field lines in case - Google Patents
Hermetic case for image pickup device, has getter coated surfaces respectively connected to electrical terminals, and polarization units for polarizing surfaces for forming electrical field lines in case Download PDFInfo
- Publication number
- FR2898217A1 FR2898217A1 FR0601862A FR0601862A FR2898217A1 FR 2898217 A1 FR2898217 A1 FR 2898217A1 FR 0601862 A FR0601862 A FR 0601862A FR 0601862 A FR0601862 A FR 0601862A FR 2898217 A1 FR2898217 A1 FR 2898217A1
- Authority
- FR
- France
- Prior art keywords
- matrix
- housing
- photocathode
- getter
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010287 polarization Effects 0.000 title claims abstract description 18
- 230000005684 electric field Effects 0.000 title claims abstract description 9
- 239000011159 matrix material Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 28
- 238000005219 brazing Methods 0.000 claims description 23
- 230000000295 complement effect Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 239000002245 particle Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000012010 growth Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/94—Selection of substances for gas fillings; Means for obtaining or maintaining the desired pressure within the tube, e.g. by gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/26—Image pick-up tubes having an input of visible light and electric output
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
DOMAINE TECHNIQUE GENERAL L'invention concerne un boîtier comportant uneGENERAL TECHNICAL FIELD The invention relates to a housing comprising a
photocathode reliée à une borne électrique. L'invention concerne également un procédé d'utilisation du boîtier. ETAT DE L'ART On connaît des dispositifs de captation d'image à faible niveau de lumière. Un exemple d'un tel dispositif est représenté schématiquement à la 10 figure 1. Le dispositif comporte un objectif 2 qui focalise des photons 10 en provenance d'une scène 1 sur une photocathode 11 située dans un boîtier hermétique 25. La photocathode 11 convertit les photons 10 en électrons 13. Ces derniers sont accélérés dans une chambre 12 du boîtier 25 où 15 règne le vide, et où une différence de potentiel d'une valeur absolue V de plusieurs centaines à quelques milliers de volts est appliquée. Les électrons accélérés 13 viennent bombarder en flux parallèle la face arrière d'une matrice 14. Le champ électrique régnant dans la chambre 12 est uniforme dans sa partie utile et donne à chacun des électrons 13 émis et transportés 20 une énergie proportionnelle à la différence de potentiel V utilisée entre la photocathode 11 et la face arrière de la matrice 14. La matrice 14 comporte couche amincie de silicium comportant une zone 141 de multiplication d'électrons. L'énergie emmagasinée par chaque électron 13 permet à ce dernier, après entrée par la face arrière de la 25 matrice 14, d'effectuer sa multiplication, dé proche en proche par chocs successifs, au sein du silicium de la zone 141. La couche de la matrice 14 comporte également une zone 148 de conduction située en dessous de la zone 141 et conduisant les électrons multipliés vers une zone 142 de diffusion CMOS selon la terminologie anglo-saxonne de l'homme du métier. 30 La matrice 14 forme ainsi une matrice EBCMOS ( Electron Bombarded CMOS ). Chaque électron 13 multiplié est converti en signal vidéo 15 après sa capture par la zone CMOS 142 de la matrice 14. photocathode connected to an electrical terminal. The invention also relates to a method of using the housing. STATE OF THE ART Low-level image capture devices are known. An example of such a device is shown schematically in FIG. 1. The device has an objective 2 which focuses photons 10 from a scene 1 onto a photocathode 11 located in a hermetic housing 25. The photocathode 11 converts the These electrons are accelerated in a chamber 12 of the vacuum-packed housing 25, and a potential difference of an absolute value V of several hundred to a few thousand volts is applied. The accelerated electrons 13 bombard in a parallel flow the rear face of a matrix 14. The electric field prevailing in the chamber 12 is uniform in its useful part and gives each of the electrons 13 emitted and transported 20 an energy proportional to the difference of potential V used between the photocathode 11 and the rear face of the matrix 14. The matrix 14 comprises thinned layer of silicon having a zone 141 of electron multiplication. The energy stored by each electron 13 allows the latter, after entering through the rear face of the matrix 14, to perform its multiplication, step by step by successive shocks, within the silicon of the zone 141. The layer of the matrix 14 also comprises a conduction zone 148 located below the zone 141 and leading the multiplied electrons to a CMOS scattering zone 142 according to the Anglo-Saxon terminology of those skilled in the art. Matrix 14 thus forms an EBCMOS matrix (Electron Bombarded CMOS). Each multiplied electron 13 is converted into a video signal after it is captured by the CMOS area 142 of the matrix 14.
Les trois zones 141, 148 et 142 de la couche de la matrice sont dopées, la distribution de dopage étant différente dans chaque zone pour permettre des comportements différents (multiplication d'électrons, conduction et diffusion). The three zones 141, 148 and 142 of the matrix layer are doped, the doping distribution being different in each zone to allow different behaviors (electron multiplication, conduction and diffusion).
La matrice 14 est en général fixée au boîtier 25 par l'intermédiaire d'un support 4. Le sens de report de la matrice 14 sur le support 4 est identique au sens de bombardement des électrons 13 sur la matrice 14. Le dispositif selon l'art antérieur présente des inconvénients. La photocathode 11 est réalisée par une succession de couches dont l'assemblage présente des propriétés d'absorption des particules présentes dans la chambre 12. Or, la photocathode 11 est détériorée par l'impact de particules. Ces particules peuvent se présenter par exemple sous forme d'ions dégagés par la matrice 14 lors du bombardement électronique ou de particules libérées par des éléments du boîtier 25. The matrix 14 is generally fixed to the housing 25 by means of a support 4. The direction of transfer of the matrix 14 onto the support 4 is identical to the direction of bombardment of the electrons 13 on the matrix 14. The device according to FIG. prior art has drawbacks. The photocathode 11 is produced by a series of layers whose assembly has particle absorption properties present in the chamber 12. However, the photocathode 11 is deteriorated by the impact of particles. These particles may be, for example, in the form of ions released by the matrix 14 during electron bombardment or particles released by elements of the casing 25.
Ce phénomène est accentué par la présence du champ électrique dans le dispositif en fonctionnement qui entraîne la précipitation des ions présents entre la photocathode 11 et la matrice 14 en regard, ce qui est responsable de la majeure partie de la dégradation de la photocathode 11. PRESENTATION DE L'INVENTION L'invention propose de pallier au moins un de ces inconvénients. A cet effet, on propose selon l'invention un boîtier comportant une photocathode reliée à une borne électrique, caractérisé en ce qu'il comporte au moins une surface revêtue d'un getter reliée à une autre unique borne électrique. This phenomenon is accentuated by the presence of the electric field in the operating device which causes the precipitation of the ions present between the photocathode 11 and the matrix 14 opposite, which is responsible for most of the degradation of the photocathode 11. PRESENTATION SUMMARY OF THE INVENTION The invention proposes to overcome at least one of these disadvantages. For this purpose, it is proposed according to the invention a housing comprising a photocathode connected to an electrical terminal, characterized in that it comprises at least one surface coated with a getter connected to another single electrical terminal.
L'invention est avantageusement complétée par les caractéristiques suivantes, prises seules ou en une quelconque de leur combinaison techniquement possible : - le boîtier comporte en outre une matrice comportant une zone de diffusion CMOS en regard de la photocathode, un support de la matrice, une surface 30 revêtue d'un getter étant une surface du support ; - la surface est coudée pour faire face à un espace entre la matrice et la photocathode ; - le boîtier comporte en outre un couvercle fermant une ouverture du boîtier, une surface revêtue d'un getter étant une surface du couvercle ; - le boîtier comporte des moyens aptes à polariser la surface revêtue d'un getter, pour former des lignes de champ électrique dans le boîtier ; - le boîtier comporte des moyens aptes à polariser la photocathode, pour former des lignes de champ électrique dans le boîtier ; - la matrice comporte un substrat de support de la zone de diffusion, le substrat de support comportant une face de soutien sur laquelle sont agencés la zone de diffusion CMOS et au moins un plot de brasage ; 10 - le support comportant d'une part une face d'appui comprenant au moins une zone de brasage et d'autre part un orifice débouchant, la zone de brasage étant agencée en périphérie de l'orifice sur la face d'appui, au moins un plot de brasage étant brasé sur une zone de brasage. L'invention concerne également un procédé d'utilisation d'un tel 15 boîtier. L'invention présente de nombreux avantages. Elle permet notamment de réduire le nombre de particules entrant en collision avec la photocathode, ce qui augmente la durée de vie de cette dernière. 20 PRESENTATION DES FIGURES D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels : - la figure 1, déjà commentée, représente schématiquement un dispositif 25 connu de captation d'image ; - les figures 2A et 2B représentent schématiquement un exemple d'un mode de réalisation possible d'un dispositif selon l'invention ; - les figures 3a à 3j représentent schématiquement un premier exemple d'un procédé de fabrication d'une matrice selon l'invention ; 30 - les figures 4a à 4j représentent schématiquement un deuxième exemple d'un procédé de fabrication d'une matrice selon l'invention. Sur l'ensemble des figures, les éléments similaires portent des références numériques identiques. The invention is advantageously completed by the following characteristics, taken alone or in any of their technically possible combination: the housing further comprises a matrix comprising a CMOS diffusion zone facing the photocathode, a support of the matrix, a 30 surface coated with a getter being a surface of the support; the surface is bent to face a space between the matrix and the photocathode; - The housing further comprises a lid closing an opening of the housing, a surface coated with a getter being a surface of the lid; the housing comprises means capable of biasing the surface coated with a getter, to form electric field lines in the housing; the housing comprises means capable of biasing the photocathode to form electric field lines in the housing; the matrix comprises a support substrate for the diffusion zone, the support substrate comprising a support face on which the CMOS diffusion zone and at least one brazing pad are arranged; The support comprising, on the one hand, a bearing face comprising at least one brazing zone and, on the other hand, an opening orifice, the brazing zone being arranged at the periphery of the orifice on the bearing face, at least one brazing pad being soldered on a brazing area. The invention also relates to a method of using such a housing. The invention has many advantages. In particular, it makes it possible to reduce the number of particles colliding with the photocathode, which increases the life of the photocathode. PRESENTATION OF THE FIGURES Other features, objects and advantages of the invention will emerge from the description which follows, which is purely illustrative and nonlimiting, and which should be read with reference to the appended drawings in which: FIG. commented, schematically shows a known image pickup device; FIGS. 2A and 2B schematically represent an example of a possible embodiment of a device according to the invention; FIGS. 3a to 3d show schematically a first example of a method of manufacturing a matrix according to the invention; FIGS. 4a to 4j show schematically a second example of a method of manufacturing a matrix according to the invention. In all the figures, similar elements bear identical reference numerals.
DESCRIPTION DETAILLEE Les figures 2A et 2B représentent schématiquement un boîtier 25 hermétique d'un dispositif de captation d'image à faible niveau de lumière, comportant principalement classiquement une photocathode 11 qui convertit des photons issus d'une scène en électrons. Ces derniers sont accélérés dans une chambre 12 du boîtier 25 où règne le vide, et où une différence de potentiel d'une valeur absolue V de plusieurs centaines à quelques milliers de volts est appliquée. Les électrons accélérés viennent bombarder en flux parallèle la face arrière d'une matrice 14 solidaire d'un 10 support 4 en vue de leur transformation en flux vidéo. La matrice 14 comporte une zone 141 de multiplication d'électrons comportant préférentiellement du silicium. Elle comporte également une zone 142 de diffusion CMOS. Elle comporte en outre un substrat 143 de support de la zone 142 de diffusion CMOS. La matrice 14 est également 15 appelée matrice EBCMOS ( Electron Bombarded CMOS ). Le substrat 143 de support comporte une face 1431 de soutien sur laquelle sont agencés la zone 142 de diffusion CMOS et au moins un plot 3 de brasage. Au moins une dimension de la face 1431 de soutien est supérieure à 20 la plus grande dimension de la zone 142 de diffusion CMOS. Préférentiellement, l'aire de la face de soutien 1431 est supérieure à l'aire de la zone 142, au moins deux dimensions de la face de soutien 1431 étant supérieures aux dimensions de la zone 142. La zone 142 de diffusion CMOS est alors préférentiellement agencée en position sensiblement 25 centrale de la face 1431 de soutien, au moins un plot 3 étant agencé en partie périphérique de ladite face 1431 par rapport à la zone 142 de diffusion CMOS. Le support 4 comporte d'une part une face 46 d'appui comprenant au moins une zone 47 de brasage et d'autre part un orifice 45 débouchant. 30 La zone 47 de brasage est agencée en périphérie de l'orifice 45 sur la face d'appui 46. DETAILED DESCRIPTION FIGS. 2A and 2B schematically show a hermetic package of a low light level image pickup device, typically comprising a photocathode 11 which converts photons from a scene into electrons. These are accelerated in a chamber 12 of the housing 25 where vacuum, and where a potential difference of an absolute value V of several hundred to a few thousand volts is applied. Accelerated electrons bombard in parallel flow the rear face of a matrix 14 integral with a support 4 for the purpose of their transformation into a video stream. The matrix 14 comprises an electron multiplication zone 141 preferably comprising silicon. It also includes a CMOS broadcast zone 142. It further comprises a substrate 143 for supporting the CMOS diffusion zone 142. Matrix 14 is also referred to as EBCMOS matrix (Electron Bombarded CMOS). The support substrate 143 comprises a support face 1431 on which the CMOS diffusion zone 142 and at least one brazing pad 3 are arranged. At least one dimension of the support face 1431 is larger than the largest dimension of the CMOS diffusion area 142. Preferably, the area of the support face 1431 is greater than the area of the zone 142, at least two dimensions of the support face 1431 being greater than the dimensions of the zone 142. The CMOS diffusion zone 142 is then preferentially arranged in a substantially central position of the supporting face 1431, at least one pad 3 being arranged in a peripheral portion of said face 1431 with respect to the CMOS diffusion zone 142. The support 4 comprises on the one hand a bearing face 46 comprising at least one brazing zone 47 and on the other hand an orifice 45 opening. Brazing zone 47 is arranged at the periphery of orifice 45 on bearing face 46.
Les plots 3 de brasage sont brasés sur les zones 47 de brasage correspondantes. Le sens de report de la matrice 14 sur le support 4 est inverse au sens de bombardement des électrons sur la matrice 14. Les positions du support 4 dans le boîtier 25, de l'orifice 45 par rapport à la face 46 d'appui et des brasages entre les plots 3 et les zones de brasage 47 sont telles que la matrice 14 est située au droit de la photocathode 11. Au moins une dimension de la section droite de l'orifice 45 est supérieure à la plus grande dimension de la zone 142 dé diffusion CMOS et de la zone 141, l'image électronique issue de la photocathode 11 bombardant ainsi la zone de multiplication 141 à travers l'orifice 45. Le mode de report de la matrice 14 sur le support 4 permet un positionnement précis obtenu automatiquement, lors de la refusion des plots 3 Ide brasage, par le jeu des forces de cohésion moléculaire du brasage à l'état liquide. The brazing pads 3 are brazed to the corresponding brazing regions 47. The direction of transfer of the matrix 14 on the support 4 is opposite to the direction of bombardment of the electrons on the matrix 14. The positions of the support 4 in the housing 25, of the orifice 45 with respect to the support face 46 and solders between the pads 3 and the brazing zones 47 are such that the matrix 14 is located at the right of the photocathode 11. At least one dimension of the cross section of the orifice 45 is greater than the largest dimension of the zone 142 CMOS scattering and the area 141, the electronic image from the photocathode 11 and bombarding the multiplication zone 141 through the orifice 45. The mode of transfer of the matrix 14 on the support 4 allows precise positioning obtained automatically, during the reflow of the solder pads 3, by the play of the molecular cohesion forces of the brazing in the liquid state.
Le support 4 est avantageusement en matériau céramique. Le matériau céramique est utilisé pour ses propriétés d'isolation électrique, d'herméticité, de compatibilité avec une connectivité de la zone 142 avec des bornes électriques d'interface, de bonne stabilité dimensionnelle compatible avec le silicium de la matrice 14, de bonne conductivité thermique pour le refroidissement de la matrice 14. Le boîtier 25 comporte en outre un corps 250 dans lequel est fixé le support 4. Le corps 250 est avantageusement en matériau céramique, pour les mêmes raisons que pour le support 4. Dans une variante du mode de réalisation décrit, le support et le corps 250 ne forment qu'une seule et même pièce. Le corps 250 et/ou le support 4 comportent des bornes 44 et 42 de liaison électrique respectivement de la photocathode 11 et de la matrice 14 à des broches d'interconnexion du boîtier 25. Ainsi, au moins un plot 3 est apte à établir une liaison électrique entre la zone 142 de diffusion CMOS et une borne 42 du support 4, via une zone de brasage 47. Du fait de l'absence de connexions filaires, le brasage des plots 3 sur les zones de brasage 47 forme un assemblage mécanique et une liaison électrique où le dégazage de particules est minimisé. De plus, le boîtier 25, ne comporte aucun produit organique susceptible de dégager des particules dans le volume sous vide. Le boîtier 25 comporte en outre une fenêtre 20 et un couvercle 6. La fenêtre 20 et le couvercle 6 sont brasés sur le corps 250 pour assurer une fermeture hermétique ne produisant pas de dégazage. Préférentiellement, le boîtier 25 comporte au moins une surface 48, 49, ou 60 revêtue d'un getter. Chaque surface 48, 49 ou 60 accueillant un getter est disposée de telle manière qu'elle empêche statistiquement la propagation de particules ou des ions issus du bombardement électronique de la matrice 14 vers le volume 12 en regard de la photocathode 11. La surface 48 correspond à la surface du support 4 opposée à la surface d'appui 46. La fenêtre 20 supporte la photocathode 11. Une plage d'accueil pour la fenêtre 20 est aménagée dans le boîtier 25. Elle comporte une métallisation reliée individuellement à la borne 44 d'interface électrique du boîtier 25, la borne 44 étant ainsi reliée à la photocathode 11. Elle est couverte de brasage très basse température pour permettre le scellement hermétique de la fenêtre 20 sur le boîtier 25 sans détérioration de la photocathode 11. The support 4 is advantageously made of ceramic material. The ceramic material is used for its electrical insulation properties, hermeticity, compatibility with a zone 142 connectivity with electrical interface terminals, good dimensional stability compatible with the silicon matrix 14, good conductivity The housing 25 further comprises a body 250 in which is fixed the support 4. The body 250 is preferably made of ceramic material, for the same reasons as for the support 4. In a variant of the mode described embodiment, the support and the body 250 form a single piece. The body 250 and / or the support 4 comprise terminals 44 and 42 of electrical connection respectively of the photocathode 11 and the matrix 14 to interconnect pins of the housing 25. Thus, at least one pad 3 is able to establish a electrical connection between the CMOS diffusion zone 142 and a terminal 42 of the support 4, via a brazing zone 47. Due to the absence of wire connections, the brazing of the studs 3 on the brazing zones 47 forms a mechanical assembly and an electrical connection where the degassing of particles is minimized. In addition, the housing 25 does not include any organic product capable of releasing particles in the vacuum volume. The housing 25 further includes a window 20 and a lid 6. The window 20 and the lid 6 are brazed to the body 250 to provide a hermetic seal that does not produce outgassing. Preferably, the housing 25 comprises at least one surface 48, 49, or 60 coated with a getter. Each surface 48, 49 or 60 hosting a getter is arranged in such a way that it statistically prevents the propagation of particles or ions resulting from the electronic bombardment of the matrix 14 towards the volume 12 facing the photocathode 11. The surface 48 corresponds to on the surface of the support 4 opposite to the bearing surface 46. The window 20 supports the photocathode 11. A reception range for the window 20 is arranged in the housing 25. It comprises a metallization connected individually to the terminal 44 of electrical interface of the housing 25, the terminal 44 is thus connected to the photocathode 11. It is covered by very low temperature brazing to allow hermetic sealing of the window 20 on the housing 25 without damaging the photocathode 11.
La surface 49 revêtue d'un getter est située sur la surface de la fenêtre 20, à l'exception de la partie au droit des zones 141 et 142. Le couvercle 6 est préférentiellement en céramique et ferme une ouverture du boîtier 25. Le couvercle 6 est situé à une extrémité opposée à la fenêtre 20 sur le boîtier. Il comporte de plus la surface 60 composée d'un dépôt de getter 60 sur sa face intérieure au boîtier 25. Le getter se trouve relié électriquement à une plage métallisée du boîtier qui assure la continuité jusqu'à la borne 41 électrique d'interface. La borne 41 est unique et différente de la borne 44, pour pouvoir polariser la surface 60 sans circulation de courant ni chauffage du getter 60. The surface 49 coated with a getter is located on the surface of the window 20, with the exception of the portion to the right of the zones 141 and 142. The cover 6 is preferably ceramic and closes an opening of the housing 25. The cover 6 is located at an end opposite the window 20 on the housing. It further comprises the surface 60 composed of a getter deposit 60 on its inner face to the housing 25. The getter is electrically connected to a metallized range of the housing which provides continuity to the electrical terminal 41 interface. The terminal 41 is unique and different from the terminal 44, to be able to polarize the surface 60 without current flow or heating the getter 60.
Le fait que la surface 60 couvre une grande surface sur le couvercle 6, permet d'améliorer la qualité du vide, ce qui n'est pas possible avec le report de la matrice dans le boîtier de l'art antérieur. The fact that the surface 60 covers a large area on the cover 6, improves the quality of the vacuum, which is not possible with the transfer of the matrix in the housing of the prior art.
Avantageusement, une surface 48, 49 ou 60 revêtue de getter est reliée individuellement respectivement à une borne électrique 43, 44 ou 41. Il n'y a pas de circulation de courant ni chauffage dans les surfaces 48, 49 ou 60. On explique ici le rôle de la liaison des surfaces 48, 49 et 60 aux bornes respectives 43, 44 et 41. Dans le boîtier 25, la photocathode 11 et la surface 49 sont reliées à une borne 44 électrique. La surface 48 revêtue d'un getter est quant à elle reliée à une autre 10 borne 43 électrique unique, et la surface 60 revêtue d'un getter est reliée à une autre borne 41 unique. La surface 48 revêtue d'un getter est une surface du support 4. Comme le montre la figure 2, la surface 48 est préférentiellement coudée pour faire face à la chambre 12 entre la photocathode et la matrice 14. 15 La surface 60 revêtue d'un getter est une surface du couvercle 6 fermant l'ouverture du boîtier 25. Lors d'une phase d'observation d'une scène par le dispositif, la photocathode 11 est polarisée négativement par rapport à la matrice 14, grâce à des moyens polarisation 440. La polarisation est, on le sait, de 20 l'ordre de plusieurs centaines à quelques kilovolts et permet le bombardement des électrons sur la matrice 14. Comme le montre la figure 2B, le boîtier 25 comporte des moyens 410 et 430 aptes à polariser les surfaces 48 et/ou 60 revêtue d'un getter, pour former des lignes de champ électrique dans le boîtier 25. 25 Ainsi, lors d'une phase de non-observation de la scène, la surface 48 et/ou 60 revêtue d'un getter.est polarisée négativement par rapport à la matrice 14 et à la photocathode 11, grâce aux moyens polarisation 430 et 410. La matrice 14 et la photocathode sont par exemple au potentiel 0. La polarisation appliquée aux surfaces 48 et 60 permet une 30 précipitation des ions présents dans le boîtier 25 sur lesdites surfaces, évitant ainsi statistiquement que les ions viennent atteindre la photocathode 11, provoquant sa dégradation. Advantageously, a getter coated surface 48, 49 or 60 is individually connected respectively to an electrical terminal 43, 44 or 41. There is no flow of current or heating in the surfaces 48, 49 or 60. It is explained here the role of the connection of the surfaces 48, 49 and 60 to the respective terminals 43, 44 and 41. In the housing 25, the photocathode 11 and the surface 49 are connected to an electrical terminal 44. The getter coated surface 48 is connected to another single electrical terminal 43, and the getter coated surface 60 is connected to another single terminal 41. The surface 48 coated with a getter is a surface of the support 4. As shown in FIG. 2, the surface 48 is preferably bent to face the chamber 12 between the photocathode and the matrix 14. The surface 60 coated with a getter is a surface of the cover 6 closing the opening of the housing 25. During a phase of observation of a scene by the device, the photocathode 11 is negatively polarized with respect to the matrix 14, thanks to polarization means 440. The polarization is, as is known, of the order of several hundred to a few kilovolts and allows the bombardment of the electrons on the matrix 14. As shown in FIG. 2B, the housing 25 comprises means 410 and 430 capable of polarizing the surfaces 48 and / or 60 coated with a getter, to form electric field lines in the housing 25. Thus, during a phase of non-observation of the scene, the surface 48 and / or 60 coated of a getter.is negatively polarized by rappo The matrix 14 and the photocathode are, for example, at potential 0. The polarization applied to the surfaces 48 and 60 allows a precipitation of the ions present in the casing 14 and the photocathode 11, thanks to the polarization means 430 and 410. 25 on said surfaces, thus statistically avoiding that the ions reach the photocathode 11, causing its degradation.
La disposition des surfaces 48 et 60 est faite de telle manière que ces dernières empêchent statistiquement la propagation des ions vers la chambre 12. Pour cette raison, la surface 60 recouvre tout le couvercle 6. La zone en regard de la surface 60 est destinée à assurer un pompage du volume principal déterminé par le fond de boîtier. Il faut noter qu'un grand volume principal intérieur facilite le maintien d'un vide poussé dans le boîtier, dans la limite des contraintes dimensionnelles et de compacité du dispositif par ailleurs. The arrangement of the surfaces 48 and 60 is made in such a way that the latter statistically prevent the propagation of the ions towards the chamber 12. For this reason, the surface 60 covers the entire cover 6. The area facing the surface 60 is intended to ensure a pumping of the main volume determined by the bottom of the case. It should be noted that a large internal main volume facilitates the maintenance of a high vacuum in the housing, within the constraints of dimensional and compactness of the device elsewhere.
De plus, la surface 48 est sur le support 4 et elle est coudée. Les lignes de champ partent de la surface 48 pour se diriger vers la surface 49 d'une part et la matrice 14 d'autre part. La zone en regard de la surface 48 est destinée à assurer un pompage complémentaire qui se comporte statistiquement comme un barrage de capture aux ions résiduels qui pourraient provenir de la zone du volume principal, ainsi que comme un pôle d'attraction pour tout le volume supérieur emprisonné entre le support 4 et la fenêtre 20 supportant la photocathode 11. La polarisation des surfaces 48 et/ou 60 lors d'une phase de non-observation d'une scène n'a pas besoin d'être générée de façon précise. De plus, un bruit superposé à cette polarisation n'est pas gênant. Enfin, le débit fonctionnel est quasiment nul, car il est dû aux seules captures des ions lorsqu'ils se dissocient des parois, et n'affecte pas l'autonomie du dispositif portable fonctionnant sur élément de stockage embarqué, telle une batterie. Avantageusement, lors d'une phase d'observation, la surface 48 et/ou la surface 60 revêtue d'un getter est polarisée négativement par rapport à la matrice 14 et/ou à la photocathode 11, grâce aux moyens polarisation 430 ou 410. Les surfaces 48 et 60 continuent ainsi de jouer leur effet protecteur pendant la phase d'observation. On peut ainsi polariser la surface 60 à une valeur de -100 V par 30 exemple par rapport à la matrice 14. Préférentiellement, la valeur absolue du potentiel de la polarisation de la surface 48 est supérieure ou égale à la valeur absolue du potentiel de la polarisation de la photocathode 11. Ainsi, pour une différence de potentiels de l'ordre de -2 kV entre la cathode 11 et la matrice 14, la surface 48 peut avoir un potentiel de -2.1 kV par exemple. De préférence également, les moyens 440 sont aptes à polariser la photocathode 11 positivement par rapport à la matrice 14 lors d'une phase de non-observation d'une scène par le dispositif. La polarisation positive provoque une légère répulsion des ions qui pourraient provenir de la surface de la matrice 14 en regard de la photocathode 11. La valeur de la polarisation supplémentaire nécessaire peut être faible devant celle appliquée aux surfaces 48 et 60 et ne pas changer leur mode de fonctionnement. L'ouverture du boîtier 25 sert à l'introduction de la matrice 14 pour son report sur son support 4, par une opération de brasage, qui peut être la même que celle de scellement du couvercle 6. Les volumes 7 créés par le jeu d'assemblage entre d'une part le boîtier 25 et le couvercle 6 et d'autre part le boîtier 25 et la fenêtre 20 sont remplis d'un composé isolant haute tension pour protéger les parties conductrices qui sont soumises à haute tension. Le composé isolant fige ainsi les lignes de fuite au minimum en fonction du temps, des dépôts parasites et de l'humidité. In addition, the surface 48 is on the support 4 and is bent. The field lines start from the surface 48 to go towards the surface 49 on the one hand and the matrix 14 on the other hand. The area facing the surface 48 is intended to provide a complementary pumping which behaves statistically as a residual ion capture dam that could come from the main volume zone, as well as a pole of attraction for the entire upper volume trapped between the support 4 and the window 20 supporting the photocathode 11. The polarization of the surfaces 48 and / or 60 during a phase of non-observation of a scene does not need to be accurately generated. In addition, a noise superimposed on this polarization is not a problem. Finally, the functional rate is almost zero because it is due to the capture of the ions when they dissociate walls, and does not affect the autonomy of the portable device operating on embedded storage element, such as a battery. Advantageously, during an observation phase, the surface 48 and / or the surface 60 coated with a getter is polarized negatively with respect to the matrix 14 and / or the photocathode 11, thanks to the polarization means 430 or 410. The surfaces 48 and 60 thus continue to play their protective effect during the observation phase. It is thus possible to polarize the surface 60 at a value of -100 V, for example with respect to the matrix 14. Preferably, the absolute value of the polarization potential of the surface 48 is greater than or equal to the absolute value of the potential of the polarization of the photocathode 11. Thus, for a potential difference of the order of -2 kV between the cathode 11 and the matrix 14, the surface 48 may have a potential of -2.1 kV for example. Also preferably, the means 440 are able to bias the photocathode 11 positively with respect to the matrix 14 during a phase of non-observation of a scene by the device. The positive polarization causes a slight repulsion of the ions that could come from the surface of the matrix 14 opposite the photocathode 11. The value of the additional polarization required may be low compared to that applied to the surfaces 48 and 60 and not change their mode Operating. The opening of the housing 25 serves to introduce the matrix 14 for its transfer to its support 4, by a soldering operation, which may be the same as that of sealing the cover 6. The volumes 7 created by the set assembly between the housing 25 and the cover 6 on the one hand and the housing 25 and the window 20 on the other hand are filled with a high voltage insulating compound to protect the conductive parts which are subjected to high voltage. The insulating compound thus freezes the creepage distances as a minimum as a function of time, parasitic deposits and moisture.
Le nombre et la surface des plots 3 de brasage entre la matrice 14 et le boîtier 25 ne sont pas seulement définis par le critère fonctionnel électrique, mais aussi de manière importante par la fonction de refroidissement du circuit. A cet égard, on prévoit un arrangement des plots en périphérie de la matrice 14 pour assurer une résistance thermique suffisamment faible à l'écoulement du flux thermique et maintenir la matrice 14 dans la gamme de températures normales de fonctionnement. En d'autres termes, il peut y avoir plus de plots qu'électriquement ou mécaniquement nécessaires. Il y a avantage sur le plan thermique à définir l'implantation des circuits électroniques sur le silicium de la matrice 14, de telle manière que les circuits consommant le plus d'énergie û et qui chauffent le plus - soient les plus proches des plots 3. The number and the surface of the brazing pads 3 between the matrix 14 and the housing 25 are not only defined by the electrical functional criterion, but also significantly by the cooling function of the circuit. In this respect, provision is made for the pads at the periphery of the die 14 to provide a sufficiently low thermal resistance to the flow of the heat flow and to maintain the die 14 in the normal operating temperature range. In other words, there may be more pads than electrically or mechanically needed. There is a thermal advantage in defining the implantation of the electronic circuits on the silicon of the matrix 14, in such a way that the circuits consuming the most energy - and heating the most - are the closest to the pads. .
Les développements qui suivent s'appliquent à la description d'un procédé de fabrication d'une matrice 14 comportant une zone 142 de diffusion CMOS à oxyde de métal complémentaire. Deux exemples de procédés peuvent être employés pour obtenir la 5 matrice EBCMOS 14 sous la forme compatible avec le boîtier 25 décrit précédemment. Il s'agit premièrement d'un procédé utilisant du silicium volumineux sur isolant ou BSOI ( Bulk Silicon On Insulator ) selon la terminologie anglo-saxonne, avec, comme on le verra un assemblage moléculaire, une 10 implantation face arrière, une gravure de trous d'interconnexion profonds et une croissance de plots (voir figures 3a û 3j). Il s'agit deuxièmement d'un procédé utilisant du BSOI avec, comme on le verra, une épitaxie préalable, un assemblage moléculaire, une gravure de trous d'interconnexion profonds et une croissance de plots (voir figures 4a û 15 4j). PREMIER EXEMPLE DE PROCEDE La figure 3a montre une étape selon laquelle deux substrats W1 et W2 de silicium sont mis au droit l'un de l'autre. La figure 3b montre que les deux substrats W1 et W2 subissent un 20 assemblage moléculaire et une stabilisation. Lors de l'étape de la figure 3c, un des substrats (W1) subit un amincissement. Lors de l'étape de la figure 3d, le substrat aminci W1 subit un caissonnage classique BSOI grâce à des oxydes. 25 Lors de l'étape de la figure 3e, on forme dans le substrat caissonné W1 des connexions, des transistors et des plages d'accueil 30 de plots. Les figures 3a à 3e représentent ainsi schématiquement ce que l'homme du métier appelle un procédé CMOS BSOI, dans lequel la dernière étape de la figure 3e comprend une planarisation finale supplémentaire 30 jusqu'au niveau dernier métal. On forme ainsi dans W1 la zone 142 de diffusion CMOS à oxyde de métal complémentaire. The following developments apply to the description of a method of manufacturing a matrix 14 having a CMOS diffusion zone 142 with complementary metal oxide. Two exemplary methods may be employed to obtain the EBCMOS matrix 14 in the form compatible with the previously described package. It is firstly a process using bulky silicon on insulator or BSOI (Bulk Silicon On Insulator) according to the English terminology, with, as will be seen a molecular assembly, a rear-sided implantation, a hole etching deep interconnection and pad growth (see FIGS. 3a-3j). This is secondly a method using BSOI with, as will be seen, prior epitaxy, molecular assembly, deep vias etching and pad growth (see FIGS. 4a-4d). FIRST EXAMPLE OF THE PROCESS FIG. 3a shows a step according to which two substrates W1 and W2 of silicon are placed in line with each other. Figure 3b shows that the two substrates W1 and W2 undergo molecular assembly and stabilization. In the step of Figure 3c, one of the substrates (W1) undergoes thinning. During the step of FIG. 3d, the thinned substrate W1 undergoes conventional BSOI boxing using oxides. In the step of FIG. 3e, connections, transistors and pads 30 are formed in the box substrate W1. Figs. 3a-3e thus schematically illustrate what the skilled person will call a BSOI CMOS process, wherein the last step of Fig. 3e comprises additional final planarization up to the last metal level. Thus, in W1, the complementary metal oxide CMOS diffusion zone 142 is formed.
L'étape de la figure 3f consiste à faire un assemblage moléculaire avec un substrat relais qui forme le substrat 143 de support, notamment de la zone 142 de diffusion CMOS. L'étape de la figure 3g consiste à effectuer un amincissement du substrat W2 pour ne laisser que la zone 142 du BSOI et supprimer la couche d'oxyde qui constituait le fond naturel du caissonnage BSOI. L'étape de la figure 3h consiste à effectuer une implantation de la couche d'entrée de la matrice EBCMOS pour former la zone 141, et à effectuer un recuit laser pour activer cette implantation et pour lui donner un bon rendement d'insertion des électrons bombardés. Le recuit laser ne provoque pas de dégradation notable de la zone 142 CMOS de la matrice, car la haute température nécessaire à l'activation reste très superficielle. L'étape de la figure 3i consiste à faire apparaître le premier niveau métallique des plages 30 d'accueil implantées dans la matrice EBCMOS au moyen d'une gravure profonde. L'étape de la figure 3j consiste à effectuer la croissance des plots 3 de brasage qui servirons à l'opération de report de la matrice 14 sur le support 4. DEUXIEME EXEMPLE DE PROCEDE La figure 4a montre une étape selon laquelle un substrat W1 support d'un procédé CMOS BSOI est préalablement épitaxié avec le même dopant qui sert de couche d'entrée des électrons. La figure 4b montre une étape selon laquelle un deuxième substrat W2 de silicium est mis au droit du substrat W1. The step of FIG. 3f consists in making a molecular assembly with a relay substrate which forms the support substrate 143, in particular of the CMOS diffusion zone 142. The step of Figure 3g is to thin the substrate W2 to leave only the area 142 of the BSOI and remove the oxide layer which was the natural background of the BSOI box. The step of FIG. 3h consists in carrying out an implantation of the input layer of the EBCMOS matrix to form the zone 141, and in performing laser annealing to activate this implantation and to give it a good electron insertion efficiency. bombed. Laser annealing does not cause significant degradation of the CMOS zone 142 of the matrix because the high temperature required for activation remains very superficial. The step of FIG. 3i consists in revealing the first metallic level of the reception areas implanted in the matrix EBCMOS by means of deep etching. The step of FIG. 3j consists in carrying out the growth of the brazing pads 3 which will be used for the operation of transfer of the matrix 14 on the support 4. SECOND EXAMPLE OF THE PROCESS FIG. 4a shows a step according to which a support substrate W1 a BSOI CMOS process is pre-epitaxially grown with the same dopant that serves as the electron input layer. FIG. 4b shows a step according to which a second silicon substrate W2 is placed at the right of the substrate W1.
Lors de l'étape de la figure 4c, les deux substrats W1 et W2 subissent un assemblage moléculaire et une stabilisation. Lors de l'étape de la figure 4d, le substrat W1 subit un amincissement. Lors de l'étape de la figure 4e, le substrat aminci W1 subit un caissonnage classique BSOI grâce à des oxydes. In the step of FIG. 4c, the two substrates W1 and W2 undergo molecular assembly and stabilization. In the step of FIG. 4d, the substrate W1 undergoes thinning. During the step of FIG. 4e, the thinned substrate W1 undergoes conventional BSOI boxing using oxides.
L'étape de la figure 4f consiste à former dans le substrat caissonné W1 des connexions, des transistors et des plages 30 d'accueil de plots. On forme ainsi la zone 142 de la matrice EBCMOS. The step of FIG. 4f consists in forming, in the box substrate W1, connections, transistors and pads receiving pads. The zone 142 of the matrix EBCMOS is thus formed.
Les figures 4a à 4f représentent ainsi schématiquement ce que l'homme du métier appelle un procédé CMOS BSOI. L'étape de la figure 4f comprend une planarisation finale supplémentaire jusqu'au niveau du dernier métal. Cette étape confère à la zone 142 un meilleur guidage des électrons multipliés vers la zone de collection en vue de la production d'un signal vidéo. L'étape de la figure 4g consiste en un assemblage moléculaire avec un nouveau substrat 143 qui sert de substrat de support, notamment de la zone 142 de diffusion CMOS. Figures 4a to 4f thus schematically show what the skilled person calls a CMOS BSOI process. The step of Figure 4f includes additional final planarization to the level of the last metal. This step gives the zone 142 a better guidance of the multiplied electrons towards the collection zone in order to produce a video signal. The step of FIG. 4g consists of a molecular assembly with a new substrate 143 which serves as a support substrate, in particular of the CMOS diffusion zone 142.
10 L'étape de la figure 4h consiste à effectuer un amincissement de W2 pour ne laisser que la zone 142 active de la matrice 14 (avec son épitaxie supplémentaire). L'amincissement permet également de supprimer la couche d'oxyde qui constituait le fond naturel du caissonnage BSOI et d'implanter la couche d'entrée de la matrice EBCMOS pour former la zone 15 de multiplication 141. On effectue en outre un recuit laser pour activer cette implantation pour lui donner un bon rendement d'insertion des électrons bombardés. Le recuit laser ne provoque pas de dégradation notable de la zone 142 CMOS de la matrice, car la haute température nécessaire à l'activation reste très superficielle.The step of Figure 4h consists in thinning W2 to leave only the active area 142 of the matrix 14 (with its additional epitaxy). The thinning also makes it possible to remove the oxide layer which constituted the natural background of the BSOI box and to implant the input layer of the matrix EBCMOS to form the multiplication zone 141. In addition, a laser annealing is carried out. activate this implantation to give it a good insertion efficiency of the bombarded electrons. Laser annealing does not cause significant degradation of the CMOS zone 142 of the matrix because the high temperature required for activation remains very superficial.
20 L'étape de la figure 4i consiste à faire apparaître le premier niveau métallique des plages d'accueil 30 d'interface implantées dans la matrice EBCMOS au moyen d'une gravure profonde. L'étape de la figure 4j consiste à effectuer la croissance des plots 3 de brasage qui servirons à l'opération de report de la matrice 14 sur son 25 support 4. Bien entendu, d'autres procédés sont également possibles. On donne ici à titre indicatif deux autres procédés qui peuvent aussi être utilisés. Dans une première variante, il s'agit de l'utilisation de la technologie CMOS SOI. Elle se différencie de la technologie BSOI par le fait que 30 l'épaisseur du substrat W1 silicium dopé servant de base au procédé CMOS est obtenu par épitaxie régulière sur un substrat à surface oxydée, et non pas par amincissement d'un substrat W2 assemblé moléculairement à un premier substrat W1. II en résulte que la zone disponible pour la zone de multiplication 141 de l'effet EBCMOS est beaucoup plus fine et que le contrôle de l'interaction des deux zones 141 et 142 entre elles est plus délicat. Si l'on prolonge la phase de croissance par épitaxie beaucoup plus longtemps pour obtenir une profondeur comparable à celle qu'il est normal d'atteindre par le procédé BSOI, le coût devient important et il n'y a pas d'intérêt par rapport au procédé BSOI. Dans une deuxième variante, on effectue, comme dans le cas du BSOI, un dopage supplémentaire pendant le début de la croissance de la couche de substrat silicium du procédé CMOS. Le dopage supplémentaire oblige à mettre au point avec le fondeur un procédé dédié industriellement, difficile à mettre en oeuvre.The step of FIG. 4i consists in showing the first metallic level of the interface reception pads 30 implanted in the matrix EBCMOS by means of deep etching. The step of FIG. 4j consists in carrying out the growth of the solder pads 3 which will be used for the operation of transfer of the matrix 14 onto its support 4. Of course, other methods are also possible. Two other methods which can also be used are given here as an indication. In a first variant, it is the use of the SOI CMOS technology. It differs from the BSOI technology in that the thickness of the doped silicon substrate W1 serving as a basis for the CMOS process is obtained by regular epitaxy on an oxidized surface substrate, and not by thinning of a molecularly assembled W2 substrate. to a first substrate W1. As a result, the area available for the multiplication region 141 of the EBCMOS effect is much thinner and controlling the interaction of the two zones 141 and 142 between them is more difficult. If the epitaxial growth phase is extended much longer to a depth comparable to that which is normally achieved by the BSOI method, the cost becomes significant and there is no interest compared to to the BSOI process. In a second variant, as in the case of BSOI, an additional doping is performed during the beginning of the growth of the silicon substrate layer of the CMOS process. The additional doping forces to develop with the foundry a dedicated process industrially difficult to implement.
Claims (11)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0601862A FR2898217B1 (en) | 2006-03-02 | 2006-03-02 | IMAGE CAPTURING DEVICE HAVING A GETTER COATED SURFACE, A METHOD OF USE |
| NL1033468A NL1033468C2 (en) | 2006-03-02 | 2007-02-28 | Device for recording an image comprising a surface coated with a getter, method of use. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0601862A FR2898217B1 (en) | 2006-03-02 | 2006-03-02 | IMAGE CAPTURING DEVICE HAVING A GETTER COATED SURFACE, A METHOD OF USE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2898217A1 true FR2898217A1 (en) | 2007-09-07 |
| FR2898217B1 FR2898217B1 (en) | 2008-05-02 |
Family
ID=37067522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0601862A Expired - Fee Related FR2898217B1 (en) | 2006-03-02 | 2006-03-02 | IMAGE CAPTURING DEVICE HAVING A GETTER COATED SURFACE, A METHOD OF USE |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2898217B1 (en) |
| NL (1) | NL1033468C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2968457A1 (en) * | 2010-12-07 | 2012-06-08 | Sagem Defense Securite | METHOD FOR MANUFACTURING AT LEAST ONE DETECTOR PIXEL CELL, SENSOR COMPRISING AT LEAST ONE SUCH CELL. |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000048217A1 (en) * | 1999-02-12 | 2000-08-17 | Koninklijke Philips Electronics N.V. | Cathode ray tube with getter assembly |
| EP1154457A1 (en) * | 1999-01-21 | 2001-11-14 | Hamamatsu Photonics K.K. | Electron tube |
| EP1333465A2 (en) * | 2002-01-30 | 2003-08-06 | Samsung SDI Co. Ltd. | Field emission display and manufacturing method thereof |
| US6670753B1 (en) * | 2000-07-19 | 2003-12-30 | Sony Corporation | Flat panel display with gettering material having potential of base, gate or focus plate |
-
2006
- 2006-03-02 FR FR0601862A patent/FR2898217B1/en not_active Expired - Fee Related
-
2007
- 2007-02-28 NL NL1033468A patent/NL1033468C2/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1154457A1 (en) * | 1999-01-21 | 2001-11-14 | Hamamatsu Photonics K.K. | Electron tube |
| WO2000048217A1 (en) * | 1999-02-12 | 2000-08-17 | Koninklijke Philips Electronics N.V. | Cathode ray tube with getter assembly |
| US6670753B1 (en) * | 2000-07-19 | 2003-12-30 | Sony Corporation | Flat panel display with gettering material having potential of base, gate or focus plate |
| EP1333465A2 (en) * | 2002-01-30 | 2003-08-06 | Samsung SDI Co. Ltd. | Field emission display and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2968457A1 (en) * | 2010-12-07 | 2012-06-08 | Sagem Defense Securite | METHOD FOR MANUFACTURING AT LEAST ONE DETECTOR PIXEL CELL, SENSOR COMPRISING AT LEAST ONE SUCH CELL. |
Also Published As
| Publication number | Publication date |
|---|---|
| NL1033468C2 (en) | 2008-01-29 |
| FR2898217B1 (en) | 2008-05-02 |
| NL1033468A1 (en) | 2007-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3667728B1 (en) | Method for manufacturing a device with light-emitting and/or light-receiving diodes and with a self-aligned collimation grid | |
| EP1883112B1 (en) | Back illuminated image sensor with an uniform substrate temperature | |
| EP2071657B1 (en) | Encapsulated lithium electrochemical device | |
| EP2192638B1 (en) | Microbattery on a substrate with monolithic encapsulation | |
| FR2809534A1 (en) | SEMICONDUCTOR DEVICE WITH VERTICAL ELECTRONIC INJECTION AND MANUFACTURING METHOD THEREOF | |
| EP1774613A2 (en) | Microbattery comprising through-connections and production method thereof | |
| FR2903811A1 (en) | ELECTRONIC DEVICE COMPRISING ELECTRONIC COMPONENTS CONNECTED TO A SUBSTRATE AND MUTUALLY CONNECTED AND METHOD OF MANUFACTURING SUCH A DEVICE | |
| EP3182081A1 (en) | Detection device with suspended bolometric membranes with high absorption efficiency and signal-to-noise ratio | |
| FR3021645A1 (en) | ENCAPSULATION STRUCTURE WITH MULTIPLE CAVITIES HAVING ACCESS CHANNELS OF DIFFERENT HEIGHT | |
| WO2004006290A2 (en) | Device for maintaining an object under vacuum and methods for making same, use in non-cooled infrared sensors | |
| EP3157057B1 (en) | Unit for microelectronic components | |
| EP3353815A1 (en) | Method for manufacturing structures for a photovoltaic cell | |
| FR2898217A1 (en) | Hermetic case for image pickup device, has getter coated surfaces respectively connected to electrical terminals, and polarization units for polarizing surfaces for forming electrical field lines in case | |
| WO2018033689A1 (en) | Method for connecting cross-components at optimised density | |
| FR2898216A1 (en) | Electron bombarded complementary MOS type detector matrix for use in hermetic case, has diffusion zone arranged in central position of surface of substrate, and brazing pin arranged in peripheral part of surface with respect to zone | |
| EP1344258B1 (en) | Device for detecting three-dimensional electromagnetic radiation and method for making same | |
| WO2012117182A2 (en) | Process for monolithic series connection of the photovoltaic cells of a solar module and a photovoltaic module implementing this process | |
| FR2522875A1 (en) | DEVICE FOR RECORDING OR REPRODUCING IMAGES AND SEMICONDUCTOR DEVICE SUITABLE FOR SUCH A DEVICE | |
| FR2976730A1 (en) | ENCLOSURE ENCAPSULATED IN GLUE FULL PLATE WITH HOOD HOUSING | |
| EP2795670B1 (en) | Support comprising an electrostatic substrate holder | |
| FR2735901A1 (en) | Evacuated envelope sealing method for microelectronics circuit substrate individually formed together | |
| WO2021245344A1 (en) | Optoelectronic device for light-emitting display with conductive light-emitting confinement walls and corresponding manufacturing method | |
| FR2972315A1 (en) | ELECTROSTATIC ACTUATOR OF A MOBILE STRUCTURE WITH IMPROVED RELAXATION OF TRAPPED LOADS | |
| EP2246890A1 (en) | Method of fabrication of an imager module | |
| FR3039707A1 (en) | METHOD FOR MANUFACTURING HYBRID DEVICES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20151130 |