FR2897981A1 - Transistor e.g. planar transistor fabricating method for integrated circuit, involves forming electronically sensible resin layer disposed between two semiconductor fingers, and transforming resin layer for rendering resin layer dielectric - Google Patents

Transistor e.g. planar transistor fabricating method for integrated circuit, involves forming electronically sensible resin layer disposed between two semiconductor fingers, and transforming resin layer for rendering resin layer dielectric Download PDF

Info

Publication number
FR2897981A1
FR2897981A1 FR0601663A FR0601663A FR2897981A1 FR 2897981 A1 FR2897981 A1 FR 2897981A1 FR 0601663 A FR0601663 A FR 0601663A FR 0601663 A FR0601663 A FR 0601663A FR 2897981 A1 FR2897981 A1 FR 2897981A1
Authority
FR
France
Prior art keywords
resin
fingers
transistor
resin layer
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0601663A
Other languages
French (fr)
Other versions
FR2897981B1 (en
Inventor
Romain Wacquez
Philippe Coronel
Jessy Bustos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR0601663A priority Critical patent/FR2897981B1/en
Priority to US11/710,599 priority patent/US7803668B2/en
Publication of FR2897981A1 publication Critical patent/FR2897981A1/en
Application granted granted Critical
Publication of FR2897981B1 publication Critical patent/FR2897981B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

The method involves forming a electronically sensible resin layer disposed between two semiconductor fingers (5) comprising an alloy of germanium and silicon-germanium. The resin layer is transformed using electronic beams for rendering the resin layer dielectric, where the thickness of the transformed resin is less than the thickness of the finger. The non transformed resin is removed and replaced by a conductor material. An independent claim is also included for: a transistor device comprising semiconductor fingers.

Description

Procédé de fabrication de transistor et transistorTransistor and transistor manufacturing method

La présente invention concerne le domaine des transistors à nanodoigts semiconducteurs et des circuits intégrés comportant de tels transistors, et leurs procédés de fabrication. Dans le domaine des composants semiconducteurs, on connaît des transistors dont une partie active est complètement entourée d'une électrode de commande permettant selon son état de polarisation de mettre le transistor dans un état passant ou bloqué. Ces transistors sont souvent désignés par l'appellation GAA pour Gate all arround en langue anglaise, c'est-à-dire grille tout autour . On peut se reporter au document Highly performant double gate MOSFET realized with SON process de S. Harrison et al., IEDM Tech Dig, 2003, p449.  The present invention relates to the field of semiconductor nanodigit transistors and integrated circuits comprising such transistors, and their manufacturing processes. In the field of semiconductor components, transistors are known in which an active part is completely surrounded by a control electrode which, according to its polarization state, enables the transistor to be turned on or off. These transistors are often referred to by the GAA designation for Gate all arround in the English language, that is, grid all around. One can refer to the document Highly efficient double gate MOSFET realized with its process by S. Harrison et al., IEDM Tech Dig, 2003, p449.

On connaît également des transistors constitués de nanodoigts parallèles reposant sur un substrat et presque totalement entourés d'un conducteur de commande. On peut se reporter au document 5nm-gate nanowire FinFET de F. L. Yang et al., Symposium on VLSI Technology 2004, pp. 196-197). Ces transistors à nanodoigts présentent l'inconvénient que la région de canal repose au moins complètement sur un substrat et n'est donc pas entourée de l'électrode de grille. Dans le cas des transistors MOS à canal complètement entouré d'une électrode de grille, pouvant par exemple être obtenu par le procédé dit SON (de l'anglais Silicon On Nothing, ou silicium sur rien), il faut prévoir une étape d'enlèvement de la couche sous-jacente de la partie semi-conductrice active. Cette sous-gravure entraîne divers inconvénients en raison de la sélectivité inévitablement limitée entre le semi-conducteur destiné à former la zone active et le matériau sous-jacent, couramment du silicium sur du silicium/germaniun.  Also known are transistors consisting of parallel nanodoigts resting on a substrate and almost completely surrounded by a control conductor. Reference can be made to FinFET's 5nm-gate nanowire document by L. L. Yang et al., Symposium on VLSI Technology 2004, pp. 196-197). These nanodigit transistors have the disadvantage that the channel region rests at least completely on a substrate and is therefore not surrounded by the gate electrode. In the case of channel MOS transistors completely surrounded by a gate electrode, which may for example be obtained by the so-called SON (Silicon On Nothing) method, it is necessary to provide a removal step. of the underlying layer of the active semiconductor part. This under-etching entails various drawbacks because of the inevitably limited selectivity between the semiconductor intended to form the active zone and the underlying material, usually silicon on silicon / germaniun.

Notamment, la largeur de canal du transistor est limitée. Le document New Design Adapted Planar Double Gate Process for performant low standby power application de R. Cerutti et al, SNW 2005, pp. 12-13 illustre ce type de transistor.  In particular, the channel width of the transistor is limited. The New Design Adapted Planar Double Gate Process for high performance standby power application by R. Cerutti et al, SNW 2005, pp. 12-13 illustrates this type of transistor.

La présente invention vise à remédier aux inconvénients des dispositifs évoqués ci-dessus. La présente invention vise à réaliser un transistor à doigts présentant d'excellentes caractéristiques d'isolation.  The present invention aims to overcome the disadvantages of the devices mentioned above. The present invention aims to provide a finger transistor having excellent insulation characteristics.

La présente invention a, notamment, pour but de réaliser un transistor à doigts par un faible nombre d'étapes et de façon économique. Le procédé de fabrication de transistor comprend des étapes dans lesquelles on forme une couche de résine électroniquement 10 sensible disposée entre au moins deux fils semiconducteurs, et on disposée entre au moins deux fils pour la 20 transformation. Le recuit permet de densifier la résine transformée. Dans un mode de réalisation, la résine comprend du silsesquioxane d'hydrogène. Dans un mode de réalisation, la résine transformée présente une épaisseur inférieure à l'épaisseur des doigts. 25 Dans un mode de réalisation, la résine transformée s'étend au-delà d'un premier doigt et d'un dernier doigt d'une pluralité de doigts parallèles. Dans un mode de réalisation, on forme des doigts semiconducteurs suspendus, on dépose une couche de résine 30 électroniquement sensible sous et entre au moins deux doigts transforme ladite résine rendre diélectrique. Dans un mode de faisceau d'électrons. 15 Dans un mode de réalisation, on retire la résine non transformée. Avantageusement, un matériau conducteur. Avantageusement, on remplace la résine non transformée par on effectue un recuit après la réalisation, on transforme ladite résine par semiconducteurs, on transforme une partie de la couche de résine en matériau isolant entre lesdits doigts et au moins au delà d'un premier doigt et d'un dernier doigt, on dépose une couche supplémentaire de résine électroniquement sensible, on transforme une zone particulière de la résine électroniquement sensible jusqu'au substrat pour former un isolant et délimiter l'emplacement de grille, on retire le reste de résine électroniquement sensible, et on forme au moins une grille par dépôt de matériau conducteur. Dans un mode de réalisation, on transforme au moins une tranchée dans la résine électroniquement sensible pour délimiter deux emplacements de grille, on retire le reste de résine électroniquement sensible, et on forme au moins deux grilles indépendantes par dépôt de matériau conducteur. Le procédé est très bien adapté pour fabriquer un transistor à grilles indépendantes. Un tel transistor peut comprendre deux grilles isolées l'une de l'autre. Dans un mode de réalisation, on forme un transistor planaire au voisinage d'un transistor à doigts, ledit transistor planaire comprenant une membrane à base de silicium. Dans un mode de réalisation, ledit transistor planaire comprend au moins deux grilles indépendantes. Le dispositif de transistor comprend au moins deux doigts semiconducteurs et une région diélectrique disposée entre au moins deux doigts semiconducteurs, ladite région diélectrique comprenant de l'oxyde de silicium et de l'hydrogène.  The present invention, in particular, aims to achieve a finger transistor by a small number of steps and economically. The transistor manufacturing method comprises steps in which an electronically sensitive resin layer is formed between at least two semiconductor wires, and disposed between at least two wires for processing. Annealing makes it possible to densify the transformed resin. In one embodiment, the resin comprises silsesquioxane hydrogen. In one embodiment, the transformed resin has a thickness less than the thickness of the fingers. In one embodiment, the transformed resin extends beyond a first finger and a last finger of a plurality of parallel fingers. In one embodiment, suspended semiconductor fingers are formed, an electronically sensitive resin layer is deposited under and between at least two fingers, and said resin is made dielectric. In an electron beam mode. In one embodiment, the unprocessed resin is removed. Advantageously, a conductive material. Advantageously, the untransformed resin is replaced by annealing after the production, said resin is converted into semiconductors, a portion of the resin layer is converted into an insulating material between said fingers and at least beyond a first finger and with a last finger, depositing an additional layer of electronically sensitive resin, transforming a particular zone of the electronically sensitive resin to the substrate to form an insulator and delimiting the gate location, removing the electronically sensitive resin residue and at least one grid is formed by deposition of conductive material. In one embodiment, at least one trench is transformed into the electronically sensitive resin to define two grid locations, the remainder of the electronically sensitive resin is removed, and at least two independent gates are formed by deposition of conductive material. The method is very well suited for manufacturing an independent gate transistor. Such a transistor may comprise two gates isolated from each other. In one embodiment, a planar transistor is formed in the vicinity of a finger transistor, said planar transistor comprising a silicon-based membrane. In one embodiment, said planar transistor comprises at least two independent gates. The transistor device comprises at least two semiconductor fingers and a dielectric region disposed between at least two semiconductor fingers, said dielectric region comprising silicon oxide and hydrogen.

Le dispositif de transistor à doigts semiconducteurs parallèles, peut comprendre un diélectrique disposé entre au moins deux doigts, le diélectrique étant issu d'une résine électroniquement sensible. On assure une excellente isolation entre les doigts tout en offrant la possibilité de grilles indépendantes multiples. On parvient à des longueurs de grille très faibles, par exemple de l'ordre de 10 nm à l00 nm. Avantageusement, les doigts présentent une largeur comprise entre 5 nm et 20 nm. Les doigts peuvent présenter une longueur comprise entre 10 nm et 200 nm. De tels doigts sont appelés nanodoigts ou nanofils. Dans un mode de réalisation, la résine transformée présente une épaisseur inférieure à l'épaisseur des doigts. Dans un mode de réalisation, la résine s'étend au-delà d'un premier doigt et d'un dernier doigt d'une pluralité de doigts parallèles. Dans un mode de réalisation, le dispositif comprend une grille enrobante. Dans un mode de réalisation, le dispositif comprend au moins deux grilles indépendantes. Lesdites grilles sont auto-alignées.  The parallel semiconductor finger transistor device may comprise a dielectric disposed between at least two fingers, the dielectric being derived from an electronically sensitive resin. It provides excellent insulation between the fingers while providing the possibility of multiple independent grids. Very low gate lengths are obtained, for example of the order of 10 nm to 100 nm. Advantageously, the fingers have a width of between 5 nm and 20 nm. The fingers may have a length of between 10 nm and 200 nm. Such fingers are called nanodoigts or nanowires. In one embodiment, the transformed resin has a thickness less than the thickness of the fingers. In one embodiment, the resin extends beyond a first finger and a last finger of a plurality of parallel fingers. In one embodiment, the device comprises a coating grid. In one embodiment, the device comprises at least two independent gates. Said grids are self-aligned.

Dans un mode de réalisation, les doigts comprennent du silicium et/ou du germanium, notamment un alliage de silicium-germanium et/ou du germanium en tant qu'espèce majoritaire. Dans un mode de réalisation, au moins un doigt se raccorde à une extrémité à une source et une autre extrémité à un drain.  In one embodiment, the fingers comprise silicon and / or germanium, in particular a silicon-germanium alloy and / or germanium as the majority species. In one embodiment, at least one finger connects at one end to a source and at another end to a drain.

Dans un mode de réalisation, le dispositif comprend un transistor planaire disposé au voisinage d'un transistor à doigts, ledit transistor planaire comprenant une membrane à base de silicium. Ledit transistor planaire peut comprendre au moins deux grilles indépendantes. Deux transistors de types différents peuvent ainsi être disposés au voisinage l'un de l'autre. Dans un mode de réalisation, le dispositif comprend au moins deux grilles indépendantes isolées au moins en partie par un diélectrique issu d'une résine électroniquement sensible.  In one embodiment, the device comprises a planar transistor disposed in the vicinity of a finger transistor, said planar transistor comprising a silicon-based membrane. Said planar transistor may comprise at least two independent gates. Two transistors of different types can thus be arranged in the vicinity of one another. In one embodiment, the device comprises at least two independent gates isolated at least in part by a dielectric from an electronically sensitive resin.

Grâce à l'invention, l'isolation est excellente et les grilles peuvent être auto-alignées, d'où une géométrie de qualité et aisément reproductible. On augmente ainsi la fiabilité du transistor. La présente invention sera mieux comprise à l'étude de la description détaillée de quelques modes de réalisation pris à titre d'exemples nullement limitatifs et illustrés par les dessins annexés, sur lesquels : -la figure 1 est une vue schématique en coupe d'un transistor selon un premier mode de réalisation; -la figure 2 est une vue schématique en coupe du transistor de la figure 1 en cours de fabrication; -la figure 3 est une vue schématique de dessus correspondant à la figure 2; -la figure 4 et 7 sont des vues schématiques en coupe du transistor de la figure 1 en cours de fabrication; -la figure 5 est une vue schématique de dessus correspondant à la figure 4; - la figure 6 est une vue schématique en coupe selon VI-VI de la figure 5; -la figure 8 est une vue schématique en coupe d'un transistor selon un second mode de réalisation; -la figure 9 est une vue schématique en coupe du transistor de la figure 8 en cours de fabrication ; - la figure 10 est une vue schématique de dessus correspondant à la figure 8; -la figure 1l est une vue schématique en coupe du transistor de la figure 8 en cours de fabrication ; - la figure 12 est une vue schématique en coupe d'un transistor selon un troisième mode de réalisation ; et -la figure 13 est une vue schématique en coupe d'un transistor selon un quatrième mode de réalisation. Tel qu'illustré sur la figure 1, le circuit intégré est pourvu d'un transistor 1 comprenant un substrat 2 isolant, par exemple à base d'oxyde de silicium, une région conductrice 3 de grille, par exemple comprenant du TiN ou du polysilicium, formée sur une zone localisée de la surface supérieure du substrat 2 et une région isolante 4, comprenant par exemple de l'oxyde de silicium et entourant la région conductrice 3. La région conductrice 3 est également délimitée dans le sens normal au plan du dessin. Le circuit intégré 1 comprend également une pluralité de doigts semiconducteurs 5 disposés parallèlement les uns aux autres et traversant la région conductrice 3. Les doigts 5 peuvent comprendre du silicium à l'état cristallin. Les doigts 5 sont disposés à une certaine distance les uns des autres. Entre chaque paire de doigts 5 voisins, est disposée une petite région diélectrique 6 de hauteur légèrement inférieure à celle des doigts 5, de largeur égale à celle de l'espace séparant les deux doigts 5 voisins et de longueur égale à celle de la région conductrice 3 prise dans le sens normal au plan du dessin.  Thanks to the invention, the insulation is excellent and the grids can be self-aligned, resulting in a geometry quality and easily reproducible. This increases the reliability of the transistor. The present invention will be better understood on studying the detailed description of some embodiments taken as non-limiting examples and illustrated by the appended drawings, in which: FIG. 1 is a diagrammatic sectional view of a transistor according to a first embodiment; FIG 2 is a schematic sectional view of the transistor of Figure 1 during manufacture; FIG 3 is a schematic top view corresponding to Figure 2; FIGS. 4 and 7 are diagrammatic sectional views of the transistor of FIG. 1 during manufacture; FIG 5 is a schematic top view corresponding to Figure 4; - Figure 6 is a schematic sectional view along VI-VI of Figure 5; FIG 8 is a schematic sectional view of a transistor according to a second embodiment; FIG 9 is a schematic sectional view of the transistor of Figure 8 during manufacture; - Figure 10 is a schematic top view corresponding to Figure 8; FIG. 11 is a schematic sectional view of the transistor of FIG. 8 during manufacture; - Figure 12 is a schematic sectional view of a transistor according to a third embodiment; and FIG. 13 is a schematic sectional view of a transistor according to a fourth embodiment. As illustrated in FIG. 1, the integrated circuit is provided with a transistor 1 comprising an insulating substrate 2, for example based on silicon oxide, a conductive gate region 3, for example comprising TiN or polysilicon formed on a localized area of the upper surface of the substrate 2 and an insulating region 4, comprising for example silicon oxide and surrounding the conductive region 3. The conductive region 3 is also delimited in the normal direction to the plane of the drawing . The integrated circuit 1 also comprises a plurality of semiconductor pins 5 arranged parallel to each other and passing through the conductive region 3. The fingers 5 may comprise silicon in the crystalline state. The fingers 5 are arranged at a distance from each other. Between each pair of adjacent fingers, is arranged a small dielectric region 6 of slightly lower height than that of the fingers 5, of width equal to that of the space separating the two adjacent fingers 5 and of length equal to that of the conductive region 3 taken in the normal direction on the plane of the drawing.

Deux régions d'extrémité 7 et 8, de composition sensiblement identique à celle des régions 6 et par conséquent isolantes, sont formées dans le prolongement des régions diélectriques 6 au-delà des doigts 5 d'extrémité sur une longueur telle qu'un espace est maintenu entre les régions diélectriques d'extrémité 7 et 8 et la région diélectrique 4. Les régions diélectriques 7 et 8 présentent une épaisseur et une longueur sensiblement identiques à celles des régions diélectriques 6. Leur largeur peut être plus élevée tout en laissant subsister du matériau conducteur de la région 3 entre la région diélectrique 4 et les régions d'extrémité 7 et 8. Les régions diélectriques 6, 7 et 8 sont formées sensiblement à la même distance du substrat 2 On bénéficie ainsi d'un transistor multidoigts, les doigts pouvant être des nanodoigts avec une grille formée tout autour des doigts 5. Le circuit intégré 1 peut être fabriqué de la façon suivante. On forme les doigts 5 au-dessus du substrat 2. Les doigts 5 sont suspendus, c'est-à-dire séparés du substrat 2 par un espace temporairement inoccupé et sont reliés par leurs extrémités longitudinales à des zones de drain 9 et de source 10, voir figure 3, comprenant également du silicium monocristallin et séparés du substrat au moins par une couche isolante, non visible sur les figures. Les doigts 5 peuvent être obtenus par formation d'une couche monocristalline d'un matériau semiconducteur sur une couche d'un matériau sous-jacent sélectivement gravable par rapport à cette couche monocristalline, par gravure de cloisons parallèles dans la couche monocristalline dans la couche sous-jacente, et gravure sélective du matériau sous jacent par rapport au matériau semi conducteur. On peut se reporter à cet égard au dépôt français n 05 52460 du 8 août 2005 du même demandeur.  Two end regions 7 and 8, of composition substantially identical to that of the regions 6 and therefore insulating, are formed in the extension of the dielectric regions 6 beyond the end fingers to a length such that a space is maintained between the end dielectric regions 7 and 8 and the dielectric region 4. The dielectric regions 7 and 8 have a thickness and a length substantially identical to those of the dielectric regions 6. Their width may be greater while allowing the material to remain. conductor of the region 3 between the dielectric region 4 and the end regions 7 and 8. The dielectric regions 6, 7 and 8 are formed substantially at the same distance from the substrate 2 It thus benefits from a multi-finger transistor, the fingers being able to be nanodoigts with a grid formed around the fingers 5. The integrated circuit 1 can be manufactured in the following manner. The fingers 5 are formed above the substrate 2. The fingers 5 are suspended, that is to say separated from the substrate 2 by a temporarily unoccupied space and are connected by their longitudinal ends to the drain 9 and source areas. 10, see Figure 3, also comprising monocrystalline silicon and separated from the substrate at least by an insulating layer, not visible in the figures. The fingers 5 can be obtained by forming a monocrystalline layer of a semiconductor material on a layer of an underlying material selectively etchable with respect to this monocrystalline layer, by etching parallel partitions in the monocrystalline layer in the layer under and, selective etching of the underlying material with respect to the semiconductor material. In this respect, reference may be made to the French filing number 05 52460 of 8 August 2005 of the same applicant.

Ensuite (voir figure 2), on dépose une couche de résine sensible aux électrons et isolante après traitement par électrons, par exemple comprenant du silsesquioxane d'hydrogène, sur le substrat 2 sur une épaisseur suffisante pour venir jusqu'à proximité de la surface supérieure des doigts 5 tout en restant légèrement en dessous. La couche de résine 11 s'étend donc entre le substrat 2 et les doigts 5 et entre les doigts 5. Le dépôt de résine 11 peut être effectué sur l'ensemble de la tranche en cours de fabrication. On procède ensuite à une insolation de ladite plaque, voir figure 3, selon le motif 12 qui se présente de façon générale sous la forme d'un rectangle allongé perpendiculairement aux doigts 5, de largeur nettement inférieure à la longueur des doigts 5, de longueur supérieure à la largeur totale occupée par les doigts 5 entre les portions d'extrémité 7 et 8 et sensiblement à mi-distance entre la zone de drain 9 et la zone de source 10. L'insolation est effectuée par un faisceau d'électrons à basse énergie, par exemple comprise entre 1 et 10 keV et provoque une transformation locale de la résine 11 en matériau diélectrique sous le motif 12 et sur une épaisseur limitée de telle sorte que ledit matériau diélectrique soit formé à un niveau supérieur au bas des doigts 5, créant ainsi les zones isolantes 6, 7 et 8 visibles sur la figure 1. On parvient ainsi à créer une isolation entre les doigts 5 et aux extrémités au-delà des doigts 5. On procède au dépôt d'une couche de résine supplémentaire 21, voir figure 4, notamment sur l'ensemble de la tranche en cours de fabrication et on procède ensuite à l'insolation selon le motif illustré sur la figure 5 en profondeur jusqu'au substrat 2. Une partie 13 de la surface de la plaque en cours de fabrication est insolée par un faisceau d'électrons d'énergie comprise entre 20 et 100 keV, à l'exception d'une zone 24 se présentant ici sous la forme d'un rectangle allongé perpendiculairement aux doigts 5 et de longueur supérieure au motif 12 de la figure 3. La partie 13 présente un contour extérieur rectangulaire à l'intérieur duquel la zone 24 est définie. La partie 13 est allongée perpendiculairement aux doigts 5. On transforme ainsi la couche de résine supplémentaire et la couche de résine 11, situées sous la partie 13, en une région diélectrique 23, par exemple comprenant un oxyde de silicium, et ce à l'exception de la zone située sous le motif rectangulaire 24, qui permet de définir ainsi la longueur de grille, voir figure 6. On forme aussi la région diélectrique 4 entourant le motif 24, et ce tout en laissant subsister la couche de résine 11 et la couche de résine supplémentaire 21 sous le motif 24. On peut alors procéder au développement des couches de résine 11 et 21 subsistantes, ce qui permet de retirer ladite couche de résine 11 subsistante tout en conservant les zones diélectriques 4, 6, 7 et 8 (voir figure 7), et ce grâce au fait que les zones diélectriques d'extrémité 7 et 8 sont disposées à distance de la couche diélectrique 4, ce qui permet de bénéficier d'un espace 22 pour retirer la couche de résine subsistante 11. On peut ensuite procéder au dépôt du matériau de grille, par exemple du TiN ou du polysilicium, et à une étape de polissage mécano-chimique afin d'obtenir une surface supérieure plane pour parvenir au transistor illustré sur la figure 1. Un tel transistor est pourvu d'une grille dite enveloppante . Comme on le voit également sur la figure 6, la longueur de grille est définie par le motif de l'insolation et traverse l'épaisseur des doigts 5. Les grilles sont donc auto-alignées, l'une pouvant être disposée sous les doigts 5 et l'autre au dessus, lesdites grilles pouvant être reliées électriquement ou indépendantes. Le transistor illustré sur la figure 8 est semblable à celui illustré sur la figure 1, à ceci près qu'il comprend deux grilles 14 et 15 isolées l'une par rapport à l'autre. La grille 14 est disposée sous les doigts 5, tandis que la grille 15 est disposée sur les doigts 5. Les grilles 14 et 15 sont séparées par les portions électriques 6, 7 et 8, ainsi que par des tranchées 16 remplies de matériau diélectrique, disposées aux extrémités des portions d'extrémités 7 et 8 et rejoignant la surface supérieure des grilles 14 et 15, d'où une séparation des grilles 14 et 15 d'un point de vue électrique. On dispose ainsi d'un transistor à deux grilles. La fabrication du transistor illustrée sur la figure 8 peut être effectuée grâce à une deuxième insolation effectuée selon le motif 17 illustré sur la figure 10, sous la forme de deux rectangles correspondant sensiblement aux extrémités des portions 7 et 8 et permettant de transformer localement la résine de la couche supplémentaire située au-dessus des extrémités 7 et 8 en matériau diélectrique, notamment comprenant du SiO2. On obtient ainsi des tranchées 16 isolantes délimitant l'emplacement de deux conducteurs de grille. Après cette étape, on procède au retrait de la résine subsistante, voir figure 11, puis au dépôt du matériau de grille pour former les grilles 14 et 15 et à un polissage mécanico-chimique permettant d'améliorer la planéité de la surface supérieure de la tranche en cours de fabrication. On obtient ainsi le transistor illustré sur la figure 8. Le transistor 18 illustré sur la figure 12, est de type à membrane. En d'autres termes, le transistor 18 comprend une membrane 19 comprenant du silicium en lieu et place des doigts 5. Le transistor 18 peut être co-intégré sur une même tranche que le transistor 1. Le transistor 18 est de type à grille enveloppante et peut donc être obtenu par un procédé de fabrication semblable à celui mis en oeuvre pour la fabrication du transistor illustré sur la figure 1, à ceci près que les doigts 5 seront réalisés de façon jointive pour former la membrane 19. Le transistor 20 illustré sur la figure 13, est de type à double grilles indépendantes et peut être fabriqué suivant les mêmes étapes que le transistor illustré sur la figure 8, avec des doigts 5 réalisés de façon jointive pour former la membrane 19.  Then (see FIG. 2), a layer of electron-sensitive and insulating resin is deposited after treatment with electrons, for example comprising silsesquioxane of hydrogen, on the substrate 2 to a sufficient thickness to come close to the upper surface. fingers 5 while remaining slightly below. The resin layer 11 thus extends between the substrate 2 and the fingers 5 and between the fingers 5. The resin deposit 11 can be performed on the entire slab during manufacture. An insolation of said plate is then carried out, see FIG. 3, according to the pattern 12, which is generally in the form of an elongated rectangle perpendicular to the fingers 5, of width substantially smaller than the length of the fingers 5, of length greater than the total width occupied by the fingers 5 between the end portions 7 and 8 and substantially midway between the drain zone 9 and the source zone 10. The insolation is effected by an electron beam at low energy, for example between 1 and 10 keV and causes a local transformation of the resin 11 dielectric material under the pattern 12 and a limited thickness so that said dielectric material is formed at a level higher than the bottom of the fingers 5 , thus creating the insulating areas 6, 7 and 8 visible in Figure 1. It is thus possible to create an insulation between the fingers 5 and the ends beyond the fingers 5. It is deposited of an additional resin layer 21, see FIG. 4, in particular on the whole of the wafer during manufacture and then the exposure is carried out according to the pattern illustrated in FIG. 5 in depth to the substrate 2. part 13 of the surface of the plate being manufactured is insolated by an energy electron beam of between 20 and 100 keV, with the exception of a zone 24 which is here in the form of an elongated rectangle perpendicular to the fingers 5 and longer than the pattern 12 of Figure 3. The portion 13 has a rectangular outer contour within which the zone 24 is defined. Part 13 is elongated perpendicularly to the fingers 5. Thus, the additional resin layer and the resin layer 11, located under the part 13, are transformed into a dielectric region 23, for example comprising a silicon oxide, and this to the except for the zone situated under the rectangular pattern 24, which makes it possible to define the gate length in this way, see FIG. 6. The dielectric region 4 surrounding the pattern 24 is also formed, while leaving the resin layer 11 and the additional resin layer 21 under the pattern 24. The remaining resin layers 11 and 21 can then be developed, thereby removing said remaining resin layer 11 while keeping the dielectric regions 4, 6, 7 and 8 ( see FIG. 7), thanks to the fact that the end dielectric zones 7 and 8 are arranged at a distance from the dielectric layer 4, which makes it possible to benefit from a space 22 for removing the layer of remaining resin 11. The gate material, for example TiN or polysilicon, can then be depositioned and a chemical-mechanical polishing step to obtain a planar upper surface to obtain the transistor illustrated in FIG. Such a transistor is provided with a so-called enveloping gate. As also seen in Figure 6, the gate length is defined by the pattern of insolation and passes through the thickness of the fingers 5. The grids are self-aligned, one can be arranged under the fingers 5 and the other above, said grids being electrically connectable or independent. The transistor illustrated in FIG. 8 is similar to that illustrated in FIG. 1, except that it comprises two grids 14 and 15 insulated relative to one another. The grid 14 is disposed under the fingers 5, while the grid 15 is disposed on the fingers 5. The grids 14 and 15 are separated by the electrical portions 6, 7 and 8, and by trenches 16 filled with dielectric material, disposed at the ends of the end portions 7 and 8 and joining the upper surface of the grids 14 and 15, from which a separation of the grids 14 and 15 from an electrical point of view. There is thus a transistor with two grids. The manufacture of the transistor illustrated in FIG. 8 may be carried out by means of a second insolation carried out according to the pattern 17 illustrated in FIG. 10, in the form of two rectangles corresponding substantially to the ends of the portions 7 and 8 and making it possible to transform the resin locally. the additional layer located above the ends 7 and 8 of dielectric material, in particular comprising SiO2. Insulating trenches 16 are thus obtained delimiting the location of two grid conductors. After this step, the remaining resin is removed, see FIG. 11, then the deposition of the gate material to form the grids 14 and 15 and a mechanical-chemical polishing to improve the flatness of the upper surface of the grid. slice in the course of manufacture. The transistor shown in FIG. 8 is thus obtained. The transistor 18 illustrated in FIG. 12 is of the membrane type. In other words, the transistor 18 comprises a membrane 19 comprising silicon instead of the fingers 5. The transistor 18 can be co-integrated on the same wafer as the transistor 1. The transistor 18 is of wrap-around type and can therefore be obtained by a manufacturing method similar to that used for the manufacture of the transistor illustrated in FIG. 1, except that the fingers 5 will be made contiguously to form the membrane 19. The transistor 20 illustrated in FIG. FIG. 13 is of the type with two independent gates and can be manufactured according to the same steps as the transistor illustrated in FIG. 8, with fingers 5 made contiguously to form the diaphragm 19.

Claims (14)

REVENDICATIONS 1-Procédé de fabrication de transistor (1), dans lequel on forme une couche de résine (Il) électroniquement sensible disposée entre au moins deux doigts semiconducteurs (5) et on transforme ladite résine disposée entre au moins deux doigts pour la rendre diélectrique.  1-Transistor manufacturing method (1), wherein forming an electronically sensitive layer of resin (II) disposed between at least two semiconductor fingers (5) and converting said resin disposed between at least two fingers to make it dielectric. 2-Procédé selon la revendication 1, dans lequel on transforme ladite résine par faisceau d'électrons.  2-Process according to claim 1, wherein said resin is converted by electron beam. 3-Procédé selon la revendication 1 ou 2, dans lequel on effectue un recuit après la transformation.  3-Process according to claim 1 or 2, wherein the annealing is carried out after the transformation. 4-Procédé selon l'une quelconque des revendications 1 à 3, dans lequel on retire la résine non transformée.  4-Process according to any one of claims 1 to 3, wherein the unprocessed resin is removed. 5-Procédé selon la revendication 4, dans lequel on remplace la résine non transformée par un matériau conducteur.  5-Process according to claim 4, wherein the unprocessed resin is replaced by a conductive material. 6-Procédé selon l'une quelconque des revendications, dans lequel la résine comprend du silsesquioxane d'hydrogène.  The process of any of the claims wherein the resin comprises silsesquioxane hydrogen. 7-Procédé selon l'une quelconque des revendications précédentes, dans lequel la résine transformée présente une épaisseur inférieure à l'épaisseur des doigts.  The method of any of the preceding claims, wherein the transformed resin has a thickness less than the thickness of the fingers. 8-Procédé selon l'une quelconque des revendications précédentes, dans lequel la résine transformée s'étend au-delà d'un premier doigt et d'un dernier doigt d'une pluralité de doigts parallèles.  The method of any of the preceding claims, wherein the transformed resin extends beyond a first finger and a last finger of a plurality of parallel fingers. 9-Procédé selon l'une quelconque des revendications précédentes, dans lequel on forme des doigts semiconducteurs (5) suspendus, on dépose une couche de résine (11) électroniquement sensible sous et entre au moins deux doigts semiconducteurs (5), on transforme une partie de la couche de résine en matériau isolant entre lesdits doigts et au moins au delà d'un premier doigt et d'un dernier doigt, on dépose une couche supplémentaire de résine (21) électroniquement sensible, on transforme une zone particulière de la résine électroniquement sensible jusqu'au substrat pour former un isolant de grille et délimiter l'emplacement de grille, on retire le reste de résine électroniquement sensible, et on forme au moins une grille par dépôt de matériau conducteur (3).  9-Process according to any one of the preceding claims, in which suspended semiconductor fingers (5) are formed, an electronically sensitive resin layer (11) is deposited under and between at least two semiconductor fingers (5), a part of the resin layer of insulating material between said fingers and at least beyond a first finger and a last finger, depositing an additional layer of resin (21) electronically sensitive, transforming a particular area of the resin Electronically sensitive to the substrate to form a gate insulator and delimit the gate location, removing the electronically sensitive resin residue, and forming at least one gate by depositing conductive material (3). 10-Procédé selon la revendication 9, dans lequel on transforme au moins une tranchée (16) dans la résine électroniquement sensible pour délimiter deux emplacements de grille, on retire le reste de résine électroniquement sensible, et on forme au moins deux grilles indépendantes (14, 15) par dépôt de matériau conducteur.  10-Process according to claim 9, wherein at least one trench (16) is transformed into the electronically sensitive resin to delimit two grid locations, the electronically sensitive resin residue is removed, and at least two independent gates are formed (14). 15) by deposition of conductive material. 11-Procédé selon l'une quelconque des revendications précédentes, dans lequel on forme un transistor planaire (18) au voisinage d'un transistor à doigts, ledit transistor planaire comprenant une membrane (19) à base de silicium.  11. The method according to claim 1, wherein a planar transistor (18) is formed in the vicinity of a finger transistor, said planar transistor comprising a silicon-based membrane (19). 12-Procédé selon la revendication 11, dans lequel ledit transistor planaire comprend au moins deux grilles indépendantes.  The method of claim 11, wherein said planar transistor comprises at least two independent gates. 13-Dispositif de transistor (1), caractérisé par le fait qu'il comprend au moins deux doigts semiconducteurs (5) et une région diélectrique (6) disposée entre au moins deux doigts semiconducteurs (5), ladite région diélectrique (6) comprenant de l'oxyde de silicium et de l'hydrogène.  13-transistor device (1), characterized in that it comprises at least two semiconductor fingers (5) and a dielectric region (6) disposed between at least two semiconductor fingers (5), said dielectric region (6) comprising silicon oxide and hydrogen. 14-Dispositif selon la revendication 13, dans lequel les doigts comprennent du silicium et/ou du germanium, notamment un alliage de silicium-germanium et/ou du germanium en tant qu'espèce majoritaire25  14-Device according to claim 13, wherein the fingers comprise silicon and / or germanium, in particular a silicon-germanium alloy and / or germanium as a majority species25
FR0601663A 2006-02-24 2006-02-24 PROCESS FOR MANUFACTURING TRANSISTOR AND TRANSISTOR Expired - Fee Related FR2897981B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0601663A FR2897981B1 (en) 2006-02-24 2006-02-24 PROCESS FOR MANUFACTURING TRANSISTOR AND TRANSISTOR
US11/710,599 US7803668B2 (en) 2006-02-24 2007-02-23 Transistor and fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0601663A FR2897981B1 (en) 2006-02-24 2006-02-24 PROCESS FOR MANUFACTURING TRANSISTOR AND TRANSISTOR

Publications (2)

Publication Number Publication Date
FR2897981A1 true FR2897981A1 (en) 2007-08-31
FR2897981B1 FR2897981B1 (en) 2008-05-30

Family

ID=36778232

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0601663A Expired - Fee Related FR2897981B1 (en) 2006-02-24 2006-02-24 PROCESS FOR MANUFACTURING TRANSISTOR AND TRANSISTOR

Country Status (1)

Country Link
FR (1) FR2897981B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151919A1 (en) * 2017-02-16 2018-08-23 Qualcomm Incorporated Wrap-around gate structures and methods of forming wrap-around gate structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778612A2 (en) * 1995-12-04 1997-06-11 Dow Corning Corporation Method of curing hydrogen silsesquioxane resin by electron beam to convert it to a silica containing ceramic coating
US20040016968A1 (en) * 2002-04-08 2004-01-29 Stmicroelectronics S.A. Surround-gate semiconductor device encapsulated in an insulating medium
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
US20060003596A1 (en) * 2004-07-01 2006-01-05 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778612A2 (en) * 1995-12-04 1997-06-11 Dow Corning Corporation Method of curing hydrogen silsesquioxane resin by electron beam to convert it to a silica containing ceramic coating
US20040016968A1 (en) * 2002-04-08 2004-01-29 Stmicroelectronics S.A. Surround-gate semiconductor device encapsulated in an insulating medium
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
US20060003596A1 (en) * 2004-07-01 2006-01-05 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151919A1 (en) * 2017-02-16 2018-08-23 Qualcomm Incorporated Wrap-around gate structures and methods of forming wrap-around gate structures
US10522687B2 (en) 2017-02-16 2019-12-31 Qualcomm Incorporated Wrap-around gate structures and methods of forming wrap-around gate structures

Also Published As

Publication number Publication date
FR2897981B1 (en) 2008-05-30

Similar Documents

Publication Publication Date Title
KR101581153B1 (en) Preventing shorting of adjacent devices
US7795669B2 (en) Contact structure for FinFET device
US6645797B1 (en) Method for forming fins in a FinFET device using sacrificial carbon layer
US7875550B2 (en) Method and structure for self-aligned device contacts
US8629007B2 (en) Method of improving replacement metal gate fill
FR3011386A1 (en) TRANSISTOR MOS WITH AIR SPACERS
US20020056879A1 (en) Field effect transistor with an improved gate contact and method of fabricating the same
US20060006466A1 (en) Semiconductor device and method of manufacturing the same
US20070126035A1 (en) Field-effect microelectronic device, capable of forming one or several transistor channels
US20090189201A1 (en) Inward dielectric spacers for replacement gate integration scheme
KR20180119092A (en) Semiconductor device and manufacturing method thereof
FR2884052A1 (en) Vertical impact ionization metal oxide semiconductor transistor for use as e.g. N-channel MOS transistor, has stack with semiconductor portions to form vertical PIN type diode, and gate, placed against stack, with thickness less than stack
WO2012069606A2 (en) Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device
FR2676864A1 (en) Method of fabricating an MOS transistor with gate-drain overlap and corresponding structure
FR2823009A1 (en) Vertical transistor production with insulated gate with weak overlapping of gate on source and drain comprises forming vertical semiconductor column by anisotropic engraving and formation of insulated dielectric gate
KR102099751B1 (en) Buried metal for finfet device and method
EP1788635B1 (en) Method of manufacturing a self-aligned dual-gates transistor through gate pattern reduction
JP2005175485A (en) Wrap-around type gate field effect transistor
US9450073B2 (en) SOI transistor having drain and source regions of reduced length and a stressed dielectric material adjacent thereto
US7560351B2 (en) Integrated circuit arrangement with low-resistance contacts and method for production thereof
US6720617B2 (en) Thin film field effect transistor
JP2013524529A (en) Method for forming a field effect transistor and field effect transistor device
TWI744333B (en) Semiconductor device and method of forming the same
FR2897981A1 (en) Transistor e.g. planar transistor fabricating method for integrated circuit, involves forming electronically sensible resin layer disposed between two semiconductor fingers, and transforming resin layer for rendering resin layer dielectric
FR3036846A1 (en) METHOD FOR LOCAL ISOLATION BETWEEN TRANSISTORS MADE ON A SOI SUBSTRATE, ESPECIALLY FDSOI, AND CORRESPONDING INTEGRATED CIRCUIT

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20121031