FR2896929A1 - Procede pour realiser la conversion analogique/numerique de signaux, convertisseur mettant en oeuvre ce procede et dispositif de detection de rayonnements electromagnetiques integrant un tel convertisseur - Google Patents

Abstract

Ce procédé pour réaliser la conversion en signaux numériques de grandeurs analogiques issues d'un détecteur de rayonnements électromagnétiques, notamment de rayonnements infrarouges, ledit détecteur comprenant une matrice de capteurs élémentaires juxtaposés, dont les interactions avec lesdits rayonnements génèrent lesdites grandeurs analogiques, consiste :- à réaliser l'intégration de l'une des grandeurs analogiques sur un premier intervalle de temps (302, 322, 305) au moyen d'un étage intégrateur fonctionnant selon un premier gain, ledit premier intervalle de temps (302, 322, 305) étant délimité par une borne inférieure et une borne supérieure (309, 329) ;- puis à réaliser l'intégration de ladite grandeur sur un deuxième intervalle de temps (303, 323, 306) au moyen dudit étage intégrateur, mais fonctionnant selon un deuxième gain, ledit deuxième intervalle de temps (303, 323, 306) étant délimité par une borne inférieure et une borne supérieure (310, 312, 341).Les deux intervalles de temps sur la base desquels sont réalisées les deux intégrations de ladite grandeur sont séparés par une temporisation (313, 333, 343) au cours de laquelle aucune intégration n'est réalisée.

Description

PROCEDE POUR REALISER LA CONVERSION ANALOGIQUE / NUMERIQUE DE SIGNAUX,

CONVERTISSEUR METTANT EN OEUVRE CE PROCEDE ET DISPOSITIF DE DETECTION DE RAYONNEMENTS ELECTROMAGNETIQUES INTEGRANT UN TEL CONVERTISSEUR DOMAINE DE L'INVENTION La présente invention concerne un procédé pour réaliser la conversion en signaux numériques de grandeurs analogiques, notamment issues d'un détecteur de rayonnements électromagnétiques. La présente invention concerne également un dispositif pour réaliser une telle conversion.

La présente invention se rapporte donc plus généralement au domaine des détecteurs de rayonnements électromagnétiques, ainsi qu'à la réalisation et au fonctionnement de leurs circuits de lecture.

ETAT ANTERIEUR DE LA TECHNIQUE De manière connue, les détecteurs de rayonnement électromagnétique sont composés d'une pluralité de capteurs élémentaires juxtaposés de manière à former une matrice présentant un certain nombre de lignes et de colonnes. Les interactions des rayonnements électromagnétiques incidents avec ces capteurs élémentaires, également dénommés pixels, génèrent des flux de porteurs de charge, dont l'énergie et/ou la quantité correspondent à l'énergie des rayonnements incidents. On entend par porteur de charge une entité présentant une charge électrique non nulle, telle qu'un électron ou un trou de conduction.

Ces flux de porteurs de charge s'écoulent vers le circuit de lecture associé au détecteur et forment ainsi des signaux ou grandeurs de nature analogique. Il est nécessaire de convertir ces grandeurs analogiques sous forme de signaux numériques pour pouvoir reconstituer une image bidimensionnelle représentative de la scène observée.

On entend par grandeur analogique un phénomène physique dont la variation temporelle est continue. Les grandeurs analogiques représentatives de flux de porteurs de charge sont par exemple constituées par la différence de potentiel entre deux points de mesure ou la quantité de charges électriques accumulées sur un matériau diélectrique. On qualifie de numérique un phénomène physique dont la variation temporelle est discrète, avec des transitions rapides entre des valeurs seuils. Les termes logique et digital sont parfois substitués au terme numérique .

Il est connu que les performances d'un détecteur, donc la qualité des informations qu'il délivre (images numériques par exemple), dépendent notamment des caractéristiques de la conversion en signaux numériques des grandeurs analogiques représentatives des interactions entre le rayonnement incident et les capteurs élémentaires . De l'art antérieur, on connaît essentiellement trois principes de conversion de grandeurs analogiques en signaux numériques.

Tout d'abord, il existe des détecteurs pour lesquels un unique dispositif de conversion, ou convertisseur, numérise successivement les informations analogiques émises par chacun des capteurs constituant la matrice. En général, la lecture de tels détecteurs est effectuée séquentiellement par balayage en lignes, puis en colonnes. Dans ce cas, la durée ou le temps de conversion analogiqueùnumérique équivaut à la durée de lecture d'un capteur élémentaire de la matrice de détection.

Selon un deuxième principe de conversion, le détecteur est équipé d'un convertisseur pour chaque colonne. Le temps de conversion analogiqueùnumérique équivaut alors à la durée de lecture d'une ligne du détecteur.

Selon un troisième principe de conversion, le détecteur est équipé d'un convertisseur 20 par capteur. Le temps de conversion analogiqueùnumérique équivaut alors à la durée de lecture cumulée de tous les capteurs de la matrice.

Parmi ces différentes solutions, le choix du principe, donc du dispositif et du procédé, de conversion peut être effectué en fonction de critères tels que le temps de conversion 25 du convertisseur, sa résolution, son encombrement, sa consommation électrique etc.

En particulier, dans le cas où chaque colonne de la matrice possède son propre dispositif de conversion, l'encombrement de ce dernier doit être réduit au maximum de manière à pouvoir diminuer le pas de répétition entre deux capteurs adjacents et ainsi :30 améliorer la finesse du détecteur. Le pas de répétition est en effet la distance qui sépare deux capteurs adjacents et il correspond généralement à la taille d'un pixel de l'image numérique finale.

En outre, il est intéressant de minimiser la consommation électrique des dispositifs de 35 conversion analogiqueùnumérique. En particulier, dans le cas de l'imagerie thermique infrarouge, où il peut s'avérer nécessaire de refroidir le détecteur, la diminution de la consommation électrique permet de réduire la dissipation thermique dans les conducteurs, donc la puissance de refroidissement nécessaire. Ainsi, l'encombrement et le coût du dispositif de refroidissement sont aussi limités.

Par ailleurs, lorsqu'il faut utiliser un convertisseur de résolution élevée, dans le but de convertir une grande dynamique de signaux issus du détecteur, ce convertisseur peut être sensible aux perturbations électriques engendrées par les convertisseurs voisins. On entend par dynamique de signaux l'amplitude séparant le signal de plus faible intensité détecté et le signal de plus forte intensité détecté, ce dernier correspondant généralement à la valeur saturante de la grandeur analogique à intégrer. En effet, plus la résolution d'un convertisseur est élevée, plus la différence de tension correspondant à deux valeurs numériques successives est faible. Cela est notamment dû à la réalisation des convertisseurs, lesquels ne sont pas électriquement indépendants mais partagent au contraire un même substrat et les mêmes masses ou les mêmes sources d'alimentation électrique.

C'est pourquoi il peut s'avérer intéressant de réduire la consommation électrique d'un convertisseur, afin de réduire les perturbations électriques que ce convertisseur engendre sur ces voisins. Par conséquent, l'architecture du convertisseur, c'est-à-dire le nombre, la disposition et l'agencement des composants électroniques qui le composent, doit être définie de manière à minimiser cette consommation électrique.

Parmi les principes de conversion mis en oeuvre dans les architectures de convertisseurs de l'art antérieur, on trouve le principe dit de conversion tensionùtemps . Cette méthode consiste à intégrer une grandeur analogique jusqu'à ce qu'elle atteigne une valeur de référence, donc sur un intervalle de temps donné. L'intégration est arrêtée lorsque cette valeur de référence est atteinte.

Dans le cas d'une intégration réalisée par un montage intégrateur classique à simple rampe et simple pente, le temps mis par cette grandeur analogique pour atteindre cette valeur de 30 référence est alors directement proportionnel à la valeur de cette grandeur analogique.

En effet, comme le montage intégrateur est à simple pente, l'évolution de la grandeur analogique au cours du temps est linéaire. De manière connue, il suffit donc de mesurer la durée d'intégration pour connaître la valeur de cette grandeur analogique intégrée, 35 c'est-à- dire pour la numériser. Ainsi, le simple comptage du nombre d'impulsions délivré par une horloge de référence donnant la mesure de cette durée fournit directement la valeur de la grandeur analogique intégrée. 4 Pour déterminer l'arrêt du comptage, un montage différentiel compare la grandeur analogique à la valeur de référence ; lorsque leur différence s'annule et change de signe, ce comparateur émet un signal pour figer la valeur numérique courante du compteur et déterminer ainsi la valeur de la grandeur analogique intégrée.

En pratique et de manière connue, lorsque le compteur reçoit une impulsion de l'horloge de référence, il incrémente un ou plusieurs bit(s) d'un nombre binaire. Par conséquent, le nombre de bits de compteur nécessaire dépend de la résolution du dispositif de conversion, c'est-à-dire du nombre de pas de quantification utilisés pour échantillonner la grandeur analogique maximale.

Ainsi, pour un dispositif de conversion utilisant 2N pas de quantification pour échantillonner la grandeur analogique, le compteur doit comporter N bits de comptage. Le temps de conversion d'une grandeur analogique par un tel convertisseur est alors compris entre zéro et un maximum 2N / fh, où fh représente la fréquence d'horloge. Donc, si P représente le nombre d'impulsions délivrées par l'horloge jusqu'à ce que la grandeur analogique atteigne la valeur de référence, P est égal à la valeur numérique du signal et le temps de conversion de ce signal vaut P / fh.

Cependant, une telle méthode de conversion présente des inconvénients susceptibles de limiter les performances d'un convertisseur analogiqueûnumérique. Ainsi, lorsque l'on souhaite augmenter sa résolution et/ou diminuer son temps de conversion, il est nécessaire d'utiliser une horloge délivrant des impulsions à une fréquence supérieure.

Or, d'une part, il existe une limite technologique à la fréquence maximale de l'horloge et, d'autre part, on sait que la consommation électrique du convertisseur augmente avec cette fréquence et peut ainsi devenir excessive pour certaines applications, notamment pour les détecteurs devant fonctionner à basse température.

Pour résoudre ce problème, une solution de l'art antérieur consiste à augmenter le nombre de pentes d'intégration du convertisseur, et donc à concevoir des convertisseurs à simple rampe et à multiples pentes.

Dans le cas d'un convertisseur à simple rampe et à double pente, la première pente d'intégration est utilisée pour définir le nombre P correspondant à la valeur de la grandeur analogique d'entrée avec un pas de quantification de forte valeur. Inversement, la seconde pente est utilisée pour convertir, avec un pas de quantification fin, le reliquat défini par la différence entre la valeur analogique d'entrée et la valeur analogique de valeur forte correspondant exactement au nombre P. Ce reliquat correspond à une grandeur analogique faible.

En général, on distingue les valeurs numériques codées par des bits de poids fort et des valeurs numériques codées par des bits de poids faible . Par abus de langage, les grandeurs analogiques intégrées sont désignées de la même façon (poids fort et poids faible) que les valeurs numériques (bits) qui les représentent après l'étape de numérisation.

Ainsi, le nombre N de bits du convertisseur est décomposé en deux sous-nombres , à savoir un nombre correspondant aux bits de poids fort noté NMSB (MSB pour Most Significant Bits ) et un nombre correspondant aux bits de poids faible noté NLSB (LSB pour Least Significant Bits ). Par définition, la somme des deux nombres NMSB et NLSB vaut N, c'est-à-dire le nombre total de bits du convertisseur.

De manière connue, un procédé d'intégration à deux pentes permet de réduire le temps de conversion pour un détecteur. En effet, en fonction de la valeur de la grandeur analogique à intégrer, ce temps varie entre zéro et un maximum de (2NMSB + 2NLsB)/fh.

Ce temps est donc nécessairement inférieur au temps maximum de 2N / fh nécessaire pour un convertisseur à simple pente.

La figure 1 représente un graphique qui illustre un procédé de conversion à simple rampe et à double pente de l'art antérieur. Sur ce graphique, l'axe des abscisses représente le temps, tandis que l'axe des ordonnées représente la tension, c'est-à-dire une grandeur analogique générée par les interactions entre capteurs et rayonnements, au cours de son traitement par un circuit intégrateur.

Conformément à un tel procédé de conversion à simple rampe et à double pente, les :30 courbes 101 et 104, qui représentent deux tensions d'entrée différentes entrant dans le circuit intégrateur, comportent chacune une pente forte 102, 105 et une pente dite faible 103, 106. On entend par pente forte une pente dont le coefficient directeur possède une forte valeur absolue, tandis qu'on entend par pente faible une pente dont le coefficient directeur possède une faible valeur absolue. 35 Ainsi, la pente forte 102 représente une phase d'intégration des bits de poids fort (rigoureusement des grandeurs analogiques fortes), tandis que la pente faible 103 représente une phase d'intégration des bits de poids faible (rigoureusement des grandeurs analogiques faibles). De même, pour la courbe 104, qui présente également une pente forte 105 et une pente faible 106, mais pour une tension d'entrée intégrée plus importante.

Par définition, chaque phase d'intégration se déroule pendant un intervalle de temps délimité par deux instants qui forment respectivement la borne inférieure et la borne 10 supérieure de cet intervalle de temps.

La première phase d'intégration (pente forte) est interrompue, de manière synchrone avec la fréquence d'horloge fh, lorsque la tension intégrée V; a dépassé une première valeur de référence V1f1, c'est-à-dire lorsque la différence entre la tension intégrée V; 15 et la valeur de référence V,.é f 1 s'est annulée. Cette condition définit ainsi la borne supérieure de l'intervalle de temps de la première phase d'intégration.

Selon ce procédé de conversion, la deuxième phase d'intégration (pente faible) débute dès la fin de la première phase d'intégration. Autrement dit, la borne inférieure du 20 deuxième intervalle de temps est sensiblement confondue avec la borne supérieure du premier intervalle de temps. Puis, la deuxième phase est interrompue lorsque la tension intégrée V; dépasse une deuxième valeur de référence Vref2.

Sur le graphique de la figure 1, les bornes supérieures des premiers intervalles de 25 temps, ou premières phases, d'intégration des courbes 101 et 104 sont représentées par les lignes pointillées 109 et 111, tandis que les bornes supérieures des secondes phases d'intégration, représentant les instants finaux, donc les temps totaux d'intégration, sont matérialisées par les lignes pointillées 110 et 112.

30 Comme exposé précédemment, une durée est mesurée par le nombre d'impulsions délivrées par une horloge de référence. Comme les courbes 102, 103, 105 et 106 sont des segments de droite, les impulsions d'horloge représentent donc autant de pas de quantification de la tension intégrée et, partant, cette tension intégrée elle-même. D'où la dénomination attribuée à ce type de procédé de conversion analogiqueûnumérique de 35 tensionùtemps .

Selon ce procédé, chacune des pentes, forte ou faible, sert à coder un nombre représentant respectivement les bits de poids fort (MSB) et les bits de poids faible (LSB). Ces nombres permettent ainsi de reconstituer une image représentative de la scène observée.

En pratique, pour réaliser ce procédé de conversion, chaque colonne d'un détecteur matriciel est équipée d'un convertisseur analogiqueùnumérique. La figure 2 illustre un tel convertisseur de l'art antérieur. Il comprend successivement un étage intégrateur 210, un étage différentiel ou comparateur 220, un étage de commande 230 et un étage de comptage 240.

L'étage intégrateur 210 est destiné à intégrer la tension d'entrée générée par une colonne de capteurs élémentaires. L'étage différentiel 220 permet de comparer la tension intégrée V1 avec les deux valeurs de référence qui permettent de déterminer une première et une seconde phase d'intégration. L'étage de commande 230 sert à piloter l'étage intégrateur 210 de manière à réaliser successivement deux phases d'intégration, à pente forte et à pente faible. Enfin, l'étage de comptage 240 permet de compter le nombre d'impulsions d'horloge pendant chacune de ces phases d'intégration et, partant, de quantifier la tension intégrée V1.

De manière connue en soi, l'étage intégrateur 210 comprend une résistance d'entrée 211 reliée à l'entrée inverseuse 215 d'un amplificateur opérationnel 214 et deux ou plusieurs condensateurs 212, 213, montés en parallèle entre l'entrée inverseuse 215 et la sortie 216 de l'amplificateur opérationnel 214. De plus, chacune des branches logeant les condensateurs 212 et 213 comporte un interrupteur 217, 218 électriquement pilotable. Les deux condensateurs 212 et 213 présentent des capacités différentes qui peuvent ainsi être sélectionnées par l'étage de commande 230 par l'intermédiaire des interrupteurs 217 et 218.

Bien entendu, on peut remplacer les deux interrupteurs 217 et 218 par un dispositif équivalent, comme par exemple un interrupteur bistable. On entend par interrupteur tout dispositif apte à basculer un circuit d'un état ouvert vers un état fermé et réciproquement. En pratique, des transistors peuvent constituer les interrupteurs 217 et 218. .35 L'étage différentiel du comparateur 220 comporte essentiellement deux amplificateurs opérationnels 221, 223, dont les entrées inverseuses 222, 224 sont reliées chacune à un circuit délivrant une tension de référence Vref1, Vf2• La tension V; intégrée par l'étage intégrateur 210 appliquée aux entrées non inverseuses des amplificateurs opérationnels 221, 223 peut ainsi être comparée avec les tensions de référence Vref1, Vref2. Comme exposé précédemment, cette comparaison ou mesure de leur différence permet de définir les bornes supérieures des phases d'intégration de pente forte et de pente faible.

En fonctionnement, lorsque la différence entre la tension intégrée V; et la tension de référence V,.ef1 s'annule puis change de signe, l'amplificateur opérationnel 221 émet un signal d'annulation vers un circuit logique de contrôle 231 de l'étage de commande 230. Le circuit 231 pilote à son tour, de manière synchrone avec la fréquence d'horloge faä par l'intermédiaire de ces sorties 232 et 233, les interrupteurs 217 et 218, sélectionnant ainsi l'une ou l'autre des branches de l'étage intégrateur 210 logeant respectivement les condensateurs 212 et 213. Ce faisant, le circuit 231 détermine le gain de chacune des deux phases d'intégration, gain qui est, de manière connue, inversement proportionnel à la capacité du condensateur intégrateur.

Par ailleurs, lorsqu'il reçoit le signal d'annulation émis par l'étage comparateur 220, le circuit logique de contrôle 231 arrête, en émettant un signal approprié par sa sortie 234, le comptage par le compteur des impulsions délivrées par l'horloge de référence. Le nombre d'impulsions de l'horloge 250 relevé par le compteur représente alors la tension intégrée V1 sous forme numérique.

L'architecture électrique décrite ci-dessus en relation avec le convertisseur de la figure 1 présente ainsi les composants électroniques nécessaires à la mise en oeuvre de ce procédé de conversion de l'art antérieur. Ce faisant, lorsque ce type de convertisseur est mis en oeuvre au sein d'un détecteur matriciel possédant un nombre C de colonnes, il faut prévoir pour effectuer les conversions : • C circuits intégrateurs, • 2 . C circuits comparateurs, • et C compteurs.

Or, plus le nombre de composants électroniques est élevé, plus leur consommation électrique totale est importante et plus les circuits s'échauffent. En outre, l'encombrement représenté par ces composants électroniques limite la finesse du pas de répétition entre deux capteurs adjacents. Par ailleurs, les coûts de matériel et de 9 fabrication sont évidemment d'autant plus importants qu'il y a de composants électroniques dans un convertisseur.

EXPOSE DE L'INVENTION La présente invention concerne donc un procédé et un dispositif de conversion de grandeurs analogiques en signaux numériques qui permettent d'améliorer sensiblement les performances des procédés et dispositifs de l'art antérieur. La présente invention vise notamment à diminuer le nombre de composants électroniques, leur consommation électrique, l'échauffement des circuits afférents, leur encombrement et le coût de fabrication d'un convertisseur analogiqueûnumérique par rapport aux convertisseurs de l'art antérieur.

La présente invention porte donc sur un procédé de conversion en signaux numériques de grandeurs analogiques issues d'un détecteur de rayonnements électromagnétiques, notamment de rayonnements infrarouges, le détecteur comprenant une matrice de capteurs élémentaires juxtaposés dont les interactions avec lesdits rayonnements génèrent ces grandeurs analogiques, ce procédé comprenant les étapes consistant : à réaliser l'intégration de l'une des grandeurs analogiques sur un premier intervalle de temps au moyen d'un étage intégrateur fonctionnant selon un premier gain, le premier intervalle de temps étant délimité par une borne inférieure et une borne supérieure ; puis à réaliser l'intégration de cette grandeur sur un deuxième intervalle de temps 25 au moyen de l'étage intégrateur fonctionnant selon un deuxième gain, le deuxième intervalle de temps étant délimité par une borne inférieure et une borne supérieure.

Selon l'invention, les deux intervalles de temps sur la base desquels sont réalisées les 30 deux intégrations de la grandeur sont séparées par une temporisation, au cours de laquelle aucune intégration n'est réalisée.

Autrement dit, une phase d'attente est intercalée entre les deux phases d'intégration de la grandeur analogique à intégrer. Par conséquent, le procédé de conversion - objet 35 de l'invention, notamment grâce à la temporisation qui le caractérise, présente un certain nombre d'étapes synchronisées entre les différents sous-ensembles de capteurs élémentaires (lignes ou colonnes) du détecteur. Partant, il est possible 10 d'externaliser , c'est-à-dire de transférer, certaines fonctions hors des ensembles de capteurs élémentaires (lignes ou colonnes), c'est-à-dire de mettre en commun les ressources nécessaires à la conversion en signaux numériques. Autrement dit, les composants mis en commun ou centralisés travaillent pour l'ensemble des capteurs et plus seulement pour un sous-ensemble déterminé (ligne ou colonne).

Cela représente donc des économies en termes de composants à implanter et à alimenter, donc de consommation électrique et de pertes chauffantes par effet Joule. Ces économies ne sont pas possibles avec les procédés de conversion de l'état antérieur l0 de la technique, dont les fonctions sont décentralisées, ce qui nécessite autant de composants pour les remplir qu'il y a de sous-ensembles de capteurs élémentaires.

En pratique, cette temporisation peut présenter une durée variable se terminant à un instant constant pour tous les capteurs élémentaires du détecteur, cet instant étant fixé 15 arbitrairement et postérieurement à la fin de la première phase d'intégration de la grandeur analogique choisie comme valeur saturante du détecteur. On entend par constant un instant commun aux conversions successives qui peuvent être réalisées au moyen du procédé objet de l'invention et commun à tous les capteurs élémentaires composant le détecteur, quelle que soit la grandeur analogique à intégrer. 20 Ainsi, la deuxième phase d'intégration peut débuter à un instant fixé, ce qui permet de commuter les circuitsûréférences et de remettre à zéro le compteur entre les deux phases d'intégration et, partant, d'utiliser un compteur unique pour plusieurs capteurs élémentaires. On entend par grandeur analogique choisie comme valeur saturante 25 la valeur maximale de la dynamique de signal que l'on souhaite détecter avec les capteurs élémentaires.

Selon une forme de réalisation de l'invention, le deuxième gain peut présenter une valeur différente de la valeur du premier gain. On entend par valeur différente une :30 valeur inférieure ou une valeur supérieure. Cette caractéristique permet de décomposer le nombre N de bits du convertisseur en deux sous-nombres correspondant aux bits de poids fort (NMSB) et faible (NLsB). Partant, cela permet, comme exposé précédemment, de réduire le temps de conversion total pour un détecteur 11 Selon une forme de réalisation pratique de l'invention : la borne supérieure du premier intervalle de temps peut être constituée par l'instant où la différence entre la grandeur intégrée et une première valeur de référence s'annule ; la borne supérieure du deuxième intervalle de temps peut être constituée par l'instant où la différence entre la grandeur intégrée et une deuxième valeur de référence s'annule.

Cette définition des bornes supérieures des phases d'intégration permet de respecter la 10 dynamique de détection choisie. On entend par dynamique, l'étendue des valeurs des grandeurs qu'il est possible de distinguer au moyen du détecteur.

Pratiquement, ces différences peuvent être calculées au moyen d'un étage différentiel ou comparateur, qui constitue, de manière connue, une solution simple pour comparer 15 deux grandeurs analogiques.

Selon une forme de réalisation avantageuse de l'invention, les valeurs de référence peuvent être déterminées en fonction de la dynamique de détection choisie. Cela permet d'optimiser la moyenne des temps de conversion de l'ensemble des grandeurs 20 analogiques pour la dynamique choisie.

Selon une forme de réalisation pratique, le procédé peut en outre comporter les étapes consistant : à coder un premier nombre binaire correspondant à la durée de la première phase 25 d'intégration, celle-ci étant mesurée au moyen d'un compteur commun à toutes les colonnes ou à toutes les lignes de ladite matrice, ledit compteur recevant un signal émis par une horloge ; à écrire ledit premier nombre binaire représentant les rayonnements d'intensité forte, dans une mémoire associée à chaque colonne ; :30 à remettre à zéro ledit compteur pendant la phase de temporisation ; à coder un deuxième nombre binaire correspondant à la durée de la seconde phase d'intégration, celle-ci étant mesurée au moyen dudit compteur commun à toutes les colonnes ; à écrire ledit deuxième nombre binaire, représentant les rayonnements d'intensité 35 faible dans ladite mémoire ; à remettre à zéro ledit compteur à la fin du temps de conversion.

De telles étapes permettent de n'utiliser qu'un seul compteur pour tous les capteurs élémentaires du détecteur, au lieu d'un par colonne par exemple avec les détecteurs de l'art antérieur. Partant, cela améliore les performances des convertisseurs.

De manière avantageuse, les étapes de codage de ces nombres binaires peuvent être réalisées selon un procédé de type Gray. Un tel codage permet en effet de minimiser la consommation électrique nécessaire à l'incrémentation du compteur.

La présente invention concerne également un dispositif pour la conversion en signaux numériques de grandeurs analogiques issues d'un détecteur de rayonnements électromagnétiques, notamment de rayonnements infrarouges, ledit détecteur comprenant une matrice de capteurs élémentaires juxtaposés, dont les interactions avec les rayonnements génèrent les grandeurs analogiques.

Selon l'invention, pour chaque ligne ou pour chaque colonne de la matrice, le dispositif comporte : un étage intégrateur comprenant un amplificateur opérationnel et plusieurs branches connectées entre la sortie et l'entrée inverseuse de cet amplificateur opérationnel, chacune des branches étant connectée en série à au moins un composant électronique et à au moins un dispositif interrupteur électriquement commandable, l'étage intégrateur étant apte à intégrer les grandeurs analogiques selon différents gains, le gain étant déterminé par les propriétés du composant électronique de la branche activée, c'est-à-dire par les commandes électriques appliquées auxdispositifs interrupteurs de ces branches ; un étage différentiel ou comparateur comprenant un seul circuit différentiel comportant un amplificateur opérationnel, l'une des entrées de cet étage différentiel étant reliée à la sortie de l'étage intégrateur et l'autre entrée à un circuitûréférence délivrant sélectivement deux valeurs de référence, cet étage différentiel étant destiné à mesurer la différence entre la grandeur analogique intégrée et la valeur de référence sélectionnée ; un étage de commande, dont une entrée est reliée à la sortie de l'étage différentiel et comprenant un circuit logique destiné : • à sélectionner la valeur de référence délivrée par le circuitûréférence en fonction de la position relative de l'instant courant par rapport à une date de référence constante pour tous lesdits capteurs élémentaires dudit détecteur, ladite date de référence étant fixée arbitrairement et postérieurement à la fin de la phase d'intégration selon le premier desdits gains, de ladite grandeur analogique choisie comme valeur saturante du détecteur ; à commander les interrupteurs de l'étage intégrateur de manière à activer sélectivement les branches dudit étage intégrateur.

En d'autres termes, le détecteur est équipé d'un convertisseur par colonne comprenant un étage de commande ainsi qu'un étage intégrateur et un étage différentiel tous deux pourvus d'un seul amplificateur opérationnel. Ainsi, dans le cas où l'on utilise ce type de convertisseur au sein d'un détecteur matriciel possédant un nombre C de colonnes, il faut prévoir C amplificateurs opérationnels intégrateurs et C amplificateurs opérationnels comparateurs. Le dispositif objet de l'invention nécessite donc moins de composants électroniques que les convertisseurs de l'art antérieur, ce qui réduit sa consommation électrique, son coût et son encombrement.

Selon une première forme de réalisation de l'invention, les composants électroniques de chacune des branches de l'étage intégrateur peuvent être des condensateurs de capacités différentes, montés en parallèle ou en série. Cette forme de réalisation permet de maîtriser le gain de l'étage intégrateur, gain qui est inversement proportionnel à la capacité du condensateur intégrateur.

Selon une seconde forme de réalisation de l'invention, les composants électroniques de l'étage intégrateur peuvent être constitués par des résistances de valeurs différentes, montées en parallèle ou en série. Cette forme de réalisation permet de maîtriser le gain de l'étage intégrateur, gain qui est inversement proportionnel à la valeur de la résistance d'intégration.

En pratique, le dispositif objet de l'invention peut en outre comprendre une mémoire associée à chaque colonne, un compteur commun à toutes les colonnes et une horloge délivrant un signal de référence à ce compteur, chaque mémoire étant susceptible d'être écrite par l'intermédiaire d'un bus sortant du compteur. Cela permet de n'utiliser qu'un seul compteur pour tous les capteurs élémentaires du détecteur, au lieu d'un par colonne par exemple comme dans les détecteurs de l'art antérieur. Partant, cela améliore les performances du convertisseur objet de l'invention par rapport à un convertisseur de l'art antérieur.35 La présente invention concerne en outre un dispositif de détection de rayonnements électromagnétiques, notamment infrarouges, comprenant une matrice de capteurs élémentaires juxtaposés et un convertisseur tel que précédemment exposé. L'objet de l'invention réalise ainsi un détecteur complet apte à recevoir un rayonnement et à le convertir en signaux numériques.

Selon une forme de réalisation particulière de l'invention, la matrice peut présenter une seule ligne ou une seule colonne. On parle alors de détecteur barrette . Ce type de détecteur peut être employé pour observer des objets en défilement continu, pour lesquels il suffit de faire correspondre la vitesse de lecture par le détecteur et la vitesse de défilement des objets. Pour une telle application, ce type de détecteur permet de réaliser des économies par rapport à un détecteur matriciel.

Selon une forme de réalisation particulière de l'invention, les capteurs élémentaires 15 peuvent être des bolomètres aptes à détecter des rayonnements infrarouges. Cela permet de réaliser des images d'objets émettant de la chaleur.

BREVE DESCRIPTION DES DESSINS

20 L'invention apparaîtra plus clairement à la lumière de la description des modes de réalisation particuliers suivants, qui font référence aux figures. L'objet de l'invention ne se limite cependant pas à ces modes de réalisation particuliers et d'autres modes de réalisation de l'invention sont possibles.

25 La figure 1 est une représentation schématique d'un graphique tension/temps, illustrant un procédé de conversion de l'art antérieur. Cette figure a déjà été décrite en relation avec l'art antérieur. La figure 2 est une représentation schématique d'un dispositif de conversion analogique numérique conforme à une forme de réalisation de l'art antérieur. Cette figure a déjà été 30 décrite en relation avec l'art antérieur. La figure 3 est une représentation schématique d'un graphique illustrant une forme de réalisation du procédé ù objet de la présente invention. La figure 4 est une représentation schématique de conversion analogique numérique conforme à une forme de réalisation de l'invention. 35 DESCRIPTION DETAILLEE DE L'INVENTION

On a représenté au sein de la figure 3 un chronogramme montrant l'intégration d'une tension au cours du temps. L'axe des abscisses représente donc le temps et l'axe des ordonnées la tension. Ce graphique présente des similitudes avec celui représenté sur la figure 1. Ainsi, on distingue deux pentes de coefficients directeurs différents pour chaque courbe 301, 304 d'intégration de la tension.

La courbe 301 présente donc l'intégration d'une tension d'entrée Ve2, intégration qui débute par une première phase d'intégration à pente forte 302 et se termine par une deuxième phase d'intégration à pente faible 303.

La première phase d'intégration se termine à l'instant 309, de manière synchrone avec la fréquence fh d'une horloge 451, après l'annulation puis le changement de signe de la différence entre la tension intégrée V; et une valeur de référence Vref 1. La deuxième phase d'intégration 303 se termine à l'instant 310 après l'annulation puis le changement de signe (indétermination) de la différence entre la tension intégrée V; et une deuxième valeur de référence Vréf 2.

Afin de faciliter la compréhension du graphique, les niveaux de ces deux valeurs de référence Vref, et Vref2 sont matérialisés par les lignes pointillées 307 et 308. Ainsi, la première phase d'intégration se déroule sur un intervalle de temps débutant à l'instant initial to (ou zéro par convention) et finissant à l'instant 309, matérialisé par une ligne pointillée verticale. L'instant 309 représente donc la borne supérieure du premier intervalle de temps d'intégration.

Selon une caractéristique de l'invention, cette borne supérieure est constituée par le premier instant échantillonné par l'horloge 451 où la différence entre la grandeur intégrée V; et une première valeur de référence Vref 1 est négative. Donc, l'instant 309 est déterminé par la date à laquelle la tension intégrée V; a dépassé la première valeur de référence V1-g1. De même, la deuxième phase d'intégration se déroule sur un intervalle de temps finissant à l'instant 310 matérialisé par une ligne pointillée verticale et déterminée par l'égalité entre la tension intégrée et la deuxième valeur de référence Vref2. En pratique, il est possible de choisir une différence non nulle pour définir les bornes supérieures des phases d'intégration.

Conformément à une caractéristique du procédé ù objet de l'invention, ces deux intervalles sur la base desquels sont réalisées les deux phases d'intégration d'une grandeur analogique représentée ici par une tension, sont séparés par une temporisation au cours de laquelle aucune intégration n'est réalisée.

Cette temporisation est matérialisée sur chaque courbe par un palier horizontal 313, 333 (à tension constante), symbolisant l'absence d'intégration. Conformément à l'invention et comme exposé par la suite, cette temporisation peut être mise à profit pour effectuer des opérations au niveau des différents étages du dispositif de conversion ù objet de la présente invention.

La figure 4 illustre un tel dispositif de conversion 400 comportant, conformément à l'invention, un étage intégrateur 410, un étage différentiel de comparateur 420, un étage de commande 430 et un étage de comptage 440. Ces différents étages remplissent les mêmes fonctions que les étages correspondants des convertisseurs de l'art antérieur décrit en relation avec la figure 2.

L'étage intégrateur 410 est destiné à intégrer la tension d'entrée provenant des capteurs élémentaires. L'étage différentiel 420 permet de comparer la tension intégrée V; avec les deux valeurs de référence V,.éf1, Vref2 qui permettent de déterminer une première et une deuxième phase d'intégration. L'étage de commande 430 sert à piloter l'étage intégrateur 410 de manière à réaliser successivement une pente d'intégration forte 302, 322, 305 et une pente d'intégration faible 303, 323, 306. Enfin, l'étage de comptage 440 permet de comptabiliser le nombre d'impulsions qu'émet l'horloge de référence 451 pendant chacune des phases d'intégration et, partant, de quantifier ou numériser la tension intégrée V1.

L'étage intégrateur 410 du convertisseur ù objet de l'invention est donc semblable à l'étage intégrateur 210 des convertisseurs de l'art antérieur. Ainsi, les amplificateurs opérationnels 214 et 414 sont reliés à une masse électrique par leurs entrées non inverseuses respectivement 219 et 419.

En revanche, contrairement à l'étage différentiel illustré sur la figure 2, l'étage différentiel du convertisseur ù objet de l'invention ne possède qu'un seul montage comparateur, lequel est équipé d'un amplificateur opérationnel 421. L'entrée non inverseuse de l'amplificateur opérationnel 421 reçoit la tension intégrée V; et son entrée inverseuse est sélectivement reliée à l'un des deux circuits délivrant les tensions de référence Vref 1 et V fer 2, respectivement les circuits 422 et 424.

Par conséquent, l'étage différentiel ou comparateur 420 occupe un espace inférieur à celui occupé par l'étage différentiel de l'art antérieur 220 et consomme une puissance électrique sensiblement plus faible. Partant, l'échauffement qui se produit dans ces circuits est sensiblement inférieur à l'échauffement qui se produit dans les circuits de l'étage intégrateur 220. En outre, les coûts de matière et de fabrication de l'étage différentiel 420 sont inférieurs à ceux de l'étage 220.

L'étage de commande 430, par l'intermédiaire de son circuit 431 pourvu des sorties 432 et 433, pilote à son tour les interrupteurs 417 et 418, sélectionnant ainsi l'une ou l'autre des branches de l'étage intégrateur 410 logeant respectivement les condensateurs 412 et 413. Ce faisant, le circuit 431 détermine le gain de chacune des deux phases d'intégration, gain qui est, de manière connue, inversement proportionnel à la capacité du condensateur intégrateur. Cet étage de commande 430 comporte en outre une sortie 435 destinée à commuter les deux circuits 422, 424 délivrant les deux tensions de référence Vref1, Vréf2•

Par commodité, pour distinguer les liaisons électriques directement impliquées dans l'intégration de celles 232 et 233 spécifiques au pilotage émis par l'étage de commande 230, ces dernières ont été tracées en traits mixtes. En réalité, il n'y a évidemment pas de discontinuité des liaisons 232 et 233. De même, les différents étages ainsi que le dispositif de conversion propre à une colonne sont matérialisés par un trait en pointillés.

L'étage de comptage 440 comporte essentiellement une mémoire 441 recevant des signaux convoyés par un bus sortant d'un compteur externe 452. Ce compteur externe 452 est lui-même alimenté en impulsions par une horloge de référence 451. Le compteur est dit externe, car il est monté hors du convertisseur. En effet, selon une caractéristique de l'invention, le compteur 452 est commun à toutes les colonnes et il permet d'écrire sa valeur courante dans la mémoire 441 de chaque convertisseur par l'intermédiaire d'un bus.

A l'instar des courbes 301 et 321, la courbe 304 représente l'intégration d'une tension, mais il s'agit d'une tension d'entrée maximale Vmax. Comme pour les autres tensions, cette courbe présente une première phase d'intégration à gain fort, représentée par le segment 305 et une deuxième phase d'intégration à gain faible, représentée par le segment 306. Cette courbe enveloppe forme donc la limite maximale des possibilités d'intégration du dispositif de conversion. Elle présente aussi une phase de temporisation 343, relativement courte comme on le voit sur la figure 3, de manière à 25 minimiser le temps de conversion du dispositif objet de l'invention.

Plus précisément, cette phase de temporisation est réduite au strict minimum nécessaire pour permettre à l'étage de commande 430 d'opérer les commutations précédemment décrites. Cette durée minimale est déterminée par le choix des composants électroniques du convertisseur, choix qui dépend notamment des besoins et des contraintes technologiques. Ainsi, dans l'exemple de la figure 3, le procédé û objet de l'invention présente une temporisation de durée variable.

En fait, conformément à une caractéristique de l'invention, cette durée variable se termine toujours à un instant constant 331 fixé arbitrairement postérieur à la fin de la première phase d'intégration, instant où commence la deuxième phase d'intégration. On entend par constant un instant commun aux conversions successives qui peuvent être réalisées au moyen du procédé ou du dispositif objet de l'invention et commun à tous les capteurs élémentaires composant le détecteur, quelle que soit la grandeur analogique à intégrer. Cet instant est déterminé par la durée de la première intégration de la tension maximale Vmax ou 314 et cette durée d'intégration de la tension maximale vaut 2NMSB / fh, où NMSB est le nombre maximal de bits de poids fort et fh la fréquence de l'horloge. Ce nombre maximal des bits de poids fort, dépend comme on l'a vu de la dynamique choisie pour le détecteur.

Ainsi, dans le cas de la courbe 304, après l'intégration 305 du nombre maximal des bits de poids fort et une phase de temporisation 343 de durée minimale, l'étage intégrateur 410 procède à la deuxième intégration 306. Comme on l'a vu précédemment, cette deuxième phase d'intégration 306 est stoppée par l'étage de commande 430 à la date où la différence entre la tension intégrée V; et la deuxième valeur de référence Vrer2 a changé de signe.

30 Le choix du seuil de cette différence est arbitraire. De préférence, ce seuil ne dépend pas de la tension intégrée elle-même. La durée maximale de cette deuxième phase d'intégration ou phase d'intégration des bits de poids faible (NLSB) dépend ici encore de la dynamique choisie pour le détecteur, outre évidemment du gain de l'intégrateur, c'est-à-dire de la capacité du condensateur 412, 413 activé.

Bien évidemment, il est possible d'augmenter les durées de l'une et/ou de l'autre des deux phases d'intégration, en fixant des gains adéquats, de manière à augmenter la résolution du convertisseur. On entend par résolution du convertisseur la capacité de celui-ci à distinguer deux tensions intégrées proches. Cette résolution est notamment choisie en fonction de l'application recherchée pour le détecteur. Bien étendu, plus cette résolution choisie sera élevée, plus la durée de conversion analogique numérique sera importante. En fait, la résolution dépend du quantum ou pas de quantification de la tension. De manière connue, ce pas de quantification vaut la dynamique du détecteur divisée par 2N (nombre 2 élevé à la puissance du nombre N de bits codant la valeur maximale de cette dynamique). Par ailleurs, il est également possible, pour réaliser l'invention, de fixer le gain de la deuxième phase d'intégration inférieur au premier gain. De manière générale, pour garantir la cohérence entre la valeur des bits de poids fort NMSB et celle bits de poids faible NLSB, le rapport entre les premier et deuxième gains (ou pentes) doit vérifier l'équation : NMSB NLSB NMSs G,/G2=(fhl /fh2).(2 -1).2 /2 ,où: G, et G2 représentent respectivement les premier et deuxième gains, et fhl et fh2 représentent respectivement la fréquence de comptage de la première et de la deuxième phase d'intégration. En pratique, on choisit fh,=fh2=fh, fréquence de l'horloge. Cela simplifie la réalisation

:25 des convertisseurs et évite d'introduire des erreurs sur la valeur de la fréquence fh, relativement à fh2. Par conséquent, le rapport des gains G, / G2 est supérieur ou égal à 1 pour obtenir la cohérence entre la valeur des bits de poids fort NMSB et celle bits de poids faible NLSB. 30 En fonctionnement, l'étage intégrateur 410 réalise l'intégration de la tension d'entrée Ve pendant la première phase d'intégration 302, 322, 305, jusqu'à ce que la différence mesurée par l'étage intégrateur 420 entre la tension intégrée V; et la première tension de référence V,éf, a changé de signe. Cette différence est mesurée par l'amplificateur opérationnel 421 lequel délivre à l'étage de commande 430 un signal marquant la fin de 35 cette première phase d'intégration. La courbe 320 a ainsi atteint la date 309.

Selon une caractéristique de l'invention, à la réception de ce signal de fin, le circuit logique de contrôle 431 de l'étage de commande 430 déclenche la phase de temporisation 313, 333, 343. Au cours de cette phase de temporisation, le circuit logique de contrôle 431 commute, par l'intermédiaire de sa sortie 435, les circuits 422 et 424 délivrant les tensions de référence Vréf 1 et Vréf2•

De plus, vers la fin de cette phase de temporisation 313, 333, 343, le circuit logique de contrôle 431 commute les interrupteurs 417 et 418 de manière à activer et/ou désactiver les condensateurs 412 et 413, lesquels sont reliés entre l'entrée inverseuse 415 et la sortie 416. Cette deuxième commutation permet à l'étage intégrateur 410 de présenter un gain différent du gain de la première phase d'intégration 302, 322, 305, puisque le gain d'un circuit intégrateur est inversement proportionnel à la capacité et à la résistance des composants qui le constituent.

En l'espèce, la deuxième phase d'intégration présente une pente 303, 323, 306 de coefficient directeur inférieur à la pente que présente la première phase d'intégration 302, 322, 305. Le gain de l'étage intégrateur au cours de la deuxième intégration 303, 323, 306 est donc, conformément à une caractéristique de l'invention, différent du gain de l'étage intégrateur au cours de la première phase d'intégration.

Par ailleurs, lorsque le signal émis par l'étage différentiel 420 parvient à l'étage de commande 430, ce dernier émet un signal vers l'étage de comptage 440. L'étage de comptage 440 mémorise alors la valeur courante du compteur externe 452, transmise par bus, sous la forme d'un nombre binaire représentant la grandeur analogique intégrée, en l'occurrence une tension.

Cette grandeur analogique pourrait cependant être constituée par une autre grandeur électrique représentative des propriétés des porteurs de charge émis par les capteurs élémentaires du détecteur lors de leur interaction avec les rayonnements incidents. Il pourrait ainsi s'agir de la quantité de charges électriques par exemple.

Le compteur externe 452 a pour fonction de chronométrer les phases d'intégration. Pour cela, le compteur externe 452 compte par incrémentation les impulsions délivrées par l'horloge 451, puis transmet le nombre ainsi incrémenté à la mémoire 441 de l'étage de comptage 440 par l'intermédiaire d'un bus classique pour ce genre de structure. 21 Comme précédemment exposé, le nombre ainsi mémorisé représente les bits de poids fort (NMSB). Selon une caractéristique de l'invention, le compteur externe 452 est commun à tous les dispositifs de conversion, donc à toutes les colonnes qui équipent le détecteur matriciel. Cela permet, comme déjà exposé, de réduire consommation électrique, coût et encombrement du convertisseur par rapport à l'état antérieur de la technique.

Les capteurs élémentaires ont été ici regroupés arbitrairement en colonnes, mais ils pourraient également être regroupés en lignes, sans pour autant sortir du cadre de cette 10 invention.

Lorsque la valeur courant du compteur externe 452 a été enregistrée dans la mémoire 441, le compteur externe 452 doit être remis à zéro pour comptabiliser la durée d'intégration des bits de poids faible (NLSB). La deuxième phase d'intégration est alors 15 réalisée par l'étage intégrateur 410 jusqu'à la date où la tension intégrée V; atteint ou, en pratique, dépasse la valeur de référence Vréf2. Sur la figure 3, cette date est notée 310, 312, 341 pour les courbes respectives.

A cet instant 310, 312, 341, la valeur courante du compteur externe 452 est enregistrée 20 dans la mémoire 441. Cette valeur correspond au nombre d'impulsions délivrées par l'horloge 451 au compteur externe 452 et représente les bits de poids faible (NLSB)•

L'opération de mémorisation du nombre présentant les bits de poids fort (MSB) est rendue possible grâce à la phase de temporisation 313, 333, 343. Cela permet par 25 conséquent d'utiliser un compteur 452 unique et commun à toutes les colonnes du détecteur. Cette structure de l'étage de comptage 440 représente donc une économie par rapport au dispositif de conversion de l'art antérieur en termes d'espace nécessaire, de coût de fabrication et de consommation électrique donc d'échauffement par effet Joule. 30 De même, la structure de l'étage différentiel 420 avec un seul amplificateur opérationnel comparateur 421, permet une économie en termes d'espace nécessaire à l'implantation de composants, de coût de fabrication et de consommation électrique.

35 Ainsi, le dispositif de conversion ù objet de la présente invention ne nécessite au total, en termes de composants électroniques tels que les amplificateurs opérationnels, que C amplificateurs intégrateurs, C amplificateurs comparateurs et un compteur pour une 5 matrice de C colonnes, tandis que les détecteurs de l'art antérieur nécessitent C intégrateurs, 2 x C comparateurs et C compteurs. Comme on l'a vu, cette simplification structurelle apporte des avantages considérables par rapport aux solutions développées dans l'art antérieur. Le mode de détermination des tensions de référence étant réalisé conformément à l'état antérieur de la technique, il n'est pas détaillé dans la présente description.

Comme on l'a vu précédemment, les courbes d'intégration présentent toutes, quelle que 10 soit la tension intégrée V;, deux points communs, à savoir : - la date initiale où commence la première phase d'intégration 302, 322, 305 et - la date 331, dite de référence , ou débute la deuxième phase d'intégration 303, 323, 306.

15 Puisque la date ou l'instant 331 est constante pour tous les convertisseurs équipant le détecteur, un compteur unique commun à toutes les colonnes suffit pour que chaque convertisseur puisse déterminer les nombres de bits de poids fort (NMSB) et de poids faible (NLSB).

20 Conformément à une forme de réalisation du procédé ù objet de l'invention, le compteur 452 réalise un codage binaire de type Gray. De manière connue, un tel codage consiste à ne modifier qu'un bit de codage lors de l'incrémentation du nombre décimal codé. Ainsi, un codage de type Gray permet de minimiser l'activité du compteur 452, donc sa consommation électrique, donc son échauffement et les 25 perturbations électriques qu'il est susceptible de générer sur les convertisseurs. Contrairement à un codage Gray, un codage binaire pur en base deux peut nécessiter plusieurs transitions de bits lors de l'incrémentation d'une unité du nombre décimal à coder.

30 Ce fonctionnement optimisé du compteur 452, combiné au fait qu'un compteur unique suffit pour les convertisseurs de tout le détecteur, permet de réduire l'activité numérique maximale pour convertir le temps en valeur numérique. Cette activité numérique maximale se trouve ainsi réduite d'un facteur C x N, où C est le nombre de colonnes du détecteur et N le nombre de bits du compteur 452, par rapport à une 35 solution de l'art antérieur, où chaque convertisseur doit disposer de son propre compteur 242, lequel code éventuellement en binaire en base deux .

Par conséquent, le convertisseur fonctionnant selon le procédé ù objet de l'invention ne nécessite donc qu'un seul montage comparateur 421 au lieu de deux 221, 223 pour les convertisseurs de l'art antérieur. Donc le convertisseur ù objet de l'invention permet de réduire l'encombrement nécessaire et la consommation électrique des composants électroniques d'un facteur deux par rapport à la solution de l'art antérieur.

En effet, la discrimination entre la fin de la première phase d'intégration 302, 322, 305 et la fin de la deuxième 303, 323, 306 peut être opérée en considérant la position de l'instant de franchissement du seuil de tension de référence Vréf 1, 307 ou Vif 2, 308 par rapport à la durée maximale 305 de la première phase d'intégration. Ainsi, si le franchissement intervient avant la fin de cette durée, il s'agit de la première phase d'intégration 302, 322, 305, tandis que s'il intervient après, il s'agit de la deuxième phase d'intégration 303, 323, 306.

En outre, l'utilisation d'un seul amplificateur opérationnel 421 procure un autre avantage par rapport aux détecteurs de l'art antérieur. Elle permet en effet de réaliser la fonction de comparaison en annulant la tension d'erreur différentielle inhérente à l'utilisation d'amplificateurs opérationnels.

En effet, en pratique, il est connu que la sortie d'un amplificateur opérationnel comparateur de tension bascule quand la différence de tension entre ces deux entrées correspond à une certaine tension de décalage. Dans le cas idéal, cette tension de décalage est nulle. En pratique, pour des raisons technologiques, il est difficile de contrôler cette tension de décalage qui n'est par conséquent pas nulle.

Or, dans un convertisseur à simple rampe et double pente, il faut impérativement maîtriser la différence de tension entre les valeurs de référence Vref1 et Vref2, de façon à ce que le nombre binaire codant la grandeur analogique présente des bits de poids fort (MSB) et des bits de poids faible (LSB) cohérents entre eux.

Dans le cas d'un convertisseur de l'art antérieur, l'erreur différentielle faite sur la différence de tension entre les valeurs de référence V,f1 et V,éf2 vaut la différence entre les tensions de décalage des deux amplificateurs opérationnels 221 et 223. Au contraire, dans le cas du convertisseurùobjet de l'invention, la tension de décalage est la même pour les deux phases d'intégration, puisque c'est le même amplificateur opérationnel 421 qui mesure la différence. Par conséquent, la tension de décalage de la seconde phase d'intégration compense celle de la première phase d'intégration et l'erreur différentielle s'annule. Leconvertisseurùobjet de l'invention est donc plus précis que les convertisseurs de l'art antérieur.

D'autres formes de réalisation du procédé ou du dispositif de l'invention sont possibles sans pour autant sortir du cadre de cette invention. En particulier, le principe de conversion de l'invention peut être étendu sans difficulté majeure à des convertisseurs du type à multiples rampes et multiples pentes. Dans un tel cas, il faut intercaler des temporisations entre chacune des pentes de telle sorte que le début de chaque phase d'intégration, à l'exception de celui de la première, soit déterminé à un instant choisi arbitrairement, et pas par la fin de la phase d'intégration précédente.

Cette invention trouve notamment son application dans le domaine des détecteurs matriciels, dont font partie les détecteurs à une seule dimension ( barrette ), quel que soit le rayonnement électromagnétique incident. Cette invention trouve plus particulièrement application dans le domaine des détecteurs matriciels refroidis, car elle permet de minimiser la consommation électrique des composants électroniques et, partant, l'échauffement des circuits par effet Joule.

Claims (15)

REVENDICATIONS

1. Procédé pour réaliser la conversion en signaux numériques de grandeurs analogiques issues d'un détecteur de rayonnements électromagnétiques, notamment de rayonnements infrarouges, ledit détecteur comprenant une matrice de capteurs élémentaires juxtaposés, dont les interactions avec lesdits rayonnements génèrent lesdites grandeurs analogiques, procédé comprenant les étapes consistant : à réaliser l'intégration de l'une des grandeurs analogiques sur un premier intervalle de temps (302, 322, 305) au moyen d'un étage intégrateur (410) fonctionnant selon un premier gain, ledit premier intervalle de temps (302, 322, 305) étant délimité par une borne inférieure et une borne supérieure (309, 329) ; puis à réaliser l'intégration de ladite grandeur sur un deuxième intervalle de temps (303, 323, 306) au moyen dudit étage intégrateur (410), mais fonctionnant selon un deuxième gain, ledit deuxième intervalle de temps (303, 323, 306) étant délimité par une borne inférieure et une borne supérieure (310, 312, 341) ; caractérisé en ce que les deux intervalles de temps sur la base desquels sont réalisées les deux intégrations de ladite grandeur sont séparés par une temporisation (313, 333, 343) au cours de laquelle aucune intégration n'est réalisée.

2. Procédé de conversion selon la revendication 1, caractérisé en ce que la temporisation (313, 333, 343) présente une durée variable se terminant à un instant (331) constant pour tous les capteurs élémentaires du détecteur, ledit instant étant fixé arbitrairement et postérieurement à la fin de la première phase d'intégration (302, 322, 305) de ladite grandeur analogique choisie comme valeur saturante du détecteur.

3. Procédé de conversion selon l'une des revendications précédentes, caractérisé en ce que le deuxième gain présente une valeur différente de la valeur du premier gain.

4. Procédé de conversion selon l'une des revendications précédentes, caractérisé en ce que: la borne supérieure dudit premier intervalle de temps (302, 322, 305) est constituée par l'instant (309, 329) où la différence entre la grandeur intégrée (V1) et une première valeur de référence (Vréf1) s'annule ; la borne supérieure dudit deuxième intervalle de temps est constituée par l'instant (310, 312, 341) où la différence entre ladite grandeur intégrée (V1) et une deuxième valeur de référence (Vréf2) s'annule.

5. Procédé de conversion selon la revendication 4, caractérisé en ce que lesdites différences sont calculées au moyen d'un étage différentiel ou comparateur (420).

6. Procédé de conversion selon l'une des revendications 4 et 5, caractérisé en ce que lesdites valeurs de référence (Vréf 1, Vréf 2) sont déterminées en fonction de la plage de sensibilité dudit détecteur.

7. Procédé de conversion selon l'une des revendications précédentes, caractérisé en ce qu'il comporte en outre les étapes consistant : à coder un premier nombre binaire correspondant à la durée de la première phase d'intégration (302, 322, 305), celle-ci étant mesurée au moyen d'un compteur (452) commun à toutes les colonnes ou à toutes les lignes de ladite matrice, ledit compteur (452) recevant un signal émis par une horloge (451) ; à écrire ledit premier nombre binaire représentant les rayonnements d'intensité forte dans une mémoire (441) associée à chaque colonne ; à remettre à zéro ledit compteur (452) pendant la temporisation (313, 333, 343) ; à coder un deuxième nombre binaire correspondant à la durée de la 30 seconde phase d'intégration (303, 323, 306), celle-ci étant mesurée au moyen dudit compteur (452) commun à toutes les colonnes ; à écrire ledit deuxième nombre binaire, représentant les rayonnements d'intensité faible, dans ladite mémoire (441) ; à remettre à zéro ledit compteur (452) à la fin du temps de conversion, 35 c'est-à-dire lorsque la borne supérieure dudit deuxième intervalle de temps (303, 323, 306) est atteinte.

8. Procédé de conversion selon la revendication 7, caractérisé en ce que les étapes de codage desdits nombres binaires sont réalisées selon un procédé de type Gray.

9. Dispositif pour réaliser la conversion en signaux numériques de grandeurs analogiques issues d'un détecteur de rayonnements électromagnétiques, notamment de rayonnements infrarouges, ledit détecteur comprenant une matrice de capteurs élémentaires juxtaposés, dont les interactions avec lesdits rayonnements génèrent lesdites grandeurs analogiques, caractérisé en ce qu'il comporte, pour chaque ligne ou pour chaque colonne de ladite matrice : un étage intégrateur (410) comprenant un amplificateur opérationnel (414) et plusieurs branches connectées entre la sortie (416) et l'entrée inverseuse (415) dudit amplificateur opérationnel, chacune des branches étant connectée en série à au moins un composant électronique (412, 413) et à au moins un dispositif interrupteur électriquement commandable (417, 418), ledit étage intégrateur (410) étant apte à intégrer lesdites grandeurs analogiques au cours de différentes phases d'intégration successives présentant différents gains, le gain étant déterminé par les propriétés du composant électronique (412, 413) de ladite branche activée, c'est-à-dire par les commandes électriques appliquées auxdits dispositifs interrupteurs (417, 418) desdites branches; un étage différentiel ou comparateur (420) comprenant un seul circuit différentiel comportant un amplificateur opérationnel (421), l'une des entrées dudit étage différentiel étant reliée à la sortie dudit étage intégrateur et l'autre entrée à un circuitûréférence (422, 424) délivrant sélectivement deux valeurs de référence (Vréf1, Vréf2), ledit étage différentiel (420) étant destiné à mesurer la différence entre la grandeur analogique intégrée (Vi) et la valeur de référence (Vréf 1, Vréf2) sélectionnée ; un étage de commande (430), dont une entrée est reliée à la sortie dudit étage différentiel (420) et comprenant un circuit logique (431) destiné : • à sélectionner ladite valeur de référence (Vréf i, Vréf2) délivrée par le circuit - référence (422, 424) en fonction de la position relative de l'instant courant par rapport à une date de référence (331) constante pour tous les capteurs élémentaires du détecteur, ladite date de référence (331) étant fixée arbitrairement et postérieurement à la fin de la phase d'intégration selon le premier desdits gains de la grandeur analogique choisie comme valeur saturante du détecteur ;• à commander les dispositifs interrupteurs (417, 418) de manière à activer sélectivement lesdites branches dudit étage intégrateur (410).

10. Dispositif convertisseur selon la revendication 9, caractérisé en ce que les composants électroniques (411, 412, 413) de l'étage intégrateur (410) sont constitués par des condensateurs (412, 413) de capacités différentes, montés en parallèle ou en série.

11. Dispositif convertisseur selon la revendication 9, caractérisé en ce que les l0 composants électroniques (411) de l'étage intégrateur (410) sont constitués par des résistances (411) de valeurs différentes, montées en parallèle ou en série.

12. Dispositif convertisseur selon l'une des revendications 9 à 11, caractérisé en ce qu'il comprend en outre un étage de comptage (440) comportant une mémoire 15 (441) associée à chaque colonne, un compteur (452) commun à toutes les colonnes et une horloge (451) délivrant un signal de référence audit compteur (452), chacune desdites mémoires (441) étant susceptible d'être écrite par l'intermédiaire d'un bus sortant dudit compteur (451). 20

13. Dispositif pour la détection de rayonnements électromagnétiques, notamment infrarouges, comprenant une matrice de capteurs élémentaires juxtaposés, caractérisé en ce qu'il comporte un convertisseur selon l'une des revendications 9 à 12. 25

14. Dispositif pour la détection de rayonnements électromagnétiques selon la revendication 13, caractérisé en ce que la matrice présente une seule ligne ou une seule colonne.

15. Dispositif pour la détection de rayonnements électromagnétiques selon l'une des 30 revendications 13 et 14, caractérisé en ce que les capteurs élémentaires sont des bolomètres.