FR2895570A1 - Transistor a couches minces et son procede de fabrication et dispositif d'affichage a cristaux liquides ayant le transistor a couches minces et son procede de fabrication - Google Patents

Transistor a couches minces et son procede de fabrication et dispositif d'affichage a cristaux liquides ayant le transistor a couches minces et son procede de fabrication Download PDF

Info

Publication number
FR2895570A1
FR2895570A1 FR0604949A FR0604949A FR2895570A1 FR 2895570 A1 FR2895570 A1 FR 2895570A1 FR 0604949 A FR0604949 A FR 0604949A FR 0604949 A FR0604949 A FR 0604949A FR 2895570 A1 FR2895570 A1 FR 2895570A1
Authority
FR
France
Prior art keywords
layer
nanowires
source
forming
porous block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0604949A
Other languages
English (en)
Other versions
FR2895570B1 (fr
Inventor
Mi Kyung Park
Gee Sung Chae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2895570A1 publication Critical patent/FR2895570A1/fr
Application granted granted Critical
Publication of FR2895570B1 publication Critical patent/FR2895570B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

Un dispositif d'affichage à cristaux liquides comprend un substrat, une ligne de grille et une ligne de données qui se coupent l'une avec l'autre pour définir une région de pixel sur le substrat, un transistor à couches minces ayant une couche de canal à nanofils dans une région d'intersection de la ligne de grille et de la ligne de données, et une électrode de pixel formée dans la région de pixel.

Description

TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION ET DISPOSITIF
D'AFFICHAGE À CRISTAUX LIQUIDES AYANT LE TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION Domaine technique La présente description se rapporte à un procédé de fabrication d'un transistor à couches minces, et plus particulièrement, à un transistor à couches minces et à un procédé de fabrication de celui-ci, et à un dispositif d'affichage à cristaux liquides et à un procédé de fabrication de celui-ci, capables d'améliorer le rendement de production et la fiabilité de contact. Contexte Généralement, les matériaux nanostructurés présentent des propriétés physi- ques et chimiques différentes de celles des matériaux conventionnels. Les matériaux nanostructurés ou nanométriques présentent au moins une dimension à l'échelle nanométrique (10-9 m). Étant donné que leur rapport surface sur masse est grand, de tels matériaux nanométriques peuvent être utilisés, par exemple, dans des applications de photocatalyse dans lesquelles les réactions chimiques de surface sont importantes, ou dans des dispositifs optoélectriques dans lesquels les propriétés optiques sont déterminées par les défauts de surface, et ainsi de suite. Les nanotiges et les nanofils de carbure de silicium (SiC) sont des matériaux cylindriques qui présentent un diamètre extrêmement faible, typiquement, de l'ordre de plusieurs nanomètres à plusieurs dizaines de nanomètres et un rapport de longueur compris entre 10 et 10000. Le composant principal des nanotiges et des nanofils est le carbure de silicium, qui est un composé chimique de carbone et de silicium. Les nanotiges et les nanofils ont tendance à être recouverts, de quelques nanomètres à plusieurs dizaines de nanomètres, de carbure de silicium amorphe, selon les procédés de fabrication. Étant donné que les nanotiges et les nanofils de SiC présentent une résistance élevée, une bonne stabilité chimique, et de bonnes caractéristiques électriques, il est possible de les utiliser dans des environnements à hautes températures et à tension élevée. Par exemple, les pointes à émission de champ (ou FET, acronyme de Field Emission Tip), doivent maintenir une caractéristique d'émission de champ stable dans un vide peu poussé et à température élevée. À cet égard, les nanotiges et les nanofils de SiC peuvent être considérés comme des matériaux à émission de champ de la deuxième génération parce qu'ils présentent une stabilité structurale dans un environnement de fonctionnement. En outre, les nanotiges et les nanofils de SiC U11IRSCH6,.BREVETSvBrcvets\25300'.25336-060530-tradTXT.doc - 2 juin 2006 -1/13 peuvent être utilisés comme agent de renforcement pour augmenter la résistance mécanique. La figure 1 représente une vue en coupe transversale d'un transistor à couches minces à nanofils de l'art associé.
En se référant à la figure 1, un métal de grille est déposé sur un substrat 10. Ensuite, une électrode de grille 1 est formée en exposant, en développant et en gravant de manière chimique le métal de grille selon un procédé de photogravure. Ensuite, une couche isolante 3 de SiO2 / silicium est déposée sur le substrat 10 où l'électrode de grille 1 est formée. Une couche métallique de source / drain est dépo- sée et gravée de manière chimique afin de former les électrodes de source et de drain 5a et 5b. Une fois que les électrodes de source et de drain 5a et 5b sont formées, les nanofils de silicium ou les nanofils de carbone peuvent être enrobés sur le substrat 10 en les dispersant dans un solvant d'alcool, tel que l'éthanol et PIPA (acronyme de Iso Propyl Alcohol, ce qui signifie alcool isopropylique), et en déposant la dispersion sur le substrat 10. De cette manière, il est possible de fabriquer un transistor à couches minces qui possède un nanofil 7 entre les électrodes de source et de drain 5a et 5b. Cependant, le procédé de fabrication d'un transistor à nanofils de l'art associé pose les problèmes qui suivent.
D'abord, lorsque des nanofils sont dispersés dans un solvant d'alcool et enrobés sur le substrat 10 de telle sorte qu'un nanofil 7 soit disposé entre les électrodes de source et de drain 5a et 5b, le nanofil 7 peut être disposé de manière incorrecte entre les électrodes de source et de drain 5a et 5b, en réduisant de ce fait le rendement de production.
Lorsque le nanofil 7 est un nanotube de carbone (ou CNT, acronyme de Carbon NanoTube), il est difficile de synthétiser uniformément le nanofil et la résistance de Schottky est grande, ce qui se traduit par une dégradation des performances du dispositif. En outre, lorsque le nanofil 7 est un nanofil de silicium, il est difficile de synthétiser uniformément le nanofil de silicium et son rendement de production est médiocre. En conséquence, il est difficile d'appliquer le nanofil de silicium au procédé de fabrication. RÉSUMÉ En conséquence, la présente description est dirigée vers un transistor à couches minces et un procédé de fabrication de celui-ci, qui peuvent écarter sensiblement un ou plusieurs problèmes dus aux limitations et aux inconvénients de l'art associé. La présente description décrit également un dispositif d'affichage à cristaux liquides et un procédé de fabrication de celui-ci. La vitesse de réponse et les performances du \\HIRSCH6\BREVETS\3revetri25300\25336-060530-iradTXT. doc - 31 mai 2006 - 2'13 dispositif d'affichage peuvent être améliorées en utilisant un transistor à couches minces à nanofils comme élément de commutation. La présente description fournit un transistor à couches minces qui inclut une électrode de grille, un bloc poreux disposé sous l'électrode de grille, et des électrodes de source et de drain formées des deux côtés du bloc poreux. Le bloc poreux comprend un matériau semiconducteur. La présente description fournit également un procédé de fabrication d'un transistor à couches minces. Un substrat est fourni et une première couche métallique est déposée sur le substrat et gravée de manière chimique afin de former une couche de bloc métallique. Une couche isolante est formée sur la couche de bloc métallique, et la couche de bloc métallique est gravée de manière chimique afin de former un bloc poreux et une électrode de drain. Une deuxième couche métallique est déposée sur le substrat sur lequel sont formés le bloc poreux et l'électrode de drain, et gravée de manière chimique afin de former une électrode de source et une électrode de grille. Une pluralité de nanofils sont formés à l'intérieur du bloc poreux en utilisant les électrodes de source et de drain comme électrodes d'électrodéposition. Dans un autre aspect, la présente description fournit un dispositif d'affichage à cristaux liquides qui comprend un substrat, une ligne de grille et une ligne de données qui se coupent l'une avec l'autre pour définir une région de pixel sur le substrat, un transistor à couches minces ayant une couche de canal à nanofils dans une région d'intersection de la ligne de grille et de la ligne de données, et une électrode de pixel formée dans la région de pixel. La présente description fournit également un procédé de fabrication d'un dispositif d'affichage à cristaux liquides. Une première couche métallique est dépo- sée sur un substrat et gravée de manière chimique afin de former une couche de bloc métallique, et une couche isolante est formée sur la couche de bloc métallique. La couche de bloc métallique est gravée de manière chimique pour former un bloc poreux et une électrode de drain, et une deuxième couche métallique est déposée sur le substrat sur lequel sont formés le bloc poreux et l'électrode de drain, et gravée de manière chimique pour former une électrode de source. Une couche isolante est formée sur le substrat où est formée l'électrode de source, et une électrode de grille est formée sur la couche isolante. Une pluralité de nanofils sont formés à l'intérieur du bloc poreux en utilisant les électrodes de source et de drain comme électrodes d'électrodéposition. Une couche de passivation est formée sur le substrat où sont formés les nanofils, et un trou de contact est formé pour exposer une partie de l'électrode de drain. Une couche de matériau transparent est formée sur le substrat où est formé le trou de contact, et la couche de matériau transparent est gravée de manière chimique pour former une électrode de pixel. \\HIRSCH6\BREVETS\Brevets\25300\25336-060530-tradTXT doc - 31 mai 2006 - 3/13 Il faut bien comprendre que la description générale antérieure et la description détaillée qui suit sont exemplaires et explicatives, et sont destinées à fournir une explication plus complète de l'invention telle qu'elle est revendiquée. BRÈVE DESCRIPTION DES DESSINS La figure 1 représente une vue en coupe transversale d'un TFT (acronyme de Thin Film Transistor, ce qui signifie transistor à couches minces) à nanofils de l'art associé ; Les figures 2A à 2D représentent des vues en coupe transversale qui illustrent un procédé de fabrication d'un TFT à nanofils selon la présente description ; La figure 3 représente une vue en plan qui illustre une structure de pixel d'un LCD (acronyme de Liquid Cristal Display, ce qui signifie affichage à cristaux liquides) avec un TFT à nanofils selon la présente description ; et La figure 4 représente une vue en coupe transversale adoptée suivant la ligne I ù 1' de la figure 3.
DESCRIPTION DÉTAILLÉE Il sera fait à présent référence de manière détaillée aux divers modes de réalisation, dont des exemples sont illustrés dans les dessins d'accompagnement. Dans la mesure du possible, les mêmes numéros de référence seront utilisés dans tous les dessins pour désigner les mêmes éléments ou des éléments similaires.
Les figures 2A à 2D représentent des vues en coupe transversale qui illustrent un procédé de fabrication d'un TFT à nanofils selon la présente description. En se référant à la figure 2A, une couche métallique est formée sur un substrat isolant transparent 50. Ensuite, une couche de bloc métallique 51 est formée en exposant, en développant et en gravant de manière chimique la couche métallique selon un procédé de photogravure. La couche de bloc métallique 51 peut être formée d'aluminium (Al), par exemple. Une fois que la couche de bloc métallique 51 a été formée sur le substrat isolant 50, une couche isolante (SiO2) 52 est formée sur la couche de bloc métallique 51.
En se référant à la figure 2B, un bloc poreux 53 et une électrode de drain 62 sont formés grâce à deux processus de gravure chimique. À ce stade, une pluralité de tunnels 54 sont formés dans le bloc poreux 53. Le bloc poreux 53 est formé en gravant de manière chimique une partie de la couche de bloc métallique. Les tunnels 54 à l'intérieur du bloc poreux 53 peuvent être remplis de nanofils dans un processus ultérieur. Un procédé de formation des tunnels 54 dans le bloc poreux 53 est décrit à présent. Un processus de gravure chimique primaire est exécuté sur un côté de la \\HIRSCH6\BREVETS\Brevets\25300\25336-060530-tradTXT. doc - 31 mai 2006 -4/13 couche de bloc métallique pour former une pluralité de rainures dans le côté de la couche de bloc métallique. Ensuite, un processus de gravure chimique secondaire est exécuté sur ce côté de la couche de bloc métallique. À ce stade, les rainures formées par le processus de gravure chimique primaire, sont gravées de manière chimique à une vitesse élevée par rapport aux autres régions, et les tunnels 54 sont formés. De l'Al2O3 est formé à l'intérieur des tunnels 54 par un processus d'oxydation, et la couche de bloc métallique restante devient l'électrode de drain 62. Une fois que les tunnels 54 ont été formés dans le bloc poreux 53, un cataly-seur métallique 60 de croissance de nanofil est formé sur l'électrode de drain 62 à l'intérieur des tunnels 54. Il est possible d'utiliser l'or (Au), l'aluminium (Al), ou le nickel (Ni) en tant que catalyseur métallique 60. En se référant à la figure 2C, une fois que le catalyseur métallique 60 a été formé à l'intérieur du tunnel 54, une couche métallique est déposée sur le substrat isolant 50 et gravée de manière chimique pour former une électrode de source 61, qui fait face à l'électrode de drain 62 au niveau d'une entrée du bloc poreux 53. Ensuite, une électrode de grille 63 est formée sur la couche isolante 52. En se référant à la figure 2D, une fois que l'électrode de grille 63 et l'électrode de source 61 ont été formées, le substrat isolant 50 est plongé dans une solution électrolytique qui contient des ions métalliques, tels que Zn2+, pour un processus d'électrodéposition. En utilisant les électrodes de source et de drain 61 et 62 en tant qu'électrodes d'électrodéposition, les nanofils 65 (par exemple, nanofils de ZnO) sont tirés dans les tunnels formés à l'intérieur du bloc poreux 53. Les nanofils 65 sont tirés à une vitesse élevée à l'intérieur des tunnels grâce au catalyseur métallique (60 dans la figure 2C). À ce stade, les nanofils 65 sont connectés électriquement aux électrodes de source et de drain 61 et 62 au niveau des deux extrémités des tunnels. En utilisant la caractéristique selon laquelle des matériaux semiconducteurs qui possèdent une bande interdite inférieure à 4 eV, peuvent être utilisés en tant que composant semiconducteur en appliquant une tension prédé- terminée, le ZnO ayant une bande d'énergie interdite de 3,2 eV environ, par exemple, peut être utilisé en tant que composant semiconducteur. Des exemples d'autres matériaux possibles incluent le TiO2 (bande d'énergie interdite : 3 eV), le WO3 (bande d'énergie interdite : 2,5 eV), et le SnO2 (bande d'énergie interdite : 3,5 eV). Les nanofils peuvent être formés dans des matériaux exemplaires, comme en ZNO. D'autres matériaux semiconducteurs sont également possibles. Une fois que les nanofils 65 ont été formés, un traitement thermique peut être exécuté pour provoquer la diffusion du composant d'aluminium (Al) des électrodes OHIRSCH6\BREVETS\ Brevets\25300\25336-060530-tradi'XTdoc - 31 mai 2006 - 5/13 de source et de drain 61 et 62. En conséquence, une couche de contact ohmique 66 peut être formée entre les nanofils 65 et les électrodes de source et de drain 61 et 62. Étant donné que le TFT à nanofils est formé par un processus d'électrodéposition, les nanofils peuvent être formés correctement entre les électro- des de source et de drain 61 et 62. En outre, étant donné qu'une couche de contact ohmique peut être formée entre les nanofils tirés et les électrodes, il est possible d'empêcher un défaut de contact entre les nanofils et les électrodes. La figure 3 représente une vue en plan qui illustre une structure de pixel d'un Io LCD avec un TFT à nanofils selon la présente description. En se référant à la figure 3, un signal de commande est appliqué sur une ligne de grille 101 et un signal de données est appliqué sur une ligne de données 103. La ligne de grille 101 et la ligne de données 103 se coupent pour définir une région de pixel unitaire. Un TFT possédant une couche de canal à nanofils est disposé au 15 niveau de la région de I'intersection de la ligne de grille 101 et de la ligne de données 103. Une électrode de pixel 109 est formée dans la région de pixel. L'électrode de pixel 109 est mise en contact de manière électrique avec une électrode de drain du TFT dans une direction parallèle à la ligne de données 103.
20 Étant donné que les nanofils peuvent être connectés correctement aux électrodes de source et de drain, le TFT peut présenter une vitesse de réponse plus élevée qu'un transistor au silicium amorphe ou un transistor au polysilicium. La figure 4 représente une vue en coupe transversale adoptée suivant la ligne 1 ùI' de la figure 3.
25 En se référant à la figure 4, une couche métallique est formée sur le substrat isolant 100. Ensuite, la couche de bloc métallique est formée en exposant, en développant et en gravant de manière chimique la couche métallique selon un procédé de photogravure. Ensuite, la couche isolante 112 est formée sur la couche de bloc métallique. La couche métallique peut être formée d'aluminium (Al), par exemple, et 30 la couche isolante 112 peut être formée dans un matériau à base de SiO2, par exemple. Le bloc poreux 114 et l'électrode de drain 106b sont formées simultanément selon le processus qui a été décrit ci-dessus en se référant à la figure 2B. À ce stade, une pluralité de tunnels dans lesquels seront tirés des nanofils, sont 35 formés dans le bloc poreux 114. Une fois que le bloc poreux 114 et l'électrode de drain 106b ont été formés, une couche métallique est déposée sur le substrat isolant 100 et gravée de manière 'OHIRSCH6`,BREVETS\Bre.ets'25300\25336-060530-tradT)CT doc - 31 mai 2006 -6'13 chimique pour former une électrode de source 106a et une ligne de données 103 au niveau d'une extrémité du bloc poreux 114. Une fois que l'électrode de source 106a et la ligne de données 103 ont été formées, une couche isolante intermédiaire 117 est formée sur le substrat isolant 100 et une couche métallique est ensuite déposée et gravée de manière chimique pour former une électrode de grille 111 et une ligne de grille sur la couche isolante 112 où est formé le bloc poreux 114. Comme cela a été décrit ci-dessus en se référant aux figures 2C et 2D, une fois que l'électrode de grille 111 a été formée, le substrat isolant 100 est plongé dans une solution électrolytique qui contient des ions métalliques, par exemple, Zn2+, en utilisant les électrodes de source et de drain 61 et 62. De cette manière, les nanofils 115 (par exemple, des nanofils de ZnO) peuvent être formés dans les tunnels formés à l'intérieur du bloc poreux 114. Les nanofils 115 peuvent remplir les tunnels à une vitesse élevée au moyen du 15 catalyseur métallique. Les nanofils sont connectés de manière électrique aux électrodes de source et de drain 106a et 106b. Une fois que les nanofils 115 ont été formés, un traitement thermique est exécuté pour provoquer la diffusion de composant d'aluminium (d'Al) des électrodes de source et de drain 106a et 106b, en formant de ce fait une couche de contact 20 ohmique 116 entre les nanofils 115 et les électrodes de source et de drain 106a et 106b. Ensuite, une couche de passivation 118 est formée sur le substrat isolant 100 et un trou de contact 120 est formé pour exposer une partie de l'électrode de drain 106b.
25 Une fois que le trou de contact 120 a été formé sur le substrat isolant 100, une couche de matériau transparent est déposée et gravée de manière chimique pour former une électrode de pixel 109, dont un côté est mis en contact de manière électrique avec l'électrode de drain 106b. En formant le TFT avec la couche de canal à nanofils, la vitesse de réponse et 30 le rendement de production du LCD peuvent être améliorés. Comme cela a été décrit ci-dessus, le problème de la résistance de contact du TFT, peut être résolu ou atténué par l'électrodéposition de nanofils à l'aide des électrodes de source et de drain. De plus, la vitesse de réponse et les performances du LCD peuvent être amélio-35 rées en utilisant le TFT à nanofils en tant qu'élément de commutation. Il sera évident, pour les hommes de l'art, qu'il est possible d'apporter diverses modifications et variations à la présente invention. Ainsi, il est prévu que la présente \\ilIRSCH6\13REVETS\13re.ets\25300'25336-060530-tradTXT doc - 31 mai 2006 - 7/13 5 invention couvre les modifications et les variations de cette invention à condition qu'elles relèvent de la portée des revendications jointes et de leurs équivalents. \\HIRSCH6\BREVETS\Brevets \25300\25336-060530-tradTXT. doc - 31 mai 2006 - 8/13 35

Claims (18)

REVENDICATIONS
1. Procédé de fabrication d'un transistor à couches minces, comprenant : la fourniture d'un substrat ; le dépôt d'une première couche métallique sur le substrat et la gravure chimique de la première couche métallique pour former une couche de bloc métallique ; la formation d'une couche isolante sur la couche de bloc métallique ; - la gravure chimique de la couche de bloc métallique pour former un bloc poreux et une électrode de drain ; - le dépôt d'une deuxième couche métallique sur le substrat sur lequel sont formés le bloc poreux et l'électrode de drain, et une gravure chimique de la deuxième couche métallique pour former une électrode de source et une électrode de grille, et la formation d'une pluralité de nanofils à l'intérieur du bloc poreux en utilisant les électrodes de source et de drain comme électrodes d'électrodéposition.
2. Procédé selon la revendication 1, comprenant de plus, après la formation des nanofils, la formation d'une couche de contact ohmique dans une région où les électrodes de source et de drain sont en contact avec les nanofils.
3. Procédé selon la revendication 2, dans lequel la couche de contact ohmique est formée par un traitement thermique.
4. Procédé selon la revendication 1, dans lequel le bloc poreux est formé par deux processus de gravure chimique.
5. Procédé selon la revendication 1, dans lequel une pluralité de tunnels sont formés à l'intérieur du bloc poreux.
6. Procédé selon la revendication 5, dans lequel de l'Al203 est formé à l'intérieur des tunnels du bloc poreux.
7. Procédé selon la revendication 5, dans lequel un catalyseur métallique est formé à l'intérieur des tunnels du bloc poreux. R:\Brevetst25300\25336--060920-revs.doc - 4 octobre 2006 - 9 13
8. Procédé selon la revendication 7, dans lequel le catalyseur métallique est en or (Au), en aluminium (Al), ou en nickel (Ni).
9. Procédé selon la revendication 1, dans lequel les nanofils sont formés 5 dans un matériau sélectionné dans le groupe comprenant le ZnO, le TiO2, le WO3, et le SnO2.
10. Procédé selon la revendication 5, dans lequel les nanofils sont formés à l'intérieur des tunnels du bloc poreux. 10
11. Dispositif d'affichage à cristaux liquides comprenant : un substrat ; - une ligne de grille et une ligne de données qui se coupent l'une avec l'autre pour définir une région de pixel sur le substrat ; 15 un transistor à couches minces ayant une couche de canal à nanofils dans une région de l'intersection de la ligne de grille et de la ligne de données ; et une électrode de pixel formée dans la région de pixel. 20
12. Dispositif d'affichage à cristaux liquides selon la revendication 11, dans lequel les nanofils sont formés dans un matériau sélectionné dans le groupe comprenant le ZnO, le TiO2, le WO3, et le SnO2.
13. Dispositif d'affichage à cristaux liquides selon la revendication Il, 25 dans lequel la couche de canal à nanofils du transistor à couches minces est formée par électrodéposition.
14. Dispositif d'affichage à cristaux liquides selon la revendication 11, dans lequel la couche de canal à nanofils est formée dans le bloc poreux disposé 30 entre les électrodes de source et de drain du transistor à couches minces.
15. Dispositif d'affichage à cristaux liquides selon la revendication Il, dans lequel l'électrode de pixel est disposée parallèle à la ligne de données. 35
16. Dispositif d'affichage à cristaux liquides selon la revendication Il, dans lequel l'électrode de pixel entre en contact électriquement avec une électrode de drain du transistor à couches minces. RBrevets\25300\25336--060920-revs.doc - 4 octobre 2006 - 10/ 13 35 11
17. Dispositif d'affichage à cristaux liquides selon la revendication 1l, comprenant de plus une couche de contact ohmique dans une région où la couche de canal à nanofils entre en contact avec les électrodes de source et de drain du transistor à couches minces.
18. Procédé de fabrication d'un dispositif d'affichage à cristaux liquides, comprenant : - le dépôt d'une première couche métallique sur un substrat et la gravure chimique de la première couche métallique pour former une couche de bloc 10 métallique ; la formation d'une couche isolante sur la couche de bloc métallique ; la gravure chimique de la couche de bloc métallique pour former un bloc poreux et une électrode de drain ; le dépôt d'une deuxième couche métallique sur le substrat sur lequel sont 15 formés le bloc poreux et l'électrode de drain, et une gravure chimique de la deuxième couche métallique pour former une électrode de source ; - la formation d'une couche isolante sur le substrat où est formée l'électrode de source, et la formation d'une électrode de grille sur la couche isolante ; - la formation d'une pluralité de nanofils à l'intérieur du bloc poreux en utili- 20 sant les électrodes de source et de drain comme électrodes d'électrodéposition ; - la formation d'une couche de passivation sur le substrat où sont formés les nanofils, et la formation d'un trou de contact pour exposer une partie de l'électrode de drain ; et 25 - la formation d'une couche de matériau transparent sur le substrat où est formé le trou de contact, et la gravure chimique de la couche de matériau transparent pour former une électrode de pixel. 23. Procédé selon la revendication 18, comprenant de plus, après la 30 formation des nanofils, la formation d'une couche de contact ohmique dans une région où les électrodes de source et de drain sont en contact avec les nanofils. 24. Procédé selon la revendication 19, dans lequel la couche de contact ohmique est formée par un traitement thermique. 25. Procédé selon la revendication 18, dans lequel le bloc poreux est formé par deux processus de gravure chimique. R9Brevets\25300/25336--060920-revs. doc - 4 octobre 2006 - 11/I3 12 22. Procédé selon la revendication 18, dans lequel une pluralité de tunnels sont formés dans le bloc poreux. 23. Procédé selon la revendication 22, dans lequel de l'Al2O3 est formé à l'intérieur des tunnels du bloc poreux. 24. Procédé selon la revendication 22, dans lequel un catalyseur métallique est formé à l'intérieur des tunnels du bloc poreux. 25. Procédé selon la revendication 18, dans lequel le catalyseur métallique est en or (Au), en aluminium (Al), ou en nickel (Ni). 26. Procédé selon la revendication 18, dans lequel les nanofils sont formés dans un matériau sélectionné dans le groupe comprenant le ZnO, le TiO2, le WO3, et 15 le SnO2. 27. Procédé selon la revendication 22, dans lequel les nanofils sont formés à l'intérieur des tunnels du bloc poreux. R...''Breveü`LL5300\25336ù060920-revs.doc - 4 octobre 2006 - 12'13
FR0604949A 2005-12-28 2006-06-02 Transistor a couches minces et son procede de fabrication et dispositif d'affichage a cristaux liquides ayant le transistor a couches minces et son procede de fabrication Expired - Fee Related FR2895570B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050331215 2005-12-28

Publications (2)

Publication Number Publication Date
FR2895570A1 true FR2895570A1 (fr) 2007-06-29
FR2895570B1 FR2895570B1 (fr) 2012-07-27

Family

ID=38137696

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0604949A Expired - Fee Related FR2895570B1 (fr) 2005-12-28 2006-06-02 Transistor a couches minces et son procede de fabrication et dispositif d'affichage a cristaux liquides ayant le transistor a couches minces et son procede de fabrication

Country Status (1)

Country Link
FR (1) FR2895570B1 (fr)

Also Published As

Publication number Publication date
FR2895570B1 (fr) 2012-07-27

Similar Documents

Publication Publication Date Title
US9087896B2 (en) Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
EP2334848B1 (fr) Procede de fabrication de nanofils semiconducteurs a croissance laterale et transistors obtenus par ce procede
US9064748B2 (en) Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
US6537890B2 (en) Poly-silicon thin film transistor having back bias effects and fabrication method thereof
WO2008115652A1 (fr) Procédé de formation d'un contact à base de nanotube en carbone à un semi-conducteur
US20240250230A1 (en) Highly efficient microdevices
EP2150995A2 (fr) Transistor a effet de champ a nanotubes de carbone
CN112259609B (zh) 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法
FR2897204A1 (fr) Structure de transistor vertical et procede de fabrication
US20100096619A1 (en) electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
US8877533B2 (en) Method of manufacturing oxide thin film transistor and display device
US7462864B2 (en) Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof
US8536578B2 (en) Thin film transistor comprising nanowires and fabrication method thereof
FR2895570A1 (fr) Transistor a couches minces et son procede de fabrication et dispositif d'affichage a cristaux liquides ayant le transistor a couches minces et son procede de fabrication
TWI469356B (zh) 薄膜電晶體及其製造方法
EP1547136B1 (fr) Procede de fabrication de nano-structure filaire dans un film semi-conducteur.
JP2008305982A (ja) 電界効果トランジスタおよびその製造方法
JP2006278639A (ja) 半導体素子の製造方法および半導体装置
Song et al. High‐Performance Transparent Silicon Nanowire Thin Film Transistors Integrated on Glass Substrates via a Room Temperature Solution Passivation
WO2008069485A1 (fr) Dispositifs électroniques contenant des nanotubes de carbone à structure verticale et procédé de fabrication
JP2005005615A (ja) ダイヤモンド電子素子の製造方法
KR100691106B1 (ko) 유기박막트랜지스터의 제조방법
KR20230036761A (ko) 탄소나노튜브 네트워크 트랜지스터 및 그 제조 방법
EP3968397A1 (fr) Dispositif piézoélectrique à nano-objets allongés piézoélectriques

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

ST Notification of lapse

Effective date: 20240205