FR2883414A1 - Structure capacitive de circuit integre - Google Patents
Structure capacitive de circuit integre Download PDFInfo
- Publication number
- FR2883414A1 FR2883414A1 FR0502746A FR0502746A FR2883414A1 FR 2883414 A1 FR2883414 A1 FR 2883414A1 FR 0502746 A FR0502746 A FR 0502746A FR 0502746 A FR0502746 A FR 0502746A FR 2883414 A1 FR2883414 A1 FR 2883414A1
- Authority
- FR
- France
- Prior art keywords
- branches
- level
- capacitive structure
- branch
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002787 reinforcement Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 6
- 210000001520 comb Anatomy 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Structure capacitive réalisée dans des niveaux d'un circuit intégré, comprenant, dans chaque niveau, des branches parallèles (2, 3) distantes les unes des autres, formées de telle sorte que les branches d'un niveau sont inclinées par rapport aux branches d'un niveau adjacent, les branches (2a, 2b) d'un niveau étant reliées sélectivement aux branches (3a, 3b) d'un niveau adjacent.par des vias de connexion électrique (4, 5) de façon à constituer des armatures (6, 7) comprenant respectivement certaines des branches de chaque niveau reliées par des vias.
Description
Structure capacitive de circuit intégré
La présente invention concerne le domaine des circuits intégrés et plus particulièrement le domaine des structures capacitives intégrées.
Il est connu de réaliser, dans des circuits intégrés, des capacités comprenant des branches disposées parallèlement dans chaque niveau métallique et disposées les unes sur les autres d'un niveau à un autre et reliées par des vias de façon à constituer des empilages.
La présente invention a pour but de proposer une structure capacitive qui, comparativement aux structures connues, permet de réduire les effets parasites des capacités parasites induites avec le substrat et des courants induits des branches dans les branches voisines et permet d'augmenter la densité surfacique des capacités.
La structure capacitive selon l'invention, réalisée dans des niveaux d'un circuit intégré, comprend, dans chaque niveau, des branches parallèles distantes les unes des autres, formées de telle sorte que les branches d'un niveau sont inclinées par rapport aux branches d'un niveau adjacent, les branches d'un niveau étant reliées sélectivement aux branches d'un niveau adjacent.par des vias de connexion électrique de façon à constituer des armatures comprenant respectivement certaines des branches de chaque niveau reliées par des vias.
Selon l'invention, les branches d'un niveau sont de préférence perpendiculaires aux branches d'un niveau adjacent.
Selon l'invention, les branches de deux niveaux séparés par un niveau intermédiaire sont de préférence parallèles.
Selon une variante de l'invention, les branches de deux niveaux adjacents sont respectivement et alternativement reliées les unes aux autres par des vias de façon à constituer deux armatures.
Selon une autre variante de l'invention, les branches communes, prises une sur deux, d'un niveau Ni sont reliées à des branches communes, prises une sur deux, d'un niveau adjacent par des vias, de façon à constituer une armature commune. Les branches du niveau Ni, s'étendant alternativement entre les branches communes de ce niveau, sont de préférence respectivement reliées aux branches dudit niveau adjacent, s'étendant alternativement entre les branches communes de ce niveau adjacent, par respectivement des vias, de façon à constituer des armatures, respectivement couplées à l'armature commune.
La présente invention sera mieux comprise à l'étude de structures capacitives intégrées décrites à titre d'exemples non limitatifs et illustrés par le dessin sur lequel: - La figure 1 représente une vue en perspective d'une première structure capacitive selon l'invention - La figure 2 représente une vue de dessus de la structure capacitive de la figure 1 - La figure 3 représente le modèle électrique de la structure capacitive de la figure 1 - La figure 4 représente une vue en perspective d'une seconde structure capacitive selon l'invention - La figure 5 représente une vue de dessus de la structure capacitive de la figure 4 La figure 6 représente le modèle électrique de la structure capacitive de la figure 4 - La figure 7 représente une vue en perspective d'une troisième structure capacitive selon l'invention - La figure 8 représente une vue de dessus de la structure capacitive de la figure 7 - Et la figure 9 représente le modèle électrique de la structure capacitive de la figure 7.
En se reportant aux figures 1 et 2, on peut voir qu'on a représenté une structure capacitive intégrée 1 réalisée dans plusieurs niveaux métalliques d'un circuit intégré, séparés par des niveaux diélectriques.
Cette structure capacitive 1 comprend, dans un niveau N(i) une multiplicité de branches parallèles 2 équidistantes et dans un niveau N(i+ l) une multiplicité de branches parallèles 3 équidistantes.
Les branches 2 du niveau N(i) et les branches 3 du niveau N(i+l) ne sont pas disposées parallèlement de façon à, en vue de dessus, se couper les unes les autres, et sont, dans l'exemple, disposées perpendiculairement.
Les branches 2 du niveau N(i) et les branches 3 du niveau N(i+l) sont respectivement et alternativement reliées les unes aux autres par des vias 4 et 5 de façon à constituer deux armatures 6 et 7 imbriquées.
Ainsi, respectivement dans chaque niveau N(i) et N(i+l), les branches 2a et 3a, reliées par les vias 4, de l'armature 6 s'étendent entre les branches 2b et 3b, reliées par les vias 5, de l'armature 7.
Comme le montre le modèle électrique représenté sur la figure 3, les armatures 6 et 7 peuvent être reliées à des composants associés du circuit intégré comprenant la structure capacitive 1 par des branches de liaison 8 et 9 reliées respectivement à au moins l'une de leurs branches 2a-3a et 2b-3b, par exemple à leurs extrémités situées d'un côté.
La structure capacitive 1 pourrait comprendre, dans un niveau supplémentaire N(i+2) des branches parallèles s'étendant perpendiculairement aux branches 3 du niveau N(i+l) et s'étendant parallèlement aux branches 2 du niveau N(i) et au-dessus de ces dernières, ces branches du niveau N(i+2) étant alternativement reliées aux branches 3a et 3b du niveau N(i+l) par des vias de façon à constituer des branches supplémentaires des armatures 6 et 7. Cette disposition pourrait être appliquée aux branches parallèles de tout niveau N(i+j) supplémentaire.
En se reportant aux figures 4 et 5, on peut voir qu'on a représenté une structure capacitive intégrée 10 qui comprend, dans un niveau N(i), une multiplicité de branches parallèles 11 et, dans un niveau N(i+l), une multiplicité de branches parallèles 12 qui sont disposées perpendiculairement aux branches 11.
Les branches 11 du niveau N(i) sont sélectivement reliées aux branches 12 du niveau (i+1) de la manière suivante.
Les branches 11a, prises une sur deux, du niveau N(i) sont reliées à des branches 12a, prises une sur deux, du niveau N(i+l) par des vias 14, de façon à constituer une armature 15 présentant une branche de liaison extérieure 16.
Les branches 1 1 b et l i c du niveau Ni, s'étendant alternativement entre les branches lla sont respectivement reliées aux branches 12b et 12c du niveau N(i+l), s'étendant alternativement entre les branches 12a du niveau N(i+l), par respectivement des vias 17 et 18, de façon à constituer des armatures 19 et 20 imbriquées, respectivement couplées à l'armature 15 et présentant des branches de liaison extérieure 21 et 22.
Ainsi, dans le niveau N(i), les branches 11 sont, d'une manière générale, reparties successivement de la manière suivante: une branche 1 1 a, une branche 1 l b, une branche 1 1 a, une branche 11e, une branche 1 1 a, une branche 1 1 b, une branche 1 1 a, une branche lie, etc. De même, dans le niveau N(i+l), les branches 12 sont couramment réparties, d'une manière générale, successivement de la manière suivante: une branche 12a, une branche 12b, une branche 12a, une branche 12c, une branche 12a, une branche 12b, une branche 12a, une branche 12c, etc. Comme le montre la figure 6, le modèle électrique de la structure capacitive 10 comprend deux capacités 23 et 24 constituées respectivement par l'armature 15 en tant qu'armature commune et les armatures 19 et 20 couplées à cette armature commune 15, la branche de liaison 16 de l'armature commune 15 et les branches de liaison 21 et 22 des armatures 19 et 20 pouvant être reliées à des composants associés du circuit intégré comprenant la structure capacitive 10.
Dans l'exemple représenté sur la figure 5, la branche de liaison 16 est reliée sous la forme de peignes à au moins certaines des branches lla, à l'une de leurs extrémités et dans le niveau N(i), et les branches de liaison 21 et 22 sont reliées sous la forme de peignes à au moins certaines des branches 12b et 12c, dans le niveau N(i+l) et à leurs extrémités opposées.
Comme dans l'exemple précédent, la structure capacitive 10 pourrait comprendre, dans un niveau supplémentaire N(i+2) des branches parallèles s'étendant perpendiculairement aux branches 12 du niveau N(i+l) et s'étendant parallèlement aux branches 11 du niveau N(i) et au-dessus de ces dernières, les branches du niveau N(i+2) situées au-dessus des branches 11 a étant reliées aux branches 12a du niveau N(i+l) par des vias de façon à constituer des branches supplémentaires de l'armature commune 15 et les autres branches du niveau N(i+2) étant alternativement reliées aux autres branches du niveaux N(i+l) par des vias. Cette disposition pourrait être appliquée aux branches parallèles de tout niveau N(i+j) supplémentaire.
En réalisant une disposition spacialement adaptée, par exemple symétrique, des branches de la structure capacitive 10, on peut aisément obtenir un modèle électrique tel que les capacités 23 et 24 soient identiques ou présentent une différence connue. On obtient alors une structure capacitive différentielle.
En se reportant aux figures 8 et 9, on peut voir qu'on a représenté une structure capacitive intégrée 25 qui comprend, dans un niveau N(i), une multiplicité de branches parallèles 26 et, dans un niveau N(i+l), une multiplicité de branches parallèles 27 qui sont disposées perpendiculairement aux branches 26, cette structure capacitive 26 présentant une disposition équivalente à celle de l'exemple décrit en référence aux figures 4 et 5.
En effet, les branches 26 du niveau N(i) sont sélectivement reliées aux branches 27 du niveau (i+l) de la manière suivantes.
Les branches 26a, prises une sur deux, du niveau N(i) sont reliées à des branches 27a, prises une sur deux, du niveau N(i+l) par des vias 28, de façon à constituer une armature 29 présentant une branche de liaison extérieure 30.
Les branches 26b, 26c et 26d du niveau Ni, s'étendant alternativement entre les branches 26a sont respectivement reliées aux branches 27b, 27c et 27d du niveau N(i+l), s'étendant alternativement entre les branches 27a du niveau N(i+l), par respectivement des vias 30, 31 et 32, de façon à constituer des armatures 33, 34 et 35 imbriquées, respectivement couplées à l'armature 29 et présentant des branches de liaison extérieure 36, 37 et 38.
Ainsi, dans le niveau N(i), les branches 26 sont reparties, d'une manière générale, successivement de la manière suivante: une branche 26a, une branche 26b, une branche 26a, une branche 26c, une branche 26a, une branche 26d, une branche 26a, une branche 26b, etc. De même, dans le niveau N(i+l), les branches 27 sont reparties, d'une manière générale, successivement de la manière suivante: une branche 27a, une branche 27b, une branche 27a, une branche 27c, une branche 27a, une branche 27d, une branche 27a, une branche 27b, etc. Comme le montre la figure 9, le modèle électrique de la structure capacitive 25 comprend trois capacités 39, 40 et 41 constituées respectivement par l'armature 29 en tant qu'armature commune et les armatures 33, 34 et 25 couplées à cette armature commune 29, la branche de liaison 30 de l'armature commune 29 et les branches de liaison 36, 37 et 38 des armatures 33, 34 et 25 pouvant être reliées à des composants associés du circuit intégré comprenant la structure capacitive 25.
Dans l'exemple représenté sur la figure 8, les branches de liaison 30 et 36 sont prévues dans le niveau N(i) et les branches de liaison 37 et 38 sont prévues dans le niveau N(i+l).
Comme dans l'exemple précédent, une disposition spécialement adaptée des branches de la structure capacitive 25 peut aisément permettre d'obtenir un modèle électrique tel que les capacités 29, 40 et 41 soient identiques ou présentent des différences connues.
Les structures capacitives qui viennent d'être décrites sont en particulier applicables dans le domaine des convertisseurs A/D ou D/A, des circuits capacitifs de coupure ou de liaison ou des circuits radiofréquences.
La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien des variantes de réalisations sont possibles sans sortir du cadre défini par les revendications annexées.
Claims (5)
1. Structure capacitive réalisée dans des niveaux d'un circuit intégré, caractérisée par le fait qu'elle comprend, dans chaque niveau, des branches parallèles (2, 3) distantes les unes des autres, formées de telle sorte que les branches d'un niveau sont inclinées par rapport aux branches d'un niveau adjacent, les branches (2a, 2b; 11a, 1 lb, 11c) d'un niveau étant reliées sélectivement aux branches (3a, 3b; 12a, 12b, 12c) d'un niveau adjacent.par des vias de connexion électrique (4, 5; 14, 16, 18) de façon à constituer des armatures (6, 7; 15, 19, 20) comprenant respectivement certaines des branches de chaque niveau reliées par des vias.
2. Structure capacitive selon la revendication, caractérisé par le fait que les branches d'un niveau sont perpendiculaires aux branches d'un niveau adjacent.
3. Structure capacitive selon l'une des revendications 1 et 2, 15 caractérisée par le fait que les branches de deux niveaux séparés par un niveau intermédiaire sont parallèles.
4. Structure capacitive selon l'une quelconque des revendications précédentes, caractérisée par le fait que les branches (2a, 2b) de deux niveaux adjacents sont respectivement et alternativement reliées les unes aux autres par des vias (4, 5) de façon à constituer deux armatures (6 et 7).
5. Structure capacitive selon l'une quelconque des revendications 1 à 3, caractérisée par le fait que les branches communes (1la), prises une sur deux, d'un niveau Ni sont reliées à des branches communes (12a), prises une sur deux, d'un niveau adjacent par des vias (14), de façon à constituer une armature commune (15) et que les branches (1 lb, 11c) du niveau Ni, s'étendant alternativement entre les branches communes (1la) de ce niveau, sont respectivement reliées aux branches (12b, 12c) dudit niveau adjacent, s'étendant alternativement entre les branches communes (12a) de ce niveau adjacent, par respectivement des vias (17, 18), de façon à constituer des armatures (19, 20), respectivement couplées à l'armature commune (15).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0502746A FR2883414A1 (fr) | 2005-03-21 | 2005-03-21 | Structure capacitive de circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0502746A FR2883414A1 (fr) | 2005-03-21 | 2005-03-21 | Structure capacitive de circuit integre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2883414A1 true FR2883414A1 (fr) | 2006-09-22 |
Family
ID=35198001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0502746A Pending FR2883414A1 (fr) | 2005-03-21 | 2005-03-21 | Structure capacitive de circuit integre |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2883414A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030222328A1 (en) * | 2002-05-31 | 2003-12-04 | Franson Steven J. | Monolithic bridge capacitor |
| US20040075174A1 (en) * | 1999-07-14 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same utilizing permittivity of an insulating layer to provide a desired cross conductive layer capacitance property |
| US20040092124A1 (en) * | 1999-04-30 | 2004-05-13 | Kazuhisa Suzuki | Method of manufacturing a semiconductor integrated circuit device having a plurality of wiring layers and mask-pattern generation method |
-
2005
- 2005-03-21 FR FR0502746A patent/FR2883414A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040092124A1 (en) * | 1999-04-30 | 2004-05-13 | Kazuhisa Suzuki | Method of manufacturing a semiconductor integrated circuit device having a plurality of wiring layers and mask-pattern generation method |
| US20040075174A1 (en) * | 1999-07-14 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same utilizing permittivity of an insulating layer to provide a desired cross conductive layer capacitance property |
| US20030222328A1 (en) * | 2002-05-31 | 2003-12-04 | Franson Steven J. | Monolithic bridge capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2870042A1 (fr) | Structure capacitive de circuit integre | |
| FR2596586A1 (fr) | Connecteur electrique | |
| FR2819938A1 (fr) | Dispositif semi-conducteur comprenant des enroulements constituant des inductances | |
| FR2692010A1 (fr) | Bloc de liaison et d'assemblage pour barres profilées et assemblage de barres en faisant application. | |
| FR2789811A1 (fr) | Raccord coaxial pour relier deux cartes de circuit imprime | |
| EP1445801A1 (fr) | Inductance intégrée et circuit électronique l'incorporant | |
| FR2860051A1 (fr) | Agrafe pour la fixation d'un element en forme de plaque | |
| WO2002009182A1 (fr) | Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions | |
| FR2985863A1 (fr) | Circuit d'antenne pour dispositif nfc | |
| FR2936349A1 (fr) | Inductance a surface reduite et a capacite de conduction de forts courants amelioree. | |
| FR2883414A1 (fr) | Structure capacitive de circuit integre | |
| EP0576365A1 (fr) | Dispositif pour la réalisation d'interconnexions électriques sélectives entre une série de conducteurs | |
| EP1202376A1 (fr) | Résonateur électrique | |
| FR3040053A1 (fr) | Ancre dynamique de levage d'un element de construction, renforcee | |
| EP2190088B1 (fr) | Structure à emboîtement et application aux armoires métalliques | |
| FR2625052A1 (fr) | Circuit hyperfrequences comprenant au moins un transistor a effet de champ charge | |
| EP4008015A1 (fr) | Composant électronique comprenant au moins deux condensateurs | |
| FR2828591A1 (fr) | Connecteur muni de contacts a serrage sur une paire de barres de bus | |
| FR2862502A1 (fr) | Cadre de lit demontable | |
| EP0593343B1 (fr) | Connecteur électrique à éléments de contact hermaphrodites | |
| FR2588423A1 (fr) | Connecteur pour cables plats | |
| FR3065144B1 (fr) | Filtre radiofrequence et procede de fabrication associe | |
| FR2678107A1 (fr) | Magnetron strape a stabilisation de frequence. | |
| FR2758663A1 (fr) | Element de connecteur electrique integrant un circuit electrique | |
| EP1573852A1 (fr) | Filtre passe-bande hyperfrequences a large bande |